DE19715926B4 - Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil - Google Patents
Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil Download PDFInfo
- Publication number
- DE19715926B4 DE19715926B4 DE1997115926 DE19715926A DE19715926B4 DE 19715926 B4 DE19715926 B4 DE 19715926B4 DE 1997115926 DE1997115926 DE 1997115926 DE 19715926 A DE19715926 A DE 19715926A DE 19715926 B4 DE19715926 B4 DE 19715926B4
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- islands
- bga
- photoresist film
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 38
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000010949 copper Substances 0.000 claims abstract description 21
- 229910052802 copper Inorganic materials 0.000 claims abstract description 20
- 208000000260 Warts Diseases 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 201000010153 skin papilloma Diseases 0.000 claims abstract description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000010931 gold Substances 0.000 claims abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052737 gold Inorganic materials 0.000 claims abstract description 7
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 17
- 238000007747 plating Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
- H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray(BGA-)Halbleiterbauteil, aufweisend die folgenden Schritte:
Bilden einer Vielzahl von leitenden Inseln (122), die voneinander beabstandet sind, auf einer Oberseite eines Substrates (1),
Bilden eines Photoresistfilmes (123) auf dem Substrat (1), Freilegen der jeweiligen Inseln (122) durch den Photoresistfilm (123),
Bilden einer leitenden Kontaktwarzeneinrichtung (124) aus Kupfer auf jeder der freiliegenden Inseln (122),
Entfernen des auf dem Substrat (1) zurückbleibenden Photoresistfilmes (123), und Sequentielles Bilden einer Nickelschicht (125a) und einer Goldschicht auf einer freiliegenden Oberfläche der Kontaktwarzeneinrichtung (124).
Bilden einer Vielzahl von leitenden Inseln (122), die voneinander beabstandet sind, auf einer Oberseite eines Substrates (1),
Bilden eines Photoresistfilmes (123) auf dem Substrat (1), Freilegen der jeweiligen Inseln (122) durch den Photoresistfilm (123),
Bilden einer leitenden Kontaktwarzeneinrichtung (124) aus Kupfer auf jeder der freiliegenden Inseln (122),
Entfernen des auf dem Substrat (1) zurückbleibenden Photoresistfilmes (123), und Sequentielles Bilden einer Nickelschicht (125a) und einer Goldschicht auf einer freiliegenden Oberfläche der Kontaktwarzeneinrichtung (124).
Description
- Die vorliegende Erfindung bezieht sich auf ein Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA-)Haibleiterbauteil. Dabei wird eine Vielzahl von leitenden Inseln, die voneinander beabstandet sind, auf einer Oberseite eines Substrats gebildet, ein Photoresistfilm auf dem Substrat gebildet, die jeweiligen Inseln durch den Photoresistfilm freigelegt, eine leitende Kontaktwarzeneinrichtung aus Kupfer auf jeder der freiliegenden Inseln gebildet, der auf dem Substrat zurückbleibende Photoresistfilm entfernt und sequenziell eine Nickelschicht und eine Goldschicht auf einer freiliegenden Oberfläche der Kontaktwarzeneinrichtung gebildet.
- In ähnlicher Weise wie bei Kugelgitterarray-Bauteilen werden Lotkugeln bzw. Lothöcker bei der Flip-Chip-Technologie eingesetzt. Hier wird das Lot direkt auf einen Halbleiterchip aufgebracht, der dann an dem Lot kontaktiert werden kann. Das Aufbringen des Lots ist dabei Gegenstand zahlreicher Untersuchungen geworden.
- Gemäß einem in der WO 95/32521 A1 vorgestellten Verfahren werden die Lothügel in der folgenden Weise gebildet: Auf einem Halbleiterchip befinden sich Bondierungsflecken aus Aluminium und Passivierungsschichten, z.B. aus Siliciumdioxid. Auf diese Schichten werden zunächst mehrere Metallschichten aufgebracht. Beispielsweise kann eine Schicht Aluminium, danach eine Schicht Nickel-Vanadium und schließlich eine Schicht Kupfer aufgebracht werden. Anschließend wird eine Schicht Photolack
42 aufgebracht, und mittels photographischer Techniken werden in dem Photolack Öffnungen oberhalb der Bondierungsflecken erzeugt. Diese Öffnungen werden durch Plattieren mit Lot gefüllt. Dabei dient die Kupferschicht als Kathodenschicht. Schließlich wird der Photolack entfernt, und die Metallschichten werden weggeätrt. Es bleiben Lothügel auf den Bondierungsflecken zurück. - In ähnlicher Weise ist das Aufbringen von Lotkugeln auf einen Halbleiterchip in dem Artikel "Flip-Chip-Technologie – reif für die Massenproduktion?" von Carlo Cognetti in productronic 4/5 1996, Seiten 74-80 beschrieben. Hier tritt an die Stelle der drei Metallschichten eine einzige durchgehende Schicht (beispielsweise TiWCu, TiW/Ni), die ebenfalls am Schluß des Verfahrens weggeätzt wird. Als Material für die Kontaktwarzeneinrichtung kann auch Nickel, Kupfer oder Gold verwendet werden.
- Auf eine derartige Metallschicht wird ganz bei dem in der
EP 0 655 779 A1 vorgestellten Verfahren verzichtet. Auch hier dient eine Schicht Photolack auf einem Halbleiterchip als Maske, wobei in Öffnungen in der Maske eine Lotpaste auf den Chip aufgebracht wird. Diese wird durch einen Fließlötprozeß in Lothügel umgewandelt. - Aufwendiger ist ein in dem Artikel "Chip Scale Package: 'A Lightly Dressed LSI Chip' von Yasunaga et al, IEEE TRANSACTIONS ON COMPONENTS, PACKAGING, AND MANUFACTUR TECHNOLOGY-PART A., Vol. 18, No. 3, S. 451 – 457, September 1995 beschriebenes Verfahren. Hierbei werden zunächst sogenannte innere Hügel auf einen Stahlrahmen aufgebracht. Die inneren Hügel sind trapezförmig, bestehen aus Kupfer und sind mit Nickel und Gold plattiert. Nun wird ein LSI-Chip mit der zu kontaktierenden Seite auf den Rahmen mit den inneren Hügeln gesetzt. Der Chip und die inneren Hügel werden in Harz vergossen, wobei der Rahmen als eine Seite der Gußform dient. Anschließend wird der Rahmen von dem vergossenen Chip und den inneren Hügeln entfernt, wobei nun deren vorherige Oberseite den Kontakt zu dem Chip herstellt, während deren bisherige Unterseite freiliegt. Auf diese Unterseite der inneren Hügel werden anschließend Kugeln aus Lot (äußere Hügel) aufgebracht, an denen die Kontaktierung des Chips erfolgen kann.
- Ein Kugelgitterarray-(BGA-) Bauteil ist nun in
1 dargestellt. - Wie in
1 gezeigt ist, gibt es in einem herkömmlichen BGA-Bauteil eine Vielzahl von inneren Leitungen, die aus Kupfer gebildet sind und durch ein Substrat1 verlaufen, um die Ober- und Unterseiten des Substrates1 zu verbinden. Eine Vielzahl von Bondfingern2a werden an jeweiligen oberen Teilen der inneren Leitungen2 erzeugt. Ein Mikroplättchen3 ist auf der Oberfläche des Substrates1 befestigt. Ein Halbleiterchip4 ist auf dem Mikroplättchen3 mittels eines Haftstoffes5 angebracht. Die Bondfinger2a der inneren Leitungen2 sind jeweils mit Bondkissen auf dem Chip4 durch metallische Drähte6 verbunden. Den Chip4 und die metallischen Drähte6 umgebend ist eine Formeinheit7 gebildet, die einen bestimmten Bereich auf dem Substrat1 mittels einer Epoxy-Verbindung bedeckt. Eine Vielzahl von Lotkugeln8 ist auf den jeweiligen Kupferinseln10 angebracht, die an den jeweiligen unteren Enden der inneren Leitungen2 auf der Unterseite des Substrates1 vorgesehen und elektrisch mit dem Chip4 über die jeweiligen inneren Leitungen2 verbunden sind, welche durch das Substrat1 verlaufen. - Das so aufgebaute herkömmliche BGA-Bauteil wird durch die folgenden Schritte hergestellt.
- Zunächst wird eine Vielzahl von Durchgangslöchern in einem Substrat durch Musterbildung einer dünnen gedruckten Schaltungsplatte (PCB) und durch Stanzen der gemusterten Teile gebil det, um ein Bauteilsubstrat herzustellen. Eine Vielzahl von PCBs mit dort ausgebildeten Durchgangslöchern wird gestapelt, und sodann wird das Substrat
1 mit dort durchführenden inneren Leitungen2 durch Füllen mit Cu-Metall in die jeweiligen Durchgangslöcher gebildet, um die Ober- und Unterseiten des Substrates1 zu verbinden. - Sodann wird das Mikroplättchen
3 , auf das das Haftmittelkissen5 geklebt ist, auf dem Substrat1 mit den dort durchführenden inneren Leitungen2 befestigt, und eine Mikroplättchenverklebung wird ausgeführt, um den Chip4 auf dem Haftmittel5 anzubringen. - Ein Drahtbonden wird mittels metallischer Drähte
6 vorgenommen, um jeweilige (nicht gezeigte) Bondkissen, die auf dem Chip4 gebildet sind, mit jeweiligen Bondfingern2a zu verbinden, die an jeweiligen oberen Enden der inneren Leitungen2 vorhanden sind. - Um den Chip
4 und die Drähte6 vor einer äußeren Beschädigung zu schützen, wird darüber eine Formeinheit7 mittels einer Epoxy-Formverbindung gebildet. - Damit die Kupferinseln
10 und Lotkugeln8 , die auf der Unterfläche des Substrates1 vorgesehen sind, ein besseres Haftvermögen haben, wird ein Flußschritt ausgeführt, um eine Lotpaste auf dem Substrat1 auszubreiten. - Die Position zwischen dem Substrat
1 und einer (nicht gezeigten) Kugelbefestigungsvorrichtung wird eingestellt, und demgemäß werden Lotkugeln8 befestigt. Nach dem Befestigen der Lotkugeln8 wird übriggelassener Lotrest entfernt, ein erneuter Flußschritt ausgeführt, um die Kugeln in der Höhe auszugleichen, und die Obenrfläche des Substrates wird mittels Alkohol, Aceton oder dergleichen gereinigt, um so die BGA-Bauteilherstellung abzuschließen. - Jedoch ist es bei dem herkömmlichen BGA-Bauteilherstellungsverfahren während des Kugelbefestigungsschrittes zum Anbringen der Lotkugeln
8 auf der Unterfläche des Substrates1 schwierig, eine geeignete Position zwischen dem Substrat und einer Kugelbefestigungsvorrichtung (nicht gezeigt) anzupassen, so daß die Lotkugeln nicht genau auf gewünschten Positionen für die Kupferinseln10 befestigt sind, die die jeweiligen unteren Enden der inneren Leitungen2 darstellen, und demgemäß kann ein Verbindungsfehler zwischen den inneren Leitungen2 und den Lotkugeln (äußeren Leitungen)8 oder ein schwaches Haftvermögen zwischen den Lotkugeln8 und den inneren Leitungen2 nach einem Kugelbefestigen auftreten, um so dazu zu führen, daß die Lotkugeln8 von den äußeren Leitungen gelöst werden. Auch ist eine aufwendige Kugelbefestigungsvorrichtung erforderlich, was die Herstellungskosten steigert. - Weiterhin beträgt ein Standarddurchmesser für Lotkugeln 0,76 mm, so daß eine Grenze im Minimieren der Abmessung der Lotkugeln besteht, und deren Anwendung wird in dem Fall eines hochdichten, mit zahlreichen Stiften versehenen Halbleiterbauteiles immer schwieriger.
- Es ist daher Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA-)Bauteil zu schaffen, um ein fehlerverursachendes Element in einem BGA-Bauteil zu entfernen, indem Kontaktwarzen direkt auf ein Substrat plattiert werden, anstelle eine Lotkugel auf einem Substrat zu befestigen; dabei sollen die Herstellungskosten verminderbar sein, indem keine aufwendige Kugelbefestigungsausrüstung erforderlich ist; schließlich soll ein mittlerer Durchmesser von Kontaktwarzen kleiner als 0,76 mm sein, um so eine Anwendung für ein BGA-Bauteil zu ermöglichen, das mehrere Stifte hat.
- Zur Lösung dieser Aufgabe sieht die vorliegende Erfindung ein Verfahren mit den Merkmalen des Patentanspruches 1 vor.
- Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
- Die Erfindung schafft also ein Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA-) Halbleiterbauteil, das die folgenden Schritte aufweist:
- – Bilden einer Vielzahl von leitenden Inseln, die voneinander beabstandet sind, auf einer Oberseite eines Substrates,
- – Bilden eines Photoresistfilmes auf dem Substrat, –
- – Freiliegen der jeweiligen Inseln durch den Photoresistfilm,
- – Bilden einer leitenden Kontaktwarzeneinrichtung aus Kupfer auf jeder der freiliegenden Inseln,
- – Entfernen des auf dem Substrat zurückbleibenden Photoresistfilmes, und
- – Sequenzielles Bilden einer Nickelschicht und einer Goldschicht auf einer freiliegenden Oberfläche der Kontaktwarzeneinrichtung.
- Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
1 eine schematische Schnittdarstellung eines herkömmlichen BGA-Bauteiles,2A bis2F Prozeßdarstellungen, die ein Substratherstellungsvertahren für ein BGA-Bauteil nach einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulichen. - Anhand der begleitenden Zeichnungen wird ein Herstellungsverfahren für externe Anschlüsse für ein BGA-Bauteil im folgenden beschrieben.
- Wie in den
2A bis2F gezeigt ist, die Prozeßdarstellungen eines Herstellungsverfahrens für ein BGA-Bauteil nach einem Ausführungsbeispiel der vorliegenden Erfindung darstellen, ist ein fertig hergestelltes PCB-Substrat1 vorgesehen, das eine Vielzahl von dort durchführenden inneren Leitungen2 hat. Wie nun in2A gezeigt ist, wird eine Vielzahl von Kupferinseln122 mit einer Dicke von etwa 10 bis 50 μm auf der Oberseite des Substrates1 gebildet, wo die inneren Leitungen2 freiliegen, indem ein üblicher Schaltungsmuster-Herstellungsprozeß für eine PCB verwendet wird. - Sodann wird, wie in
2B gezeigt ist, auf die Oberseite des Substrates1 mit den darauf befindlichen Kupferinseln122 ein Photoresistfilm123 mit einer Dicke von 50 bis 100 μm aufgetragen bzw. verteilt. - Sodann wird, wie in
2C gezeigt ist, der die Kupferinseln122 überlagernde Photoresistfilm123 entfernt, indem ein üblicher photolithographischer Prozeß ausgeführt wird, um so die Kupferinseln122 dort hindurch freizulegen. - Wie nun in
2D gezeigt ist, wird eine Kupferschicht auf den freiliegenden Kupferinseln122 plattiert, um eine Vielzahl von Kontaktwarzengliedern124 . zu bilden, indem ein nichtelektrolytischer Plattierprozeß angewandt wird. Zu dieser Zeit wird, wenn ein Abstand oder eine Teilung zwischen den äußeren Anschlüssen etwa 1,27 mm beträgt, der Durchmesser für die Kontaktwarzenglieder124 zu 250 bis 700 μm ausgebildet, um ein Überbrücken von benachbarten Kontaktwarzengliedern124 zu verhindern, und weiterhin beträgt unter Berücksichtigung einer verminderten Befestigungshöhe nach einem Kontaktwarzenschmelzen unter einer Befestigungstemperatur, wenn das abgeschlossene BGA-Bauteil montiert wird, die Höhe der Kontaktwarzenglieder124 in bevorzugter Weise100 bis 700 μm. Die Höhe der Kontaktwarzenglieder124 kann gemäß der Reaktionszeit aufgrund der Plattier-Reaktionsgeschwindigkeit gesteuert werden. - Wie in
2F gezeigt ist, wird der verbleibende Photoresistfilm123 von dem Substrat1 entfernt, und eine Ni-Schicht125a wird auf die Oberfläche der Kupfer-Kontaktwarzenglieder124 bis zu einer Dicke von 5 bis 30 μm plattiert, und auf eine Oberseite der plattierten Ni-Schicht125a wird eine Au-Schicht125b zu einer Dicke von weniger als 5 μm plattiert, um ein Haftvermögen zu verbessern, wenn eine Montage auf einer (nicht gezeigten) PCB erfolgt. - Insbesondere werden die als externe Anschlüsse für ein BGA-Bauteil dienenden Kontaktwarzenglieder
124 gebildet, und auf einer entgegengesetzten Seite des Substrates wird ein Mikroplättchen3 befestigt, auf welchem ein Haftmittel5 verteilt ist, und eine Mikroplättchenverklebung wird sodann durchgeführt, um einen Chip4 darauf zu befestigen, ein Drahtbondschritt wird vorgenommen, um die Bondkissen des Chips4 mit den Bondfingern2a an den jeweiligen Endteilen der inneren Leitungen2 mit metallischen Drähten6 zu verbinden, wodurch der Chip4 und die externen Anschlüsse8 elektrisch verbunden sind, und eine Epoxy-Verbindung wird geformt, um die metallischen Drähte6 und den Chip4 zu umgeben, wodurch so die BGA-Bauteil-Herstellung abgeschlossen ist.
Claims (5)
- Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray(BGA-)Halbleiterbauteil, aufweisend die folgenden Schritte: Bilden einer Vielzahl von leitenden Inseln (
122 ), die voneinander beabstandet sind, auf einer Oberseite eines Substrates (1 ), Bilden eines Photoresistfilmes (123 ) auf dem Substrat (1 ), Freilegen der jeweiligen Inseln (122 ) durch den Photoresistfilm (123 ), Bilden einer leitenden Kontaktwarzeneinrichtung (124 ) aus Kupfer auf jeder der freiliegenden Inseln (122 ), Entfernen des auf dem Substrat (1 ) zurückbleibenden Photoresistfilmes (123 ), und Sequentielles Bilden einer Nickelschicht (125a ) und einer Goldschicht auf einer freiliegenden Oberfläche der Kontaktwarzeneinrichtung (124 ). - Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktwarzeneinrichtung (
124 ) durch einen nicht-elektrolytischen Prozeß gebildet wird. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Inseln (
122 ) aus Kupfer gebildet werden. - Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Kontaktwarzeneinrichtung (
124 ) mit einer Höhe von 100 bis 700 μm und einem Durchmesser von 250 bis 700 μm gebildet wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichent, daß die Nickelschicht (
125a ) und die Goldschicht durch einen Plattierprozeß gebildet werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR49456/96 | 1996-10-29 | ||
KR1019960049456A KR100234694B1 (ko) | 1996-10-29 | 1996-10-29 | 비지에이 패키지의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19715926A1 DE19715926A1 (de) | 1998-05-07 |
DE19715926B4 true DE19715926B4 (de) | 2004-09-23 |
Family
ID=19479431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1997115926 Expired - Fee Related DE19715926B4 (de) | 1996-10-29 | 1997-04-16 | Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil |
Country Status (5)
Country | Link |
---|---|
US (1) | US5895231A (de) |
JP (1) | JPH10135366A (de) |
KR (1) | KR100234694B1 (de) |
CN (1) | CN1181618A (de) |
DE (1) | DE19715926B4 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4428832B2 (ja) * | 1999-08-27 | 2010-03-10 | 富士通株式会社 | 金属配線構造、半導体装置及び半導体装置の製造方法 |
SG99877A1 (en) * | 2001-01-04 | 2003-11-27 | Inst Materials Research & Eng | Forming an electrical contact on an electronic component |
JP2003264260A (ja) * | 2002-03-08 | 2003-09-19 | Toshiba Corp | 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板 |
KR20040111395A (ko) * | 2002-03-12 | 2004-12-31 | 페어차일드 세미컨덕터 코포레이션 | 웨이퍼 레벨의 코팅된 구리 스터드 범프 |
US20040007779A1 (en) * | 2002-07-15 | 2004-01-15 | Diane Arbuthnot | Wafer-level method for fine-pitch, high aspect ratio chip interconnect |
JP3721175B2 (ja) * | 2003-06-03 | 2005-11-30 | 沖電気工業株式会社 | 半導体装置の製造方法 |
CN100340962C (zh) * | 2004-06-15 | 2007-10-03 | 日月光半导体制造股份有限公司 | 触摸传感封装构造 |
US7417220B2 (en) * | 2004-09-09 | 2008-08-26 | Toyoda Gosei Co., Ltd. | Solid state device and light-emitting element |
DE102008042107A1 (de) * | 2008-09-15 | 2010-03-18 | Robert Bosch Gmbh | Elektronisches Bauteil sowie Verfahren zu seiner Herstellung |
JP5642473B2 (ja) * | 2010-09-22 | 2014-12-17 | セイコーインスツル株式会社 | Bga半導体パッケージおよびその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0655779A1 (de) * | 1993-11-26 | 1995-05-31 | Delco Electronics Corporation | Herstellungsverfahren für Löthöcker an flip-chip-integrierten Schaltungen |
WO1995032521A1 (en) * | 1994-05-24 | 1995-11-30 | National Semiconductor Corporation | Method for forming solder bumps |
US5535101A (en) * | 1992-11-03 | 1996-07-09 | Motorola, Inc. | Leadless integrated circuit package |
EP0731506A2 (de) * | 1995-03-08 | 1996-09-11 | Shinko Electric Industries Co. Ltd. | Halbleitergehäuse |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2721580B2 (ja) * | 1990-05-17 | 1998-03-04 | シャープ株式会社 | 半導体装置の製造方法 |
US5466635A (en) * | 1994-06-02 | 1995-11-14 | Lsi Logic Corporation | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating |
JP3199963B2 (ja) * | 1994-10-06 | 2001-08-20 | 株式会社東芝 | 半導体装置の製造方法 |
US5646068A (en) * | 1995-02-03 | 1997-07-08 | Texas Instruments Incorporated | Solder bump transfer for microelectronics packaging and assembly |
US5639696A (en) * | 1996-01-31 | 1997-06-17 | Lsi Logic Corporation | Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array |
-
1996
- 1996-10-29 KR KR1019960049456A patent/KR100234694B1/ko not_active IP Right Cessation
-
1997
- 1997-04-14 CN CN97103772A patent/CN1181618A/zh active Pending
- 1997-04-16 DE DE1997115926 patent/DE19715926B4/de not_active Expired - Fee Related
- 1997-10-23 JP JP29076597A patent/JPH10135366A/ja active Pending
- 1997-10-29 US US08/960,210 patent/US5895231A/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5535101A (en) * | 1992-11-03 | 1996-07-09 | Motorola, Inc. | Leadless integrated circuit package |
EP0655779A1 (de) * | 1993-11-26 | 1995-05-31 | Delco Electronics Corporation | Herstellungsverfahren für Löthöcker an flip-chip-integrierten Schaltungen |
WO1995032521A1 (en) * | 1994-05-24 | 1995-11-30 | National Semiconductor Corporation | Method for forming solder bumps |
EP0731506A2 (de) * | 1995-03-08 | 1996-09-11 | Shinko Electric Industries Co. Ltd. | Halbleitergehäuse |
Non-Patent Citations (7)
Title |
---|
EPP, Oktober 1996, S. 82, 84 * |
IBM J.RES.Develop., Vol. 37, Nr. 5, 1993, S. 597-608 * |
IBM Techn.Discl.Bull., Vol. 37, Nr. 6B, 1994, S. 299-300 * |
IEEE Transactions on Components, Packaging, and Manufacturing Technology - Part A, Vol. 18, Nr. 3, 1995 |
IEEE Transactions on Components, Packaging, and Manufacturing Technology - Part A, Vol. 18, Nr. 3,1995 * |
productronic 4/5 1996, S. 74-80 * |
productronic 7 1995, S. 26-33 * |
Also Published As
Publication number | Publication date |
---|---|
DE19715926A1 (de) | 1998-05-07 |
JPH10135366A (ja) | 1998-05-22 |
CN1181618A (zh) | 1998-05-13 |
KR19980030097A (ko) | 1998-07-25 |
US5895231A (en) | 1999-04-20 |
KR100234694B1 (ko) | 1999-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69133497T2 (de) | Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren | |
DE10295972B4 (de) | Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung | |
DE19743767B4 (de) | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip | |
DE69527473T2 (de) | Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren | |
DE102009044605B4 (de) | Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel | |
DE4421077B4 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE69526895T2 (de) | Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe | |
DE60101159T2 (de) | Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene | |
DE10229182B4 (de) | Verfahren zur Herstellung einer gestapelten Chip-Packung | |
DE69621863T2 (de) | Halbleiteranordnung in der Grösse eines oder mehrerer Chips | |
DE69414753T2 (de) | Montagevorrichtung und Verfahren zum Verbinden von miniaturisierten elektronischen Bauteilen mittels Höckerverbindungen | |
DE102005019553B4 (de) | Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene | |
DE19848834A1 (de) | Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung | |
DE10229692A1 (de) | Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE10250636A1 (de) | Übertragungsverkapselung auf Waferebene | |
EP1324389B1 (de) | Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung | |
DE10045043A1 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE69104683T2 (de) | System für das Zusammenschalten elektrischer Komponenten mit verschiedenen Verbindungserfordernissen zum Montieren der Komponenten auf Leiterplatten. | |
DE112007003208T5 (de) | Ein Halbleitergehäuse | |
DE19715926B4 (de) | Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil | |
DE102014114004B4 (de) | Metallumverdrahtungsschicht für geformte Substrate | |
DE10022982A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE10239318A1 (de) | Umverdrahten von Kontaktstellen für integrierte Schaltungschips | |
DE19820319A1 (de) | Halbleiterbaustein und Verfahren zu seiner Herstellung | |
DE102008031511A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |