KR19980030097A - 엔비지에이 패키지의 아웃단자 형성방법 - Google Patents

엔비지에이 패키지의 아웃단자 형성방법 Download PDF

Info

Publication number
KR19980030097A
KR19980030097A KR1019960049456A KR19960049456A KR19980030097A KR 19980030097 A KR19980030097 A KR 19980030097A KR 1019960049456 A KR1019960049456 A KR 1019960049456A KR 19960049456 A KR19960049456 A KR 19960049456A KR 19980030097 A KR19980030097 A KR 19980030097A
Authority
KR
South Korea
Prior art keywords
substrate
package
solder
copper
bump member
Prior art date
Application number
KR1019960049456A
Other languages
English (en)
Other versions
KR100234694B1 (ko
Inventor
최종해
김진성
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960049456A priority Critical patent/KR100234694B1/ko
Priority to CN97103772A priority patent/CN1181618A/zh
Priority to DE1997115926 priority patent/DE19715926B4/de
Priority to JP29076597A priority patent/JPH10135366A/ja
Priority to US08/960,210 priority patent/US5895231A/en
Publication of KR19980030097A publication Critical patent/KR19980030097A/ko
Application granted granted Critical
Publication of KR100234694B1 publication Critical patent/KR100234694B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 엔비지에이 패키지의 아웃단자 형성방법에 관한 것으로, 종래에는 몰딩 공정을 마친 상기 서브스트레이트의 하단면에 다수개의 솔도볼을 부착하여야 하는데, 이 볼 마운팅 공정 자체가 난해하여 반도체 패키지의 높은 불량율을 유발하는 요인이 되는 것은 물론 볼 마운팅 장비가 고가이므로 생산단가를 상승시키는 문제점이 있었던 바, 본 발명에서는 상기 서브스트레이트의 상단면에 동으로 다수개의 랜드를 형성시키고, 그 서브스트레이트의 랜드형성 면에 피/알 코팅을 통해 감광막을 형성하며, 그 서브스트레이트의 피/알 코팅면중에서 랜드 부위만을 노광하여 1차로 감광막을 제거하고, 그 서브스트레이트의 노광면에 구리 또는 솔더 등의 범프부재를 입혀 플래팅하며, 그 서브스트레이트의 범프부재가 플래팅된 부위를 제외하고 다시 감광막을 2차로 제거하는 것으로, 이로써, 상기 서브스트레이트에 솔더볼을 부착하는 볼 마운팅 고정을 생략하므로써, 반도체 패키지의 불량유발 요인을 제거하고, 생산단가를 절감할 수 있게 되는 효과가 있다.

Description

엔비지에이 패키지의 아웃단자 형성방법
본 발명은 엔비지에이(NBGA; Non Ball Grid Array) 패키지에 관한 것으로, 서브스트레이트 제작시 비티엠(BTM)면을 피알(P/R) 코팅하고, 그 중에서 랜드부위만을 노광한 후에 동(Cu) 또는 솔더(Solder) 등으로 플래팅하여 패키지의 아웃단자로 활용하도록 함으로써, 볼 마운팅(Ball Mounting)작업 등에 따른 비용상승은 물론 불량률 상승요인을 제거하여 생산성을 향상시킬 수 있는 엔비지에이(NBGA; Non Ball Grid Array) 패키지의 아웃단자 방법에 관한 것이다.
일반적인 비지에이 패키지는 도 1에 도시된 바와 같이, 서브스트레이트(1)의 상면에 반도체 칩(2)이 부착되어 있고, 상기 서브 스트레이트(1)의 하면에는 다수개의 솔더볼(도면에선 6개)(3)이 부착되어 있으며, 상기 서브스트레이트(1)의 내부에는 상, 하 방향으로 다수개의 내부리드(4)가 형성되어 있다.
또한, 상기 반도체 칩(2)과 상기 내부리드(4)의 상면은 금속와이어(5)로 연결되어 있고, 상기 반도체 칩(2), 금속와이어(5)를 감싸도록 상기 서브스트레이트(1)의 상면에는 몰딩부(6)가 형성되어 있으며, 상기 다수개의 솔도불(3)은 기판(미도시)의 상면에 실장되도록 되어 있다.
도면중 미설명 부호인 (1a)(1b)는 다이패드로가 접착제이다.
상기와 같이 구성되는 일반적인 피비지에이 패키지는 다음과 같은 공정을 거치면서 제조된다.
즉, 도 1 및 도 2에 도시된 바와 같이, 웨이퍼를 구획하는 소잉 공정(10)과, 서브스트레이트(1)의 다이 패들(1a) 위에 상기 칩(2)을 올려 놓고 접착시키는 다이본딩 공정(20)과, 상기 서브 스트레이트(1)에 내장된 랜드(4)와 상기 칩(2)을 연결하는 와이어본딩 공정(30)와, 상기 반도체 칩(2)과 와이어(5) 등이 외부로부터 보호되게 하기 위한 몰딩 공정(40)과, 상기 몰딩 공정(40)을 마치고 플럭스 공정(50) 이후에 상기 서브 스트레이트(1)의 하단명에 솔더볼(3)을 부착하는 볼 마운팅 공정(60)과, 그 외의 리플로(70)와 플러싱 공정(80)을 거친 다음에 옵션 공정(90)을 통해 단품의 비지에이 패키지가 제조되는 것이었다.
그러나, 상기와 같은 종래의 비지에이 패키지 제조방법에 있어서는, 상기 몰딩 공정(40)을 마친 상기 서브스트레이트(1)의 하단면에 다수개의 솔더볼(3)을 부착하는데, 이 볼 마운팅 공정(60) 자체가 난해하여 반도체 패키지의 높은 불량율을 유발하는 요인이 되는 것은 물론 볼 마운팅 장비가 고가이므로 생산단가를 상승시키는 문제점이 있었다.
따라서, 본 발명은 상기 서브스트레이트에 솔더볼을 부착하는 볼 마운팅 공정을 생략하므로써, 반도체 패키지의 불량유발 요인을 제거하고, 생산단가를 절감할 수 있는 엔비지에이 패키지 아웃단자 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래 비지에이 패키지를 보인 종단면도.
도 2는 종래 비지에이 패키지를 제조하기 위한 순서도.
도 3은 본 발명의 엔비지에이 패키지를 제조하기 위한 순서도.
도 4a 내지 도 4f는 본 발명에 의한 아웃단자 형성과정의 일례를 보인 종단면도.
도 5a 내지 도 5f는 본 발명에 의한 아웃단자 형성과정의 변형예를 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
110 : 랜드형성 단계, 120 : 감광막형성 단계, 130 : 1차 감광막제거 단계, 140 : 플래팅 단계, 150 : 2차 감광막제거 단계, 121 : 서브스트레이트, 122 : 랜드부, 123 : 감광막, 124 : 구리, 124' : 솔더
이와 같은 본 발명의 목적을 달성하기 위하여, 서브스트레이트의 일측면에 다수개의 동을 형성시키는 랜드형성 단계와, 그 서브스트레이트의 랜드형성 면에 피/알 코팅을 하는 감광막형성 단계와, 그 서브스트레이트의 피/알 코팅면중에서 랜드 부위만을 노광하는 1차 감광막제거 단계와, 그 서브스트레이트의 노광면에 범프부재를 입히는 플래팅 단계와, 그 서브스트레이트의 범프부재가 플래팅된 부위를 제외하고 피/알 코팅을 제거하는 2차 감광막제거 단계로 진행하는 것을 특징으로 하는 피비지에이 패키지의 아웃단자 형성방법이 제공된다.
이하, 본 발명에 의한 엔비지에이 패키지의 제조방법을 첨부된 도면에 도시된 일실시예에 의거하여 상세하게 설명한다.
도 3은 본 발명에 의한 피비지에이 패키지의 공정을 개략적으로 보인 것으로 이에 도시된 바와 같이, 웨이퍼를 구획하는 소잉 공정(110)을 마친 다음에 랜드가 형성된 서브스트레이트의 하단면에 감광막을 도포하고 그 감광막을 제거하면서 상기 랜드의 상면에 구리 또는 솔더로 직접 아웃단자용 볼을 형성하는 서브스트레이트 아웃단자 형성공정(120)을 실행하고, 상기와 같이 아웃단자가 형성된 서브스트레이트(120)에 반도체 칩을 부착하는 다이본딩 공정(130)을 하며, 그 칩과 랜드를 부착시키는 와이어 본딩 공정(140)을 한 다음에 몰딩공정(150)과 트리밍 공정(160)을 하여 마무리 한다.
여기서, 상기 아웃단자 형성공정(120)을 보다 상세히 살펴보면 다음과 같다.
도 4a 내지 도 4e에 도시된 바와 같이, 서브스트레이트(121)의 상단면에 동으로 다수개(도면에선 3개)의 랜드(122)를 형성시키고, 그 서브스트레이트(121)의 랜드형성 면에 피/알 코팅을 통해 감광막(123)을 형성하며, 그 서브스트레이트(121)의 피/알 코팅면중에서 랜드(122) 부위만을 노광하여 1차로 감광막을 제거하고, 그 서브스트레이트(121)의 노광면에 범프부재(124)를 입혀 플래팅하며, 그 서브스트레이트(121)의 범프부재(124)가 플래팅된 부위를 제외하고 다시 감광막을 2차로 제거한다. 이때, 상기 범프부재의 높이는 100∼700 uM 이고, 직경은 250∼700 uM 로 형성하는 것이 바람직하다.
여기서, 상기 범프부재는 전도성이 우수한 구리를 적용하거나, 또는 솔더를 적용할 수 있는데, 먼저 상기 범프부재가 구리인 경우에는 도 4f에 도시된 바와 같이 그 구리가 실장시 접착되는 것을 고려하여 구리의 플래팅 단계 다음에 니켈/금으로 외표면을 플래팅하는 것이 바람직하다.
다음, 상기 범프부재가 솔더인 경우에는 도 5a 내지 도 5f에 도시된 바와 같이, 그 솔더(124')가 구의 형상으로 형성되게 하기 위하여 리플로 솔더링 단계를 2차 감광막 제거 단계 다음에 부가하는데, 이때, 상기 서브스테이트의 재질은 용융온도가 300℃이상인 PCB/Ceramic를 사용하며, 상기 솔더는 실장시 실장온도에 의한 용융으로 범프의 높이가 낮아짐을 방지하기 위하여 Sn/Pb의 함유량이 90/10 또는 80/20인 것을 사용하는 것이 바람직하다.
이상에서 설명한 바와 같이 본 발명에 의한 엔비지에이 패키지의 아웃단자 형성방법은, 상기 서브스트레이트의 상단면에 동으로 다수개의 랜드를 형성시키고, 그 서브스트레이트의 랜드형성 면에 피/알 코팅을 통해 감광막을 형성하며, 그 서브스트레이트의 피/알 코팅면중에서 랜드 부위만을 노광하여 1차로 감광막을 제거하고, 그 서브스트레이트의 노광면에 구리 또는 솔더 등의 범프부재를 입혀 플래팅하며, 그 서브스트레이트의 범프부재가 플래팅된 부위를 제외하고 다시 감광막을 2차로 제거하는 것으로, 이로써, 상기 서브스트레이트에 솔더볼을 부착하는 볼 마운팅 공정을 생략하므로써, 반도체 패키지의 불량유발 요인을 제거하고, 생산단가를 절감할 수 있게 되는 효과가 있다.

Claims (8)

  1. 서브스트레이트의 일측면에 다수개의 동을 형성시키는 랜드형성 단계와, 그 서브스트레이트의 랜드형성 면에 피/알 코팅을 하는 감광막형성 단계와, 그 서브스트레이트의 피/알 코팅면중에서 랜드 부위만을 노광하는 1차 감광막제거 단계와, 그 서브스트레이트의 노광면에 범프부재를 입히는 플래팅 단계와, 그 서브스트레이트의 범프부재가 플래팅된 부위를 제외하고 피/알 코팅을 제거하는 2차 감광막제거 단계로 진행하는 것을 특징으로 하는 엔비지에이 패키지의 아웃단자 형성방법.
  2. 제 1 항에 있어서, 상기 범프부재의 높이는 100∼700 uM 이고, 직경은 250∼700 uM 인 것을 특징으로 하는 엔비지에이 패키지의 아웃단자 형성방법.
  3. 제 1 항에 있어서, 상기 범프부재는 전도성이 우수한 구리인 것을 특징으로 하는 엔비지에이 패키지의 아웃단자 형성방법.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 구리가 실장시 접착되는 것을 고려하여 구리의 플래팅 단계 다음에 니켈/금 플래팅 단계를 부가하는 것을 특징으로 하는 엔비지에이 패키지의 아웃단자 형성방법.
  5. 제 1 항에 있어서, 상기 범프부재는 전도성이 우수한 솔더인 것을 특징으로 하는 엔비지에이 패키지의 아웃단자 형성방법.
  6. 제 1 항 또는 제 5 항에 있어서, 상기 솔더가 구의 형상으로 형성되게 하기 위한 리플로 솔도링 단계를 2차 감광막제거 단계 다음에 부가하는 것을 특징으로 하는 엔비지에이 패키지의 아웃단자 형성방법.
  7. 제 1 항 또는 제 5 항에 있어서, 상기 서브스테이트의 재질은 용융온도가 300℃ 이상인 PCB/Ceramic인 것을 특징으로 하는 엔비지에이 패키지의 아웃단자 형성방법.
  8. 제 1 항 또는 제 5 항에 있어서, 상기 솔더는 실장시 실장온도에 의한 용융으로 범프의 높이가 낮아짐을 방지하기 위하여 Sn/Pb의 함유량이 90/10 또는 80/20인 것을 특징으로 하는 엔비지에이 패키지의 아웃단자 형성방법.
KR1019960049456A 1996-10-29 1996-10-29 비지에이 패키지의 제조방법 KR100234694B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960049456A KR100234694B1 (ko) 1996-10-29 1996-10-29 비지에이 패키지의 제조방법
CN97103772A CN1181618A (zh) 1996-10-29 1997-04-14 网格焊球阵列封装的外部管脚制造方法
DE1997115926 DE19715926B4 (de) 1996-10-29 1997-04-16 Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
JP29076597A JPH10135366A (ja) 1996-10-29 1997-10-23 Ｂｇａ半導体パッケージの外部端子の製造方法
US08/960,210 US5895231A (en) 1996-10-29 1997-10-29 External terminal fabrication method for semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960049456A KR100234694B1 (ko) 1996-10-29 1996-10-29 비지에이 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR19980030097A true KR19980030097A (ko) 1998-07-25
KR100234694B1 KR100234694B1 (ko) 1999-12-15

Family

ID=19479431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960049456A KR100234694B1 (ko) 1996-10-29 1996-10-29 비지에이 패키지의 제조방법

Country Status (5)

Country Link
US (1) US5895231A (ko)
JP (1) JPH10135366A (ko)
KR (1) KR100234694B1 (ko)
CN (1) CN1181618A (ko)
DE (1) DE19715926B4 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4428832B2 (ja) * 1999-08-27 2010-03-10 富士通株式会社 金属配線構造、半導体装置及び半導体装置の製造方法
SG99877A1 (en) * 2001-01-04 2003-11-27 Inst Materials Research & Eng Forming an electrical contact on an electronic component
JP2003264260A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体チップ搭載基板、半導体装置、半導体モジュール及び半導体装置実装基板
DE10392377T5 (de) * 2002-03-12 2005-05-12 FAIRCHILD SEMICONDUCTOR CORP. (n.d.Ges.d. Staates Delaware) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
JP3721175B2 (ja) * 2003-06-03 2005-11-30 沖電気工業株式会社 半導体装置の製造方法
CN100340962C (zh) * 2004-06-15 2007-10-03 日月光半导体制造股份有限公司 触摸传感封装构造
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
DE102008042107A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Elektronisches Bauteil sowie Verfahren zu seiner Herstellung
JP5642473B2 (ja) * 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721580B2 (ja) * 1990-05-17 1998-03-04 シャープ株式会社 半導体装置の製造方法
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
SG49779A1 (en) * 1993-11-26 1998-06-15 Delco Electronics Corp Method of forming solder bumps on an integrated circuit flip chip
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
JP3199963B2 (ja) * 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
US5646068A (en) * 1995-02-03 1997-07-08 Texas Instruments Incorporated Solder bump transfer for microelectronics packaging and assembly
JPH08250827A (ja) * 1995-03-08 1996-09-27 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及びその製造方法並びに半導体装置
US5639696A (en) * 1996-01-31 1997-06-17 Lsi Logic Corporation Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array

Also Published As

Publication number Publication date
CN1181618A (zh) 1998-05-13
KR100234694B1 (ko) 1999-12-15
JPH10135366A (ja) 1998-05-22
DE19715926A1 (de) 1998-05-07
DE19715926B4 (de) 2004-09-23
US5895231A (en) 1999-04-20

Similar Documents

Publication Publication Date Title
US6550666B2 (en) Method for forming a flip chip on leadframe semiconductor package
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
KR100326347B1 (ko) Ni-b도금층을가진c4기판접점패드
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR20030051222A (ko) 반도체 장치 및 그 제조 방법
US6306685B1 (en) Method of molding a bump chip carrier and structure made thereby
KR100259359B1 (ko) 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
CN102362345B (zh) 半导体元件基板及其制造方法、半导体器件
US6787392B2 (en) Structure and method of direct chip attach
US20110143498A1 (en) Semiconductor package with a support structure and fabrication method thereof
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
CN102165581A (zh) 引线框基板的制造方法及半导体装置
KR19980030097A (ko) 엔비지에이 패키지의 아웃단자 형성방법
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2023164634A (ja) 半導体装置用基板とその製造方法、および半導体装置
US20080303134A1 (en) Semiconductor package and method for fabricating the same
JP4243270B2 (ja) 半導体装置の製造方法
JP3458057B2 (ja) 樹脂封止型半導体装置
JPH09153519A (ja) 半導体の実装構造
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP6846484B2 (ja) 半導体装置用基板及びその製造方法、半導体装置
KR100294910B1 (ko) 범프그리드어레이패키지및그제조방법
KR20010004041A (ko) 칩 사이즈 패키지의 제조 방법
KR100527989B1 (ko) 반도체 장치의 실장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee