KR100527989B1 - 반도체 장치의 실장 방법 - Google Patents

반도체 장치의 실장 방법 Download PDF

Info

Publication number
KR100527989B1
KR100527989B1 KR10-2003-0051323A KR20030051323A KR100527989B1 KR 100527989 B1 KR100527989 B1 KR 100527989B1 KR 20030051323 A KR20030051323 A KR 20030051323A KR 100527989 B1 KR100527989 B1 KR 100527989B1
Authority
KR
South Korea
Prior art keywords
substrate
bonding
semiconductor device
semiconductor die
bonding pads
Prior art date
Application number
KR10-2003-0051323A
Other languages
English (en)
Other versions
KR20050012375A (ko
Inventor
박민수
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0051323A priority Critical patent/KR100527989B1/ko
Publication of KR20050012375A publication Critical patent/KR20050012375A/ko
Application granted granted Critical
Publication of KR100527989B1 publication Critical patent/KR100527989B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 장치의 실장 방법에 관한 것으로서, 반도체 장치가 실장되는 서브스트레이트의 본딩 에리어에 솔더 범프를 형성함으로써, 반도체 장치의 공정 시간 및 수율 저하를 최소화하고, 또한 제조 비용도 절감할 수 있도록, 하부에 솔더 페이스트가 충진되어 있고, 솔더 페이스트의 상부에는 표면 처리 용액이 충진되어 있는 용액함을 제공하는 단계와, 용액함에 다수의 본딩 에리어가 형성된 서브스트레이트를 일정 시간 침지(沈漬)한 후 꺼내는 단계와, 표면에 다수의 본딩 패드가 형성되고, 본딩 패드는 보호층에 의해 개방된 반도체 다이를 제공하는 단계와, 반도체 다이의 본딩 패드를 서브스트레이트의 각 본딩 에리어에 형성된 솔더 페이스트에 위치 정렬하는 단계와, 반도체 다이 및 서브스트레이트를 고온의 리플로우 공정에 투입하여 솔더 페이스트가 본딩 패드와 본딩 에리어를 상호 접속시키며 경화되도록 하는 단계를 포함하는 반도체 장치의 실장 방법이 개시된다.

Description

반도체 장치의 실장 방법{Mounting method of semiconductor device}
본 발명은 반도체 장치의 실장 방법에 관한 것으로서, 보다 상세하게 설명하면 반도체 장치가 실장되는 서브스트레이트의 본딩 에리어에 솔더 범프를 형성함으로써, 반도체 장치의 공정 시간 및 수율 저하를 최소화하고, 또한 제조 비용도 절감할 수 있는 반도체 장치의 실장 방법에 관한 것이다.
도 1을 참조하면, 종래 반도체 장치(100')의 실장 구조에 대한 단면도가 도시되어 있다.
도시된 바와 같이 종래 반도체 장치(100')의 실장 구조는 표면에 다수의 본딩 패드(112')가 형성되고, 상기 본딩 패드(112')는 보호층(114')에 의해 개방된 반도체 다이(110')(또는 웨이퍼)와, 상기 보호층(114')을 통하여 개방된 본딩 패드(112')에 형성된 다수의 UBM(Under Bumped Metal)층(115',116')과, 상기 UBM층(115',116')에 융착된 대략 구형의 솔더 범프(130')와, 상기 솔더범프(130')가 융착되도록 표면에 다수의 본딩 에리어(122')가 형성된 서브스트레이트(120')로 이루어져 있다. 도면중 미설명 부호 124'는 본딩 에리어(122')를 제외한 영역에 코팅된 솔더 마스크이다.
도 2a 내지 도 2g를 참조하면, 종래의 반도체 다이(110')에 솔더범프(130')를 형성하는 방법 및 실장 방법이 순차 도시되어 있다.
먼저 도 2a에 도시된 바와 같이, 표면에 다수의 본딩 패드(112')가 형성되고, 그 본딩 패드(112')는 보호층(114')에 의해 개방된 반도체 다이(110')를 구비하고, 상기 반도체 다이(110')의 본딩 패드(112')에 일정두께의 UBM층(115')을 형성한다.
이어서, 도 2b에 도시된 바와 같이, 상기 본딩 패드(112')와 대응되는 UBM층(115')이 외부로 노출되도록 하고, 나머지 영역은 모두 덮혀지도록 비교적 두꺼운 두께의 포토레지스트층(117')을 사진식각하여 형성한다.
이어서, 도 2c에 도시된 바와 같이, 상기 포토레지스트층(117')을 통하여 개방된 UBM층(115')에 또다른 UBM층(116')을 형성하고, 그 위에는 솔더(118')를 충진한다.
이어서, 도 2d에 도시된 바와 같이, 상기 포토레지스트층(117')을 식각하여, 솔더(118')만이 남도록 한다.
이어서, 도 2e에 도시된 바와 같이, 솔더(118') 외측의 필요없는 UBM층(115',116')도 모두 식각하여 제거한다.
이어서, 도 2f에 도시된 바와 같이, 고온의 리플로우 공정을 통하여 상기 솔더(118')가 자체 표면장력에 의해 구형의 솔더 범프(130')가 되도록 한다.
마지막으로, 도 2g에 도시된 바와 같이, 상기와 같이 솔더 범프(130')가 형성된 반도체 다이(110')를 다수의 본딩 에리어(122')가 형성된 서브스트레이트(120') 위에 올려 놓은 채 고온의 리플로우 공정을 수행함으로써, 상기 솔더 범프(130')가 모두 본딩 에리어(122')에 융착되도록 하여, 반도체 장치(100')의 실장을 완료하게 된다.
그러나, 이러한 종래 반도체 장치의 실장 방법에 의하면, 서브스트레이트 위에 실제의 실장을 수행하기 전에 반도체 다이(또는 웨이퍼)에서 UBM층 형성, 포토레지스트층 형성, 식각 및 리플로우 공정등을 수행하여, 공정 시간이 길어지고, 이에 따라 반도체 다이에 다수의 불량이 발생할 확률이 커서 수율이 저하되는 단점이 있다.
또한, 상기와 같은 다수의 공정을 진행함으로써, 반도체 장치의 제조 비용도 증가하는 단점이 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 반도체 장치가 실장되는 서브스트레이트의 본딩 에리어에 솔더 범프를 형성함으로써, 반도체 장치의 공정 시간 및 수율 저하를 최소화하고, 또한 제조 비용도 절감할 수 있는 반도체 장치의 실장 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치의 실장 구조는 표면에 다수의 본딩 패드가 형성되고, 상기 본딩 패드는 보호층에 의해 개방된 반도체 다이와, 상기 반도체 다이의 각 본딩 패드와 대응되는 표면에 다수의 본딩 에리어가 형성된 서브스트레이트와, 상기 반도체 다이의 본딩 패드와 서브스트레이트의 본딩 에리어를 상호 접속시키는 다수의 솔더 범프를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치의 실장 방법은 하부에 솔더 페이스트가 충진되어 있고, 상기 솔더 페이스트의 상부에는 표면 처리 용액이 충진되어 있는 용액함을 제공하는 단계와, 상기 용액함에 다수의 본딩 에리어가 형성된 서브스트레이트를 일정 시간 침지(沈漬)한 후 꺼내는 단계와, 표면에 다수의 본딩 패드가 형성되고, 상기 본딩 패드는 보호층에 의해 개방된 반도체 다이를 제공하는 단계와, 상기 반도체 다이의 본딩 패드를 서브스트레이트의 각 본딩 에리어에 형성된 솔더 페이스트에 위치 정렬하는 단계와, 상기 반도체 다이 및 서브스트레이트를 고온의 리플로우 공정에 투입하여 솔더 페이스트가 상기 본딩 패드와 본딩 에리어를 상호 접속시키며 경화되도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기와 같이 본 발명에 의한 반도체 장치의 실장 방법에 의하면, 첫째, 종래의 반도체 다이(웨이퍼) 범핑으로 인한 공정 시간의 낭비를 없앨 수 있다.
둘째, 종래 범핑 공정에서 발생하는 문제로 인하여 기인되는 고가 반도체 다이(웨이퍼)의 스크랩(scrap) 및 수율 저하를 방지할 수 있다.
셋째, 범핑 공정을 서브스트레이트 제조 공정으로 삽입함으로써, 전체적인 반도체 장치의 제조 비용을 절감할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 3을 참조하면, 본 발명에 의한 반도체 장치(100)의 실장 구조에 대한 단면도가 도시되어 있다.
도시된 바와 같이 본 발명의 반도체 장치(100)의 실장 구조는 반도체 다이(110)와, 상기 반도체 다이(110)가 접속되는 서브스트레이트(120)와, 상기 반도체 다이(110) 및 서브스트레이트(120)를 상호 접속시키는 다수의 솔더 범프(130)로 이루어져 있다.
상기 반도체 다이(110)는 통상의 웨이퍼 또는 반도체 칩일 수 있으며, 그 표면에는 다수의 본딩 패드(112)가 형성되어 있다. 물론, 상기 본딩 패드(112)는 통상의 알루미늄(Al) 패드일 수 있다. 또한 상기 본딩 패드(112)를 제외한 반도체 다이(110)의 일면 전체는 폴리이미드, 질화막 또는 산화막과 같은 보호층(114)으로 덮혀 있다.
상기 서브스트레이트(120)는 상기 반도체 다이(110)의 각 본딩 패드(112)와 대응되는 표면에 다수의 본딩 에리어(122)가 형성되어 있으며, 이러한 본딩 에리어(122)는 통상의 구리(Cu) 또는 알루미늄(Al) 등으로 형성될 수 있다. 물론, 상기 본딩 에리어(122)의 일정 부분만이 오픈(open)되도록 그 표면 전체에는 일정 두께의 솔더 마스크(124)가 코팅되어 있다.
한편, 상기 솔더 범프(130)는 상기 반도체 다이(110)의 각 본딩 패드(112)와 서브스트레이트(120)의 본딩 에리어(122)를 상호 접속시키고 있으며, 이러한 솔더 범프(130) 대신 통상의 금(Au) 또는 은(Ag) 등을 이용할 수도 있다.
도 4a 내지 도 4f를 참조하면, 본 발명에 의한 반도체 장치(100)의 실장 방법이 순차 도시되어 있다.
도시된 바와 같이 본 발명에 의한 반도체 장치(100)의 실장 방법은 솔더 페이스트(132)가 담긴 용액함(140)을 제공하는 단계(도 4a)와, 상기 용액함(140)에 서브스트레이트(120)를 일정 시간 침지하는 단계(도 4b)와, 반도체 다이(110)를 제공하는 단계(도 4c)와, 상기 반도체 다이(110)와 서브스트레이트(120)의 위치를 정렬하는 단계(도 4d)와, 상기 반도체 다이(110)와 서브스트레이트(120)를 상호 접속하는 단계(도 4e)로 이루어져 있다.
먼저, 도 4a에 도시된 바와 같이 용액함(140) 제공 단계에서는, 하부에 솔더 페이스트(132)가 충진되어 있고, 상기 솔더 페이스트(132)의 상부에는 표면 처리 용액(142)이 충진되어 있는 일정 크기의 용액함(140)을 제공한다.
여기서, 상기 표면 처리 용액(142)은 서브스트레이트(120)를 세척할 수 있는 용액으로서, 이는 본드 에리어(122) 이외의 영역에 솔더 페이스트(132)가 남아 있지 않도록 하는 역할을 한다.
이어서, 도 4b에 도시된 바와 같이 서브스트레이트(120) 침지 단계에서는, 상기 용액함(140)에 다수의 본딩 에리어(122)가 형성된 서브스트레이트(120)를 일정 시간 침지(沈漬)한 후 꺼낸다.
여기서, 상기 서브스트레이트(120)는 상기 다수의 본딩 에리어(122)가 외부로 오픈될 수 있도록, 상기 본딩 에리어(122)를 제외한 서브스트레이트(120)의 나머지 표면에는 솔더 마스크(124)가 코팅되어 있다.
또한, 상기 솔더 마스크(124)를 통해서 외부로 노출되는 본딩 에리어(122)의 면적은 종래보다도 낮게 즉, ±50um 보다 낮게 관리함이 바람직하며, 모든 오픈된 본딩 에리어(122)의 오픈 사이즈(open size)는 당연히 동일하게 되어야 한다.
이어서, 도 4c에 도시된 바와 같이 반도체 다이(110)의 제공 단계에서는, 표면에 다수의 본딩 패드(112)가 형성되고, 상기 본딩 패드(112)는 보호층(114)에 의해 외부로 오픈된 반도체 다이(110)를 제공한다.
이어서, 도 4d에 도시된 바와 같이 위치 정렬 단계에서는, 상기 반도체 다이(110)의 본딩 패드(112)와 서브스트레이트(120)의 각 본딩 에리어(122)에 형성된 솔더 페이스트(132)의 위치를 정렬한다. 즉, 상기 반도체 다이(110)의 본딩 패드(112)가 임시로 상기 솔더 페이스트(132)의 표면에 위치하도록 한다.
이어서, 도 4e에 도시된 바와 같이 접속 단계에서는, 상기 반도체 다이(110) 및 서브스트레이트(120)를 고온의 퍼니스(furnace)에 투입하여 리플로우(reflow) 공정이 진행되도록 한다. 즉, 상기 솔더 페이스트(132)가 표면 장력에 의해 대략 구체 형태를 하며, 상기 반도체 다이(110)의 본딩 패드(112)와 서브스트레이트(120)의 본딩 에리어(122)에만 위치되도록 한다. 이 상태에서 상기 반도체 다이(110) 및 서브스트레이트(120)를 퍼니스에서 꺼내어, 상기 솔더 페이스트(132)가 냉각되도록 한다. 위와 같이 함으로써, 결국 상기 반도체 다이(110)의 본딩 패드(112)와 서브스트레이트(120)의 본딩 에리어(122)가 단단하게 접속되고, 본 발명에 의한 반도체 장치(100)의 실장 방법이 완료된다.
상기와 같이 본 발명에 의한 반도체 장치의 실장 방법에 의하면, 첫째, 종래의 반도체 다이(웨이퍼) 범핑으로 인한 공정 시간의 낭비를 없앨 수 있는 효과가 있다.
둘째, 종래 범핑 공정에서 발생하는 문제로 인하여 기인되는 고가 반도체 다이(웨이퍼)의 스크랩(scrap) 및 수율 저하를 방지할 수 있는 효과가 있다.
셋째, 범핑 공정을 서브스트레이트 제조 공정으로 삽입함으로써, 전체적인 반도체 장치의 제조 비용을 절감할 수 있는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 반도체 장치의 실장 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 종래의 반도체 장치의 실장 구조를 도시한 단면도이다.
도 2a 내지 도 2g는 종래의 반도체 다이에 솔더범프를 형성하는 방법 및 실장 방법을 도시한 순차 설명도이다.
도 3은 본 발명에 의한 반도체 장치의 실장 구조를 도시한 단면도이다.
도 4a 내지 도 4e는 본 발명에 의한 반도체 장치의 실장 방법을 도시한 순차 설명도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 본 발명에 의한 반도체 장치
110; 반도체 다이 112; 본딩 패드
114; 보호층 120; 서브스트레이트
122; 본딩 에리어 124; 솔더 마스크
130; 솔더 범프 132; 솔더 페이스트
140; 용액함 142; 표면 처리 용액

Claims (2)

  1. 삭제
  2. 하부에 솔더 페이스트가 충진되어 있고, 상기 솔더 페이스트의 상부에는 표면 처리 용액이 충진되어 있는 용액함을 제공하는 단계;
    상기 용액함에 다수의 본딩 에리어가 형성된 서브스트레이트를 수직 방향으로 세워서 일정 시간 침지(沈漬)한 후 꺼내는 단계;
    표면에 다수의 본딩 패드가 형성되고, 상기 본딩 패드는 보호층에 의해 개방된 반도체 다이를 제공하는 단계;
    상기 반도체 다이의 본딩 패드를 서브스트레이트의 각 본딩 에리어에 형성된 솔더 페이스트에 위치 정렬하는 단계; 및,
    상기 반도체 다이 및 서브스트레이트를 고온의 리플로우 공정에 투입하여 솔더 페이스트가 상기 본딩 패드와 본딩 에리어를 상호 접속시키며 경화되도록 하는 단계를 포함하여 이루어진 반도체 장치의 실장 방법.
KR10-2003-0051323A 2003-07-25 2003-07-25 반도체 장치의 실장 방법 KR100527989B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051323A KR100527989B1 (ko) 2003-07-25 2003-07-25 반도체 장치의 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051323A KR100527989B1 (ko) 2003-07-25 2003-07-25 반도체 장치의 실장 방법

Publications (2)

Publication Number Publication Date
KR20050012375A KR20050012375A (ko) 2005-02-02
KR100527989B1 true KR100527989B1 (ko) 2005-11-09

Family

ID=37224339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0051323A KR100527989B1 (ko) 2003-07-25 2003-07-25 반도체 장치의 실장 방법

Country Status (1)

Country Link
KR (1) KR100527989B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138585B1 (ko) * 2010-07-21 2012-05-10 삼성전기주식회사 범프의 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122135A (ja) * 1986-11-11 1988-05-26 Matsushita Electric Ind Co Ltd 半導体チツプの電気的接続方法
JPH01218034A (ja) * 1988-02-26 1989-08-31 Fujitsu Ltd バンプ接合構造
JPH09214115A (ja) * 1996-01-31 1997-08-15 Senju Metal Ind Co Ltd ファインピッチ部品のはんだコート方法
JP2000299551A (ja) * 1999-04-16 2000-10-24 Mitsubishi Electric Corp バンプ形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122135A (ja) * 1986-11-11 1988-05-26 Matsushita Electric Ind Co Ltd 半導体チツプの電気的接続方法
JPH01218034A (ja) * 1988-02-26 1989-08-31 Fujitsu Ltd バンプ接合構造
JPH09214115A (ja) * 1996-01-31 1997-08-15 Senju Metal Ind Co Ltd ファインピッチ部品のはんだコート方法
JP2000299551A (ja) * 1999-04-16 2000-10-24 Mitsubishi Electric Corp バンプ形成方法

Also Published As

Publication number Publication date
KR20050012375A (ko) 2005-02-02

Similar Documents

Publication Publication Date Title
Lau Fan-out wafer-level packaging
US9070671B2 (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
US7241675B2 (en) Attachment of integrated circuit structures and other substrates to substrates with vias
TWI582937B (zh) 封裝結構
US6605525B2 (en) Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
US7060601B2 (en) Packaging substrates for integrated circuits and soldering methods
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
KR101764021B1 (ko) 반도체 구조체 및 그 제조 방법
US10593640B2 (en) Flip chip integrated circuit packages with spacers
KR101308100B1 (ko) 강화층을 구비한 반도체칩
US20080230925A1 (en) Solder-bumping structures produced by a solder bumping method
US7214604B2 (en) Method of fabricating ultra thin flip-chip package
US11600575B2 (en) Method for forming chip package structure
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
JP3970211B2 (ja) 半導体装置及びその製造方法
KR100527989B1 (ko) 반도체 장치의 실장 방법
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
US7098075B1 (en) Integrated circuit and method of producing a carrier wafer for an integrated circuit
KR100618700B1 (ko) 웨이퍼 레벨 패키지 제조방법
TWI692064B (zh) 具等高凸塊的半導體晶片及其製法
KR100450243B1 (ko) 반도체 소자의 범프 제조 방법
CN113223971A (zh) 半导体器件及制造该半导体器件的方法
US20050063164A1 (en) Integrated circuit die/package interconnect
JPH0555229A (ja) 半導体装置
KR20000021056A (ko) 솔더 범프 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee