JP4428832B2 - 金属配線構造、半導体装置及び半導体装置の製造方法 - Google Patents
金属配線構造、半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4428832B2 JP4428832B2 JP2000236744A JP2000236744A JP4428832B2 JP 4428832 B2 JP4428832 B2 JP 4428832B2 JP 2000236744 A JP2000236744 A JP 2000236744A JP 2000236744 A JP2000236744 A JP 2000236744A JP 4428832 B2 JP4428832 B2 JP 4428832B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- wiring
- barrier layer
- adhesion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置等に適用される配線に関し、特にＣｕ（銅）を用いて比抵抗を低減させた金属配線構造、半導体装置、金属配線の形成方法及び半導体装置の製造方法に適用して好適なものである。
【０００２】
【従来の技術】
近時における半導体集積回路の高集積化に伴い、半導体基板上に形成した素子、及びこれらの素子間を相互に接続するための配線の微細化が進展している。このため、配線に要求される特性や信頼性は一層厳しくなってきており、より比抵抗が低く且つエレクトロマイグレーション、ストレスマイグレーション耐性などの信頼性の高い配線材料が求められている。
【０００３】
このような背景において、従来より配線材料として広く用いられていたＡｌ（アルミニウム）に代わって、より比抵抗が低くエレクトロマイグレーション特性にも優れたＣｕ（銅）が配線材料として注目されており、実用化が進められている。このような銅配線を半導体基板上に形成する場合、ダマシン法と呼ばれる製造プロセスによって絶縁膜中に銅配線を埋め込むように形成している。
【０００４】
図２４を参照しながら、ダマシン法による銅配線の形成方法について説明する。図２４は、半導体基板の上層に形成された層間絶縁膜１０１に、ダマシン法により銅配線をする方法を工程順に示す概略断面図である。
【０００５】
まず、図２４（ａ）に示すように、フォトリソグラフィー及びこれに続くドライエッチングにより、半導体基板上に形成された層間絶縁膜１０１に配線溝１０２を形成する。
【０００６】
次に、図２４（ｂ）に示すように、ＣＶＤ法等により層間絶縁膜１０１上及び配線溝１０２の内壁面を覆うように高融点金属膜１０３を形成する。高融点金属膜１０３は、配線材料としてのＣｕがシリコン酸化膜等からなる層間絶縁膜１０１と反応して拡散することを防ぎ、デバイス特性の劣化を抑止するためのバリア膜である。その後、ＣＶＤ法等により、高融点金属膜１０３上を覆うように、メッキによる成膜を効率良く行うために、シード層としてのＣｕ膜１０４を形成する。
【０００７】
次に、図２４（ｃ）に示すように、スパッタ法により配線溝１０２を埋め込むようにＣｕ膜１０５を形成する。これにより、配線溝１０２がＣｕ膜１０５によって埋め込まれるとともに、配線溝１０２上以外の領域にもＣｕ膜１０５が厚く形成される。
【０００８】
次に、図２４（ｄ）に示すように、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、配線溝１０２上以外の領域に形成されたＣｕ膜１０４，１０５、高融点金属膜１０３を研磨して除去する。これにより、配線溝１０２に高融点金属膜１０３、Ｃｕ膜１０４，１０５が埋め込まれてなる配線膜が完成する。
【０００９】
このように、Ｃｕを配線材として用いる場合には、Ｃｕは蒸気圧の高いハロゲン化物を形成しないため、パターニングの際にドライエッチング技術を用いることができず、ＣＭＰ法による研磨工程を含むダマシン法による配線形成が必要とされていた。
【００１０】
【発明が解決しようとする課題】
しかしながら、層間絶縁膜１０１上のＣｕ膜１０４，１０５を除去する際に行うＣＭＰ法は、機械的な研磨方法であるため、研磨中にＣｕ膜１０４，１０５が配線溝１０２から剥がれてしまうことがあった。
【００１１】
特に、高融点金属膜１０３は、バリア膜として機能させるためにＣｕ膜１０４，１０５と反応性の低いＴａＮ（窒化タンタル）等の材料を用いており、Ｃｕの層間絶縁膜１０１中への拡散を防止するができる反面、Ｃｕ膜１０４との密着強度を十分に確保することができなかった。このため、ＣＭＰ法によって機械的研磨を行うと、Ｃｕ膜１０４，１０５に加わる力によってＣｕ膜１０４，１０５と高融点金属膜１０３との界面に応力がかかり、Ｃｕ膜１０４，１０５が高融点金属膜１０３から剥離してしまうことがあった。また、高融点金属膜１０３とＣｕ膜１０４との密着性が不十分であると、ストレスマイグレーションに対する耐性を十分に確保することができなかった。
【００１２】
また、Ｃｕ膜１０４，１０５に大電流を流した場合、配線膜の内部よりもＣｕ膜１０４と高融点金属膜１０３との界面近傍において原子の移動が発生し易くなるが、高融点金属膜１０３とＣｕ膜１０４との密着性が低いため、界面近傍におけるエレクトロマイグレーション耐性を向上させることにも限界があった。
【００１３】
このように、Ｃｕを用いた配線材は、比抵抗を下げることができ、エレクトロマイグレーション耐性を向上させるという優れた利点があるにも関わらず、バリア層の形成が不可欠であり、Ｃｕと反応性の低いバリア層との界面近傍において十分な密着性を確保することができず、ＣＭＰ法による機械的研磨を行った場合にＣｕ膜１０４，１０５が剥離してしまうことがあった。また、高融点金属膜１０３との密着性を高めることができないため、エレクトロマイグレーション耐性、ストレスマイグレーション耐性の更なる向上にも限界が生じていた。
【００１４】
本発明の目的は、配線膜の材料としてＣｕを用いた場合に、製造プロセスにおいて銅配線が剥離してしまうことを抑止するとともに、エレクトロマイグレーション耐性、ストレスマイグレーション耐性を向上させて信頼性を向上させた金属配線構造、半導体装置、金属配線の形成方法及び半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
銅配線とバリア層との間の密着性を高めるには、銅配線及びバリア層の双方に対して密着性に優れた材料からなる密着層を各層の間に挿入することが考えられる。同様に、バリア層と層間絶縁膜との間の密着性を高めるためには、バリア層と層間絶縁膜の双方に対して密着性に優れた材料からなる密着層を各層の間に挿入することが考えられる。
【００１６】
ここで、銅配線とバリア層との間に設ける密着層について考えると、密着層に要求される特性は、銅配線及びバリア層の双方に対して密着性に優れていることのみならず、銅配線中に密着層を構成する元素が拡散して銅配線のメリットである低い比抵抗の増大をもたらさないことも重要である。
【００１７】
係る観点から本願発明者らが鋭意検討を行った結果、Ｚｒ（ジルコニウム）が銅配線及び一般に用いられているバリア層に対して良好な密着性を有するとともに、銅配線の比抵抗を増加させる作用が小さい材料であり密着層として好適であることが初めて明らかとなった。
【００１８】
以下、Ｚｒが密着層の材料として好適な理由について説明する。
【００１９】
銅配線層と密着層、及び、密着層とバリア層との間の密着性を向上するためには、密着層を構成する材料が銅配線及びバリア層中に拡散し、両層間の界面状態をなじませる必要がある。
【００２０】
その一方、密着層を構成するすべての構成元素が銅配線中或いはバリア層中に拡散したのでは、実質的にバリア層上に銅配線層を設けた場合と変わるところはなく、密着性の向上は図れない。
【００２１】
また、一般に、Ｃｕ中に他の元素が固溶すると比抵抗を増加する。したがって、密着層を構成する元素が多量にＣｕ中に拡散すると、比抵抗が低いという銅配線のメリットを十分に生かすことができなくなる。
【００２２】
したがって、密着層を構成する材料を選択するにあたっては、上記の点を十分考慮する必要がある。
【００２３】
Ｃｕ中に導入された場合に比抵抗を増加させる作用が小さい元素としては、Ｚｒ（ジルコニウム）、Ｃｄ（カドミウム）、Ｚｎ（亜鉛）、Ａｇ（銀）、Ｐｂ（鉛）、Ｓｎ（錫）、Ａｌ（アルミニウム）などの元素がある。なお、これら材料は、列記した順に比抵抗を増大させる作用が小さい。
【００２４】
一方、密着層として機能させるためには、上述のように、熱処理等を行って界面をなじませた後においても密着層が銅配線とバリア層との間に残存しており、双方の密着性を維持する必要がある。したがって、密着層を構成する材料としては、Ｃｕ中への固溶度が低くすべての構成元素が銅配線中に拡散しないとともに、Ｃｕの比抵抗の増加を十分低く抑えることができる材料であることが望ましい。
【００２５】
Ｃｕ中への固溶度が低い元素としては、例えば、Ａｇ、Ｂ（ホウ素）、Ｂａ（バリウム）、Ｂｉ（ビスマス）、Ｃａ（カルシウム）、Ｃｄ、Ｃｅ（セリウム）、Ｄｙ（ジスプロニウム）、Ｅｒ（エルビウム）、Ｅｕ（ユウロピウム）、Ｇｄ（ガドリニウム）、Ｈｆ（ハフニウム）、Ｉｎ（インジウム）、Ｌａ（ランタン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｎｄ（ネオジム）、Ｐｂ、Ｐｒ（プラセオジム）、Ｓｅ（セレン）、Ｓｍ（サマリウム）、Ｓｒ（ストロンチウム）、Ｔｅ（テルル）、Ｔｈ（トリウム）、Ｔｌ（タリウム）、Ｖ（バナジウム）、Ｙ（イットリウム）、Ｙｂ（イッテルビウム）、Ｚｒ等がある。
【００２６】
Ｃｕ中に導入された場合に比抵抗を増加させる作用が小さい上記元素についての固溶度を列記すると、Ｚｒは０．１５ｗｔ％、Ｃｄは０．５ｗｔ％、Ｚｎは３９ｗｔ％、Ａｇは０．８ｗｔ％、Ｐｂは０．０９ｗｔ％、Ｎｉは全率固溶、Ｓｎは１１〜１５ｗｔ％、Ａｌは９ｗｔ％である。
【００２７】
したがって、上記の材料から最適な材料を選択すると、密着層としては、Ｃｕ中における固溶度が低く、Ｃｕの比抵抗を増大させる作用が小さいＺｒ膜を適用することが望ましい。また、Ｚｒを含む膜、例えば、ＺｒＮ（窒化ジルコニウム）膜を適用しても同様の効果を期待できる。窒化物を用いることにより、バリア膜としての機能を持たせることができる。
【００２８】
Ｚｒを密着層として使用した場合、バリア層と密着層との界面では、熱処理過程において構成元素が相互拡散し、両層間の密着性が向上される。また、Ｚｒはシリコン酸化膜などの層間絶縁膜材料に対しても密着性に優れており、層間絶縁膜とバリア層との間に設けることによっても密着層として機能する。
【００２９】
密着層として適用するには、膜構造やその後の熱処理工程によって変化するため一概に画定することはできないが、代表的な膜構造及びプロセスを考慮すると、Ｃｕ中における固溶度は２０ｗｔ％以下であることが望ましい。そして、Ｃｕの低い抵抗値を活かしつつ配線層に適用するためには、Ｃｕ中に導入された不純物による比抵抗の増加は１９．８％以下に抑える必要がある。
【００３０】
かかる観点から考慮すると、本願発明者らは詳細な検討を行っていないが、Ｃｕ中における固溶度が低くＣｕの比抵抗を増大させる作用が小さい他の材料、例えば、Ｃｄ、Ａｇ、Ｐｂ等も、密着層として採用しうる可能性がある。
【００３１】
密着層と銅配線との界面をなじませて密着性を高めるための処理としては、例えば、Ｚｒよりなる密着層をアモルファス状に堆積した後、シード層を例えばスパッタリング法などの成膜成分が大きなエネルギーをもつ成膜方法により堆積する方法を適用することができる。このような成膜方法によってシード層を形成すると、シード層を構成するＣｕの一部が密着層にくい込み、シード層と密着層との密着力が向上される。
【００３２】
また、シード層を形成した後、密着層を構成するＺｒの一部をシード層方向に拡散するようにしてもよい。例えば、シード層形成後に２００℃程度の低温熱処理を、或いは、５００℃数秒間程度の短時間熱処理を行うことにより、密着層を構成するＺｒの一部がシード層内に拡散し、密着層とシード層との密着性が向上される。
【００３３】
或いは、密着層を構成するＺｒの一部がシード層中に固溶限界に達するまで熱処理を行うようにしてもよい。例えば、３００℃３０分の熱処理を適用することができる。ＺｒはＣｕ膜中における固溶度が低いため、固溶限界に達するまで熱処理を行ってもＣｕの比抵抗を増加する作用は小さい。また、固溶限界のＺｒが固溶している場合、それ以上のＺｒがＣｕ方向に拡散することはないので、後工程の熱処理やプロセスの違いによる銅配線の比抵抗の変化を小さくできるという効果もある。なお、この場合には、熱処理後においてもシード層とバリア層との界面にＺｒ膜が残存するようにシード層と密着層の膜厚を制御することが必要である。
【００３４】
ＴａＮよりなるバリア層上に、Ｚｒ膜よりなる密着層と、Ｃｕ膜よりなるシード層とをスパッタリング法により堆積したときの密着度の変化と膜抵抗の変化を表１及び図１に示す。なお、密着層及びシード層の膜厚は、これらのトータル膜厚を２００ｎｍ一定とし、Ｚｒ膜とＣｕ膜の膜厚比を変化した。
【００３５】
【表１】
【００３６】
表１に示すように、Ｚｒ：Ｃｕの膜厚比を１：９９或いはそれ以上としたときに、Ｚｒ膜よりなる密着層を形成しない場合と比較して、密着力の指標となる臨界応力が増加していることが判る。
【００３７】
また、Ｚｒ：Ｃｕの膜厚比が１：９９のとき、Ｃｕ中のＺｒ濃度はほぼ固溶限界である０．１５ｗｔ％であるため、図１に示すように、Ｚｒの膜厚比が増加しても銅配線の比抵抗の変化は小さいことが判る。
【００３８】
図１には、比較例として、トータル膜厚３００ｎｍのＳｎ膜とＣｕ膜とを形成した場合、トータル膜厚３００ｎｍのＰｄ膜とＣｕ膜とを形成した場合についても同様の結果を示しているが、これら材料ではＳｎ或いはＰｄの膜厚比の増大とともに比抵抗が大きくなっており、ＺｒのようにＣｕの比抵抗増大を抑える効果が低いことが判る。なお、Ｓｎ膜とＣｕ膜との関係については、C.-K. Hu et al., Thin Solid Films, 262 (1995) 84、C.-K. Hu et al., J. Electrochem. Soc., 143 (1996) 1001、及び、Y.S. Gong et al., Appl. Surf. Soc., 92(1996) 355に記載のデータを引用した。また、Ｐｄ膜とＣｕ膜との関係については、C.W. Park et al., Thin Solid Films, 226 (1993) 238に記載のデータを引用した。
【００３９】
また、図示しないが、Ｚｒ：Ｃｕの膜厚比が１：９９である試料の断面構造を透過型電子顕微鏡により観察したところ、シード層とバリア層との界面には、Ｃｕ膜中に固溶しきれなかったＺｒが残留しているとともに、残留したＺｒとＴａＮが相互拡散して高い密着力をもつ界面が形成されていることが判った。
【００４０】
また、シード層とバリア層との間に、Ｃｕ−Ｚｒ合金からなる島状構造を設けることにより、密着性を更に高めることができる。すなわち、Ｃｕ−Ｚｒ合金からなる島状構造を設けることにより、微視的にみればＣｕ−Ｚｒ合金からなる島状構造の凹凸形状がバリア層と密着層との間で機械的にかみ合い、バリア層と密着層の界面に応力がかかった場合であっても、銅配線が剥がれてしまうことが抑止されることになる。また、密着層としてＣｕ及びバリア膜として一般に用いられる高融点金属材料と密着性の高いＺｒを含有した膜を用いることにより、銅配線若しくはバリア層と密着層との界面において構成元素を相互に拡散させることができ、Ｃｕ膜とバリア層との密着性を高めることが可能となる。従って、Ｃｕ−Ｚｒ合金膜からなる島状構造の凹凸形状による機械的かみ合いと、接着膜による密着性を併用することにより相乗的に銅配線とバリア層との接合を強固に行うことが可能となる。
【００４１】
すなわち、上記目的は、銅を主成分とする配線材がバリア層を介して絶縁膜に埋め込まれてなる金属配線構造であって、前記配線材と前記バリア層とが、ジルコニウム膜からなる密着層を介して接合されており、前記密着層と前記バリア層との間に、銅−ジルコニウム合金からなる島状構造体が散在していることを特徴とする金属配線構造によって達成される。
【００４４】
また、上記目的は、半導体基板上の絶縁膜に形成された開口部を埋め込むようにして金属配線が形成され、前記金属配線が前記半導体基板上の半導体素子と電気的に接続されている半導体装置であって、前記金属配線は、前記開口部の内壁面を覆うように形成されたバリア層と、前記バリア層上を覆うように形成されたジルコニウム膜からなる密着層と、前記バリア層及び前記密着層を介して前記開口部に埋め込まれた銅を主成分とする配線材とを有し、前記バリア層と前記密着層との間に、銅−ジルコニウム合金からなる島状構造体が散在していることを特徴とする半導体装置によっても達成される。
【００４８】
また、上記目的は、半導体基板上の半導体素子と接続される金属配線を前記半導体基板上の絶縁膜中に形成する方法であって、前記半導体基板上に前記絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して開口部を形成する工程と、前記開口部の内壁を覆うようにバリア層を形成する工程と、前記バリア層上に銅を主成分とする微細な島状構造体を散在させて形成する工程と、前記島状構造体を散在させた前記バリア層上にジルコニウム膜からなる第１の密着層を形成する工程と、前記第１の密着層中のジルコニウムを前記島状構造体に拡散させて銅−ジルコニウム合金からなる島状構造体を形成する工程と、前記開口部上を含む前記絶縁膜上に銅を主成分とする配線材を形成し、前記開口部を埋め込む工程と、前記絶縁膜が露出するまで、前記配線材、前記第１の密着層及び前記バリア層を研磨して除去し、前記開口部に埋め込まれた前記配線材、前記第１の密着層及び前記バリア層からなる前記金属配線を形成する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。
【００５０】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図２乃至図９を用いて説明する。
【００５１】
図２は本実施形態による半導体装置の構造を示す概略断面図、図３乃至図９は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００５２】
はじめに、本実施形態による半導体装置の構造について図２を用いて説明する。
【００５３】
素子分離膜１２により画定されたシリコン基板１０の素子領域には、ソース／ドレイン拡散層１４、ゲート電極１８を有するＭＯＳトランジスタを形成されている。
【００５４】
ＭＯＳトランジスタが形成されたシリコン基板１０上には、層間絶縁膜２２と、ストッパ膜２４と、層間絶縁膜２６とが順次形成されている。層間絶縁膜２２及びストッパ膜２４には、ソース／ドレイン拡散層１４及びゲート電極１８に達するビアホール３２が形成されており、層間絶縁膜２６のビアホール３２を含む領域には配線溝３０が形成されている。ビアホール３２及び配線溝３０内には、ＴａＮ膜よりなるバリア層３４と、Ｚｒ膜よりなる密着層３６と、シード層としてのＣｕ膜３８と、Ｃｕ膜４０とからなる配線層４２とが埋め込まれている。
【００５５】
配線層４２が埋め込まれた層間絶縁膜２６上には、配線保護膜４４と、層間絶縁膜４６と、ストッパ膜４８と、層間絶縁膜５０とが順次形成されている。配線保護膜４４及び層間絶縁膜４６には配線層４２に達するビアホール５６が形成されており、層間絶縁膜５０のビアホール５６を含む領域には配線溝５４が形成されている。ビアホール５６及び配線溝５４内には、ＴａＮ膜よりなるバリア層５８と、Ｚｒ膜よりなる密着層６０と、シード層としてのＣｕ膜６２と、Ｃｕ膜６４とからなる配線層６６とが埋め込まれている。
【００５６】
配線層６６が埋め込まれた層間絶縁膜５０上には、配線保護膜６８が形成されている。
【００５７】
こうして、本実施形態による半導体装置が構成されている。
【００５８】
本実施形態による半導体装置は、バリア層３４とシード層としてのＣｕ膜３８との間にＺｒ膜よりなる密着層３６が、バリア層５８とシード層としてのＣｕ膜６２との間にＺｒ膜よりなる密着層６０が、それぞれ形成されていることに特徴がある。このようにしてＺｒ膜よりなる密着層３６、３６を設けることにより、バリア層３４、５８と密着層３６、６０との間の密着性、及び、密着層３６、６０とシード層としてのＣｕ膜３８、６２との間の密着性を向上することができる。したがって、従来の半導体装置と比較して、バリア層とシード層との間の密着性を向上することができる。
【００５９】
次に、本実施形態による半導体装置の製造方法について図３乃至図９を用いて説明する。
【００６０】
まず、例えば通常のＬＯＣＯＳ法により、シリコン基板１０を局所的に酸化し、素子領域を画定する素子分離膜１２を形成する。
【００６１】
次いで、通常のＭＯＳトランジスタの製造プロセスと同様にして、素子分離膜１２により画定された素子領域に、ソース／ドレイン拡散層１４、ゲート絶縁膜１６、ゲート電極１８、サイドウォール絶縁膜２０を有するＭＯＳトランジスタを形成する（図３（ａ））。
【００６２】
次いで、全面に、例えばＣＶＤ法により膜厚５００〜７００ｎｍ程度のシリコン酸化膜を堆積した後、その表面を例えばＣＭＰ法により研磨して平坦化し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜２２を形成する（図３（ｂ））。
【００６３】
次いで、全面に、例えばＣＶＤ法により、膜厚数十ｎｍ程度のシリコン窒化膜を堆積する。こうして、シリコン窒化膜よりなるストッパ膜２４を形成する（図３（ｃ））。
【００６４】
次いで、通常のリソグラフィー技術及びエッチング技術を用い、上層に形成する配線層とシリコン基板上に形成された素子とを接続するビアホールを形成する領域のストッパ膜２４を除去する（図３（ｄ））。なお、図においては、ソース／ドレイン拡散層１４上に開口されるビアホールと、右側のゲート電極１８上に開口されるビアホールとを形成する場合を例に示す。
【００６５】
次いで、全面に、例えばＣＶＤ法により、膜厚４００ｎｍ程度のシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜２６を形成する（図４（ａ））。
【００６６】
次いで、通常のリソグラフィー技術を用い、形成しようとする配線層に相当する開口パターンを有するレジスト膜２８を形成する（図４（ｂ））。
【００６７】
次いで、レジスト膜２８及びストッパ膜２４をマスクとして層間絶縁膜２２、２６を異方性エッチングし、層間絶縁膜２６に形成された配線溝３０と、配線溝３０内の層間絶縁膜２２に形成されたソース／ドレイン拡散層１４及びゲート電極１８に達するビアホール３２とを形成する（図４（ｃ））。
【００６８】
次いで、全面に、例えば反応性スパッタリング法を用い、膜厚２０〜４０ｎｍのＴａＮ膜を堆積する。こうして、ＴａＮ膜よりなるバリア層３４を形成する。なお、バリア層３４は、層間絶縁膜２２、２６中に配線層中の銅が拡散することを防止するための層である。なお、ＴａＮ膜はＣＶＤ法などによって形成してもよい。
【００６９】
次いで、全面に、例えばスパッタリング法、ＣＶＤ法、メッキ法により、膜厚５〜５０ｎｍ程度のＺｒ膜をアモルファスの状態で堆積する。こうして、Ｚｒ膜よりなる密着層３６を形成する。
【００７０】
次いで、全面に、例えばスパッタリング法やＣＶＤ法等により、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。こうして、シード層としてのＣｕ膜３８を形成する（図５（ａ））。なお、シード層としてのＣｕ膜３８は、銅膜をメッキ法により堆積する際に基板の導電性を高めるための下地膜として堆積するものである。
【００７１】
このとき、シード層としてのＣｕ膜３８を形成する成膜方法に、スパッタリング法などの成膜成分が大きなエネルギーをもって形成される方法を適用することにより、シード層としてのＣｕ膜３８を構成するＣｕの一部がＺｒよりなる密着層３６内にくい込むため、後工程で熱処理を行わずとも密着層３６とシード層としてのＣｕ膜３８との間の密着力を向上することができる。
【００７２】
次いで、全面に、例えばメッキ法により、膜厚１０００ｎｍ程度のＣｕ膜４０を堆積し、配線溝３０、ビアホール３２内を、Ｃｕ膜４０により完全に埋め込む（図５（ｂ））。
【００７３】
ここで、Ｃｕ膜４０としては、純銅の他、銅合金を用いることができ、Ｃｕ−Ｓｎ（銅−錫）合金、Ｃｕ−Ｍｇ（銅−マグネシウム）合金、Ｃｕ−Ａｌ（銅−アルミニウム）合金等の各種合金を用いることができる。Ｃｕ−Ｓｎ合金を用いた場合には、エレクトロマイグレーション耐性を更に向上させることが可能であり、Ｃｕ−Ｍｇ合金を用いた場合にはＣｕ膜４０の表面の酸化を抑制することができる。なお、本実施形態ではＣｕ膜４０をメッキ法によって形成しているが、例えばスパッタ法など他の方法によって、シード層としてのＣｕ膜７６を形成せずに配線溝３０及びビアホール３２を埋め込むようにしてもよい。
【００７４】
次いで、例えばＣＭＰ法により、層間絶縁膜２６が露出するまでＣｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４を平坦に研磨し、配線溝３０内及びビアホール３２内にのみＣｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４を残存させる。
【００７５】
こうして、Ｃｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４よりなり、ビアホール３２を介してソース／ドレイン拡散層１４、ゲート電極１８に接続され、配線溝３０に埋め込まれた配線層４２を形成する（図５（ｃ））。
【００７６】
次いで、配線層４２が埋め込まれた層間絶縁膜２６上に、例えばＣＶＤ法により、膜厚５０〜７０ｎｍのシリコン窒化膜よりなる配線保護膜４４を形成する（図６（ａ））。
【００７７】
次いで、配線保護膜４４上に、例えばＣＶＤ法により、膜厚５００〜７００ｎｍ程度のシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜４６を形成する。
【００７８】
次いで、全面に、例えばＣＶＤ法により、膜厚数十ｎｍ程度のシリコン窒化膜を堆積する。こうして、シリコン窒化膜よりなるストッパ膜４８を形成する。
【００７９】
次いで、通常のリソグラフィー技術及びエッチング技術を用い、上層に形成する配線層と配線層４２とを接続するビアホールを形成する領域のストッパ膜４８を除去する。
【００８０】
次いで、全面に、例えばＣＶＤ法により、膜厚４００ｎｍ程度のシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜５０を形成する（図６（ｂ））。
【００８１】
次いで、通常のリソグラフィー技術を用い、形成しようとする配線層に相当する開口パターンを有するレジスト膜５２を形成する（図７（ａ））。
【００８２】
次いで、レジスト膜５２及びストッパ膜４８をマスクとして層間絶縁膜４６、５０、配線保護膜４４を異方性エッチングし、層間絶縁膜５０に形成された配線溝５４と、配線溝５４内の層間絶縁膜４６及び配線保護膜４４に形成された配線層４２に達するビアホール５６とを形成する（図７（ｂ））。
【００８３】
次いで、全面に、例えば反応性スパッタリング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積する。こうして、ＴａＮ膜よりなるバリア層５８を形成する。
【００８４】
次いで、全面に、例えばスパッタリング法により、膜厚５〜５０ｎｍ程度のＺｒ膜をアモルファスの状態で堆積する。こうして、Ｚｒ膜よりなる密着層６０を形成する。
【００８５】
次いで、全面に例えばスパッタリング法により、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。こうして、Ｃｕ膜よりなるシード層としてのＣｕ膜６２を形成する（図８（ａ））。シード層としてのＣｕ膜３８を形成する場合と同様に、シード層としてのＣｕ膜６２を形成する成膜方法にスパッタリング法などの成膜成分が大きなエネルギーをもって形成される方法を適用することにより、シード層としてのＣｕ膜６２を構成するＣｕの一部がＺｒよりなる密着層６０内にくい込むため、後工程で熱処理を行わずとも密着層６０とシード層としてのＣｕ膜６２との間の密着力を向上することができる。
【００８６】
次いで、全面に、例えばメッキ法により、膜厚１０００ｎｍ程度のＣｕ膜６４を堆積し、配線溝５４、ビアホール５６内を、Ｃｕ膜６４により完全に埋め込む（図８（ｂ））。
【００８７】
次いで、例えばＣＭＰ法により、層間絶縁膜５０が露出するまでＣｕ膜６４、シード層としてのＣｕ膜６２、密着層６０、バリア層５８を平坦に研磨し、配線溝５４内及びビアホール５６内にのみＣｕ膜６４、シード層としてのＣｕ膜６２、密着層６０、バリア層５８を残存させる。
【００８８】
こうして、Ｃｕ膜６４、シード層としてのＣｕ膜６２、密着層６０、バリア層５８よりなり、ビアホール５６を介して配線層４２に接続され、配線溝５４に埋め込まれた配線層６６を形成する（図９（ａ））。
【００８９】
次いで、配線層６４が埋め込まれた層間絶縁膜５０上に、例えばＣＶＤ法により、膜厚５０〜７０ｎｍのシリコン窒化膜よりなる配線保護膜６８を形成する。
【００９０】
次いで、必要に応じて第３層以降の配線層（図示せず）を形成する。
【００９１】
このように、本実施形態によれば、シード層とバリア層との間にＺｒ膜よりなる密着層を形成するので、シード層とバリア層との間の密着性を高めることができる。これにより、ＣＭＰによるＣｕ膜の研磨過程においてＣｕ膜が剥がれることを抑止することができ、半導体装置の歩留まりや信頼性を向上することができる。
【００９２】
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図２乃至図９を用いて説明する。なお、第１実施形態による半導体装置の構造及び製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【００９３】
図２は本実施形態による半導体装置の構造を示す概略断面図、図３乃至図９は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００９４】
本実施形態による半導体装置及びその製造方法は、バリア層、密着層、Ｃｕ膜の形成方法が異なる他は第１実施形態による半導体装置及びその製造方法と同様である。
【００９５】
以下、本実施形態による半導体装置の製造方法について図３乃至図９を用いて説明する。
【００９６】
まず、例えば図３（ａ）乃至図４（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、ＭＯＳトランジスタが形成されたシリコン基板１０上に、ビアホール３２が形成された層間絶縁膜２６及びストッパ膜２４と、配線溝３０が形成された層間絶縁膜２８とを形成する。
【００９７】
次いで、全面に、例えば反応性スパッタリング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積する。こうして、ＴａＮ膜よりなるバリア層３４を形成する。なお、ＴａＮ膜はＣＶＤ法などによって形成してもよい。
【００９８】
次いで、全面に、例えばスパッタリング法により、膜厚５〜５０ｎｍ程度のＺｒ膜をアモルファスの状態で堆積する。こうして、Ｚｒ膜よりなる密着層３６を形成する。なお、Ｚｒ膜はＣＶＤ法やメッキ法などによって形成してもよい。
【００９９】
次いで、全面に例えばＣＶＤ法により、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。こうして、シード層としてのＣｕ膜３８を形成する（図５（ａ））。
【０１００】
次いで、２００℃程度の低温熱処理、或いは、５００℃数秒程度の短時間熱処理を行い、密着層３６を構成するＺｒの一部をシード層としてのＣｕ膜３８に拡散させる。これにより、密着層３６とシード層としてのＣｕ膜３８との密着力が向上される。また、この熱処理過程において、密着層３６とバリア層３４との間においても相互拡散が生じ、密着層３６とバリア層３４との間の密着力をも向上される。
【０１０１】
なお、本熱処理工程において、３００℃３０分程度の熱処理を行い、密着層３６を構成するＺｒの一部を、シード層としてのＣｕ膜３８に固溶限界まで拡散させてもよい。このようにした場合においても、密着層３６とシード層としてのＣｕ膜３８との間の密着力を向上することができる。この場合、熱処理後においてもシード層としてのＣｕ膜３８とバリア層３４との間にＺｒ膜よりなる密着層３６が残存するように、密着層３６及びシード層としてのＣｕ膜３８の膜厚を制御する。
【０１０２】
次いで、例えば第１実施形態による半導体装置の製造方法と同様にして、メッキ法によりＣｕ膜４０を堆積した後にＣＭＰ法によりポリッシュバックし、Ｃｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４よりなり、ビアホール３２を介してソース／ドレイン拡散層１４、ゲート電極１８に接続され、配線溝３０に埋め込まれた配線層４２を形成する（図５（ｂ）〜（ｃ））。
【０１０３】
この後、例えば図６（ａ）乃至図９（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、第２層目以降の配線層を形成する。
【０１０４】
このように、本実施形態によれば、シード層とバリア層との間にＺｒ膜よりなる密着層を形成し、シード層形成後に熱処理を行うので、シード層とバリア層との間の密着性を高めることができる。これにより、ＣＭＰによるＣｕ膜の研磨過程においてＣｕ膜が剥がれることを抑止することができ、半導体装置の歩留まりや信頼性を向上することができる。
【０１０５】
なお、本実施形態では、第１層目のＣｕ配線層形成過程に適用する例を説明したが、第２層目以降の配線層に本実施形態による半導体装置の製造方法を適用してもよい。
【０１０６】
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法について図１０乃至図１４を用いて説明する。なお、図２乃至図９に示す第１及び第２実施形態による半導体装置の構造及び製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【０１０７】
図１０は本実施形態による半導体装置の構造を示す概略断面図、図１１乃至図１４は本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１０８】
本実施形態では、層間絶縁膜とバリア層との間の密着性を向上する半導体装置及びその製造方法について説明する。
【０１０９】
はじめに、本実施形態による半導体装置の構造について図１０を用いて説明する。
【０１１０】
素子分離膜１２により画定されたシリコン基板１０の素子領域には、ソース／ドレイン拡散層１４、ゲート電極１８を有するＭＯＳトランジスタを形成されている。
【０１１１】
ＭＯＳトランジスタが形成されたシリコン基板１０上には、層間絶縁膜２２と、ストッパ膜２４と、層間絶縁膜２６とが順次形成されている。層間絶縁膜２２及びストッパ膜２４にはソース／ドレイン拡散層１４及びゲート電極１８に達するビアホール３２が形成されており、層間絶縁膜２６にはビアホール３２を含む領域に配線溝３０が形成された層間絶縁膜２６が形成されている。ビアホール３２及び配線溝３０内には、Ｚｒ膜よりなる密着層７０と、ＴａＮ膜よりなるバリア層３４と、シード層としてのＣｕ膜３８と、Ｃｕ膜４０とからなる配線層４２が埋め込まれている。
【０１１２】
配線層４２が埋め込まれた層間絶縁膜２６上には、配線保護膜４４と、層間絶縁膜４６と、ストッパ膜４８と、層間絶縁膜５０とが順次形成されている。配線保護膜４４及び層間絶縁膜４６には配線層４２に達するビアホール５６が形成されており、層間絶縁膜５０のビアホール５６を含む領域には配線溝５４が形成されている。ビアホール５６及び配線溝５４内には、Ｚｒ膜よりなる密着層７２と、ＴａＮ膜よりなるバリア層５８と、シード層としてのＣｕ膜６２と、Ｃｕ膜６４とからなる配線層６６が埋め込まれている。
【０１１３】
配線層６６が埋め込まれた層間絶縁膜５０上には、配線保護膜６８が形成されている。
【０１１４】
こうして、本実施形態による半導体装置が構成されている。
【０１１５】
本実施形態による半導体装置は、層間絶縁膜２２、２６とバリア層３４との間にＺｒ膜よりなる密着層７０が、層間絶縁膜４６、５０とバリア層５８との間にＺｒ膜よりなる密着層７０が、それぞれ形成されていることに特徴がある。このようにしてＺｒ膜よりなる密着層７０、７２を設けることにより、層間絶縁膜２２、２６、４６、５０と密着層７０、７２との間の密着性、及び、密着層７０、７２とバリア層３４、５８との間の密着性を向上することができる。したがって、従来の半導体装置と比較して、層間絶縁膜とバリア層との間の密着性を向上することができる。
【０１１６】
次に、本実施形態による半導体装置の製造方法について図１１乃至図１４を用いて説明する。
【０１１７】
まず、例えば図３（ａ）乃至図４（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、ＭＯＳトランジスタが形成されたシリコン基板１０上に、ビアホール３２が形成された層間絶縁膜２６及びストッパ膜２４と、配線溝３０が形成された層間絶縁膜２８とを形成する（図１１（ａ））。
【０１１８】
次いで、全面に、例えばスパッタリング法により、膜厚５〜５０ｎｍ程度のＺｒ膜を堆積する。こうして、Ｚｒ膜よりなる密着層７０を形成する（図１１（ｂ））。
【０１１９】
次いで、全面に、例えば反応性スパッタリング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積する。こうして、ＴａＮ膜よりなるバリア層３４を形成する。
【０１２０】
次いで、全面に、例えばスパッタリング法により、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。こうして、シード層としてのＣｕ膜３８を形成する（図１１（ｃ））。
【０１２１】
次いで、全面に、例えばメッキ法により、膜厚１０００ｎｍ程度のＣｕ膜４０を堆積し、配線溝３０、ビアホール３２内を、Ｃｕ膜４０により完全に埋め込む（図１２（ａ））。
【０１２２】
次いで、例えばＣＭＰ法により、層間絶縁膜２６が露出するまでＣｕ膜４０、シード層としてのＣｕ膜３８、バリア層３４、密着層７０を平坦に研磨し、配線溝３０内及びビアホール３２内にのみＣｕ膜４０、シード層としてのＣｕ膜３８、バリア層３４、密着層７０を残存させる。
【０１２３】
こうして、Ｃｕ膜４０、シード層としてのＣｕ膜３８、バリア層３４、密着層７０よりなり、ビアホール３２を介してソース／ドレイン拡散層１４、ゲート電極１８に接続され、配線溝３０に埋め込まれた配線層４２を形成する（図１２（ｂ））。
【０１２４】
次いで、配線層４２が埋め込まれた層間絶縁膜２６上に、例えばＣＶＤ法により、膜厚５０〜７０ｎｍのシリコン窒化膜よりなる配線保護膜４４を形成する（図６（ａ））。
【０１２５】
次いで、例えば図６（ｂ）乃至図７（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、配線保護膜４４上に、ビアホール５６が形成された層間絶縁膜４６及びストッパ膜４８と、配線溝５４が形成された層間絶縁膜５０とを形成する（図１３（ａ））
次いで、全面に、例えばスパッタリング法により、膜厚５〜５０ｎｍ程度のＺｒ膜を堆積する。こうして、Ｚｒ膜よりなる密着層７２を形成する。
【０１２６】
次いで、全面に、例えば反応性スパッタリング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積する。こうして、ＴａＮ膜よりなるバリア層５８を形成する。
【０１２７】
次いで、全面に例えばスパッタリング法により、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。こうして、シード層としてのＣｕ膜６２を形成する（図１３（ｂ））。
【０１２８】
次いで、全面に、例えばメッキ法により、膜厚１０００ｎｍ程度のＣｕ膜６４を堆積し、配線溝５４、ビアホール５６内を、Ｃｕ膜６４により完全に埋め込む。
【０１２９】
次いで、例えばＣＭＰ法により、層間絶縁膜５０が露出するまでＣｕ膜６４、シード層としてのＣｕ膜６２、バリア層５８、密着層７２を平坦に研磨し、配線溝５４内及びビアホール５６内にのみＣｕ膜６４、シード層としてのＣｕ膜６２、バリア層５８、密着層７２を残存させる。
【０１３０】
こうして、Ｃｕ膜６４、シード層としてのＣｕ膜６２、バリア層５８、密着層７２よりなり、ビアホール５６を介して配線層４２に接続され、配線溝５４に埋め込まれた配線層６６を形成する（図１４（ａ））。
【０１３１】
次いで、配線層６４が埋め込まれた層間絶縁膜５０上に、例えばＣＶＤ法により、膜厚５０〜７０ｎｍのシリコン窒化膜よりなる配線保護膜６８を形成する。
【０１３２】
次いで、必要に応じて第３層以降の配線層（図示せず）を形成する。
【０１３３】
このように、本実施形態によれば、層間絶縁膜とバリア層との間にＺｒ膜よりなる密着層を形成するので、層間絶縁膜とバリア層との間の密着性を高めることができる。これにより、ＣＭＰによるＣｕ膜の研磨過程においてＣｕ膜が剥がれることを抑止することができ、半導体装置の歩留まりや信頼性を向上することができる。
【０１３４】
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法について図１５乃至図１８を用いて説明する。なお、図２乃至図１４に示す第１乃至第３実施形態による半導体装置の構造及び製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【０１３５】
図１５は本実施形態による半導体装置の構造を示す概略断面図、図１６乃至図１８は本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１３６】
上記第１乃至第３実施形態では、ビアホールと配線溝とを同一工程で開口してこれら溝内に配線層を埋め込む、いわゆるデュアルダマシンプロセスにより配線層を形成する方法について説明したが、ビアホール内に電極プラグが埋め込まれた層間絶縁膜を形成した後に、銅配線が埋め込まれた層間絶縁膜を形成する、いわゆるシングルダマシンプロセスにおいても本発明を適用することができる。本実施形態では、シングルダマシン構造を有する半導体装置及びその製造方法について説明する。
【０１３７】
はじめに、本実施形態による半導体装置の構造について図１５を用いて説明する。
【０１３８】
本実施形態による半導体装置は、図１５に示すように、配線層４２が、バリア層３４、密着層３６、シード層としてのＣｕ膜３８及びＣｕ膜４０により構成され、配線層６６が、バリア層５８、密着層６０、シード層としてのＣｕ膜６２及びＣｕ膜６４により構成されている点は第１実施形態による半導体装置と同様である。本実施形態による半導体装置は、配線層４２がビアホール３２内に埋め込まれた電極プラグ７４を介して下地構造に接続されている点に特徴がある。
【０１３９】
次に、本実施形態による半導体装置の製造方法について説明する。
【０１４０】
まず、例えば図３（ａ）乃至図３（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、ＭＯＳトランジスタと、ＭＯＳトランジスタ上を覆う層間絶縁膜２２を形成する（図１６（ａ））。
【０１４１】
次いで、通常のリソグラフィー技術及びエッチング技術により、層間絶縁膜２２に、ソース／ドレイン拡散層１４又はゲート電極１８に達するビアホール３２を形成する（図１６（ｂ））。
【０１４２】
次いで、ＣＶＤ法により、例えば膜厚８０ｎｍのＴｉＮ膜と、例えば膜厚３５０ｎｍのＷ（タングステン）膜とを堆積し、層間絶縁膜２２の表面が露出するまでＷ膜、ＴｉＮ膜、Ｔｉ膜をＣＭＰ法により平坦に研磨し、ビアホール３２に埋め込まれ、ソース／ドレイン拡散層１４又はゲート電極１８に電気的に接続された電極プラグ７４を形成する（図１６（ｃ））。
【０１４３】
次いで、全面に、例えばＣＶＤ法により、膜厚４００ｎｍ程度のシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜２６を形成する。
【０１４４】
次いで、通常のリソグラフィー技術及びエッチング技術を用い、層間絶縁膜２６に配線溝３０を形成する（図１６（ｄ））。
【０１４５】
次いで、例えば図４（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、例えば膜厚２５〜３０ｎｍのＴａＮ膜よりなるバリア層３４と、例えば膜厚５〜５０ｎｍ程度のアモルファスＺｒ膜よりなる密着層３６と、例えば膜厚５０〜２００ｎｍ程度のシード層としてのＣｕ膜３８を形成する（図１７（ａ））。
【０１４６】
次いで、全面に、例えばメッキ法により、膜厚１０００ｎｍ程度のＣｕ膜４０を堆積し、配線溝３０内を、Ｃｕ膜４０により完全に埋め込む（図１７（ｂ））。
【０１４７】
次いで、例えばＣＭＰ法により、層間絶縁膜２６が露出するまでＣｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４を平坦に研磨し、配線溝３０内及びビアホール３２内にのみＣｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４を残存させる。こうして、Ｃｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４よりなり、電極プラグ７４を介してソース／ドレイン拡散層１４又はゲート電極１８に接続され、配線溝３０に埋め込まれた配線層４２を形成する（図１８（ａ））。
【０１４８】
次いで、例えば図６（ａ）乃至図９（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、Ｃｕ膜６４、シード層としてのＣｕ膜６２、密着層６０、バリア層５８よりなり、ビアホール５６を介して配線層４２に接続され、配線溝５４に埋め込まれた配線層６６、配線保護膜６８等を形成する（図１８（ｂ））。
【０１４９】
このように、本実施形態によれば、シングルダマシン構造の配線層を有する半導体装置において、シード層とバリア層との間にＺｒ膜よりなる密着層を形成するので、シード層とバリア層との間の密着性を高めることができる。これにより、ＣＭＰによるＣｕ膜の研磨過程においてＣｕ膜が剥がれることを抑止することができ、半導体装置の歩留まりや信頼性を向上することができる。
【０１５０】
なお、上記実施形態では、第１層目の配線層にシングルダマシン構造を適用した場合を示したが、第２層目以降の配線層に同様のシングルダマシン構造を適用してもよい。また、第２層目以降の配線層のみにシングルダマシン構造を適用してもよい。
【０１５１】
また、本実施形態では、第１実施形態による半導体装置及びその製造方法にシングルダマシン構造を適用した場合を示したが、第２実施形態及び第３実施形態による半導体装置及びその製造方法においても同様に適用することができる。
【０１５２】
［第５実施形態］
本発明の第５実施形態による半導体装置及びその製造方法について図１９及び図２０を用いて説明する。なお、図２乃至図１８に示す第１乃至第４実施形態による半導体装置の構造及び製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【０１５３】
図１９は本実施形態による半導体装置の構造を示す概略断面図、図２０は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、図１９及び図２０は、第１実施形態による半導体装置における配線層４２が形成された領域に相当する領域の拡大断面図を示したものである。
【０１５４】
はじめに、本実施形態による半導体装置の構造について図１９を用いて説明する。
【０１５５】
本実施形態による半導体装置は、図１９に示すように、バリア層３４と密着層３６との間に、島状構造のＣｕ−Ｚｒ（銅−ジルコニウム）合金膜７６′が形成されており、これらのバリア層３４、Ｃｕ−Ｚｒ合金膜７６′、密着層３６、Ｃｕ膜３８，４０によって配線層４２が構成されていることに特徴がある。同様に、バリア層５８と密着層６０の間に、島状構造のＣｕ−Ｚｒ合金膜７８′が形成されており、バリア層５８、Ｃｕ−Ｚｒ合金膜７８′、密着層６０、Ｃｕ膜６２，６４によって配線層６６が構成されていることに特徴がある。その他の構成部分に関しては、図１９に示す第１実施形態による半導体装置と同様である。
【０１５６】
次に、図１９を参照しながら、本実施形態による配線層４２，６６の構成を詳細に説明する。
【０１５７】
図１９に示すように、島状構造のＣｕ−Ｚｒ合金膜７６′は、Ｚｒ膜よりなる密着層３６とバリア層３４との界面に沿って散在して形成されている。密着層３６上には、シード層としてのＣｕ膜３８、配線溝３０及びビアホール３２を埋め込むＣｕ膜４０が形成されている。
【０１５８】
Ｃｕ−Ｚｒ合金膜７６′は、２０ｎｍ程度以下の非常に薄い膜厚で形成されているため、完全な積層膜としては形成されておらず、図１９に示すような島（粒）状構造の膜が相互に離間した状態で形成されている。このように、Ｃｕ−Ｚｒ合金膜７６′を島状構造として形成し、バリア層３４上に散在させることにより、密着層３６はＣｕ−Ｚｒ合金膜７６′が形成されている領域ではＣｕ−Ｚｒ合金膜７６′と密着し、Ｃｕ−Ｚｒ合金膜７６′が形成さていない領域では下層のバリア層３４と密着することになる。従って、バリア層３４と密着層３６間でＣｕ−Ｚｒ合金膜７６′の島状構造が機械的にかみ合った構造が形成されることになる。
【０１５９】
そして、島状構造のＣｕ−Ｚｒ合金膜７６′には、後述の製造プロセスにより密着層３６中のＺｒが拡散している。このため、島状構造のＣｕ−Ｚｒ合金膜７６′と密着層３６の界面においては組成が連続して変化する構造となり、明瞭な界面が存在しない状態となるため、密着層３６とＣｕ−Ｚｒ合金膜７６′の密着性を高めることが可能となる。また、密着層３６とバリア層３４との界面においても構成元素が相互拡散しており、Ｃｕ−Ｚｒ合金膜７６′とバリア層３４との界面においても構成元素が相互拡散しているため、これらの膜の界面においても高い密着性が確保されている。しかも、Ｃｕ−Ｚｒ合金膜７６′は微小な凹凸形状に形成されており、密着層３６とバリア層３４との界面で機械的にかみ合っているため、両者の接合を強固に行うことが可能となる。
【０１６０】
このように、密着層３６とＣｕ−Ｚｒ合金膜７６′によってＣｕ膜３８とバリア層３４の接着を強固に行うことにより、ＣＭＰ法等によりＣｕ膜３８，４０に機械的応力が加えられるプロセスを行った場合でも、バリア層３４からＣｕ膜３８，４０が剥がれてしまうことが抑止でき、また、ストレスマイグレーション耐性を高めることが可能となる。更に、Ｃｕ膜３８とバリア層３４の密着性を高めることにより、配線層４２に大電流を流した場合のＣｕ膜３８とバリア層３４との界面近傍における原子の移動を最小限に抑えることができ、エレクトロマイグレーション耐性を向上させる効果も得られる。
【０１６１】
次に、本実施形態による半導体装置の製造方法について図２０を用いて説明する。
【０１６２】
まず、例えば図３（ａ）乃至図図４（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、シリコン基板１０上に、ビアホール３２が形成された層間絶縁膜２２と、配線溝３０が形成された層間絶縁膜２６を形成する。
【０１６３】
次いで、例えば図５（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、例えば膜厚２０〜４０ｎｍ程度のＴａＮ膜よりなるバリア層３４を形成する。
【０１６４】
次いで、バリア層３４上を覆うようにシリコン基板１０上の全面に島状のＣｕ膜７６を形成する（図２０（ａ））。具体的に説明すれば、シリコン基板１０を１００℃〜２５０℃程度に加熱した状態で、スパッタ法によって蒸着量を制御して成膜を行い、Ｃｕ膜７６を３０ｎｍ程度の膜厚で形成する。これにより、Ｃｕ膜は均一な膜として形成されず、平面的に見れば直径２０ｎｍ程度の多数の円形様の島状構造として形成される。
【０１６５】
ここで、Ｃｕ膜７６の膜厚を３０ｎｍ以上とすると、隣接する島状構造が繋がってＣｕ膜７６が均一な膜として形成され、島状構造を形成することができないため、Ｃｕ膜７６の膜厚は３０ｎｍ以下に形成する必要がある。また、膜厚３０ｎｍ以下で形成した場合の各島状構造の間隔は２ｎｍ〜２０ｎｍ程度となる。Ｃｕ膜７６を形成する際の基板温度を変更することにより、島状構造のＣｕ膜７６の膜厚、直径を可変することができ、基板温度を低くすると、膜厚、直径は小さくなる。シリコン基板１０の加熱は、基板下側からヒータを用いて加熱するが、上側からランプ等の光源を用いて加熱するようにしてもよい。なお、Ｃｕ膜７６は、ＣＶＤ法、メッキ法によって形成することも可能である。
【０１６６】
次いで、シリコン基板１０上の全面に膜厚５ｎｍ〜５０ｎｍ程度のジルコニウム膜を堆積する。Ｚｒ膜の形成は、スパッタ法、ＣＶＤ法、メッキ法等を用いて行う。これにより、Ｚｒ膜よりなる密着層３６が形成される（図２０（ｂ））。
【０１６７】
次いで、スパッタ法、ＣＶＤ法等により、シード層としてのＣｕ膜３８を５０ｎｍ〜２００ｎｍ程度の膜厚で形成する（図２０（ｃ））。シード層としてのＣｕ膜３８は、Ｃｕ膜をメッキ法により堆積する際に、基板の導電性を高めるため下地膜として堆積する膜である。
【０１６８】
次いで、シード層としてのＣｕ膜３８を形成した後、熱処理を行う。熱処理としては、例えば２００℃程度の低温、あるいは例えば５００℃程度の温度で数秒の短時間の熱処理を行う。これにより、密着層３６中のＺｒが微細結晶構造を有する島状構造のＣｕ膜７６中やシード層としてのＣｕ膜３８中に拡散し、Ｃｕ膜７６はＣｕ−Ｚｒ合金膜７６′となる（図２０（ｄ））。
【０１６９】
この際、微細結晶構造のＣｕ膜７６は体積が小さいので、低温あるいは短時間の熱処理でＺｒが拡散し、Ｃｕ−Ｚｒ合金膜７６′とバリア層３４との密着性が向上する。また、Ｚｒはバリア層３４中にも拡散するため、密着層３６とバリア層３４の界面近傍、あるいはＣｕ−Ｚｒ合金膜７６′とバリア層３４との界面近傍におけるバリア層３４中にもＺｒが拡散して密着性が高められる。そして、バリア層３４と密着層３６の間に凹凸形状を有するＣｕ−Ｚｒ合金膜７６′が形成されるため、バリア層３４と密着層３６の界面を機械的に噛み合った構造とすることができ、機械的応力に対して強化された構造とすることができる。なお、Ｚｒからなる密着層３６を形成するだけでも、密着層３６とＣｕ−Ｚｒ合金膜７６′若しくはバリア層３４との密着性を高めることは可能であるが、上述の熱処理を行うことによって確実にＺｒを島状構造のＣｕ膜７６中、バリア層３４中に拡散させることができ、更なる密着性の向上を達成することが可能となる。また、熱処理温度や熱処理時間は、Ｚｒを島状のＣｕ膜７６及びＣｕ膜３８中に拡散させるという目的が達成されるならば、上述した温度、時間に限定されるものではない。
【０１７０】
この後、例えば図５（ｂ）乃至図９（ｂ）に示す半導体装置の製造方法並びに図２０に示す配線層４２の形成方法と同様にして、配線層６６等を形成する。
【０１７１】
このように、本実施形態によれば、配線溝３０、ビアホール３２の内壁面を覆うようにバリア層３４及び密着層３６を形成し、Ｃｕ膜３８，４０で配線溝３０、ビアホール３２を埋め込むようにした配線層４２の構成において、バリア層３４と密着層３６の界面に島状構造のＣｕ−Ｚｒ合金膜７６′を形成したため、Ｃｕ−Ｚｒ合金膜７６′の凹凸形状がバリア層３４と密着層３６の界面で機械的にかみ合うこととなり、バリア層３４と密着層３６の接合を強固に行うことが可能となる。また、密着層３６として、バリア層３４及びＣｕ膜３８との密着性の高いＺｒ膜等の材料を用いることによりＣｕ膜３８とバリア層３４の密着性を高めることができる。
【０１７２】
従って、本実施形態によれば、製造プロセス中にＣｕ膜３８，４０に力が加えられてＣｕ膜３８とバリア層３４の間に応力がかかった場合でも、Ｃｕ膜３８，４０がバリア層３４から剥がれてしまうことを抑止でき、また、Ｃｕ膜３８とバリア層３４との密着性の向上によりストレスマイグレーション耐性を向上させることも可能となる。また、バリア層３４とＣｕ膜３８の密着性を高めたことにより、Ｃｕ膜３８とバリア層３４の界面におけるＣｕ膜３８中の原子の移動が抑止されることとなり、エレクトロマイグレーション耐性を向上させる効果も得られる。
【０１７３】
なお、上記実施形態では、Ｃｕ−Ｚｒ合金からなる島状構造体を第１実施形態による半導体装置のバリア層と密着層との間に設けた場合を示したが、第２乃至第４実施形態においても同様に適用することができる。
【０１７４】
［第６実施形態］
次に、本発明の第６実施形態による半導体装置及びその製造方法について図２１及び図２２を用いて説明する。なお、図２乃至図２０に示す第１乃至第５実施形態による半導体装置の構造及び製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【０１７５】
図２１は本実施形態による半導体装置の構造を示す概略断面図、図２２は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、図２１及び図２２は、第１実施形態による半導体装置における配線層４２が形成された領域に相当する領域の拡大断面図を示したものである。
【０１７６】
本実施形態による半導体装置は、第５実施形態で説明した島状構造のＣｕ−Ｚｒ合金膜７６′の上層及び下層に密着層としてのＺｒ膜を形成し、２層の密着層によって島状構造のＣｕ−Ｚｒ合金膜７６′を包含するようにしている点で第５実施形態と相違する。その他の構成については図１９に示した第５実施形態に係る半導体装置の構成と同様である。
【０１７７】
図２１に示すように、第６実施形態においては、バリア層３４上にＺｒからなる密着層８０が形成されており、Ｃｕ−Ｚｒ合金膜７６′は密着層８０と密着層３６によって包含されている。これにより、密着層３６と密着層８０との間でＣｕ−Ｚｒ合金膜７６′が機械的にかみ合った構造が形成されることになる。Ｃｕ−Ｚｒ合金膜７６′の膜厚、直径及び隣接する島状構造同士の間隔については第５実施形態と同様である。
【０１７８】
そして、島状構造のＣｕ−Ｚｒ合金膜７６′には、後述の製造プロセスにより密着層３６，８０中のＺｒが拡散している。このため、密着層３６，８０とＣｕ−Ｚｒ合金膜７６′の界面においては、組成が連続して変化しており、明瞭な界面が存在しない状態となる。従って、密着層３６，８０とＣｕ−Ｚｒ合金膜７６′の密着性が高められることになる。同様に、密着層３６とＣｕ膜３８との界面においても密着層３６中のＺｒがＣｕ膜３８中に拡散しているため、密着性が高められている。また、密着層８０とバリア層３４との界面においても構成元素が相互拡散しているため、ここでも高い密着性が確保されている。
【０１７９】
そして、Ｃｕ−Ｚｒ合金膜７６′の微小な凹凸が密着層３６と密着層８０との間で機械的にかみ合っているため、両者の接合を強固に行うことが可能となる。従って、ＣＭＰ法等によりＣｕ膜３８，４０に機械的応力が加えられるプロセスを行った場合でも、バリア層３４からＣｕ膜３８，４０が剥がれてしまうことが抑止でき、また、ストレスマイグレーション耐性を高めることが可能となる。更に、Ｃｕ膜３８とバリア層３４の密着性を高めることにより、Ｃｕ膜３８とバリア層３４との界面近傍における原子の移動を最小限に抑えることができ、エレクトロマイグレーション耐性を向上させる効果も得られる。
【０１８０】
次に、図２２を参照しながら、密着層８０、Ｃｕ−Ｚｒ合金膜７６′、密着層３６、シード層としてのＣｕ膜３８、Ｃｕ膜４０を形成する方法について詳細に説明する。
【０１８１】
まず、バリア層３４上を覆うように膜厚５ｎｍ〜５０ｎｍ程度のＺｒ膜をアモルファスの状態で堆積して、Ｚｒ膜からなる密着層８０を形成する。
【０１８２】
次いで、密着層８０上に島状のＣｕ膜７６を形成する（図２２（ａ））。この際、第５実施形態と同様にシリコン基板１０を１００℃〜２５０℃程度に加熱した状態で、スパッタ法によって蒸着量を制御して成膜を行い、膜厚３０ｎｍ程度のＣｕ膜７６を形成する。これにより、Ｃｕ膜は均一な膜として形成されず、平面形状として直径２０ｎｍ程度の円形の島状構造として形成される。第６実施形態では、密着層８０の膜厚に応じて島状構造の大きさを制御することができる。そして、第５実施形態と同様、シリコン基板１０への加熱温度を変更することにより、島状のＣｕ膜７６の膜厚、直径を可変することができる。なお、Ｃｕ膜７６は、ＣＶＤ法、メッキ法によって形成してもよい。
【０１８３】
次いで、再びシリコン基板１０上の全面に膜厚５ｎｍ〜５０ｎｍ程度のＺｒ膜を堆積する。これにより、Ｚｒ膜よりなる密着層８０が形成される（図２２（ｂ））。
【０１８４】
次いで、スパッタ法、ＣＶＤ法等によりシード層としてのＣｕ膜３８を５０ｎｍ〜２００ｎｍ程度の膜厚で形成する（図２２（ｃ））。
【０１８５】
次いで、Ｃｕ膜３８の形成後、熱処理を行う。熱処理としては、例えば２００℃程度の低温、あるいは例えば５００℃程度の温度で数秒程度の短時間の熱処理を行う。これにより、密着層３６及び密着層８０のＺｒが微細結晶構造を有する島状のＣｕ膜７６中やシード層としてのＣｕ膜３８中に拡散し、Ｃｕ膜７６はＣｕ−Ｚｒ合金膜７６′となる（図２２（ｄ））。また、Ｚｒバリア層３４中にも拡散するため、密着層３６とバリア層３４の界面近傍においても元素が相互に拡散し、密着性が高められる。そして、Ｃｕ−Ｚｒ合金膜７６′ の島状構造は凹凸形状を有するため、密着層３６及び密着層８０と機械的にかみ合い、機械的応力に対する強化された構造を構成することができる。その後、シード層としてのＣｕ膜３８を用いてメッキ法によりＣｕ膜４０を形成して、図２１に示す配線層４２を完成させる。
【０１８６】
このように、本実施形態によれば、バリア層３４上に密着層８０を形成し、密着層８０と密着層３６の界面に島状構造のＣｕ−Ｚｒ合金膜７６′を形成したため、Ｃｕ−Ｚｒ合金膜７６′の凹凸形状が密着層８０と密着層３６の界面で機械的にかみ合うこととなり、密着層８０と密着層３６の接合を強固に行うことが可能となる。
【０１８７】
また、密着層３６，８０として、バリア層３４及びＣｕ膜との密着性の高いジルコニウム等の材料を用いたため、はじめに形成した密着層８０はバリア層３４との密着性を高めることとなり、Ｃｕ膜３８とバリア層３４との密着性を更に向上させることが可能となる。
【０１８８】
従って、本実施形態によれば、第５実施形態と同様に製造プロセス中にＣｕ膜３８，４０に力が加えられてＣｕ膜３８とバリア層３４の間に応力がかかった場合であっても、Ｃｕ膜３８，４０がバリア層３４から剥がれてしまうことを抑止でき、また、Ｃｕ膜３８とバリア層３４の密着性を高めたことにより、ストレスマイグレーション耐性を向上させることも可能となる。また、バリア層３４とＣｕ膜３８の密着性を高めたことにより、Ｃｕ膜３８と密着層３６との界面におけるＣｕ膜３８中の原子の移動が抑止されることとなり、エレクトロマイグレーション耐性を向上させる効果も得られる。
【０１８９】
なお、上記実施形態では、Ｃｕ−Ｚｒ合金からなる島状構造体を第１実施形態による半導体装置のバリア層と密着層との間に設けた場合を示したが、第２乃至第４実施形態においても同様に適用することができる。
【０１９０】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【０１９１】
例えば、上記第１乃至第５実施形態では、密着層としてＺｒ膜を適用した場合を示したが、Ｃｕ膜中の固溶度が低く、Ｃｕの抵抗値を増大する効果が小さい材料であれば、本発明の上記効果を奏することができる。したがって、Ｚｒに代えて、Ｃｄ、Ａｇ若しくはＰｂ又はこれらの合金等を適用してもよい。この場合、第５及び第６実施形態では、島状構造体として、これら金属とＣｕとの合金を適用することができる。
【０１９２】
また、上記第１乃至第３実施形態では、バリア層としてＴａＮを適用した場合を例にして説明したが、他の材料を適用することもできる。Ｚｒ膜に対して良好な密着性を得られる他のバリア材料として、例えば、Ｔａ、Ｔｉ、Ｗ若しくはＮｂ又はこれらの窒化物、ＷＳｉなどの高融点金属シリサイド、ＴｉＷなどを適用することができる。
【０１９３】
また、上記第１、第２及び第４実施形態ではバリア層とシード層との間に密着層を設けた半導体装置及びその製造方法を、第３実施形態では層間絶縁膜とバリア層との間に密着層を設けた半導体装置及びその製造方法を示したが、例えば図２３に示すように、層間絶縁膜とバリア層との間及びバリア層とシード層との間にそれぞれ密着層を設けてもよい。すなわち、配線層４２として、Ｃｕ膜４０／シード層としてのＣｕ膜３８／密着層３６／バリア層３４／密着層７０よりなる構造を、配線層６６として、Ｃｕ膜６４／シード層としてのＣｕ膜６２／密着層６０／バリア層５８／密着層７２よりなる構造を適用することができる。
【０１９４】
また、上記第１乃至第４実施形態では、シリコン基板１０に接続される第１層目の金属配線層と、第１層目の金属配線層に接続される第２層目の金属配線層に本発明を適用する場合を説明したが、更に上層の金属配線層においても本発明を適用することができる。また、異なるレベルの配線層の構造を同じにする必要はなく、例えば、第１層目の配線層に第１実施形態を、第２層目の配線層に第３実施形態を適用するようにしてもよい。
【０１９５】
上述したことから明らかなように、本発明の特徴をまとめると以下の通りとなる。
【０１９６】
（付記１） 銅を主成分とする配線材がバリア層を介して絶縁膜に埋め込まれてなる金属配線構造であって、前記配線材と前記バリア層とが、ジルコニウムを含む密着層を介して接合されていることを特徴とする金属配線構造。
【０１９７】
（付記２） 銅を主成分とする配線材がバリア層を介して絶縁膜に埋め込まれてなる金属配線構造であって、前記絶縁膜と前記バリア層とが、ジルコニウムを含む密着層を介して接合されていることを特徴とする金属配線構造。
【０１９８】
（付記３） 付記１又は２記載の金属配線構造において、前記密着層と前記バリア層との間に、銅−ジルコニウム合金からなる島状構造体が散在していることを特徴とする金属配線構造。
【０１９９】
（付記４） 銅を主成分とする配線材がバリア層を介して絶縁膜に埋め込まれてなる金属配線構造であって、前記配線材と前記バリア層とがジルコニウムを含む密着層を介して接合され、前記バリア層上に前記密着層に向かって突出するように形成された銅−ジルコニウム合金からなる微細な島状構造体が、前記密着層中に埋め込まれて前記密着層とかみ合っていることを特徴とする金属配線構造。
【０２００】
（付記５） 銅を主成分とする配線材がバリア層を介して絶縁膜に埋め込まれてなる金属配線構造であって、前記配線材と前記バリア層とが、銅中における固溶度が２０％以下であり、銅中に固溶したときの比抵抗の増加が１９．８％以下である金属材料を含む密着層を介して接合されていることを特徴とする金属配線構造。
【０２０１】
（付記６） 半導体基板上の絶縁膜に形成された開口部を埋め込むようにして金属配線が形成され、前記金属配線が前記半導体基板上の半導体素子と電気的に接続されている半導体装置であって、前記金属配線は、前記開口部の内壁面を覆うように形成されたバリア層と、前記バリア層上を覆うように形成されたジルコニウムを含む密着層と、前記バリア層及び前記密着層を介して前記開口部に埋め込まれた銅を主成分とする配線材とを有することを特徴とする半導体装置。
【０２０２】
（付記７） 半導体基板上の絶縁膜に形成された開口部を埋め込むようにして金属配線が形成され、前記金属配線が前記半導体基板上の半導体素子と電気的に接続されている半導体装置であって、前記金属配線は、前記開口部の内壁面を覆うように形成されたジルコニウムを含む密着層と、前記密着層を覆うように形成されたバリア層と、前記密着層及び前記バリア層を介して前記開口部に埋め込まれた銅を主成分とする配線材とを有することを特徴とする半導体装置。
【０２０３】
（付記８） 付記６又は７記載の半導体装置において、前記バリア層と前記密着層との間に、銅−ジルコニウム合金からなる島状構造体が散在していることを特徴とする半導体装置。
【０２０４】
（付記９） 付記６又は７記載の半導体装置において、前記密着層は、散在して設けられた銅−ジルコニウム合金からなる島状構造体を包含していることを特徴とする半導体装置。
【０２０５】
（付記１０） 付記８又は９記載の半導体装置において、前記島状構造体の膜厚は、３０ｎｍ以下であることを特徴とする半導体装置。
【０２０６】
（付記１１） 付記８乃至１０のいずれか１項に記載の半導体装置において、前記島状構造体の直径は、２０ｎｍ以下であることを特徴とする半導体装置。
【０２０７】
（付記１２） 付記８乃至１１のいずれか１項に記載の半導体装置において、隣接する前記島状構造体の間隔は２ｎｍ以上２０ｎｍ以下であることを特徴とする半導体装置。
【０２０８】
（付記１３） 付記６乃至１２のいずれか１項に記載の半導体装置において、前記開口部は、配線溝と前記配線溝内に開孔されたビアホールを含むことを特徴とする半導体装置。
【０２０９】
（付記１４） 銅を主成分とする金属配線の形成方法であって、下地絶縁膜上にバリア層を形成する工程と、前記バリア層上にジルコニウムを含む密着層を形成する工程と、前記密着層上に銅を主成分とする配線材を形成する工程とを有することを特徴とする金属配線の形成方法。
【０２１０】
（付記１５） 銅を主成分とする金属配線の形成方法であって、下地絶縁膜上にジルコニウムを含む密着層を形成する工程と、前記密着層上にバリア層を形成する工程と、前記バリア層上に銅を主成分とする配線材を形成する工程とを有することを特徴とする金属配線の形成方法。
【０２１１】
（付記１６） 付記１４又は１５記載の金属配線の形成方法において、前記バリア層を形成する工程の後に、前記バリア層上に銅を主成分とする微細な島状構造体を散在させて形成する工程を更に有することを特徴とする金属配線の形成方法。
【０２１２】
（付記１７） 半導体基板上の半導体素子と接続される金属配線を前記半導体基板上の絶縁膜中に形成する方法であって、前記半導体基板上に前記絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して開口部を形成する工程と、前記開口部の内壁を覆うようにバリア層を形成する工程と、前記バリア層上にジルコニウムを含む第１の密着層を形成する工程と、前記開口部上を含む前記絶縁膜上に銅を主成分とする配線材を形成し、前記開口部を埋め込む工程と、前記絶縁膜が露出するまで、前記配線材、前記第１の密着層及び前記バリア層を研磨して除去し、前記開口部に埋め込まれた前記配線材、前記第１の密着層及び前記バリア層からなる前記金属配線を形成する工程とを有することを特徴とする半導体装置の製造方法。
【０２１３】
（付記１８） 付記１７記載の半導体装置の製造方法において、前記バリア層を形成する工程の後に、前記バリア層上に銅を主成分とする微細な島状構造体を散在させて形成する工程を更に有することを特徴とする半導体装置の製造方法。
【０２１４】
（付記１９） 付記１７又は１８記載の半導体装置の製造方法において、前記配線層を形成する工程は、前記密着層を覆うように銅からなるシード層を形成する工程と、前記半導体基板に熱処理を施して、前記密着層中のジルコニウムを前記シード層及び／又は前記島状構造体中に拡散させる工程とを更に有することを特徴とする半導体装置の製造方法。
【０２１５】
（付記２０） 半導体基板上の半導体素子と接続される金属配線を前記半導体基板上の絶縁膜中に形成する方法であって、前記半導体基板上に前記絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して開口部を形成する工程と、前記開口部の内壁を覆うようにジルコニウムを含む第１の密着層を形成する工程と、前記第１の密着層上にバリア層を形成する工程と、前記開口部上を含む前記絶縁膜上に銅を主成分とする配線材を形成し、前記開口部を埋め込む工程と、前記絶縁膜が露出するまで、前記配線材、前記バリア層及び前記第１の密着層を研磨して除去し、前記開口部に埋め込まれた前記配線材、前記バリア層及び前記第１の密着層からなる前記金属配線を形成する工程とを有することを特徴とする半導体装置の製造方法。
【０２１６】
（付記２１） 付記２０記載の半導体装置の製造方法において、前記バリア層を形成する工程の後に、前記バリア層上に銅を主成分とする微細な島状構造体を散在させて形成する工程を更に有することを特徴とする半導体装置の製造方法。
【０２１７】
（付記２２） 付記２０記載の半導体装置の製造方法において、前記島状構造体を形成する工程の前に、前記バリア層上にジルコニウムを含む第２の密着層を形成する工程を更に有することを特徴とする半導体装置の製造方法。
【０２１８】
（付記２３） 付記１８又は２１記載の半導体装置の製造方法において、前記島状構造体を形成する工程では、前記島状構造体を３０ｎｍ以下の膜厚で形成することを特徴とする半導体装置の製造方法。
【０２１９】
（付記２４） 付記１８又は２１記載の半導体装置の製造方法において、前記島状構造体を形成する工程では、前記島状構造体を２０ｎｍ以下の直径で形成することを特徴とする半導体装置の製造方法。
【０２２０】
（付記２５） 付記１８又は２１記載の半導体装置の製造方法において、前記島状構造体を形成する工程では、隣接する前記島状構造体の間隔が２ｎｍ以上２０ｎｍ以下となるように前記島状構造体を形成することを特徴とする半導体装置の製造方法。
【０２２１】
【発明の効果】
以上の通り、本発明によれば、銅を主成分とする埋め込み配線層を有する半導体装置及びその製造方法において、シード層とバリア層との間にＺｒ膜よりなる密着層を形成するので、シード層とバリア層との間の密着性を高めることができる。また、シード層とバリア層との間にＣｕ−Ｚｒ合金からなる島状構造体を形成することにより、密着性を更に高めることができる。これにより、銅配線が製造プロセスにおいて剥離してしまうことを抑止することができ、また、銅配線のエレクトロマイグレーション耐性、ストレスマイグレーション耐性の更なる向上を図ることが可能となる。従って、歩留りを向上させるとともに信頼性を向上させた金属配線構造、半導体装置、金属配線の形成方法及び半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】Ｃｕ膜とＺｒ膜、Ｃｕ膜とＳｎ膜、及び、Ｃｕ膜とＰｄ膜について膜厚比を変化したときの比抵抗の変化を示すグラフである。
【図２】本発明の第１及び第２実施形態による半導体装置の構造を示す概略断面図である。
【図３】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図４】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図５】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図６】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図７】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図８】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図９】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図１０】本発明の第３実施形態による半導体装置の構造を示す概略断面図である。
【図１１】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１２】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１３】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１４】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図１５】本発明の第４実施形態による半導体装置の構造を示す概略断面図である。
【図１６】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１７】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１８】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１９】本発明の第５実施形態による半導体装置の構造を示す概略断面図である。
【図２０】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図である。
【図２１】本発明の第６実施形態による半導体装置の構造を示す概略断面図である。
【図２２】本発明の第６実施形態による半導体装置の製造方法を示す工程断面図である。
【図２３】本発明の実施形態の変形例による半導体装置及びその製造方法を示す概略断面図である。
【図２４】従来の半導体装置の製造方法を示す工程断面図である。
【符号の説明】
１０…シリコン基板
１２…素子分離膜
１４…ソース／ドレイン拡散層
１６…ゲート絶縁膜
１８…ゲート電極
２０…サイドウォール絶縁膜
２２、２６、４６、５０…層間絶縁膜
２４、４８…ストッパ膜
２８、５２…レジスト膜
３０、５４…配線溝
３２、５６…ビアホール
３４、５８…バリア層
３６、６０…密着層
３８、６２…シード層としてのＣｕ膜
４０、６４…Ｃｕ膜
４２、６６…配線層
４４、６８…配線保護膜
７０、７２、８０…密着層
７４…電極プラグ
７６…島状のＣｕ膜
７６′，７８′…Ｃｕ−Ｚｒ合金膜
１０１…層間絶縁膜
１０２…配線溝
１０３…高融点金属膜
１０４…シード層としてのＣｕ膜
１０５…Ｃｕ膜
【発明の属する技術分野】
本発明は、半導体装置等に適用される配線に関し、特にＣｕ（銅）を用いて比抵抗を低減させた金属配線構造、半導体装置、金属配線の形成方法及び半導体装置の製造方法に適用して好適なものである。
【０００２】
【従来の技術】
近時における半導体集積回路の高集積化に伴い、半導体基板上に形成した素子、及びこれらの素子間を相互に接続するための配線の微細化が進展している。このため、配線に要求される特性や信頼性は一層厳しくなってきており、より比抵抗が低く且つエレクトロマイグレーション、ストレスマイグレーション耐性などの信頼性の高い配線材料が求められている。
【０００３】
このような背景において、従来より配線材料として広く用いられていたＡｌ（アルミニウム）に代わって、より比抵抗が低くエレクトロマイグレーション特性にも優れたＣｕ（銅）が配線材料として注目されており、実用化が進められている。このような銅配線を半導体基板上に形成する場合、ダマシン法と呼ばれる製造プロセスによって絶縁膜中に銅配線を埋め込むように形成している。
【０００４】
図２４を参照しながら、ダマシン法による銅配線の形成方法について説明する。図２４は、半導体基板の上層に形成された層間絶縁膜１０１に、ダマシン法により銅配線をする方法を工程順に示す概略断面図である。
【０００５】
まず、図２４（ａ）に示すように、フォトリソグラフィー及びこれに続くドライエッチングにより、半導体基板上に形成された層間絶縁膜１０１に配線溝１０２を形成する。
【０００６】
次に、図２４（ｂ）に示すように、ＣＶＤ法等により層間絶縁膜１０１上及び配線溝１０２の内壁面を覆うように高融点金属膜１０３を形成する。高融点金属膜１０３は、配線材料としてのＣｕがシリコン酸化膜等からなる層間絶縁膜１０１と反応して拡散することを防ぎ、デバイス特性の劣化を抑止するためのバリア膜である。その後、ＣＶＤ法等により、高融点金属膜１０３上を覆うように、メッキによる成膜を効率良く行うために、シード層としてのＣｕ膜１０４を形成する。
【０００７】
次に、図２４（ｃ）に示すように、スパッタ法により配線溝１０２を埋め込むようにＣｕ膜１０５を形成する。これにより、配線溝１０２がＣｕ膜１０５によって埋め込まれるとともに、配線溝１０２上以外の領域にもＣｕ膜１０５が厚く形成される。
【０００８】
次に、図２４（ｄ）に示すように、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、配線溝１０２上以外の領域に形成されたＣｕ膜１０４，１０５、高融点金属膜１０３を研磨して除去する。これにより、配線溝１０２に高融点金属膜１０３、Ｃｕ膜１０４，１０５が埋め込まれてなる配線膜が完成する。
【０００９】
このように、Ｃｕを配線材として用いる場合には、Ｃｕは蒸気圧の高いハロゲン化物を形成しないため、パターニングの際にドライエッチング技術を用いることができず、ＣＭＰ法による研磨工程を含むダマシン法による配線形成が必要とされていた。
【００１０】
【発明が解決しようとする課題】
しかしながら、層間絶縁膜１０１上のＣｕ膜１０４，１０５を除去する際に行うＣＭＰ法は、機械的な研磨方法であるため、研磨中にＣｕ膜１０４，１０５が配線溝１０２から剥がれてしまうことがあった。
【００１１】
特に、高融点金属膜１０３は、バリア膜として機能させるためにＣｕ膜１０４，１０５と反応性の低いＴａＮ（窒化タンタル）等の材料を用いており、Ｃｕの層間絶縁膜１０１中への拡散を防止するができる反面、Ｃｕ膜１０４との密着強度を十分に確保することができなかった。このため、ＣＭＰ法によって機械的研磨を行うと、Ｃｕ膜１０４，１０５に加わる力によってＣｕ膜１０４，１０５と高融点金属膜１０３との界面に応力がかかり、Ｃｕ膜１０４，１０５が高融点金属膜１０３から剥離してしまうことがあった。また、高融点金属膜１０３とＣｕ膜１０４との密着性が不十分であると、ストレスマイグレーションに対する耐性を十分に確保することができなかった。
【００１２】
また、Ｃｕ膜１０４，１０５に大電流を流した場合、配線膜の内部よりもＣｕ膜１０４と高融点金属膜１０３との界面近傍において原子の移動が発生し易くなるが、高融点金属膜１０３とＣｕ膜１０４との密着性が低いため、界面近傍におけるエレクトロマイグレーション耐性を向上させることにも限界があった。
【００１３】
このように、Ｃｕを用いた配線材は、比抵抗を下げることができ、エレクトロマイグレーション耐性を向上させるという優れた利点があるにも関わらず、バリア層の形成が不可欠であり、Ｃｕと反応性の低いバリア層との界面近傍において十分な密着性を確保することができず、ＣＭＰ法による機械的研磨を行った場合にＣｕ膜１０４，１０５が剥離してしまうことがあった。また、高融点金属膜１０３との密着性を高めることができないため、エレクトロマイグレーション耐性、ストレスマイグレーション耐性の更なる向上にも限界が生じていた。
【００１４】
本発明の目的は、配線膜の材料としてＣｕを用いた場合に、製造プロセスにおいて銅配線が剥離してしまうことを抑止するとともに、エレクトロマイグレーション耐性、ストレスマイグレーション耐性を向上させて信頼性を向上させた金属配線構造、半導体装置、金属配線の形成方法及び半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
銅配線とバリア層との間の密着性を高めるには、銅配線及びバリア層の双方に対して密着性に優れた材料からなる密着層を各層の間に挿入することが考えられる。同様に、バリア層と層間絶縁膜との間の密着性を高めるためには、バリア層と層間絶縁膜の双方に対して密着性に優れた材料からなる密着層を各層の間に挿入することが考えられる。
【００１６】
ここで、銅配線とバリア層との間に設ける密着層について考えると、密着層に要求される特性は、銅配線及びバリア層の双方に対して密着性に優れていることのみならず、銅配線中に密着層を構成する元素が拡散して銅配線のメリットである低い比抵抗の増大をもたらさないことも重要である。
【００１７】
係る観点から本願発明者らが鋭意検討を行った結果、Ｚｒ（ジルコニウム）が銅配線及び一般に用いられているバリア層に対して良好な密着性を有するとともに、銅配線の比抵抗を増加させる作用が小さい材料であり密着層として好適であることが初めて明らかとなった。
【００１８】
以下、Ｚｒが密着層の材料として好適な理由について説明する。
【００１９】
銅配線層と密着層、及び、密着層とバリア層との間の密着性を向上するためには、密着層を構成する材料が銅配線及びバリア層中に拡散し、両層間の界面状態をなじませる必要がある。
【００２０】
その一方、密着層を構成するすべての構成元素が銅配線中或いはバリア層中に拡散したのでは、実質的にバリア層上に銅配線層を設けた場合と変わるところはなく、密着性の向上は図れない。
【００２１】
また、一般に、Ｃｕ中に他の元素が固溶すると比抵抗を増加する。したがって、密着層を構成する元素が多量にＣｕ中に拡散すると、比抵抗が低いという銅配線のメリットを十分に生かすことができなくなる。
【００２２】
したがって、密着層を構成する材料を選択するにあたっては、上記の点を十分考慮する必要がある。
【００２３】
Ｃｕ中に導入された場合に比抵抗を増加させる作用が小さい元素としては、Ｚｒ（ジルコニウム）、Ｃｄ（カドミウム）、Ｚｎ（亜鉛）、Ａｇ（銀）、Ｐｂ（鉛）、Ｓｎ（錫）、Ａｌ（アルミニウム）などの元素がある。なお、これら材料は、列記した順に比抵抗を増大させる作用が小さい。
【００２４】
一方、密着層として機能させるためには、上述のように、熱処理等を行って界面をなじませた後においても密着層が銅配線とバリア層との間に残存しており、双方の密着性を維持する必要がある。したがって、密着層を構成する材料としては、Ｃｕ中への固溶度が低くすべての構成元素が銅配線中に拡散しないとともに、Ｃｕの比抵抗の増加を十分低く抑えることができる材料であることが望ましい。
【００２５】
Ｃｕ中への固溶度が低い元素としては、例えば、Ａｇ、Ｂ（ホウ素）、Ｂａ（バリウム）、Ｂｉ（ビスマス）、Ｃａ（カルシウム）、Ｃｄ、Ｃｅ（セリウム）、Ｄｙ（ジスプロニウム）、Ｅｒ（エルビウム）、Ｅｕ（ユウロピウム）、Ｇｄ（ガドリニウム）、Ｈｆ（ハフニウム）、Ｉｎ（インジウム）、Ｌａ（ランタン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｎｄ（ネオジム）、Ｐｂ、Ｐｒ（プラセオジム）、Ｓｅ（セレン）、Ｓｍ（サマリウム）、Ｓｒ（ストロンチウム）、Ｔｅ（テルル）、Ｔｈ（トリウム）、Ｔｌ（タリウム）、Ｖ（バナジウム）、Ｙ（イットリウム）、Ｙｂ（イッテルビウム）、Ｚｒ等がある。
【００２６】
Ｃｕ中に導入された場合に比抵抗を増加させる作用が小さい上記元素についての固溶度を列記すると、Ｚｒは０．１５ｗｔ％、Ｃｄは０．５ｗｔ％、Ｚｎは３９ｗｔ％、Ａｇは０．８ｗｔ％、Ｐｂは０．０９ｗｔ％、Ｎｉは全率固溶、Ｓｎは１１〜１５ｗｔ％、Ａｌは９ｗｔ％である。
【００２７】
したがって、上記の材料から最適な材料を選択すると、密着層としては、Ｃｕ中における固溶度が低く、Ｃｕの比抵抗を増大させる作用が小さいＺｒ膜を適用することが望ましい。また、Ｚｒを含む膜、例えば、ＺｒＮ（窒化ジルコニウム）膜を適用しても同様の効果を期待できる。窒化物を用いることにより、バリア膜としての機能を持たせることができる。
【００２８】
Ｚｒを密着層として使用した場合、バリア層と密着層との界面では、熱処理過程において構成元素が相互拡散し、両層間の密着性が向上される。また、Ｚｒはシリコン酸化膜などの層間絶縁膜材料に対しても密着性に優れており、層間絶縁膜とバリア層との間に設けることによっても密着層として機能する。
【００２９】
密着層として適用するには、膜構造やその後の熱処理工程によって変化するため一概に画定することはできないが、代表的な膜構造及びプロセスを考慮すると、Ｃｕ中における固溶度は２０ｗｔ％以下であることが望ましい。そして、Ｃｕの低い抵抗値を活かしつつ配線層に適用するためには、Ｃｕ中に導入された不純物による比抵抗の増加は１９．８％以下に抑える必要がある。
【００３０】
かかる観点から考慮すると、本願発明者らは詳細な検討を行っていないが、Ｃｕ中における固溶度が低くＣｕの比抵抗を増大させる作用が小さい他の材料、例えば、Ｃｄ、Ａｇ、Ｐｂ等も、密着層として採用しうる可能性がある。
【００３１】
密着層と銅配線との界面をなじませて密着性を高めるための処理としては、例えば、Ｚｒよりなる密着層をアモルファス状に堆積した後、シード層を例えばスパッタリング法などの成膜成分が大きなエネルギーをもつ成膜方法により堆積する方法を適用することができる。このような成膜方法によってシード層を形成すると、シード層を構成するＣｕの一部が密着層にくい込み、シード層と密着層との密着力が向上される。
【００３２】
また、シード層を形成した後、密着層を構成するＺｒの一部をシード層方向に拡散するようにしてもよい。例えば、シード層形成後に２００℃程度の低温熱処理を、或いは、５００℃数秒間程度の短時間熱処理を行うことにより、密着層を構成するＺｒの一部がシード層内に拡散し、密着層とシード層との密着性が向上される。
【００３３】
或いは、密着層を構成するＺｒの一部がシード層中に固溶限界に達するまで熱処理を行うようにしてもよい。例えば、３００℃３０分の熱処理を適用することができる。ＺｒはＣｕ膜中における固溶度が低いため、固溶限界に達するまで熱処理を行ってもＣｕの比抵抗を増加する作用は小さい。また、固溶限界のＺｒが固溶している場合、それ以上のＺｒがＣｕ方向に拡散することはないので、後工程の熱処理やプロセスの違いによる銅配線の比抵抗の変化を小さくできるという効果もある。なお、この場合には、熱処理後においてもシード層とバリア層との界面にＺｒ膜が残存するようにシード層と密着層の膜厚を制御することが必要である。
【００３４】
ＴａＮよりなるバリア層上に、Ｚｒ膜よりなる密着層と、Ｃｕ膜よりなるシード層とをスパッタリング法により堆積したときの密着度の変化と膜抵抗の変化を表１及び図１に示す。なお、密着層及びシード層の膜厚は、これらのトータル膜厚を２００ｎｍ一定とし、Ｚｒ膜とＣｕ膜の膜厚比を変化した。
【００３５】
【表１】
表１に示すように、Ｚｒ：Ｃｕの膜厚比を１：９９或いはそれ以上としたときに、Ｚｒ膜よりなる密着層を形成しない場合と比較して、密着力の指標となる臨界応力が増加していることが判る。
【００３７】
また、Ｚｒ：Ｃｕの膜厚比が１：９９のとき、Ｃｕ中のＺｒ濃度はほぼ固溶限界である０．１５ｗｔ％であるため、図１に示すように、Ｚｒの膜厚比が増加しても銅配線の比抵抗の変化は小さいことが判る。
【００３８】
図１には、比較例として、トータル膜厚３００ｎｍのＳｎ膜とＣｕ膜とを形成した場合、トータル膜厚３００ｎｍのＰｄ膜とＣｕ膜とを形成した場合についても同様の結果を示しているが、これら材料ではＳｎ或いはＰｄの膜厚比の増大とともに比抵抗が大きくなっており、ＺｒのようにＣｕの比抵抗増大を抑える効果が低いことが判る。なお、Ｓｎ膜とＣｕ膜との関係については、C.-K. Hu et al., Thin Solid Films, 262 (1995) 84、C.-K. Hu et al., J. Electrochem. Soc., 143 (1996) 1001、及び、Y.S. Gong et al., Appl. Surf. Soc., 92(1996) 355に記載のデータを引用した。また、Ｐｄ膜とＣｕ膜との関係については、C.W. Park et al., Thin Solid Films, 226 (1993) 238に記載のデータを引用した。
【００３９】
また、図示しないが、Ｚｒ：Ｃｕの膜厚比が１：９９である試料の断面構造を透過型電子顕微鏡により観察したところ、シード層とバリア層との界面には、Ｃｕ膜中に固溶しきれなかったＺｒが残留しているとともに、残留したＺｒとＴａＮが相互拡散して高い密着力をもつ界面が形成されていることが判った。
【００４０】
また、シード層とバリア層との間に、Ｃｕ−Ｚｒ合金からなる島状構造を設けることにより、密着性を更に高めることができる。すなわち、Ｃｕ−Ｚｒ合金からなる島状構造を設けることにより、微視的にみればＣｕ−Ｚｒ合金からなる島状構造の凹凸形状がバリア層と密着層との間で機械的にかみ合い、バリア層と密着層の界面に応力がかかった場合であっても、銅配線が剥がれてしまうことが抑止されることになる。また、密着層としてＣｕ及びバリア膜として一般に用いられる高融点金属材料と密着性の高いＺｒを含有した膜を用いることにより、銅配線若しくはバリア層と密着層との界面において構成元素を相互に拡散させることができ、Ｃｕ膜とバリア層との密着性を高めることが可能となる。従って、Ｃｕ−Ｚｒ合金膜からなる島状構造の凹凸形状による機械的かみ合いと、接着膜による密着性を併用することにより相乗的に銅配線とバリア層との接合を強固に行うことが可能となる。
【００４１】
すなわち、上記目的は、銅を主成分とする配線材がバリア層を介して絶縁膜に埋め込まれてなる金属配線構造であって、前記配線材と前記バリア層とが、ジルコニウム膜からなる密着層を介して接合されており、前記密着層と前記バリア層との間に、銅−ジルコニウム合金からなる島状構造体が散在していることを特徴とする金属配線構造によって達成される。
【００４４】
また、上記目的は、半導体基板上の絶縁膜に形成された開口部を埋め込むようにして金属配線が形成され、前記金属配線が前記半導体基板上の半導体素子と電気的に接続されている半導体装置であって、前記金属配線は、前記開口部の内壁面を覆うように形成されたバリア層と、前記バリア層上を覆うように形成されたジルコニウム膜からなる密着層と、前記バリア層及び前記密着層を介して前記開口部に埋め込まれた銅を主成分とする配線材とを有し、前記バリア層と前記密着層との間に、銅−ジルコニウム合金からなる島状構造体が散在していることを特徴とする半導体装置によっても達成される。
【００４８】
また、上記目的は、半導体基板上の半導体素子と接続される金属配線を前記半導体基板上の絶縁膜中に形成する方法であって、前記半導体基板上に前記絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して開口部を形成する工程と、前記開口部の内壁を覆うようにバリア層を形成する工程と、前記バリア層上に銅を主成分とする微細な島状構造体を散在させて形成する工程と、前記島状構造体を散在させた前記バリア層上にジルコニウム膜からなる第１の密着層を形成する工程と、前記第１の密着層中のジルコニウムを前記島状構造体に拡散させて銅−ジルコニウム合金からなる島状構造体を形成する工程と、前記開口部上を含む前記絶縁膜上に銅を主成分とする配線材を形成し、前記開口部を埋め込む工程と、前記絶縁膜が露出するまで、前記配線材、前記第１の密着層及び前記バリア層を研磨して除去し、前記開口部に埋め込まれた前記配線材、前記第１の密着層及び前記バリア層からなる前記金属配線を形成する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。
【００５０】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図２乃至図９を用いて説明する。
【００５１】
図２は本実施形態による半導体装置の構造を示す概略断面図、図３乃至図９は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００５２】
はじめに、本実施形態による半導体装置の構造について図２を用いて説明する。
【００５３】
素子分離膜１２により画定されたシリコン基板１０の素子領域には、ソース／ドレイン拡散層１４、ゲート電極１８を有するＭＯＳトランジスタを形成されている。
【００５４】
ＭＯＳトランジスタが形成されたシリコン基板１０上には、層間絶縁膜２２と、ストッパ膜２４と、層間絶縁膜２６とが順次形成されている。層間絶縁膜２２及びストッパ膜２４には、ソース／ドレイン拡散層１４及びゲート電極１８に達するビアホール３２が形成されており、層間絶縁膜２６のビアホール３２を含む領域には配線溝３０が形成されている。ビアホール３２及び配線溝３０内には、ＴａＮ膜よりなるバリア層３４と、Ｚｒ膜よりなる密着層３６と、シード層としてのＣｕ膜３８と、Ｃｕ膜４０とからなる配線層４２とが埋め込まれている。
【００５５】
配線層４２が埋め込まれた層間絶縁膜２６上には、配線保護膜４４と、層間絶縁膜４６と、ストッパ膜４８と、層間絶縁膜５０とが順次形成されている。配線保護膜４４及び層間絶縁膜４６には配線層４２に達するビアホール５６が形成されており、層間絶縁膜５０のビアホール５６を含む領域には配線溝５４が形成されている。ビアホール５６及び配線溝５４内には、ＴａＮ膜よりなるバリア層５８と、Ｚｒ膜よりなる密着層６０と、シード層としてのＣｕ膜６２と、Ｃｕ膜６４とからなる配線層６６とが埋め込まれている。
【００５６】
配線層６６が埋め込まれた層間絶縁膜５０上には、配線保護膜６８が形成されている。
【００５７】
こうして、本実施形態による半導体装置が構成されている。
【００５８】
本実施形態による半導体装置は、バリア層３４とシード層としてのＣｕ膜３８との間にＺｒ膜よりなる密着層３６が、バリア層５８とシード層としてのＣｕ膜６２との間にＺｒ膜よりなる密着層６０が、それぞれ形成されていることに特徴がある。このようにしてＺｒ膜よりなる密着層３６、３６を設けることにより、バリア層３４、５８と密着層３６、６０との間の密着性、及び、密着層３６、６０とシード層としてのＣｕ膜３８、６２との間の密着性を向上することができる。したがって、従来の半導体装置と比較して、バリア層とシード層との間の密着性を向上することができる。
【００５９】
次に、本実施形態による半導体装置の製造方法について図３乃至図９を用いて説明する。
【００６０】
まず、例えば通常のＬＯＣＯＳ法により、シリコン基板１０を局所的に酸化し、素子領域を画定する素子分離膜１２を形成する。
【００６１】
次いで、通常のＭＯＳトランジスタの製造プロセスと同様にして、素子分離膜１２により画定された素子領域に、ソース／ドレイン拡散層１４、ゲート絶縁膜１６、ゲート電極１８、サイドウォール絶縁膜２０を有するＭＯＳトランジスタを形成する（図３（ａ））。
【００６２】
次いで、全面に、例えばＣＶＤ法により膜厚５００〜７００ｎｍ程度のシリコン酸化膜を堆積した後、その表面を例えばＣＭＰ法により研磨して平坦化し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜２２を形成する（図３（ｂ））。
【００６３】
次いで、全面に、例えばＣＶＤ法により、膜厚数十ｎｍ程度のシリコン窒化膜を堆積する。こうして、シリコン窒化膜よりなるストッパ膜２４を形成する（図３（ｃ））。
【００６４】
次いで、通常のリソグラフィー技術及びエッチング技術を用い、上層に形成する配線層とシリコン基板上に形成された素子とを接続するビアホールを形成する領域のストッパ膜２４を除去する（図３（ｄ））。なお、図においては、ソース／ドレイン拡散層１４上に開口されるビアホールと、右側のゲート電極１８上に開口されるビアホールとを形成する場合を例に示す。
【００６５】
次いで、全面に、例えばＣＶＤ法により、膜厚４００ｎｍ程度のシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜２６を形成する（図４（ａ））。
【００６６】
次いで、通常のリソグラフィー技術を用い、形成しようとする配線層に相当する開口パターンを有するレジスト膜２８を形成する（図４（ｂ））。
【００６７】
次いで、レジスト膜２８及びストッパ膜２４をマスクとして層間絶縁膜２２、２６を異方性エッチングし、層間絶縁膜２６に形成された配線溝３０と、配線溝３０内の層間絶縁膜２２に形成されたソース／ドレイン拡散層１４及びゲート電極１８に達するビアホール３２とを形成する（図４（ｃ））。
【００６８】
次いで、全面に、例えば反応性スパッタリング法を用い、膜厚２０〜４０ｎｍのＴａＮ膜を堆積する。こうして、ＴａＮ膜よりなるバリア層３４を形成する。なお、バリア層３４は、層間絶縁膜２２、２６中に配線層中の銅が拡散することを防止するための層である。なお、ＴａＮ膜はＣＶＤ法などによって形成してもよい。
【００６９】
次いで、全面に、例えばスパッタリング法、ＣＶＤ法、メッキ法により、膜厚５〜５０ｎｍ程度のＺｒ膜をアモルファスの状態で堆積する。こうして、Ｚｒ膜よりなる密着層３６を形成する。
【００７０】
次いで、全面に、例えばスパッタリング法やＣＶＤ法等により、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。こうして、シード層としてのＣｕ膜３８を形成する（図５（ａ））。なお、シード層としてのＣｕ膜３８は、銅膜をメッキ法により堆積する際に基板の導電性を高めるための下地膜として堆積するものである。
【００７１】
このとき、シード層としてのＣｕ膜３８を形成する成膜方法に、スパッタリング法などの成膜成分が大きなエネルギーをもって形成される方法を適用することにより、シード層としてのＣｕ膜３８を構成するＣｕの一部がＺｒよりなる密着層３６内にくい込むため、後工程で熱処理を行わずとも密着層３６とシード層としてのＣｕ膜３８との間の密着力を向上することができる。
【００７２】
次いで、全面に、例えばメッキ法により、膜厚１０００ｎｍ程度のＣｕ膜４０を堆積し、配線溝３０、ビアホール３２内を、Ｃｕ膜４０により完全に埋め込む（図５（ｂ））。
【００７３】
ここで、Ｃｕ膜４０としては、純銅の他、銅合金を用いることができ、Ｃｕ−Ｓｎ（銅−錫）合金、Ｃｕ−Ｍｇ（銅−マグネシウム）合金、Ｃｕ−Ａｌ（銅−アルミニウム）合金等の各種合金を用いることができる。Ｃｕ−Ｓｎ合金を用いた場合には、エレクトロマイグレーション耐性を更に向上させることが可能であり、Ｃｕ−Ｍｇ合金を用いた場合にはＣｕ膜４０の表面の酸化を抑制することができる。なお、本実施形態ではＣｕ膜４０をメッキ法によって形成しているが、例えばスパッタ法など他の方法によって、シード層としてのＣｕ膜７６を形成せずに配線溝３０及びビアホール３２を埋め込むようにしてもよい。
【００７４】
次いで、例えばＣＭＰ法により、層間絶縁膜２６が露出するまでＣｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４を平坦に研磨し、配線溝３０内及びビアホール３２内にのみＣｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４を残存させる。
【００７５】
こうして、Ｃｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４よりなり、ビアホール３２を介してソース／ドレイン拡散層１４、ゲート電極１８に接続され、配線溝３０に埋め込まれた配線層４２を形成する（図５（ｃ））。
【００７６】
次いで、配線層４２が埋め込まれた層間絶縁膜２６上に、例えばＣＶＤ法により、膜厚５０〜７０ｎｍのシリコン窒化膜よりなる配線保護膜４４を形成する（図６（ａ））。
【００７７】
次いで、配線保護膜４４上に、例えばＣＶＤ法により、膜厚５００〜７００ｎｍ程度のシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜４６を形成する。
【００７８】
次いで、全面に、例えばＣＶＤ法により、膜厚数十ｎｍ程度のシリコン窒化膜を堆積する。こうして、シリコン窒化膜よりなるストッパ膜４８を形成する。
【００７９】
次いで、通常のリソグラフィー技術及びエッチング技術を用い、上層に形成する配線層と配線層４２とを接続するビアホールを形成する領域のストッパ膜４８を除去する。
【００８０】
次いで、全面に、例えばＣＶＤ法により、膜厚４００ｎｍ程度のシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜５０を形成する（図６（ｂ））。
【００８１】
次いで、通常のリソグラフィー技術を用い、形成しようとする配線層に相当する開口パターンを有するレジスト膜５２を形成する（図７（ａ））。
【００８２】
次いで、レジスト膜５２及びストッパ膜４８をマスクとして層間絶縁膜４６、５０、配線保護膜４４を異方性エッチングし、層間絶縁膜５０に形成された配線溝５４と、配線溝５４内の層間絶縁膜４６及び配線保護膜４４に形成された配線層４２に達するビアホール５６とを形成する（図７（ｂ））。
【００８３】
次いで、全面に、例えば反応性スパッタリング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積する。こうして、ＴａＮ膜よりなるバリア層５８を形成する。
【００８４】
次いで、全面に、例えばスパッタリング法により、膜厚５〜５０ｎｍ程度のＺｒ膜をアモルファスの状態で堆積する。こうして、Ｚｒ膜よりなる密着層６０を形成する。
【００８５】
次いで、全面に例えばスパッタリング法により、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。こうして、Ｃｕ膜よりなるシード層としてのＣｕ膜６２を形成する（図８（ａ））。シード層としてのＣｕ膜３８を形成する場合と同様に、シード層としてのＣｕ膜６２を形成する成膜方法にスパッタリング法などの成膜成分が大きなエネルギーをもって形成される方法を適用することにより、シード層としてのＣｕ膜６２を構成するＣｕの一部がＺｒよりなる密着層６０内にくい込むため、後工程で熱処理を行わずとも密着層６０とシード層としてのＣｕ膜６２との間の密着力を向上することができる。
【００８６】
次いで、全面に、例えばメッキ法により、膜厚１０００ｎｍ程度のＣｕ膜６４を堆積し、配線溝５４、ビアホール５６内を、Ｃｕ膜６４により完全に埋め込む（図８（ｂ））。
【００８７】
次いで、例えばＣＭＰ法により、層間絶縁膜５０が露出するまでＣｕ膜６４、シード層としてのＣｕ膜６２、密着層６０、バリア層５８を平坦に研磨し、配線溝５４内及びビアホール５６内にのみＣｕ膜６４、シード層としてのＣｕ膜６２、密着層６０、バリア層５８を残存させる。
【００８８】
こうして、Ｃｕ膜６４、シード層としてのＣｕ膜６２、密着層６０、バリア層５８よりなり、ビアホール５６を介して配線層４２に接続され、配線溝５４に埋め込まれた配線層６６を形成する（図９（ａ））。
【００８９】
次いで、配線層６４が埋め込まれた層間絶縁膜５０上に、例えばＣＶＤ法により、膜厚５０〜７０ｎｍのシリコン窒化膜よりなる配線保護膜６８を形成する。
【００９０】
次いで、必要に応じて第３層以降の配線層（図示せず）を形成する。
【００９１】
このように、本実施形態によれば、シード層とバリア層との間にＺｒ膜よりなる密着層を形成するので、シード層とバリア層との間の密着性を高めることができる。これにより、ＣＭＰによるＣｕ膜の研磨過程においてＣｕ膜が剥がれることを抑止することができ、半導体装置の歩留まりや信頼性を向上することができる。
【００９２】
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図２乃至図９を用いて説明する。なお、第１実施形態による半導体装置の構造及び製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【００９３】
図２は本実施形態による半導体装置の構造を示す概略断面図、図３乃至図９は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００９４】
本実施形態による半導体装置及びその製造方法は、バリア層、密着層、Ｃｕ膜の形成方法が異なる他は第１実施形態による半導体装置及びその製造方法と同様である。
【００９５】
以下、本実施形態による半導体装置の製造方法について図３乃至図９を用いて説明する。
【００９６】
まず、例えば図３（ａ）乃至図４（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、ＭＯＳトランジスタが形成されたシリコン基板１０上に、ビアホール３２が形成された層間絶縁膜２６及びストッパ膜２４と、配線溝３０が形成された層間絶縁膜２８とを形成する。
【００９７】
次いで、全面に、例えば反応性スパッタリング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積する。こうして、ＴａＮ膜よりなるバリア層３４を形成する。なお、ＴａＮ膜はＣＶＤ法などによって形成してもよい。
【００９８】
次いで、全面に、例えばスパッタリング法により、膜厚５〜５０ｎｍ程度のＺｒ膜をアモルファスの状態で堆積する。こうして、Ｚｒ膜よりなる密着層３６を形成する。なお、Ｚｒ膜はＣＶＤ法やメッキ法などによって形成してもよい。
【００９９】
次いで、全面に例えばＣＶＤ法により、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。こうして、シード層としてのＣｕ膜３８を形成する（図５（ａ））。
【０１００】
次いで、２００℃程度の低温熱処理、或いは、５００℃数秒程度の短時間熱処理を行い、密着層３６を構成するＺｒの一部をシード層としてのＣｕ膜３８に拡散させる。これにより、密着層３６とシード層としてのＣｕ膜３８との密着力が向上される。また、この熱処理過程において、密着層３６とバリア層３４との間においても相互拡散が生じ、密着層３６とバリア層３４との間の密着力をも向上される。
【０１０１】
なお、本熱処理工程において、３００℃３０分程度の熱処理を行い、密着層３６を構成するＺｒの一部を、シード層としてのＣｕ膜３８に固溶限界まで拡散させてもよい。このようにした場合においても、密着層３６とシード層としてのＣｕ膜３８との間の密着力を向上することができる。この場合、熱処理後においてもシード層としてのＣｕ膜３８とバリア層３４との間にＺｒ膜よりなる密着層３６が残存するように、密着層３６及びシード層としてのＣｕ膜３８の膜厚を制御する。
【０１０２】
次いで、例えば第１実施形態による半導体装置の製造方法と同様にして、メッキ法によりＣｕ膜４０を堆積した後にＣＭＰ法によりポリッシュバックし、Ｃｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４よりなり、ビアホール３２を介してソース／ドレイン拡散層１４、ゲート電極１８に接続され、配線溝３０に埋め込まれた配線層４２を形成する（図５（ｂ）〜（ｃ））。
【０１０３】
この後、例えば図６（ａ）乃至図９（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、第２層目以降の配線層を形成する。
【０１０４】
このように、本実施形態によれば、シード層とバリア層との間にＺｒ膜よりなる密着層を形成し、シード層形成後に熱処理を行うので、シード層とバリア層との間の密着性を高めることができる。これにより、ＣＭＰによるＣｕ膜の研磨過程においてＣｕ膜が剥がれることを抑止することができ、半導体装置の歩留まりや信頼性を向上することができる。
【０１０５】
なお、本実施形態では、第１層目のＣｕ配線層形成過程に適用する例を説明したが、第２層目以降の配線層に本実施形態による半導体装置の製造方法を適用してもよい。
【０１０６】
［第３実施形態］
本発明の第３実施形態による半導体装置及びその製造方法について図１０乃至図１４を用いて説明する。なお、図２乃至図９に示す第１及び第２実施形態による半導体装置の構造及び製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【０１０７】
図１０は本実施形態による半導体装置の構造を示す概略断面図、図１１乃至図１４は本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１０８】
本実施形態では、層間絶縁膜とバリア層との間の密着性を向上する半導体装置及びその製造方法について説明する。
【０１０９】
はじめに、本実施形態による半導体装置の構造について図１０を用いて説明する。
【０１１０】
素子分離膜１２により画定されたシリコン基板１０の素子領域には、ソース／ドレイン拡散層１４、ゲート電極１８を有するＭＯＳトランジスタを形成されている。
【０１１１】
ＭＯＳトランジスタが形成されたシリコン基板１０上には、層間絶縁膜２２と、ストッパ膜２４と、層間絶縁膜２６とが順次形成されている。層間絶縁膜２２及びストッパ膜２４にはソース／ドレイン拡散層１４及びゲート電極１８に達するビアホール３２が形成されており、層間絶縁膜２６にはビアホール３２を含む領域に配線溝３０が形成された層間絶縁膜２６が形成されている。ビアホール３２及び配線溝３０内には、Ｚｒ膜よりなる密着層７０と、ＴａＮ膜よりなるバリア層３４と、シード層としてのＣｕ膜３８と、Ｃｕ膜４０とからなる配線層４２が埋め込まれている。
【０１１２】
配線層４２が埋め込まれた層間絶縁膜２６上には、配線保護膜４４と、層間絶縁膜４６と、ストッパ膜４８と、層間絶縁膜５０とが順次形成されている。配線保護膜４４及び層間絶縁膜４６には配線層４２に達するビアホール５６が形成されており、層間絶縁膜５０のビアホール５６を含む領域には配線溝５４が形成されている。ビアホール５６及び配線溝５４内には、Ｚｒ膜よりなる密着層７２と、ＴａＮ膜よりなるバリア層５８と、シード層としてのＣｕ膜６２と、Ｃｕ膜６４とからなる配線層６６が埋め込まれている。
【０１１３】
配線層６６が埋め込まれた層間絶縁膜５０上には、配線保護膜６８が形成されている。
【０１１４】
こうして、本実施形態による半導体装置が構成されている。
【０１１５】
本実施形態による半導体装置は、層間絶縁膜２２、２６とバリア層３４との間にＺｒ膜よりなる密着層７０が、層間絶縁膜４６、５０とバリア層５８との間にＺｒ膜よりなる密着層７０が、それぞれ形成されていることに特徴がある。このようにしてＺｒ膜よりなる密着層７０、７２を設けることにより、層間絶縁膜２２、２６、４６、５０と密着層７０、７２との間の密着性、及び、密着層７０、７２とバリア層３４、５８との間の密着性を向上することができる。したがって、従来の半導体装置と比較して、層間絶縁膜とバリア層との間の密着性を向上することができる。
【０１１６】
次に、本実施形態による半導体装置の製造方法について図１１乃至図１４を用いて説明する。
【０１１７】
まず、例えば図３（ａ）乃至図４（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、ＭＯＳトランジスタが形成されたシリコン基板１０上に、ビアホール３２が形成された層間絶縁膜２６及びストッパ膜２４と、配線溝３０が形成された層間絶縁膜２８とを形成する（図１１（ａ））。
【０１１８】
次いで、全面に、例えばスパッタリング法により、膜厚５〜５０ｎｍ程度のＺｒ膜を堆積する。こうして、Ｚｒ膜よりなる密着層７０を形成する（図１１（ｂ））。
【０１１９】
次いで、全面に、例えば反応性スパッタリング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積する。こうして、ＴａＮ膜よりなるバリア層３４を形成する。
【０１２０】
次いで、全面に、例えばスパッタリング法により、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。こうして、シード層としてのＣｕ膜３８を形成する（図１１（ｃ））。
【０１２１】
次いで、全面に、例えばメッキ法により、膜厚１０００ｎｍ程度のＣｕ膜４０を堆積し、配線溝３０、ビアホール３２内を、Ｃｕ膜４０により完全に埋め込む（図１２（ａ））。
【０１２２】
次いで、例えばＣＭＰ法により、層間絶縁膜２６が露出するまでＣｕ膜４０、シード層としてのＣｕ膜３８、バリア層３４、密着層７０を平坦に研磨し、配線溝３０内及びビアホール３２内にのみＣｕ膜４０、シード層としてのＣｕ膜３８、バリア層３４、密着層７０を残存させる。
【０１２３】
こうして、Ｃｕ膜４０、シード層としてのＣｕ膜３８、バリア層３４、密着層７０よりなり、ビアホール３２を介してソース／ドレイン拡散層１４、ゲート電極１８に接続され、配線溝３０に埋め込まれた配線層４２を形成する（図１２（ｂ））。
【０１２４】
次いで、配線層４２が埋め込まれた層間絶縁膜２６上に、例えばＣＶＤ法により、膜厚５０〜７０ｎｍのシリコン窒化膜よりなる配線保護膜４４を形成する（図６（ａ））。
【０１２５】
次いで、例えば図６（ｂ）乃至図７（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、配線保護膜４４上に、ビアホール５６が形成された層間絶縁膜４６及びストッパ膜４８と、配線溝５４が形成された層間絶縁膜５０とを形成する（図１３（ａ））
次いで、全面に、例えばスパッタリング法により、膜厚５〜５０ｎｍ程度のＺｒ膜を堆積する。こうして、Ｚｒ膜よりなる密着層７２を形成する。
【０１２６】
次いで、全面に、例えば反応性スパッタリング法を用い、膜厚２５〜３０ｎｍのＴａＮ膜を堆積する。こうして、ＴａＮ膜よりなるバリア層５８を形成する。
【０１２７】
次いで、全面に例えばスパッタリング法により、膜厚５０〜２００ｎｍ程度のＣｕ膜を堆積する。こうして、シード層としてのＣｕ膜６２を形成する（図１３（ｂ））。
【０１２８】
次いで、全面に、例えばメッキ法により、膜厚１０００ｎｍ程度のＣｕ膜６４を堆積し、配線溝５４、ビアホール５６内を、Ｃｕ膜６４により完全に埋め込む。
【０１２９】
次いで、例えばＣＭＰ法により、層間絶縁膜５０が露出するまでＣｕ膜６４、シード層としてのＣｕ膜６２、バリア層５８、密着層７２を平坦に研磨し、配線溝５４内及びビアホール５６内にのみＣｕ膜６４、シード層としてのＣｕ膜６２、バリア層５８、密着層７２を残存させる。
【０１３０】
こうして、Ｃｕ膜６４、シード層としてのＣｕ膜６２、バリア層５８、密着層７２よりなり、ビアホール５６を介して配線層４２に接続され、配線溝５４に埋め込まれた配線層６６を形成する（図１４（ａ））。
【０１３１】
次いで、配線層６４が埋め込まれた層間絶縁膜５０上に、例えばＣＶＤ法により、膜厚５０〜７０ｎｍのシリコン窒化膜よりなる配線保護膜６８を形成する。
【０１３２】
次いで、必要に応じて第３層以降の配線層（図示せず）を形成する。
【０１３３】
このように、本実施形態によれば、層間絶縁膜とバリア層との間にＺｒ膜よりなる密着層を形成するので、層間絶縁膜とバリア層との間の密着性を高めることができる。これにより、ＣＭＰによるＣｕ膜の研磨過程においてＣｕ膜が剥がれることを抑止することができ、半導体装置の歩留まりや信頼性を向上することができる。
【０１３４】
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法について図１５乃至図１８を用いて説明する。なお、図２乃至図１４に示す第１乃至第３実施形態による半導体装置の構造及び製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【０１３５】
図１５は本実施形態による半導体装置の構造を示す概略断面図、図１６乃至図１８は本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１３６】
上記第１乃至第３実施形態では、ビアホールと配線溝とを同一工程で開口してこれら溝内に配線層を埋め込む、いわゆるデュアルダマシンプロセスにより配線層を形成する方法について説明したが、ビアホール内に電極プラグが埋め込まれた層間絶縁膜を形成した後に、銅配線が埋め込まれた層間絶縁膜を形成する、いわゆるシングルダマシンプロセスにおいても本発明を適用することができる。本実施形態では、シングルダマシン構造を有する半導体装置及びその製造方法について説明する。
【０１３７】
はじめに、本実施形態による半導体装置の構造について図１５を用いて説明する。
【０１３８】
本実施形態による半導体装置は、図１５に示すように、配線層４２が、バリア層３４、密着層３６、シード層としてのＣｕ膜３８及びＣｕ膜４０により構成され、配線層６６が、バリア層５８、密着層６０、シード層としてのＣｕ膜６２及びＣｕ膜６４により構成されている点は第１実施形態による半導体装置と同様である。本実施形態による半導体装置は、配線層４２がビアホール３２内に埋め込まれた電極プラグ７４を介して下地構造に接続されている点に特徴がある。
【０１３９】
次に、本実施形態による半導体装置の製造方法について説明する。
【０１４０】
まず、例えば図３（ａ）乃至図３（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、ＭＯＳトランジスタと、ＭＯＳトランジスタ上を覆う層間絶縁膜２２を形成する（図１６（ａ））。
【０１４１】
次いで、通常のリソグラフィー技術及びエッチング技術により、層間絶縁膜２２に、ソース／ドレイン拡散層１４又はゲート電極１８に達するビアホール３２を形成する（図１６（ｂ））。
【０１４２】
次いで、ＣＶＤ法により、例えば膜厚８０ｎｍのＴｉＮ膜と、例えば膜厚３５０ｎｍのＷ（タングステン）膜とを堆積し、層間絶縁膜２２の表面が露出するまでＷ膜、ＴｉＮ膜、Ｔｉ膜をＣＭＰ法により平坦に研磨し、ビアホール３２に埋め込まれ、ソース／ドレイン拡散層１４又はゲート電極１８に電気的に接続された電極プラグ７４を形成する（図１６（ｃ））。
【０１４３】
次いで、全面に、例えばＣＶＤ法により、膜厚４００ｎｍ程度のシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜２６を形成する。
【０１４４】
次いで、通常のリソグラフィー技術及びエッチング技術を用い、層間絶縁膜２６に配線溝３０を形成する（図１６（ｄ））。
【０１４５】
次いで、例えば図４（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、例えば膜厚２５〜３０ｎｍのＴａＮ膜よりなるバリア層３４と、例えば膜厚５〜５０ｎｍ程度のアモルファスＺｒ膜よりなる密着層３６と、例えば膜厚５０〜２００ｎｍ程度のシード層としてのＣｕ膜３８を形成する（図１７（ａ））。
【０１４６】
次いで、全面に、例えばメッキ法により、膜厚１０００ｎｍ程度のＣｕ膜４０を堆積し、配線溝３０内を、Ｃｕ膜４０により完全に埋め込む（図１７（ｂ））。
【０１４７】
次いで、例えばＣＭＰ法により、層間絶縁膜２６が露出するまでＣｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４を平坦に研磨し、配線溝３０内及びビアホール３２内にのみＣｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４を残存させる。こうして、Ｃｕ膜４０、シード層としてのＣｕ膜３８、密着層３６、バリア層３４よりなり、電極プラグ７４を介してソース／ドレイン拡散層１４又はゲート電極１８に接続され、配線溝３０に埋め込まれた配線層４２を形成する（図１８（ａ））。
【０１４８】
次いで、例えば図６（ａ）乃至図９（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、Ｃｕ膜６４、シード層としてのＣｕ膜６２、密着層６０、バリア層５８よりなり、ビアホール５６を介して配線層４２に接続され、配線溝５４に埋め込まれた配線層６６、配線保護膜６８等を形成する（図１８（ｂ））。
【０１４９】
このように、本実施形態によれば、シングルダマシン構造の配線層を有する半導体装置において、シード層とバリア層との間にＺｒ膜よりなる密着層を形成するので、シード層とバリア層との間の密着性を高めることができる。これにより、ＣＭＰによるＣｕ膜の研磨過程においてＣｕ膜が剥がれることを抑止することができ、半導体装置の歩留まりや信頼性を向上することができる。
【０１５０】
なお、上記実施形態では、第１層目の配線層にシングルダマシン構造を適用した場合を示したが、第２層目以降の配線層に同様のシングルダマシン構造を適用してもよい。また、第２層目以降の配線層のみにシングルダマシン構造を適用してもよい。
【０１５１】
また、本実施形態では、第１実施形態による半導体装置及びその製造方法にシングルダマシン構造を適用した場合を示したが、第２実施形態及び第３実施形態による半導体装置及びその製造方法においても同様に適用することができる。
【０１５２】
［第５実施形態］
本発明の第５実施形態による半導体装置及びその製造方法について図１９及び図２０を用いて説明する。なお、図２乃至図１８に示す第１乃至第４実施形態による半導体装置の構造及び製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【０１５３】
図１９は本実施形態による半導体装置の構造を示す概略断面図、図２０は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、図１９及び図２０は、第１実施形態による半導体装置における配線層４２が形成された領域に相当する領域の拡大断面図を示したものである。
【０１５４】
はじめに、本実施形態による半導体装置の構造について図１９を用いて説明する。
【０１５５】
本実施形態による半導体装置は、図１９に示すように、バリア層３４と密着層３６との間に、島状構造のＣｕ−Ｚｒ（銅−ジルコニウム）合金膜７６′が形成されており、これらのバリア層３４、Ｃｕ−Ｚｒ合金膜７６′、密着層３６、Ｃｕ膜３８，４０によって配線層４２が構成されていることに特徴がある。同様に、バリア層５８と密着層６０の間に、島状構造のＣｕ−Ｚｒ合金膜７８′が形成されており、バリア層５８、Ｃｕ−Ｚｒ合金膜７８′、密着層６０、Ｃｕ膜６２，６４によって配線層６６が構成されていることに特徴がある。その他の構成部分に関しては、図１９に示す第１実施形態による半導体装置と同様である。
【０１５６】
次に、図１９を参照しながら、本実施形態による配線層４２，６６の構成を詳細に説明する。
【０１５７】
図１９に示すように、島状構造のＣｕ−Ｚｒ合金膜７６′は、Ｚｒ膜よりなる密着層３６とバリア層３４との界面に沿って散在して形成されている。密着層３６上には、シード層としてのＣｕ膜３８、配線溝３０及びビアホール３２を埋め込むＣｕ膜４０が形成されている。
【０１５８】
Ｃｕ−Ｚｒ合金膜７６′は、２０ｎｍ程度以下の非常に薄い膜厚で形成されているため、完全な積層膜としては形成されておらず、図１９に示すような島（粒）状構造の膜が相互に離間した状態で形成されている。このように、Ｃｕ−Ｚｒ合金膜７６′を島状構造として形成し、バリア層３４上に散在させることにより、密着層３６はＣｕ−Ｚｒ合金膜７６′が形成されている領域ではＣｕ−Ｚｒ合金膜７６′と密着し、Ｃｕ−Ｚｒ合金膜７６′が形成さていない領域では下層のバリア層３４と密着することになる。従って、バリア層３４と密着層３６間でＣｕ−Ｚｒ合金膜７６′の島状構造が機械的にかみ合った構造が形成されることになる。
【０１５９】
そして、島状構造のＣｕ−Ｚｒ合金膜７６′には、後述の製造プロセスにより密着層３６中のＺｒが拡散している。このため、島状構造のＣｕ−Ｚｒ合金膜７６′と密着層３６の界面においては組成が連続して変化する構造となり、明瞭な界面が存在しない状態となるため、密着層３６とＣｕ−Ｚｒ合金膜７６′の密着性を高めることが可能となる。また、密着層３６とバリア層３４との界面においても構成元素が相互拡散しており、Ｃｕ−Ｚｒ合金膜７６′とバリア層３４との界面においても構成元素が相互拡散しているため、これらの膜の界面においても高い密着性が確保されている。しかも、Ｃｕ−Ｚｒ合金膜７６′は微小な凹凸形状に形成されており、密着層３６とバリア層３４との界面で機械的にかみ合っているため、両者の接合を強固に行うことが可能となる。
【０１６０】
このように、密着層３６とＣｕ−Ｚｒ合金膜７６′によってＣｕ膜３８とバリア層３４の接着を強固に行うことにより、ＣＭＰ法等によりＣｕ膜３８，４０に機械的応力が加えられるプロセスを行った場合でも、バリア層３４からＣｕ膜３８，４０が剥がれてしまうことが抑止でき、また、ストレスマイグレーション耐性を高めることが可能となる。更に、Ｃｕ膜３８とバリア層３４の密着性を高めることにより、配線層４２に大電流を流した場合のＣｕ膜３８とバリア層３４との界面近傍における原子の移動を最小限に抑えることができ、エレクトロマイグレーション耐性を向上させる効果も得られる。
【０１６１】
次に、本実施形態による半導体装置の製造方法について図２０を用いて説明する。
【０１６２】
まず、例えば図３（ａ）乃至図図４（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、シリコン基板１０上に、ビアホール３２が形成された層間絶縁膜２２と、配線溝３０が形成された層間絶縁膜２６を形成する。
【０１６３】
次いで、例えば図５（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、例えば膜厚２０〜４０ｎｍ程度のＴａＮ膜よりなるバリア層３４を形成する。
【０１６４】
次いで、バリア層３４上を覆うようにシリコン基板１０上の全面に島状のＣｕ膜７６を形成する（図２０（ａ））。具体的に説明すれば、シリコン基板１０を１００℃〜２５０℃程度に加熱した状態で、スパッタ法によって蒸着量を制御して成膜を行い、Ｃｕ膜７６を３０ｎｍ程度の膜厚で形成する。これにより、Ｃｕ膜は均一な膜として形成されず、平面的に見れば直径２０ｎｍ程度の多数の円形様の島状構造として形成される。
【０１６５】
ここで、Ｃｕ膜７６の膜厚を３０ｎｍ以上とすると、隣接する島状構造が繋がってＣｕ膜７６が均一な膜として形成され、島状構造を形成することができないため、Ｃｕ膜７６の膜厚は３０ｎｍ以下に形成する必要がある。また、膜厚３０ｎｍ以下で形成した場合の各島状構造の間隔は２ｎｍ〜２０ｎｍ程度となる。Ｃｕ膜７６を形成する際の基板温度を変更することにより、島状構造のＣｕ膜７６の膜厚、直径を可変することができ、基板温度を低くすると、膜厚、直径は小さくなる。シリコン基板１０の加熱は、基板下側からヒータを用いて加熱するが、上側からランプ等の光源を用いて加熱するようにしてもよい。なお、Ｃｕ膜７６は、ＣＶＤ法、メッキ法によって形成することも可能である。
【０１６６】
次いで、シリコン基板１０上の全面に膜厚５ｎｍ〜５０ｎｍ程度のジルコニウム膜を堆積する。Ｚｒ膜の形成は、スパッタ法、ＣＶＤ法、メッキ法等を用いて行う。これにより、Ｚｒ膜よりなる密着層３６が形成される（図２０（ｂ））。
【０１６７】
次いで、スパッタ法、ＣＶＤ法等により、シード層としてのＣｕ膜３８を５０ｎｍ〜２００ｎｍ程度の膜厚で形成する（図２０（ｃ））。シード層としてのＣｕ膜３８は、Ｃｕ膜をメッキ法により堆積する際に、基板の導電性を高めるため下地膜として堆積する膜である。
【０１６８】
次いで、シード層としてのＣｕ膜３８を形成した後、熱処理を行う。熱処理としては、例えば２００℃程度の低温、あるいは例えば５００℃程度の温度で数秒の短時間の熱処理を行う。これにより、密着層３６中のＺｒが微細結晶構造を有する島状構造のＣｕ膜７６中やシード層としてのＣｕ膜３８中に拡散し、Ｃｕ膜７６はＣｕ−Ｚｒ合金膜７６′となる（図２０（ｄ））。
【０１６９】
この際、微細結晶構造のＣｕ膜７６は体積が小さいので、低温あるいは短時間の熱処理でＺｒが拡散し、Ｃｕ−Ｚｒ合金膜７６′とバリア層３４との密着性が向上する。また、Ｚｒはバリア層３４中にも拡散するため、密着層３６とバリア層３４の界面近傍、あるいはＣｕ−Ｚｒ合金膜７６′とバリア層３４との界面近傍におけるバリア層３４中にもＺｒが拡散して密着性が高められる。そして、バリア層３４と密着層３６の間に凹凸形状を有するＣｕ−Ｚｒ合金膜７６′が形成されるため、バリア層３４と密着層３６の界面を機械的に噛み合った構造とすることができ、機械的応力に対して強化された構造とすることができる。なお、Ｚｒからなる密着層３６を形成するだけでも、密着層３６とＣｕ−Ｚｒ合金膜７６′若しくはバリア層３４との密着性を高めることは可能であるが、上述の熱処理を行うことによって確実にＺｒを島状構造のＣｕ膜７６中、バリア層３４中に拡散させることができ、更なる密着性の向上を達成することが可能となる。また、熱処理温度や熱処理時間は、Ｚｒを島状のＣｕ膜７６及びＣｕ膜３８中に拡散させるという目的が達成されるならば、上述した温度、時間に限定されるものではない。
【０１７０】
この後、例えば図５（ｂ）乃至図９（ｂ）に示す半導体装置の製造方法並びに図２０に示す配線層４２の形成方法と同様にして、配線層６６等を形成する。
【０１７１】
このように、本実施形態によれば、配線溝３０、ビアホール３２の内壁面を覆うようにバリア層３４及び密着層３６を形成し、Ｃｕ膜３８，４０で配線溝３０、ビアホール３２を埋め込むようにした配線層４２の構成において、バリア層３４と密着層３６の界面に島状構造のＣｕ−Ｚｒ合金膜７６′を形成したため、Ｃｕ−Ｚｒ合金膜７６′の凹凸形状がバリア層３４と密着層３６の界面で機械的にかみ合うこととなり、バリア層３４と密着層３６の接合を強固に行うことが可能となる。また、密着層３６として、バリア層３４及びＣｕ膜３８との密着性の高いＺｒ膜等の材料を用いることによりＣｕ膜３８とバリア層３４の密着性を高めることができる。
【０１７２】
従って、本実施形態によれば、製造プロセス中にＣｕ膜３８，４０に力が加えられてＣｕ膜３８とバリア層３４の間に応力がかかった場合でも、Ｃｕ膜３８，４０がバリア層３４から剥がれてしまうことを抑止でき、また、Ｃｕ膜３８とバリア層３４との密着性の向上によりストレスマイグレーション耐性を向上させることも可能となる。また、バリア層３４とＣｕ膜３８の密着性を高めたことにより、Ｃｕ膜３８とバリア層３４の界面におけるＣｕ膜３８中の原子の移動が抑止されることとなり、エレクトロマイグレーション耐性を向上させる効果も得られる。
【０１７３】
なお、上記実施形態では、Ｃｕ−Ｚｒ合金からなる島状構造体を第１実施形態による半導体装置のバリア層と密着層との間に設けた場合を示したが、第２乃至第４実施形態においても同様に適用することができる。
【０１７４】
［第６実施形態］
次に、本発明の第６実施形態による半導体装置及びその製造方法について図２１及び図２２を用いて説明する。なお、図２乃至図２０に示す第１乃至第５実施形態による半導体装置の構造及び製造方法と同様の構成要素については同一の符号を付し、説明を省略し或いは簡略にする。
【０１７５】
図２１は本実施形態による半導体装置の構造を示す概略断面図、図２２は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、図２１及び図２２は、第１実施形態による半導体装置における配線層４２が形成された領域に相当する領域の拡大断面図を示したものである。
【０１７６】
本実施形態による半導体装置は、第５実施形態で説明した島状構造のＣｕ−Ｚｒ合金膜７６′の上層及び下層に密着層としてのＺｒ膜を形成し、２層の密着層によって島状構造のＣｕ−Ｚｒ合金膜７６′を包含するようにしている点で第５実施形態と相違する。その他の構成については図１９に示した第５実施形態に係る半導体装置の構成と同様である。
【０１７７】
図２１に示すように、第６実施形態においては、バリア層３４上にＺｒからなる密着層８０が形成されており、Ｃｕ−Ｚｒ合金膜７６′は密着層８０と密着層３６によって包含されている。これにより、密着層３６と密着層８０との間でＣｕ−Ｚｒ合金膜７６′が機械的にかみ合った構造が形成されることになる。Ｃｕ−Ｚｒ合金膜７６′の膜厚、直径及び隣接する島状構造同士の間隔については第５実施形態と同様である。
【０１７８】
そして、島状構造のＣｕ−Ｚｒ合金膜７６′には、後述の製造プロセスにより密着層３６，８０中のＺｒが拡散している。このため、密着層３６，８０とＣｕ−Ｚｒ合金膜７６′の界面においては、組成が連続して変化しており、明瞭な界面が存在しない状態となる。従って、密着層３６，８０とＣｕ−Ｚｒ合金膜７６′の密着性が高められることになる。同様に、密着層３６とＣｕ膜３８との界面においても密着層３６中のＺｒがＣｕ膜３８中に拡散しているため、密着性が高められている。また、密着層８０とバリア層３４との界面においても構成元素が相互拡散しているため、ここでも高い密着性が確保されている。
【０１７９】
そして、Ｃｕ−Ｚｒ合金膜７６′の微小な凹凸が密着層３６と密着層８０との間で機械的にかみ合っているため、両者の接合を強固に行うことが可能となる。従って、ＣＭＰ法等によりＣｕ膜３８，４０に機械的応力が加えられるプロセスを行った場合でも、バリア層３４からＣｕ膜３８，４０が剥がれてしまうことが抑止でき、また、ストレスマイグレーション耐性を高めることが可能となる。更に、Ｃｕ膜３８とバリア層３４の密着性を高めることにより、Ｃｕ膜３８とバリア層３４との界面近傍における原子の移動を最小限に抑えることができ、エレクトロマイグレーション耐性を向上させる効果も得られる。
【０１８０】
次に、図２２を参照しながら、密着層８０、Ｃｕ−Ｚｒ合金膜７６′、密着層３６、シード層としてのＣｕ膜３８、Ｃｕ膜４０を形成する方法について詳細に説明する。
【０１８１】
まず、バリア層３４上を覆うように膜厚５ｎｍ〜５０ｎｍ程度のＺｒ膜をアモルファスの状態で堆積して、Ｚｒ膜からなる密着層８０を形成する。
【０１８２】
次いで、密着層８０上に島状のＣｕ膜７６を形成する（図２２（ａ））。この際、第５実施形態と同様にシリコン基板１０を１００℃〜２５０℃程度に加熱した状態で、スパッタ法によって蒸着量を制御して成膜を行い、膜厚３０ｎｍ程度のＣｕ膜７６を形成する。これにより、Ｃｕ膜は均一な膜として形成されず、平面形状として直径２０ｎｍ程度の円形の島状構造として形成される。第６実施形態では、密着層８０の膜厚に応じて島状構造の大きさを制御することができる。そして、第５実施形態と同様、シリコン基板１０への加熱温度を変更することにより、島状のＣｕ膜７６の膜厚、直径を可変することができる。なお、Ｃｕ膜７６は、ＣＶＤ法、メッキ法によって形成してもよい。
【０１８３】
次いで、再びシリコン基板１０上の全面に膜厚５ｎｍ〜５０ｎｍ程度のＺｒ膜を堆積する。これにより、Ｚｒ膜よりなる密着層８０が形成される（図２２（ｂ））。
【０１８４】
次いで、スパッタ法、ＣＶＤ法等によりシード層としてのＣｕ膜３８を５０ｎｍ〜２００ｎｍ程度の膜厚で形成する（図２２（ｃ））。
【０１８５】
次いで、Ｃｕ膜３８の形成後、熱処理を行う。熱処理としては、例えば２００℃程度の低温、あるいは例えば５００℃程度の温度で数秒程度の短時間の熱処理を行う。これにより、密着層３６及び密着層８０のＺｒが微細結晶構造を有する島状のＣｕ膜７６中やシード層としてのＣｕ膜３８中に拡散し、Ｃｕ膜７６はＣｕ−Ｚｒ合金膜７６′となる（図２２（ｄ））。また、Ｚｒバリア層３４中にも拡散するため、密着層３６とバリア層３４の界面近傍においても元素が相互に拡散し、密着性が高められる。そして、Ｃｕ−Ｚｒ合金膜７６′ の島状構造は凹凸形状を有するため、密着層３６及び密着層８０と機械的にかみ合い、機械的応力に対する強化された構造を構成することができる。その後、シード層としてのＣｕ膜３８を用いてメッキ法によりＣｕ膜４０を形成して、図２１に示す配線層４２を完成させる。
【０１８６】
このように、本実施形態によれば、バリア層３４上に密着層８０を形成し、密着層８０と密着層３６の界面に島状構造のＣｕ−Ｚｒ合金膜７６′を形成したため、Ｃｕ−Ｚｒ合金膜７６′の凹凸形状が密着層８０と密着層３６の界面で機械的にかみ合うこととなり、密着層８０と密着層３６の接合を強固に行うことが可能となる。
【０１８７】
また、密着層３６，８０として、バリア層３４及びＣｕ膜との密着性の高いジルコニウム等の材料を用いたため、はじめに形成した密着層８０はバリア層３４との密着性を高めることとなり、Ｃｕ膜３８とバリア層３４との密着性を更に向上させることが可能となる。
【０１８８】
従って、本実施形態によれば、第５実施形態と同様に製造プロセス中にＣｕ膜３８，４０に力が加えられてＣｕ膜３８とバリア層３４の間に応力がかかった場合であっても、Ｃｕ膜３８，４０がバリア層３４から剥がれてしまうことを抑止でき、また、Ｃｕ膜３８とバリア層３４の密着性を高めたことにより、ストレスマイグレーション耐性を向上させることも可能となる。また、バリア層３４とＣｕ膜３８の密着性を高めたことにより、Ｃｕ膜３８と密着層３６との界面におけるＣｕ膜３８中の原子の移動が抑止されることとなり、エレクトロマイグレーション耐性を向上させる効果も得られる。
【０１８９】
なお、上記実施形態では、Ｃｕ−Ｚｒ合金からなる島状構造体を第１実施形態による半導体装置のバリア層と密着層との間に設けた場合を示したが、第２乃至第４実施形態においても同様に適用することができる。
【０１９０】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【０１９１】
例えば、上記第１乃至第５実施形態では、密着層としてＺｒ膜を適用した場合を示したが、Ｃｕ膜中の固溶度が低く、Ｃｕの抵抗値を増大する効果が小さい材料であれば、本発明の上記効果を奏することができる。したがって、Ｚｒに代えて、Ｃｄ、Ａｇ若しくはＰｂ又はこれらの合金等を適用してもよい。この場合、第５及び第６実施形態では、島状構造体として、これら金属とＣｕとの合金を適用することができる。
【０１９２】
また、上記第１乃至第３実施形態では、バリア層としてＴａＮを適用した場合を例にして説明したが、他の材料を適用することもできる。Ｚｒ膜に対して良好な密着性を得られる他のバリア材料として、例えば、Ｔａ、Ｔｉ、Ｗ若しくはＮｂ又はこれらの窒化物、ＷＳｉなどの高融点金属シリサイド、ＴｉＷなどを適用することができる。
【０１９３】
また、上記第１、第２及び第４実施形態ではバリア層とシード層との間に密着層を設けた半導体装置及びその製造方法を、第３実施形態では層間絶縁膜とバリア層との間に密着層を設けた半導体装置及びその製造方法を示したが、例えば図２３に示すように、層間絶縁膜とバリア層との間及びバリア層とシード層との間にそれぞれ密着層を設けてもよい。すなわち、配線層４２として、Ｃｕ膜４０／シード層としてのＣｕ膜３８／密着層３６／バリア層３４／密着層７０よりなる構造を、配線層６６として、Ｃｕ膜６４／シード層としてのＣｕ膜６２／密着層６０／バリア層５８／密着層７２よりなる構造を適用することができる。
【０１９４】
また、上記第１乃至第４実施形態では、シリコン基板１０に接続される第１層目の金属配線層と、第１層目の金属配線層に接続される第２層目の金属配線層に本発明を適用する場合を説明したが、更に上層の金属配線層においても本発明を適用することができる。また、異なるレベルの配線層の構造を同じにする必要はなく、例えば、第１層目の配線層に第１実施形態を、第２層目の配線層に第３実施形態を適用するようにしてもよい。
【０１９５】
上述したことから明らかなように、本発明の特徴をまとめると以下の通りとなる。
【０１９６】
（付記１） 銅を主成分とする配線材がバリア層を介して絶縁膜に埋め込まれてなる金属配線構造であって、前記配線材と前記バリア層とが、ジルコニウムを含む密着層を介して接合されていることを特徴とする金属配線構造。
【０１９７】
（付記２） 銅を主成分とする配線材がバリア層を介して絶縁膜に埋め込まれてなる金属配線構造であって、前記絶縁膜と前記バリア層とが、ジルコニウムを含む密着層を介して接合されていることを特徴とする金属配線構造。
【０１９８】
（付記３） 付記１又は２記載の金属配線構造において、前記密着層と前記バリア層との間に、銅−ジルコニウム合金からなる島状構造体が散在していることを特徴とする金属配線構造。
【０１９９】
（付記４） 銅を主成分とする配線材がバリア層を介して絶縁膜に埋め込まれてなる金属配線構造であって、前記配線材と前記バリア層とがジルコニウムを含む密着層を介して接合され、前記バリア層上に前記密着層に向かって突出するように形成された銅−ジルコニウム合金からなる微細な島状構造体が、前記密着層中に埋め込まれて前記密着層とかみ合っていることを特徴とする金属配線構造。
【０２００】
（付記５） 銅を主成分とする配線材がバリア層を介して絶縁膜に埋め込まれてなる金属配線構造であって、前記配線材と前記バリア層とが、銅中における固溶度が２０％以下であり、銅中に固溶したときの比抵抗の増加が１９．８％以下である金属材料を含む密着層を介して接合されていることを特徴とする金属配線構造。
【０２０１】
（付記６） 半導体基板上の絶縁膜に形成された開口部を埋め込むようにして金属配線が形成され、前記金属配線が前記半導体基板上の半導体素子と電気的に接続されている半導体装置であって、前記金属配線は、前記開口部の内壁面を覆うように形成されたバリア層と、前記バリア層上を覆うように形成されたジルコニウムを含む密着層と、前記バリア層及び前記密着層を介して前記開口部に埋め込まれた銅を主成分とする配線材とを有することを特徴とする半導体装置。
【０２０２】
（付記７） 半導体基板上の絶縁膜に形成された開口部を埋め込むようにして金属配線が形成され、前記金属配線が前記半導体基板上の半導体素子と電気的に接続されている半導体装置であって、前記金属配線は、前記開口部の内壁面を覆うように形成されたジルコニウムを含む密着層と、前記密着層を覆うように形成されたバリア層と、前記密着層及び前記バリア層を介して前記開口部に埋め込まれた銅を主成分とする配線材とを有することを特徴とする半導体装置。
【０２０３】
（付記８） 付記６又は７記載の半導体装置において、前記バリア層と前記密着層との間に、銅−ジルコニウム合金からなる島状構造体が散在していることを特徴とする半導体装置。
【０２０４】
（付記９） 付記６又は７記載の半導体装置において、前記密着層は、散在して設けられた銅−ジルコニウム合金からなる島状構造体を包含していることを特徴とする半導体装置。
【０２０５】
（付記１０） 付記８又は９記載の半導体装置において、前記島状構造体の膜厚は、３０ｎｍ以下であることを特徴とする半導体装置。
【０２０６】
（付記１１） 付記８乃至１０のいずれか１項に記載の半導体装置において、前記島状構造体の直径は、２０ｎｍ以下であることを特徴とする半導体装置。
【０２０７】
（付記１２） 付記８乃至１１のいずれか１項に記載の半導体装置において、隣接する前記島状構造体の間隔は２ｎｍ以上２０ｎｍ以下であることを特徴とする半導体装置。
【０２０８】
（付記１３） 付記６乃至１２のいずれか１項に記載の半導体装置において、前記開口部は、配線溝と前記配線溝内に開孔されたビアホールを含むことを特徴とする半導体装置。
【０２０９】
（付記１４） 銅を主成分とする金属配線の形成方法であって、下地絶縁膜上にバリア層を形成する工程と、前記バリア層上にジルコニウムを含む密着層を形成する工程と、前記密着層上に銅を主成分とする配線材を形成する工程とを有することを特徴とする金属配線の形成方法。
【０２１０】
（付記１５） 銅を主成分とする金属配線の形成方法であって、下地絶縁膜上にジルコニウムを含む密着層を形成する工程と、前記密着層上にバリア層を形成する工程と、前記バリア層上に銅を主成分とする配線材を形成する工程とを有することを特徴とする金属配線の形成方法。
【０２１１】
（付記１６） 付記１４又は１５記載の金属配線の形成方法において、前記バリア層を形成する工程の後に、前記バリア層上に銅を主成分とする微細な島状構造体を散在させて形成する工程を更に有することを特徴とする金属配線の形成方法。
【０２１２】
（付記１７） 半導体基板上の半導体素子と接続される金属配線を前記半導体基板上の絶縁膜中に形成する方法であって、前記半導体基板上に前記絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して開口部を形成する工程と、前記開口部の内壁を覆うようにバリア層を形成する工程と、前記バリア層上にジルコニウムを含む第１の密着層を形成する工程と、前記開口部上を含む前記絶縁膜上に銅を主成分とする配線材を形成し、前記開口部を埋め込む工程と、前記絶縁膜が露出するまで、前記配線材、前記第１の密着層及び前記バリア層を研磨して除去し、前記開口部に埋め込まれた前記配線材、前記第１の密着層及び前記バリア層からなる前記金属配線を形成する工程とを有することを特徴とする半導体装置の製造方法。
【０２１３】
（付記１８） 付記１７記載の半導体装置の製造方法において、前記バリア層を形成する工程の後に、前記バリア層上に銅を主成分とする微細な島状構造体を散在させて形成する工程を更に有することを特徴とする半導体装置の製造方法。
【０２１４】
（付記１９） 付記１７又は１８記載の半導体装置の製造方法において、前記配線層を形成する工程は、前記密着層を覆うように銅からなるシード層を形成する工程と、前記半導体基板に熱処理を施して、前記密着層中のジルコニウムを前記シード層及び／又は前記島状構造体中に拡散させる工程とを更に有することを特徴とする半導体装置の製造方法。
【０２１５】
（付記２０） 半導体基板上の半導体素子と接続される金属配線を前記半導体基板上の絶縁膜中に形成する方法であって、前記半導体基板上に前記絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して開口部を形成する工程と、前記開口部の内壁を覆うようにジルコニウムを含む第１の密着層を形成する工程と、前記第１の密着層上にバリア層を形成する工程と、前記開口部上を含む前記絶縁膜上に銅を主成分とする配線材を形成し、前記開口部を埋め込む工程と、前記絶縁膜が露出するまで、前記配線材、前記バリア層及び前記第１の密着層を研磨して除去し、前記開口部に埋め込まれた前記配線材、前記バリア層及び前記第１の密着層からなる前記金属配線を形成する工程とを有することを特徴とする半導体装置の製造方法。
【０２１６】
（付記２１） 付記２０記載の半導体装置の製造方法において、前記バリア層を形成する工程の後に、前記バリア層上に銅を主成分とする微細な島状構造体を散在させて形成する工程を更に有することを特徴とする半導体装置の製造方法。
【０２１７】
（付記２２） 付記２０記載の半導体装置の製造方法において、前記島状構造体を形成する工程の前に、前記バリア層上にジルコニウムを含む第２の密着層を形成する工程を更に有することを特徴とする半導体装置の製造方法。
【０２１８】
（付記２３） 付記１８又は２１記載の半導体装置の製造方法において、前記島状構造体を形成する工程では、前記島状構造体を３０ｎｍ以下の膜厚で形成することを特徴とする半導体装置の製造方法。
【０２１９】
（付記２４） 付記１８又は２１記載の半導体装置の製造方法において、前記島状構造体を形成する工程では、前記島状構造体を２０ｎｍ以下の直径で形成することを特徴とする半導体装置の製造方法。
【０２２０】
（付記２５） 付記１８又は２１記載の半導体装置の製造方法において、前記島状構造体を形成する工程では、隣接する前記島状構造体の間隔が２ｎｍ以上２０ｎｍ以下となるように前記島状構造体を形成することを特徴とする半導体装置の製造方法。
【０２２１】
【発明の効果】
以上の通り、本発明によれば、銅を主成分とする埋め込み配線層を有する半導体装置及びその製造方法において、シード層とバリア層との間にＺｒ膜よりなる密着層を形成するので、シード層とバリア層との間の密着性を高めることができる。また、シード層とバリア層との間にＣｕ−Ｚｒ合金からなる島状構造体を形成することにより、密着性を更に高めることができる。これにより、銅配線が製造プロセスにおいて剥離してしまうことを抑止することができ、また、銅配線のエレクトロマイグレーション耐性、ストレスマイグレーション耐性の更なる向上を図ることが可能となる。従って、歩留りを向上させるとともに信頼性を向上させた金属配線構造、半導体装置、金属配線の形成方法及び半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】Ｃｕ膜とＺｒ膜、Ｃｕ膜とＳｎ膜、及び、Ｃｕ膜とＰｄ膜について膜厚比を変化したときの比抵抗の変化を示すグラフである。
【図２】本発明の第１及び第２実施形態による半導体装置の構造を示す概略断面図である。
【図３】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図４】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図５】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図６】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図７】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図８】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図９】本発明の第１及び第２実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図１０】本発明の第３実施形態による半導体装置の構造を示す概略断面図である。
【図１１】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１２】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１３】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１４】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図１５】本発明の第４実施形態による半導体装置の構造を示す概略断面図である。
【図１６】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１７】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１８】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１９】本発明の第５実施形態による半導体装置の構造を示す概略断面図である。
【図２０】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図である。
【図２１】本発明の第６実施形態による半導体装置の構造を示す概略断面図である。
【図２２】本発明の第６実施形態による半導体装置の製造方法を示す工程断面図である。
【図２３】本発明の実施形態の変形例による半導体装置及びその製造方法を示す概略断面図である。
【図２４】従来の半導体装置の製造方法を示す工程断面図である。
【符号の説明】
１０…シリコン基板
１２…素子分離膜
１４…ソース／ドレイン拡散層
１６…ゲート絶縁膜
１８…ゲート電極
２０…サイドウォール絶縁膜
２２、２６、４６、５０…層間絶縁膜
２４、４８…ストッパ膜
２８、５２…レジスト膜
３０、５４…配線溝
３２、５６…ビアホール
３４、５８…バリア層
３６、６０…密着層
３８、６２…シード層としてのＣｕ膜
４０、６４…Ｃｕ膜
４２、６６…配線層
４４、６８…配線保護膜
７０、７２、８０…密着層
７４…電極プラグ
７６…島状のＣｕ膜
７６′，７８′…Ｃｕ−Ｚｒ合金膜
１０１…層間絶縁膜
１０２…配線溝
１０３…高融点金属膜
１０４…シード層としてのＣｕ膜
１０５…Ｃｕ膜
Claims (4)
- 銅を主成分とする配線材がバリア層を介して絶縁膜に埋め込まれてなる金属配線構造であって、
前記配線材と前記バリア層とが、ジルコニウム膜からなる密着層を介して接合されており、
前記密着層と前記バリア層との間に、銅−ジルコニウム合金からなる島状構造体が散在している
ことを特徴とする金属配線構造。 - 半導体基板上の絶縁膜に形成された開口部を埋め込むようにして金属配線が形成され、前記金属配線が前記半導体基板上の半導体素子と電気的に接続されている半導体装置であって、
前記金属配線は、前記開口部の内壁面を覆うように形成されたバリア層と、前記バリア層上を覆うように形成されたジルコニウム膜からなる密着層と、前記バリア層及び前記密着層を介して前記開口部に埋め込まれた銅を主成分とする配線材とを有し、
前記バリア層と前記密着層との間に、銅−ジルコニウム合金からなる島状構造体が散在している
ことを特徴とする半導体装置。 - 請求項２記載の半導体装置において、
前記密着層は、散在して設けられた銅−ジルコニウム合金からなる島状構造体を包含している
ことを特徴とする半導体装置。 - 半導体基板上の半導体素子と接続される金属配線を前記半導体基板上の絶縁膜中に形成する方法であって、
前記半導体基板上に前記絶縁膜を形成する工程と、
前記絶縁膜を選択的に除去して開口部を形成する工程と、
前記開口部の内壁を覆うようにバリア層を形成する工程と、
前記バリア層上に銅を主成分とする微細な島状構造体を散在させて形成する工程と、
前記島状構造体を散在させた前記バリア層上にジルコニウム膜からなる第１の密着層を形成する工程と、
前記第１の密着層中のジルコニウムを前記島状構造体に拡散させて銅−ジルコニウム合金からなる島状構造体を形成する工程と、
前記開口部上を含む前記絶縁膜上に銅を主成分とする配線材を形成し、前記開口部を埋め込む工程と、
前記絶縁膜が露出するまで、前記配線材、前記第１の密着層及び前記バリア層を研磨して除去し、前記開口部に埋め込まれた前記配線材、前記第１の密着層及び前記バリア層からなる前記金属配線を形成する工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000236744A JP4428832B2 (ja) | 1999-08-27 | 2000-08-04 | 金属配線構造、半導体装置及び半導体装置の製造方法 |
| DE10041565A DE10041565B4 (de) | 1999-08-27 | 2000-08-24 | Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| KR1020000049913A KR100613154B1 (ko) | 1999-08-27 | 2000-08-26 | 금속배선 구조, 반도체 장치 및 반도체 장치의 제조방법 |
| TW089117375A TW536743B (en) | 1999-08-27 | 2000-08-28 | Metal interconnection, semiconductor device, method for forming metal interconnection and method for fabricating semiconductor device |
| US09/648,750 US6841477B1 (en) | 1999-08-27 | 2000-08-28 | Metal interconnection, semiconductor device, method for forming metal interconnection and method for fabricating semiconductor device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24086699 | 1999-08-27 | ||
| JP2000-169361 | 2000-06-06 | ||
| JP2000169361 | 2000-06-06 | ||
| JP11-240866 | 2000-06-06 | ||
| JP2000236744A JP4428832B2 (ja) | 1999-08-27 | 2000-08-04 | 金属配線構造、半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002064098A JP2002064098A (ja) | 2002-02-28 |
| JP4428832B2 true JP4428832B2 (ja) | 2010-03-10 |
Family
ID=27332874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000236744A Expired - Fee Related JP4428832B2 (ja) | 1999-08-27 | 2000-08-04 | 金属配線構造、半導体装置及び半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6841477B1 (ja) |
| JP (1) | JP4428832B2 (ja) |
| KR (1) | KR100613154B1 (ja) |
| DE (1) | DE10041565B4 (ja) |
| TW (1) | TW536743B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426293B1 (en) * | 2001-06-01 | 2002-07-30 | Advanced Micro Devices, Inc. | Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant |
| DE10127934A1 (de) * | 2001-06-08 | 2002-12-19 | Infineon Technologies Ag | Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung |
| DE10296935T5 (de) * | 2001-06-14 | 2004-04-22 | Mattson Technology Inc., Fremont | Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen) |
| US6740392B1 (en) * | 2003-04-15 | 2004-05-25 | Micron Technology, Inc. | Surface barriers for copper and silver interconnects produced by a damascene process |
| JP2006019708A (ja) * | 2004-06-04 | 2006-01-19 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| JP4523535B2 (ja) * | 2005-08-30 | 2010-08-11 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100645221B1 (ko) * | 2005-12-28 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| JP2007242880A (ja) * | 2006-03-08 | 2007-09-20 | Tdk Corp | 成膜方法 |
| JP4740004B2 (ja) * | 2006-03-20 | 2011-08-03 | 株式会社神戸製鋼所 | 半導体装置におけるＣｕ合金配線の製造方法 |
| JP5162851B2 (ja) * | 2006-07-14 | 2013-03-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US7473634B2 (en) * | 2006-09-28 | 2009-01-06 | Tokyo Electron Limited | Method for integrated substrate processing in copper metallization |
| JP4896850B2 (ja) * | 2006-11-28 | 2012-03-14 | 株式会社神戸製鋼所 | 半導体装置のＣｕ配線およびその製造方法 |
| JP5194549B2 (ja) * | 2007-04-27 | 2013-05-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4725626B2 (ja) * | 2008-10-02 | 2011-07-13 | 株式会社デンソー | 電子装置の製造方法 |
| JP5604788B2 (ja) * | 2009-01-28 | 2014-10-15 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5616605B2 (ja) * | 2009-10-16 | 2014-10-29 | 株式会社アルバック | 銅薄膜の形成方法 |
| US8461683B2 (en) * | 2011-04-01 | 2013-06-11 | Intel Corporation | Self-forming, self-aligned barriers for back-end interconnects and methods of making same |
| JP5569561B2 (ja) * | 2012-06-18 | 2014-08-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US9711454B2 (en) * | 2015-08-29 | 2017-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Through via structure for step coverage improvement |
| JP6350754B1 (ja) * | 2017-01-20 | 2018-07-04 | 凸版印刷株式会社 | 表示装置及び表示装置基板 |
| US10049980B1 (en) * | 2017-02-10 | 2018-08-14 | International Business Machines Corporation | Low resistance seed enhancement spacers for voidless interconnect structures |
| DE102018102448B4 (de) * | 2017-11-30 | 2023-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bildung und Struktur leitfähiger Merkmale |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4751349A (en) * | 1986-10-16 | 1988-06-14 | International Business Machines Corporation | Zirconium as an adhesion material in a multi-layer metallic structure |
| JP2701730B2 (ja) * | 1994-02-24 | 1998-01-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2728025B2 (ja) | 1995-04-13 | 1998-03-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5714418A (en) * | 1995-11-08 | 1998-02-03 | Intel Corporation | Diffusion barrier for electrical interconnects in an integrated circuit |
| US5677244A (en) * | 1996-05-20 | 1997-10-14 | Motorola, Inc. | Method of alloying an interconnect structure with copper |
| KR100234694B1 (ko) * | 1996-10-29 | 1999-12-15 | 김영환 | 비지에이 패키지의 제조방법 |
| US5858873A (en) * | 1997-03-12 | 1999-01-12 | Lucent Technologies Inc. | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof |
| IL120514A (en) * | 1997-03-25 | 2000-08-31 | P C B Ltd | Electronic interconnect structure and method for manufacturing it |
| JP3228181B2 (ja) * | 1997-05-12 | 2001-11-12 | ヤマハ株式会社 | 平坦配線形成法 |
| US6249055B1 (en) * | 1998-02-03 | 2001-06-19 | Advanced Micro Devices, Inc. | Self-encapsulated copper metallization |
| US5939788A (en) * | 1998-03-11 | 1999-08-17 | Micron Technology, Inc. | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper |
| US6022808A (en) * | 1998-03-16 | 2000-02-08 | Advanced Micro Devices, Inc. | Copper interconnect methodology for enhanced electromigration resistance |
| US6284656B1 (en) * | 1998-08-04 | 2001-09-04 | Micron Technology, Inc. | Copper metallurgy in integrated circuits |
-
2000
- 2000-08-04 JP JP2000236744A patent/JP4428832B2/ja not_active Expired - Fee Related
- 2000-08-24 DE DE10041565A patent/DE10041565B4/de not_active Expired - Lifetime
- 2000-08-26 KR KR1020000049913A patent/KR100613154B1/ko active IP Right Grant
- 2000-08-28 TW TW089117375A patent/TW536743B/zh not_active IP Right Cessation
- 2000-08-28 US US09/648,750 patent/US6841477B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE10041565A1 (de) | 2001-05-10 |
| US6841477B1 (en) | 2005-01-11 |
| TW536743B (en) | 2003-06-11 |
| KR20010021437A (ko) | 2001-03-15 |
| KR100613154B1 (ko) | 2006-08-17 |
| JP2002064098A (ja) | 2002-02-28 |
| DE10041565B4 (de) | 2006-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4428832B2 (ja) | 金属配線構造、半導体装置及び半導体装置の製造方法 | |
| JP3121589B2 (ja) | 相互接続構造部、及び、その形成方法 | |
| TWI283455B (en) | Copper alloys for interconnections having improved electromigration characteristics and methods of making same | |
| US6229211B1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI286818B (en) | Electroless plating of metal caps for chalcogenide-based memory devices | |
| JP3955386B2 (ja) | 半導体装置及びその製造方法 | |
| TW584907B (en) | Semiconductor device and method for manufacturing the same | |
| US7215024B2 (en) | Barrier-less integration with copper alloy | |
| KR100761467B1 (ko) | 금속배선 및 그 형성 방법 | |
| US20020137330A1 (en) | Process for fabricating copper interconnect for ULSI integrated circuits | |
| US20070145591A1 (en) | Semiconductor device and manufacturing method therof | |
| JP2004063556A (ja) | 半導体装置の製造方法 | |
| TW200945495A (en) | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated device | |
| JP2000077411A (ja) | 半導体装置及びその製造方法 | |
| TW200816379A (en) | Method for manufacturing semiconductor device | |
| JP2008091830A (ja) | 半導体装置、およびその製造方法 | |
| US20070148944A1 (en) | Interconnection of Semiconductor Device and Method for Manufacturing the Same | |
| TW200910431A (en) | Semiconductor device and method for manufacturing the same | |
| TWI232523B (en) | Damascene process and structure thereof | |
| US20080042281A1 (en) | Semiconductor device and semiconductor device fabrication method | |
| JP4130621B2 (ja) | 半導体装置およびその製造方法 | |
| TW201244005A (en) | Methods of forming at least one conductive element, methods of forming a semiconductor structure, methods of forming a memory cell and related semiconductor structures | |
| US20070145600A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| US8536704B2 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4428832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |