JP4740004B2 - 半導体装置におけるCu合金配線の製造方法 - Google Patents

半導体装置におけるCu合金配線の製造方法 Download PDF

Info

Publication number
JP4740004B2
JP4740004B2 JP2006077443A JP2006077443A JP4740004B2 JP 4740004 B2 JP4740004 B2 JP 4740004B2 JP 2006077443 A JP2006077443 A JP 2006077443A JP 2006077443 A JP2006077443 A JP 2006077443A JP 4740004 B2 JP4740004 B2 JP 4740004B2
Authority
JP
Japan
Prior art keywords
alloy
wiring
atomic
recess
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006077443A
Other languages
English (en)
Other versions
JP2007258256A (ja
Inventor
隆 大西
雅夫 水野
実佳子 武田
享 着本
達也 可部
敏文 森田
実希 守山
和博 伊藤
正紀 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Kyoto University
Original Assignee
Kobe Steel Ltd
Kyoto University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd, Kyoto University filed Critical Kobe Steel Ltd
Priority to JP2006077443A priority Critical patent/JP4740004B2/ja
Priority to US11/532,796 priority patent/US7538027B2/en
Publication of JP2007258256A publication Critical patent/JP2007258256A/ja
Application granted granted Critical
Publication of JP4740004B2 publication Critical patent/JP4740004B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882Reflowing or applying of pressure to better fill the contact hole
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76867Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233Copper alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関するものであり、より詳細には、例えばULSI(超大規模集積回路)等に代表されるSi半導体デバイス等の半導体装置における配線を形成する方法に関するものである。
近年、LSI(大規模集積回路)の高集積化や高速信号伝播の要求を満たすためデザインルールは縮小の一途を辿っており、配線ピッチの縮小や配線幅の減少、配線間距離の縮小、配線同士を接続する層間接続孔(ビア)の減少が行なわれている。また、半導体装置の高集積化に対応するため、配線を多層構造にすることが検討されており、配線溝(トレンチ)の幅に対する配線溝の深さ(配線溝の深さ/幅)や、配線同士を接続する層間接続孔の直径に対する孔の深さ(接続孔の深さ/直径)は益々大きくなっている。
更には、配線回路の微細化・高集積化に伴い配線自体の抵抗が問題になっている。配線抵抗の増加が信号伝達の遅延を招くことからである。そこで従来のAlをベースにした配線材料(以下、Al系配線材料ということがある)よりも電気抵抗を低減できる配線材料として、Cuをベースにした配線材料(以下、Cu系配線材料ということがある)を使用し、Cu系配線を形成することが試みられている。
多層構造のCu系配線を形成する方法として、ダマシン配線技術が知られている(例えば特許文献1)。この技術は、半導体基板上に設けられた層間絶縁膜に、配線溝や層間接続孔(以下、これらをまとめて凹部ということがある)を形成し、この配線溝等の表面を純CuやCu合金等のCu系配線材料で覆い、これを加熱加圧することでCu系配線材料を流動させて凹部に埋め込むことによって配線を形成する方法である。
ところで配線材料として、Cu系配線材料を用いる場合、上記層間絶縁膜とCu系配線材料を直接接触させると、Cuが絶縁膜に拡散し、絶縁膜の絶縁性を劣化させてしまう。そこで絶縁膜へのCuの拡散を防止するために、絶縁膜とCu系配線の間に、バリア層を設ける必要がある。このバリア層には、Cu系配線を凹部に埋め込むために500〜700℃程度の高温に加熱した場合でもバリア性を発揮することが要求されるため、バリア層としては、TaN膜やTiN膜などの金属窒化膜が用いられている。しかしこうしたバリア層は、金属膜に比べて電気抵抗率が高いため、配線の電気抵抗率を実効的に高めるという問題がある。しかしバリア層を薄く、且つ均一に形成して配線の電気抵抗率を低くすることは難しい。しかも上述したように、近年では、配線溝の幅や接続孔の直径は益々小さく、また配線溝の深さ/幅比や接続孔の深さ/直径比は益々大きくなっているため、バリア層の形成は一層難しくなっている。
そこで本発明者らは、Cu配線と絶縁膜の界面に、極薄バリア層を均一に形成させるために、スパッタリング法の気相急冷に注目し、非平衡固溶現象を利用してCu配線と絶縁膜の界面にTi濃化層を極薄バリア層として形成することを先に提案している(非特許文献1など)。この技術では、Cuに対する固溶限の小さいTiを含むCu合金を、配線溝や接続孔の表面に形成し、これを加熱加圧することでCuとTiを2相分離させ、TiをCu配線と絶縁膜の界面またはCu配線の表面に異常拡散させて、Ti濃化層を形成する。特にCu配線と絶縁膜の界面に生成したTi濃化層は、絶縁膜へCuが拡散するのを防止するバリア層として作用する。ここで絶縁膜が酸化物系(例えば、SiO系)の場合は、上記界面に拡散したTiはTiOを形成するが、Ti濃化層の膜厚がある程度厚くなるとTiと酸素の反応が停止するため、Ti濃化層の膜厚は大きくなり過ぎず、配線の電気抵抗率の上昇を抑えることができる。
ところがTiを含むCu合金は、高温に加熱しても流動性(以下、リフロー性ということがある)が悪く、Cu合金を凹部の隅々に亘って埋め込むことは難しい。しかも上述したように、近年では、配線溝の幅や接続孔の直径は益々小さく、しかも配線溝の深さ/幅比や接続孔の深さ/直径比は、益々大きくなっているため、凹部にCu合金を埋め込むことは、一層難しくなっている。
特開2001−7050号公報(特許請求の範囲参照) 「Cu配線合金化によるバリア材自己形成」、LSI配線における原子輸送・応力問題研究会、第10回研究会予稿集(2004年、P.28〜29)
本発明は、この様な状況に鑑みてなされたものであり、その目的は、半導体基板上の絶縁膜に設けられた凹部にCu合金が埋め込まれた半導体配線を製造するに当たり、凹部にCu合金を埋め込むことができ、しかも配線の電気抵抗率を上げることなく絶縁膜とCu配線の界面にバリア層を形成することができる配線の製造方法を提供することにある。
本発明者らは、凹部にCu合金を埋め込むためにCu合金のリフロー性を高める一方で、配線の電気抵抗率を上げることなく絶縁膜とCu配線の界面にTi濃化層を形成する方法について、鋭意検討を重ねてきた。その結果、凹部の表面に形成するCu合金の成分組成を適切に調整すれば、Ti濃化層の形成を阻害することなく、Cu合金のリフロー性を高めることができること、また凹部の表面に形成するCu合金の組成に応じて加熱加圧条件を適切に制御すれば、配線の電気抵抗率を低下できることを見出し、本発明を完成した。
即ち、上記課題を解決することのできた本発明に係る半導体装置におけるCu合金配線(以下、半導体配線と略記する場合がある。)の製造方法とは、半導体基板上の絶縁膜に設けられた凹部にCu合金が埋め込まれた半導体配線を製造する方法であり、該凹部は、最小幅が0.15μm以下で、該最小幅に対する深さの比[深さ/最小幅]が1以上であり、この凹部の表面にTiを0.5〜3原子%とNを0.4〜2.0原子%含有するCu合金を形成した後、200℃以上、50MPa以上に加熱加圧して前記凹部内に前記Cu合金を埋め込む点に要旨を有する。
また、本発明の半導体配線は、上記凹部の表面にTiを0.5〜3原子%とDyを0.1〜3原子%を含有するCu合金を形成した後、400℃以上、50MPa以上に加熱加圧して前記凹部内に前記Cu合金を埋め込むことによっても製造できる。このCu合金は、Nを0.4〜2.0原子%含有していてもよい。
上記Nを含有するCu合金は、Nを2.5〜12.5体積%含む不活性ガス雰囲気下で、スパッタリング法で形成すればよい。
本発明によれば、Cu合金にNやDyを含有させているため、加熱加圧したときのCu合金のリフロー性を向上させることができる。こうしたNやDyは、加熱加圧によるTi濃化層の形成を阻害しないため、Cu配線と絶縁膜の界面にはTi濃化層が生成し、Cuが絶縁膜へ拡散するのを防止できる。更に、Cu合金中のNやDy量に応じて加熱加圧条件を制御することで、配線の電気抵抗率を下げることができる。
本発明の半導体配線を製造する方法の概略を、図1を用いて説明する。本発明の半導体配線は、半導体基板1上の絶縁膜2に設けられた凹部3の表面に[図1の(a)参照]、例えばスパッタリング法でTiを含有するCu合金4を設け[図1の(b)参照]、これを加熱加圧して前記Cu合金4を凹部3に埋め込むことによって形成できる[図1の(c)参照]。そして本発明では、この加熱加圧時に、Cu合金3に含まれるTiがCu合金3と絶縁膜2の界面へ拡散し、該界面に濃化することで、Ti濃化層5を形成する[図1の(d)参照]。このTi濃化層5が、Cuが絶縁膜へ拡散するのを防止するバリア層として作用する。
このように加熱加圧時にTi濃化層を形成させるには、Tiを0.5〜3原子%含有するCu合金4を、凹部の表面に形成することが重要である。Tiが0.5原子%未満では、絶縁膜2とCu合金配線4の界面に濃化するTi量が不足し、該界面に形成されるTi濃化層5の膜厚が薄くなり過ぎてバリア性を確保できない。また、Ti濃化量が不足すると、界面に沿って生成するTi濃化層が非連続になり、バリア性が低下する。従ってTiは0.5原子%以上であり、好ましくは1原子%以上である。しかしTiが過剰になると、後述するように、Cu合金にNやDyを加えても高温時におけるCu合金のリフロー性を高めることができず、凹部へCu合金を埋め込むことが難しくなり、配線を形成できなくなる。また、絶縁膜とCu合金の界面に生成するTi濃化層の膜厚は、ある程度限られているため、Ti濃化層を形成しない過剰なTiは、Cu合金内に固溶するか、Cu合金内に析出物を形成する。こうした固溶TiやTi析出物は、配線の電気抵抗率を高める原因となる。従ってTiは3原子%以下であり、好ましくは2.5原子%以下である。なお、Cu合金に含まれるTiの一部は、Cu合金の表面にも拡散するため、Tiが上記範囲であれば、TiのCu中への非平衡固溶状態は解消され、配線の電気抵抗率を高めることはない。
Ti濃化層とは、絶縁膜を構成する元素とTiの化合物やCuに含まれるNとの窒化物(TiN)である。従って絶縁膜として酸化物系膜(例えば、SiO系)の場合は、主にTiOがTi濃化層として生成している。
配線を形成したときに生成しているTi濃化層の膜厚は特に限定されないが、バリア性を確保するには1nm以上であるのがよい。より好ましくは2nm以上、更に好ましくは3nm以上である。しかしTi濃化層が厚くなり過ぎると、配線の電気抵抗率が高くなるため、膜厚は17nm程度以下であるのがよい。より好ましくは16nm以下であり、更に好ましくは15nm以下である。
ところでCu合金の成分とリフロー性には、次の関係がある。例えば純Cu薄膜のように、加熱加圧前の状態で既に粒成長を起こしていると、高温流動性を発現しない。しかし加熱加圧前の状態(As−deposited状態)では結晶粒が微細で、熱処理により結晶粒成長が著しい場合は、結晶粒成長過程で急激な原子拡散が生じるため高温流動性(高温リフロー性)が出現する。また加熱加圧前の状態で結晶粒が微細であると、高温域で粒界すべりが生じるため高温流動性が出現する。そしてTiを含むCu合金は、Tiによる結晶粒微細化効果で、加熱加圧前の状態では結晶粒は微細なものとなる。しかしTiを含むCu合金は、Tiによる固溶強化が強く、熱処理時の結晶粒成長が阻害されるため、流動性が発揮され難いといった問題がある。
そこで本発明では、Cu合金として、Tiを上記範囲で含有する他、
(1)Nを0.4〜2.0原子%、
(2)Dyを0.1〜3原子%、或いは
(3)Nを0.4〜2.0原子%およびDyを0.01〜3原子%、
を含有するCu合金を形成することが重要である。NやDyを含有することで高温に加熱したときのリフロー性が向上する理由は以下の通りである。
(1)N:0.4〜2.0原子%の場合
Nを強制固溶させたCu合金薄膜は、加熱加圧前の状態で結晶粒の微細化を実現できると共に、加熱により著しい結晶粒成長をおこすため、高温流動性に優れている。Cu−Ti−N系合金薄膜がこのような結晶粒成長挙動を示すのは、加熱過程でCu合金からNガスが放出されることによる急激な応力状態の変化によるものと考えられる。Cu−Ti−N系合金薄膜の場合、加熱過程において、結晶粒の回復が生じる温度域(300〜500℃)に到達する前の200℃付近でNガスが放出するため、膜中に欠陥(例えば、点欠陥、クラスター原子空孔欠陥など)が増加し、この欠陥が多数存在することで、Cuの回復温度域(300〜500℃)で激しい原子拡散が生じ、Cuの軟化・変形が促進されるため、高温流動性が向上するものと考えられる。
またCu−Ti−N系合金薄膜に熱処理を施せば、該薄膜中の固溶NはNガスとしてCu合金から放出,除去されるため、加熱後の配線抵抗は小さくなり、低電気抵抗率も確保できる。
こうした効果を発揮させるには、Cu合金薄膜に含まれるNを0.4〜2.0原子%にする必要がある。Nが0.4原子%未満では、Cu合金の高温流動性を十分に高めることができない。従ってNは0.4原子%以上であり、好ましくは0.5%以上、より好ましくは0.6%以上である。しかし2.0原子%を超えると、金属薄膜の靭性や粘りが小さくなり、均一な膜厚に形成できなくなる。また、過剰なNは加熱してもCu合金から除去することができず、配線の電気抵抗率が大きくなる。従ってNは2.0原子%以下、好ましくは1.9原子%以下、より好ましくは1.8原子%以下である。
(2)Dy:0.1〜3原子%の場合
Dyは、Cu薄膜中に結晶歪を生じてCuの結晶粒を微細化する元素であり、加熱加圧前の状態で貫通粒界を形成せず、結晶粒界を不安定な状態にする元素である。そのためDyを含有するCu合金は、加熱しても結晶粒成長をほとんど起こさず、微細結晶組織を維持する一方で、加熱によって粒界すべりを起こすため、高温流動性が出現する。その結果、半導体基板に設けられた凹部の幅が狭い場合であっても、凹部にCu合金を埋め込むことができる。
また、Cu−Ti−Dy系合金薄膜に熱処理を施せば、該薄膜中のDyは上記Tiと同様に、Cu合金と絶縁膜の界面や、Cu合金の表面に拡散して濃化するため、加熱後の配線抵抗は小さくなり、低電気抵抗率も確保できる。
こうした効果を発揮させるには、Cu合金薄膜に含まれるDyを0.1〜3原子%にする必要がある。Dyが0.1原子%未満では、結晶粒を微細化できず、Cu合金の高温流動性を十分に高めることができない。従ってDyは0.1原子%以上であり、好ましく0.2原子%以上である。しかし3原子%を超えると、金属薄膜の靭性や粘りが小さくなり、均一な膜厚に形成できなくなる。また、Dyが過剰になると、加熱してもCu合金と絶縁膜の界面やCu合金の表面への拡散が不充分となり、配線の電気抵抗率が大きくなる。従ってDyは3原子%以下、好ましくは2.5原子%以下、より好ましくは2原子%以下である。
(3)N:0.4〜2.0原子%およびDyを0.1〜3原子%の場合
上記Cu合金は、Tiと、NまたはDyを含有するものであるが、NとDyは併用してもよい。
なお、本発明で凹部の表面に形成するCu合金は、不可避不純物として、例えば、AgやMg,Na,Fe,Siなどを含有していてもよい。
凹部の表面に、Tiと、Nおよび/またはDyを含有するCu合金を形成する方法は特に限定されないが、薄膜を形成するには、例えば、スパッタリング法や(アーク)イオンプレーティング法などを採用すればよい。特にスパッタリングでCu合金薄膜を形成すると、このCu合金薄膜は、例えば電解めっき法で形成したCu薄膜よりも原子空孔欠陥量が少ないため、高温流動性が低下する。しかし本発明では、スパッタリング法でCu合金を形成しても、Cu合金にNやDyを含有させるため、高温流動性を高めることができる。以下、スパッタリング法で上記Cu合金を形成する場合について説明する。
Tiを含有するCu合金を形成するには、スパッタリングターゲットして、Tiを含有するCu合金ターゲットを用いるか、純Cuターゲットの表面にTi片を貼付したチップオンターゲットを用い、Dyを含有するCu合金を形成するには、スパッタリングターゲットして、TiとDyを含有するCu合金ターゲットを用いるか、純Cuターゲットの表面にTi片とDyを貼付したチップオンターゲットを用い、不活性ガス雰囲気下でスパッタリングすればよい。上記Cu合金にNを含有させるには、Nガスを含む不活性ガス雰囲気下でスパッタリングすればよい。
上記不活性ガスとしては、例えば、ヘリウムやネオン、アルゴン、クリプトン、キセノン、ラドンなどを用いることができる。好ましくはアルゴンやキセノンを用いるのがよく、特にアルゴンは比較的安価であり、好適に用いることができる。なお、上記不活性ガスはHガスを含有していてもよく、特にTiとDyを含むCu合金の高温リフロー性を高めることができる。
上記不活性ガスがNガスを含む場合は、Nガスを2.5〜12.5体積%の範囲で含有するのが好ましい。Cu合金中のN量を確保するためである。Nガスの好ましい下限は3体積%であり、好ましい上限は12体積%である。なお、Nガスを含む不活性ガス雰囲気下でスパッタリングする場合は、Hガスを含有していないことが望ましい。
その他のスパッタリング条件(例えば、到達真空度、スパッタガス圧、放電パワー密度、基板温度、極間距離など)は、特に限定されず、通常の範囲で調整すればよい。
なお、凹部の表面に形成するCu合金の膜厚は、凹部の深さに応じて変更すればよく、少なくとも凹部の深さと等しい膜厚のCu合金を形成すればよい。
このように本発明では、凹部の表面に形成したCu合金は、加熱加圧して凹部に埋め込む。このときCu合金の組成に応じて加熱条件を変えることで、配線の電気抵抗率を低減できる。
上記Cu合金がDyを含有していない場合は、200℃以上に加熱すればよい。200℃以上に加熱することで、NによるCu合金の高温リフロー性を発揮させることができるのに対して、加熱温度が200℃未満では、NがCu合金内から抜けきらないため、配線の電気抵抗率が高くなる。加熱温度はできるだけ高くするのがよく、好ましくは300℃以上、より好ましくは400℃以上である。
一方、Cu合金がDyを含有している場合は、400℃以上に加熱すればよい。400℃以上に加熱することで、DyによるCu合金の高温リフロー性を発揮させることができるのに対して、加熱温度が400℃未満では、DyがCu合金と配線の界面やCu合金の表面へ充分に拡散しないため、配線の電気抵抗率が高くなる。加熱温度はできるだけ高くするのがよく、好ましくは450℃以上、より好ましくは500℃以上である。
加熱温度の上限は、Dyを含有しているかどうかによらず700℃程度である。700℃を超えて加熱する装置は現実的に難しく、また温度を高くし過ぎると、半導体基板に変形を生じるからである。好ましい上限は650℃、より好ましい上限は550℃である。
加圧するときの圧力は50MPa以上にすればよい。凹部にCu合金を埋め込むためである。好ましくは80MPa以上、より好ましくは100MPa以上である。圧力はできるだけ高くすることが好ましいが、200MPaを超えると圧力が高すぎて実用的ではないため、上限は200MPa程度である。好ましくは150MPa以下である。
以上のように本発明では絶縁膜に設けられた凹部にCu合金を埋め込むが、この凹部は、最小幅が0.15μm以下で、該最小幅に対する深さの比(以下、深さ/最小幅比ということがある)が1以上である。配線溝の最小幅や層間接続孔の最小幅(直径)が0.15μmを超える場合や、深さが浅く、深さ/最小幅比が1未満の場合には、スパッタリング法や電気メッキ法でCu合金を容易に埋め込むことができるため、加熱加圧してCu合金を埋め込む必要がないからである。従って本発明は、最小幅が0.15μm以下で、深さ/最小幅比が1以上の凹部(配線溝や層間接続孔)にCu合金を埋め込む際に採用すればよい。
なお、最小幅が小さくなるに連れてCu合金の埋め込み率は低下するけれども、本発明によれば、最小幅が0.12μm以下や0.1μm以下、或いは0.07μm以下の配線溝や層間接続孔にも比較的良好にCu合金を埋め込むことができる。また、深さ/最小幅比が大きくなるほど、Cu合金の埋め込み率は低下するが、本発明によれば、深さの比が2以上や3以上、或いは4以上の溝や孔にも良好にCu合金を埋め込むことができる。但し、上限は5程度である。
上記絶縁膜の種類は特に限定されず、例えば、酸化シリコンや窒化シリコン、BSG(Boro-Silicate Glass)、PSG(Phospho-Silicate Glass)、BPSG(Boro-Phospho-SilicateGlass)、TEOS(SiOF)等を用いることができる。
以下、本発明を実施例によって更に詳細に説明するが、下記実施例は本発明を限定する性質のものではなく、前・後記の趣旨に適合し得る範囲で適当に変更して実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
実験例1
シリコンウェハー表面に絶縁膜(TEOS膜:SiOF膜)を形成した基板の表面に、下記表1に示した成分組成の純Cu薄膜またはCu合金薄膜を、DCマグネトロンスパッタリング法で膜厚が500nmとなるように成膜した。
スパッタリング装置としては、島津製作所社製のHSM−552型スパッタ装置を用い、純Cuターゲットまたはチップオンターゲットを用いてスパッタリングした。チップオンターゲットは、ベースとなる純Cuターゲット(100mmφ)の表面に、3〜6枚の5mm角Tiチップをエロージョン位置付近に貼り付けたものを用い、Tiチップの枚数を変化させることで、Cu合金の組成を変えた。
スパッタリング条件は、到達真空度:133×10−6Pa以下(1×10−6Torr以下)、スパッタリング時の雰囲気ガス:Arガス、スパッタガス圧:267×10−3Pa(2×10−3Torr)、放電パワー密度:3.2W/cm(DC)、基板温度:室温(20℃)、極間距離:55mm、とした。
スパッタリングして成膜した薄膜の成分(TiとCu)を定量分析した。TiとCuは島津製作所製のICP発光分光分析装置「ICP−8000型」を用いてICP発光分光法で定量した。
成膜後、加熱加圧処理した。加熱加圧処理は、Arガス雰囲気下で、圧力150MPaに加圧し、室温から500℃まで昇温速度20℃/分で加熱し、この温度で120分間保持した後、室温まで降温速度20℃/分で冷却して行なった。
処理後の試料について、膜の積層状態が観察できる断面を透過型電子顕微鏡(TEM)で50万倍で観察した。その結果、絶縁膜とCu合金の間には、Ti濃化層としてTiOが生成していた。TiO層の厚みを測定し、結果を下記表1に示す。
また、TiO層を長手方向に2000nmに亘って観察し、途切れている部分(欠陥)が無いか確認し、TiO層の完全性を評価した。評価基準は、TiO層が途切れていない場合を合格(○)、TiO層が途切れている場合を不合格(×)とし、評価結果を下記表2に示す。
また、絶縁膜のCu(またはCu合金)との界面近傍を界面に沿って2000nmに亘って観察し、絶縁膜にCuが拡散しているかどうかを確認した。Cuが拡散しているかどうかの確認は、絶縁膜のCu配線界面部分をTEMで観察し、EDSでCuの有無を分析することにより行なった。絶縁膜にCuが拡散していない場合をTiO膜によるバリア性が良好(合格:○)とし、絶縁膜にCuが拡散している場合をTiO膜によるバリア性が悪い(不合格:×)と評価した。評価結果を下記表1に示す。
Figure 0004740004
表1から明らかなように、スパッタリングして成膜したCu合金に含まれるTi量が多くなるほど、加熱加圧して生成するTiO層の膜厚が大きくなることが分かる。特にTiを0.5原子%以上含有するCu合金を加熱加圧すれば、膜厚が1.0nm以上のTiO層が生成し、このTiO層はCuが絶縁膜へ拡散するのを防止するバリア層として作用することが分かる。
実験例2
シリコンウェハー表面に形成した絶縁膜(TEOS膜:SiOF膜)に、幅0.13μm、深さ0.3μm、長さ2.0mmの配線パターン(ストライプパターン)を設けた評価素子(TEG)を用いた。このTEGの表面に、下記表2に示す成分組成の純Cu薄膜またはCu合金薄膜を、スパッタリング法で膜厚が750nmとなるように形成し、配線パターン部分を薄膜で覆った。スパッタリング条件は、雰囲気ガスの組成を下記表2に示すように、Arガス雰囲気またはArとNの混合ガス雰囲気とする以外は、上記実験例1と同じ条件とした。なお、スパッタリングして成膜した薄膜の成分(N)は、蒸留分留後インドフェノール吸光光度法で定量分析した。
次に、Cu合金薄膜で覆ったTEGに加熱加圧した。加熱加圧処理は、Arガス雰囲気下で、圧力150MPaに加圧し、室温から500℃まで昇温速度20℃/分で加熱し、この温度で120分間保持した後、室温まで降温速度20℃/分で冷却して行なった。
加熱加圧後のTEGに対して、配線断面が露出する様にFIB装置(集束イオンビーム装置)で加工し、該断面をFIB装置のSIM像で観察し、配線溝部への純CuまたはCu合金の埋め込み状態(埋込特性)を調べた。
埋込特性は、配線パターン断面のSIM像を画像解析し、下記式で算出される埋め込み率で評価した。配線パターンは3個分について観察し、夫々の配線パターンについて埋め込み率を算出し、これを平均した。埋め込み率を下記表2に示す。
埋め込み率(%)=[(配線パターンに埋め込まれている純CuまたはCu合金の断面積)/(配線パターンの断面積)]×100
Figure 0004740004
表2から次のように考察できる。No.11〜18は、本発明で規定する要件を満足する例であり、Tiを含むCu合金に、Nおよび/またはDyを含有しているため、高温リフロー性が良好で、凹部にCu合金を確実に埋め込むことができている。これに対し、No.19〜26は、本発明で規定する要件から外れる例であり、凹部にCu合金を埋め込むことができていない。なお、No.27〜39は、参考例であり、Tiを含まないCuに、NやDyを含有させたときの効果(高温リフロー性)を検証するための例である。
実験例3
シリコンウェハー表面に形成した絶縁膜(TEOS膜:SiOF膜)に、下記表3に示すように最小幅が0.05〜0.13μm、深さが0.3μm、長さが2.0mmの溝または直径が0.05〜0.13μm、深さが0.3μmの孔を設けた評価素子(TEG)を用いた。このTEGの表面に、Tiを1.0原子%,Dyを0.5原子%,およびNを0.4原子%含有するCu合金薄膜を、スパッタリング法で膜厚が750nmとなるように形成し、配線パターン部分を薄膜で覆った。スパッタリングは、Nを2.5体積%含むArガス(ArとNの混合ガス)雰囲気下で行う以外は、上記実験例1と同じ条件とした。
次に、Cu合金薄膜で覆ったTEGに加熱加圧した。加熱加圧処理は、Arガス雰囲気下で、下記表3に示す圧力に加圧し、室温から下記表3に示す温度まで昇温速度20℃/分で加熱、この温度で120分間保持した後、室温まで降温速度20℃/分で冷却して行なった。
加熱加圧後のTEGにについて上記実験例2と同様に、Cu合金の埋込特性を調べた。埋め込み率を下記表3に示す。
Figure 0004740004
表3から次のように考察できる。No.41〜48は、最小幅が異なる溝や孔にCu合金を同じ加熱加圧条件で埋め込んだ例である。溝や孔の最小幅が小さくなるほど、埋め込み率が低下するが、本発明によれば、最小幅が0.05μmで、深さ/最小幅の比が6.0の溝や孔であってもCu合金を85%以上埋め込むことができている。
No.49〜56は孔の形状を一定として、加熱加圧条件を変えた例であり、埋め込み率は加熱温度に影響を受けていることが分かる。
実験例4
実験例2のNo.12、実験例2のNo.13、実験例3のNo.42に示した試料について、膜の積層状態が観察できる断面を透過型電子顕微鏡(TEM)で20万〜50万倍で観察した。その結果、絶縁膜とCu合金の間には、Ti濃化層としてTiO層が生成していた。
また、上記実験例1と同様に、絶縁膜のCu合金との界面近傍を観察し、絶縁膜にCuが拡散しているかどうかを確認した。その結果、絶縁膜にCuは拡散していなかった。
実験例5
シリコンウェハー表面に絶縁膜(TEOS膜:SiOF膜)を形成した基板の表面に、下記4に示した成分組成のCu合金薄膜を、DCマグネトロンスパッタリング法で膜厚が300nmとなるように成膜した。スパッタリング条件は、雰囲気ガスの組成を下記表4に示すように、Arガス雰囲気またはArとNの混合ガス雰囲気とする以外は、上記実験例1と同じ条件とした。
成膜したCu合金薄膜をフォトリソグラフィーおよびウェットエッチングにより電気抵抗率測定用パターンに加工し、長さ10mmの配線抵抗を4探針法により測定した。配線抵抗(電気抵抗率)は、まず室温で測定し、次に、Ar雰囲気下、常圧で、所定温度(200℃、300℃、400℃、500℃)で各2時間ずつ保持する熱処理を行い、各温度で配線抵抗(電気抵抗率)の測定を行った。
Figure 0004740004
表4のNo.61について、加熱温度と電気抵抗率の関係を図2に示す。図2から明らかなように、加熱加圧前の状態の電気抵抗率は高いが、加熱することで電気抵抗率は低下することが分かる。特に、400℃以上に加熱した後では、電気抵抗率が4μΩcm以下に低下する。電気抵抗率が最小値を示すのは、500℃に加熱したときであり、このときの電気抵抗率は、2.8μΩcmであった。この値はLSI用配線として充分に低い配線抵抗といえる。
表4のNo.62〜64について、加熱温度と電気抵抗率の関係を図3に示す。図3では、No.62の結果を○で、No.63の結果を●で、No.64の結果を△で夫々示した。図3から明らかなように、加熱加圧前の状態の電気抵抗率は、Nを含有することで、上記No.61の配線に比べて低くなることが分かる。また、加熱温度を高くするに連れて、Cu合金の電気抵抗率を徐々に低下させることができることが分かる。Cu合金がDyを含有しない場合は、200℃以上に加熱すると、電気抵抗率は6μΩcm以下に低下し、LSI用の配線として使用できるレベルの低抵抗配線が得られることが分かる。
表4のNo.65〜66について、加熱温度と電気抵抗率の関係を図4に示す。図4から明らかなように、加熱温度を高くするに連れて、Cu合金の電気抵抗率を低下させることができることが分かる。Cu合金がDyを含有する場合は、400℃以上に加熱すると、電気抵抗率は6μΩcm以下に低下し、LSI用の配線として使用できるレベルの低抵抗配線が得られることが分かる。
図1は、本発明の半導体配線を製造する方法の概略を説明するための図である。 図2は、表4のNo.61について、加熱温度と電気抵抗率の関係を示す図である。 図3は、表4のNo.62〜64について、加熱温度と電気抵抗率の関係を示す図である。 図4は、表4のNo.65〜66について、加熱温度と電気抵抗率の関係を示す図である。
符号の説明
1 半導体基板
2 絶縁膜
3 凹部
4 Cu合金
5 Ti濃化層

Claims (5)

  1. 半導体基板上の絶縁膜に設けられた凹部にCu合金が埋め込まれたCu合金配線を製造する方法であって、
    前記凹部は、最小幅が0.15μm以下で、該最小幅に対する深さの比[深さ/最小幅比]が1以上であり、
    この凹部の表面にTiを0.5〜3原子%とNを0.4〜2.0原子%含有するCu合金を形成した後、
    200℃以上、50MPa以上に加熱加圧して前記凹部内に前記Cu合金を埋め込むことによってCu合金配線を形成することを特徴とする半導体装置におけるCu合金配線の製造方法。
  2. 半導体基板上の絶縁膜に設けられた凹部にCu合金が埋め込まれたCu合金配線を製造する方法であって、
    前記凹部は、最小幅が0.15μm以下で、該最小幅に対する深さの比[深さ/最小幅比]が1以上であり、
    この凹部の表面にTiを0.5〜3原子%とDyを0.1〜3原子%を含有するCu合金を形成した後、
    400℃以上、50MPa以上に加熱加圧して前記凹部内に前記Cu合金を埋め込むことによってCu合金配線を形成することを特徴とする半導体装置におけるCu合金配線の製造方法。
  3. 前記Cu合金として、Nを0.4〜2.0原子%含有するCu合金を形成する請求項2に記載の製造方法。
  4. 前記Cu合金を、N2を2.5〜12.5体積%含む不活性ガス雰囲気下で、スパッタリング法で形成する請求項1または3に記載の製造方法。
  5. 前記Cu合金をスパッタリング法で形成し、成膜時の基板温度を室温(20℃)とする請求項1〜4のいずれかに記載の製造方法。
JP2006077443A 2006-03-20 2006-03-20 半導体装置におけるCu合金配線の製造方法 Active JP4740004B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006077443A JP4740004B2 (ja) 2006-03-20 2006-03-20 半導体装置におけるCu合金配線の製造方法
US11/532,796 US7538027B2 (en) 2006-03-20 2006-09-18 Fabrication method for semiconductor interconnections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006077443A JP4740004B2 (ja) 2006-03-20 2006-03-20 半導体装置におけるCu合金配線の製造方法

Publications (2)

Publication Number Publication Date
JP2007258256A JP2007258256A (ja) 2007-10-04
JP4740004B2 true JP4740004B2 (ja) 2011-08-03

Family

ID=38518450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006077443A Active JP4740004B2 (ja) 2006-03-20 2006-03-20 半導体装置におけるCu合金配線の製造方法

Country Status (2)

Country Link
US (1) US7538027B2 (ja)
JP (1) JP4740004B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021490A (ja) * 2008-07-14 2010-01-28 Kobe Steel Ltd 半導体配線
JP2010171063A (ja) * 2009-01-20 2010-08-05 Kobe Steel Ltd 半導体配線の製造方法
JP5722427B2 (ja) 2011-03-01 2015-05-20 Jx日鉱日石金属株式会社 銅チタン合金製スパッタリングターゲット、同スパッタリングターゲットを用いて形成した半導体配線並びに同半導体配線を備えた半導体素子及びデバイス
US8492274B2 (en) 2011-11-07 2013-07-23 International Business Machines Corporation Metal alloy cap integration
CN103160783B (zh) * 2013-03-26 2014-10-08 沈阳金锋特种刀具有限公司 一种TiCuN纳米复合涂层及其制备方法
CN103489902B (zh) * 2013-09-30 2016-01-06 京东方科技集团股份有限公司 一种电极及其制作方法、阵列基板及显示装置
US10332793B2 (en) * 2015-11-30 2019-06-25 Infineon Technologies Austria Ag Self-organizing barrier layer disposed between a metallization layer and a semiconductor region

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090701A (en) * 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JPH0888224A (ja) * 1994-09-16 1996-04-02 Toshiba Corp 半導体装置およびその製造方法
US6171957B1 (en) * 1997-07-16 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of semiconductor device having high pressure reflow process
US6204143B1 (en) * 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
JP3892621B2 (ja) 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
JP3588011B2 (ja) * 1999-07-01 2004-11-10 株式会社日鉱マテリアルズ スパッタリングターゲットおよびその製造方法
JP4428832B2 (ja) * 1999-08-27 2010-03-10 富士通株式会社 金属配線構造、半導体装置及び半導体装置の製造方法
US6852614B1 (en) * 2000-03-24 2005-02-08 University Of Maine Method of manufacturing semiconductor having group II-group VI compounds doped with nitrogen
US6727172B1 (en) * 2002-06-12 2004-04-27 Taiwan Semiconductor Manufacturing Company Process to reduce chemical mechanical polishing damage of narrow copper lines
JP2004071960A (ja) * 2002-08-08 2004-03-04 Kobe Steel Ltd 配線膜の形成方法
JP4266360B2 (ja) * 2004-07-26 2009-05-20 株式会社神戸製鋼所 半導体装置のCu系配線形成方法

Also Published As

Publication number Publication date
JP2007258256A (ja) 2007-10-04
US7538027B2 (en) 2009-05-26
US20070218690A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4740004B2 (ja) 半導体装置におけるCu合金配線の製造方法
JP5501586B2 (ja) 半導体装置の製造方法
JP5380838B2 (ja) 半導体装置の製造方法
US7892976B2 (en) Semiconductor device and method for manufacturing the same
KR100688002B1 (ko) 반도체 장치의 Cu계 배선 형성방법
US20070145591A1 (en) Semiconductor device and manufacturing method therof
JP3586605B2 (ja) シリコン窒化膜のエッチング方法及び半導体装置の製造方法
JP2008021807A (ja) 半導体配線の製造方法
JP4485466B2 (ja) 半導体装置の配線用金属薄膜及び半導体装置用配線
JP5463794B2 (ja) 半導体装置及びその製造方法
JP4896850B2 (ja) 半導体装置のCu配線およびその製造方法
WO2010007951A1 (ja) 半導体配線
JP2004253780A (ja) 半導体装置およびその製造方法
WO2010084844A1 (ja) 半導体配線の製造方法
JP4646547B2 (ja) 半導体装置のAl系合金配線形成方法
JP2007194566A (ja) 半導体装置およびその製造方法
JP4527393B2 (ja) 半導体装置用Cu系合金配線及びその製造方法
JP2008277870A (ja) 半導体装置のAl系合金配線形成方法
JP5463801B2 (ja) 半導体装置及びその製造方法
JP2004071960A (ja) 配線膜の形成方法
WO2008065925A1 (en) SEMICONDUCTOR DEVICE Cu WIRING AND METHOD FOR MANUFACTURING THE SAME

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110428

R150 Certificate of patent or registration of utility model

Ref document number: 4740004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250