JP4485466B2 - 半導体装置の配線用金属薄膜及び半導体装置用配線 - Google Patents
半導体装置の配線用金属薄膜及び半導体装置用配線 Download PDFInfo
- Publication number
- JP4485466B2 JP4485466B2 JP2005375237A JP2005375237A JP4485466B2 JP 4485466 B2 JP4485466 B2 JP 4485466B2 JP 2005375237 A JP2005375237 A JP 2005375237A JP 2005375237 A JP2005375237 A JP 2005375237A JP 4485466 B2 JP4485466 B2 JP 4485466B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wiring
- temperature
- semiconductor device
- alloy thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 133
- 229910052751 metal Inorganic materials 0.000 title claims description 43
- 239000002184 metal Substances 0.000 title claims description 43
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 239000010408 film Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052797 bismuth Inorganic materials 0.000 claims description 2
- 229910052793 cadmium Inorganic materials 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 229910052746 lanthanum Inorganic materials 0.000 claims description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052745 lead Inorganic materials 0.000 claims description 2
- 229910052749 magnesium Inorganic materials 0.000 claims description 2
- 229910052748 manganese Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- 229910052762 osmium Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 238000009931 pascalization Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 2
- 229910052702 rhenium Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052717 sulfur Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 229910052713 technetium Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 description 82
- 238000000034 method Methods 0.000 description 43
- 229910001199 N alloy Inorganic materials 0.000 description 39
- 238000004544 sputter deposition Methods 0.000 description 33
- 239000007789 gas Substances 0.000 description 31
- 238000010438 heat treatment Methods 0.000 description 29
- 229910045601 alloy Inorganic materials 0.000 description 19
- 239000000956 alloy Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229910000881 Cu alloy Inorganic materials 0.000 description 9
- 238000001816 cooling Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000002706 hydrostatic effect Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004821 distillation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004993 emission spectroscopy Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000005194 fractionation Methods 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- RSAZYXZUJROYKR-UHFFFAOYSA-N indophenol Chemical compound C1=CC(O)=CC=C1N=C1C=CC(=O)C=C1 RSAZYXZUJROYKR-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004445 quantitative analysis Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002798 spectrophotometry method Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置の配線用金属薄膜及び半導体装置用配線、並びにこれらの製造方法に関するものであり、特に、半導体基板上の絶縁膜に形成されたビアやトレンチ等の凹部に、スパッタリング法でＣｕベース（以下「Ｃｕ系」ということがある）の金属よりなる薄膜を形成した後、高温高圧リフロー法で該金属を埋め込んで得られる、例えばＵＬＳＩ（超大規模集積回路）等に代表されるＳｉ半導体デバイス等の半導体装置におけるＣｕ系配線、及び該配線の形成に用いられる金属薄膜、並びにこれらを製造する方法に関するものである。
近年、ＬＳＩ（大規模集積回路）の高集積化や高速信号伝播の要求を満たすためデザインルールは縮小の一途を辿っており、配線ピッチの縮小や配線幅の減少、配線間距離の縮小はますます加速されている。また、半導体装置の高集積化に対応するため、配線を多層構造とすることが行なわれている。更には、配線回路の微細化・高集積化に伴い配線抵抗が増加し、この配線抵抗の増加が信号伝達の遅延を招くことから、近年では、電気抵抗のより小さな配線材料を使用する試みが活発化している。そこで、従来のＡｌ系配線材料よりも電気抵抗を低減できる配線材料としてＣｕ系材料を使用し、Ｃｕ系配線の形成が行なわれている。
上記Ｃｕ系配線を多層構造とするための手段としては、ダマシン配線技術が用いられている（例えば特許文献１）。この方法は、常法に従って半導体基板上に酸化シリコンや窒化シリコン等の層間絶縁膜を形成し、該層間絶縁膜に埋込配線用のトレンチやビアホールといった配線溝や層間接続孔を形成し、該配線溝等の内部にＴａＮ薄膜等を形成して、次いでＣｕ薄膜のシード層を形成し、さらにＣｕ薄膜を上記配線溝や層間接続孔に埋め込み、配線溝や層間接続孔以外の部分に堆積した不要な配線材料を、化学機械研磨（Chemical Mechanical Polish，ＣＭＰ）を行なって除去し、配線溝や層間接続孔の内部にのみ配線材料を残してこれを配線とする方法である。
ところでＬＳＩ配線はロードマップに従って微細化され、形成される上記配線溝の溝幅や層間接続孔の孔径も微細化が進み、かつアスペクト比（深さ／孔径の比）も高くなっているが、電解めっき法により凹部へ金属を埋め込む方法では、微細形状の凹部への埋込みに限界があるため、高アスペクト比のビアや微細径（配線幅１００ｎｍ以下）のビア・トレンチへの完全埋込みは難しい。
またＣｕ系配線には、前記凹部への完全埋込の他、低電気抵抗率（ρ≦３．０μΩｃｍ）、接続信頼性（確実なコンタクトの形成）、配線信頼性（ストレスマイグレーションによる断線に対する耐性［ＳＭ耐性］やエレクトロマイグレーションによる断線に対する耐性［ＥＭ耐性］等）などの特性が求められる。高性能ＵＬＳＩデバイスでは配線の上記信頼性を向上させるために、Ｃｕ系配線の合金化が検討されているが、電解めっき法ではＣｕ合金薄膜の形成が困難であり、上記特性の全てに優れたＣｕ系配線を実現することは難しい。
このようにダマシンプロセスによるＣｕ系配線の形成技術には課題があるが、該プロセスはコスト面で有利であることから、日本ではカスタムＩＣを中心に採用が進んでおり、今後もＣｕ系配線の形成方法として採用されるものと考えられる。従って、ダマシンプロセスを適用しながら、低電気抵抗率で接続信頼性および配線信頼性の高いＣｕ系配線を形成できる技術を開発する必要がある。
配線溝や層間接続孔にＣｕ系金属を完全に埋め込む方法として、これまでに、ＣＶＤ（化学気相成長法）によるＣｕ系配線形成が提案されている。しかし、ＣＶＤ法による成膜は、高純度のものが得られにくいといった問題や高コストであるといった問題を有している。
この様な電解めっき法やＣＶＤ法における問題を解決するための方法として、Ｃｕ系配線材料をスパッタリングし、該スパッタリング後に高温高圧リフロー法を採用することが有効な方法であると考えられる。この高温高圧リフロー法は、図１（ａ）に示す様に、ビア（配線接続孔）３やトレンチ（配線溝）６といった凹部の予め形成された絶縁膜２の表面に、該凹部をブリッジングする様にＣｕ系金属からなる薄膜５をスパッタリング法で形成した後、図１（ｂ）に示す様に、該薄膜表面に対して垂直かつ等方的に加圧して（例えば特許文献２に記載の様に常圧を超える圧力の静水圧で加圧し）、凹部へＣｕ系金属を押し込む方法である。
例えば特許文献３には、孔・溝が形成された絶縁膜を有する基板の絶縁膜表面を、銅もしくは銅合金又は銀もしくは銀合金の金属材料で被覆した後、加熱処理することにより、絶縁膜に形成された孔・溝の内部に該金属材料を充填して配線膜を形成することが提案されている。
しかし、この方法にも次の様な問題が残っている。即ち、形成されたＣｕ合金薄膜が連続かつ気密状態でなければ、高温高圧リフロー法を実施しても十分に押し込まれず、またＣｕ系金属の薄膜が変形して破断すると、それ以上埋め込まれないといった問題点がある。中でもスパッタリング法で形成したＣｕ系薄膜は、電解めっき法で形成したＣｕ系薄膜と比べてリフロー性（高温流動性）が悪く、スパッタリング法で形成したＣｕ系薄膜の高温高圧処理時のリフロー性を高めることが、上記ダマシン配線技術を採用する上で重要な課題となっている。
また、スパッタリング法で形成したＣｕ系薄膜の高温流動性が十分でない場合や、孔径や溝幅が微細でアスペクト比の高いビア・トレンチに完全に埋め込む場合には、より高い温度および圧力状態とすることが必要であるが、現状では、この様な温度と圧力を実現することが難しく、また実現可能であっても高温高圧下での処理は危険を伴うため、よりマイルドな条件で埋込処理できることが望まれている。
特開平１０−７９４２８号公報
特開平５−２１１２３８号公報
特開２００１−７０５０号公報
本発明は上記の様な事情に着目してなされたものであって、その目的は、半導体装置の製造において、「スパッタリング法＋高温高圧リフロー法」によりダマシン構造（埋込型）のＣｕ系配線を形成するに際し、Ｃｕ系金属を配線接続孔や接続溝等の凹部に隙間なく充填することができ、かつ電気抵抗率が低く、緻密で絶縁膜との密着性に優れた信頼性の高いＣｕ系配線を得ることのできる半導体装置の配線用金属薄膜、該金属薄膜を用いて得られる上記特性を示す半導体装置用配線、並びに上記金属薄膜及び上記配線を容易に実現するための製造方法を提供することにある。
本発明に係る半導体装置の配線用金属薄膜とは、高温高圧処理による半導体装置用埋込型配線の製造に用いられる金属薄膜であって、Ｎを０．４ａｔ%以上２．０ａｔ%以下含むＣｕ合金からなるものであるところに特徴を有する。前記金属薄膜として、残留応力が−４００〜−６００ ＭＰａを示すものが、信頼性の高い半導体装置用配線を得るのに有用である。
また本発明に係る半導体装置用配線は、半導体基板上の凹部を有する絶縁膜上に前記金属薄膜を形成後、高温高圧処理して上記金属薄膜を上記凹部内に埋め込むことにより形成されるところに特徴を有している。上記配線は、表面がＴａＮ膜で被覆された凹部に埋め込まれてなるものが、バリア性に優れていると共に配線との密着性に優れているので好ましい。また上記配線は、残留応力が０〜＋２００ＭＰａを示すものが高い配線信頼性を発揮するので好ましい。
本発明は、前記金属薄膜の製造方法も規定するものであって、該方法は、該金属薄膜をスパッタリング法で形成するに際し、スパッタリングガスとして、ＡｒとＮ２の体積比（２５℃、１ａｔｍ）が９７．５：２．５〜８２．５：１７．５である（Ａｒ＋Ｎ２）混合ガスを用いるところに特徴を有する。
また本発明は、前記半導体装置用配線の製造方法も規定するものであって、該方法は、前記金属薄膜を、半導体基板上に形成された凹部を有する絶縁膜の表面に形成した後、高温高圧処理を施して上記金属薄膜を上記凹部内に埋め込むに際し、該高温高圧処理を下記条件で行うところに特徴を有している。
処理温度：２００〜６５０℃
処理圧力：５０〜２５０ＭＰａ
処理温度：２００〜６５０℃
処理圧力：５０〜２５０ＭＰａ
前記絶縁膜における凹部の表面がＴａＮ膜で被覆されたものを用いれば、バリア性及び配線との密着性を向上させることができるので好ましい。また上記方法によれば、前記絶縁膜の凹部が、最小幅：０．１５μｍ以下でかつ深さ：０．１５μｍ以上と微細且つアスペクト比の高い形状であっても、十分に上記金属薄膜を埋め込むことができる。
本発明によれば、半導体装置（例えばＳｉ半導体デバイス等）の製造において、配線接続孔や接続溝等の凹部に隙間なくＣｕ系金属を充填させて、電気抵抗率が低く、特性の安定した埋込型のＣｕ系配線を容易に実現でき、集積回路の高集積化・高性能化の促進に寄与することができる。
上述の通り、半導体基板上の凹部（配線接続孔や接続溝等）を有する絶縁膜の表面に、Ｃｕ系金属よりなる薄膜をスパッタリング法で形成した後、高温高圧処理を行い該Ｃｕ系金属を上記凹部内に埋め込み、半導体装置の配線（ダマシン配線）を形成する方法において、上記Ｃｕ系金属を凹部に隙間なく埋め込み、優れた特性を安定して発揮する半導体装置のＣｕ系配線を容易に実現するには、上記高温高圧処理時におけるＣｕ系金属の流動性を高めることが重要である。
本発明者らは、この高温高圧処理時のＣｕ系金属の流動性を向上させると共に、低電気抵抗率を示し、接続信頼性（確実なコンタクトの形成）と配線信頼性（ＳＭ耐性やＥＭ耐性等）に優れた配線を得るには、スパッタリング後で高温高圧処理前（Ａｓ−ｄｅｐｏｓｉｔｅｄ状態）の金属薄膜（以下、単に「金属薄膜」ということがある）として、Ｎ濃度が一定範囲内にあるＣｕ−Ｎ系合金薄膜を形成すればよく、該Ｃｕ−Ｎ系合金薄膜の形成には、上記スパッタリング時に用いるスパッタリングガスを所定組成の（Ａｒ＋Ｎ２）混合ガスとすればよいこと、また、該Ｃｕ−Ｎ系合金薄膜を用いて上記特性を具備する配線を得るには、上記高温高圧処理時の条件を制御すればよいことを見出した。以下、本発明について詳述する。
Ａｓ−ｄｅｐｏｓｉｔｅｄ状態で結晶粒が微細であり、熱処理により結晶粒成長の著しい金属の場合、結晶粒成長過程で急激な原子拡散が生じるため高温流動性（高温リフロー性）が出現する。またＡｓ−ｄｅｐｏｓｉｔｅｄ状態で結晶粒が微細であると、高温域で粒界すべりが生じるため高温流動性が出現する。しかしながら、純Ｃｕ薄膜の場合、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態ですでに粒成長を起こし、膜厚と同程度の平均結晶粒径を有するため高温流動性を発現しない。一方、Ｍｇ等の合金元素を添加したＣｕ合金薄膜の場合、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態で結晶粒は微細であるが、上記Ｃｕ合金系の場合、固溶強化が強く熱処理時の結晶粒成長が阻害されるため、流動性が発揮され難いといった問題がある。
これに対し、スパッタリングによる成膜時にＮ２ガスを導入し、Ｎを強制固溶させたＣｕ合金薄膜では、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態で結晶粒の微細化を実現できると共に、熱処理により著しい結晶粒成長をおこすため、高温流動性に優れていることがわかった。Ｃｕ−Ｎ系合金薄膜がこのような結晶粒成長挙動をとるのは、加熱過程でＮ２ガスが放出することによる急激な応力状態の変化によるものと考えられる。
上記効果を発揮するＣｕ−Ｎ系合金薄膜とするには、該薄膜に含まれるＮを０．４ａｔ%以上２．０ａｔ%以下とする必要がある。上記Ｎ濃度の下限を設定したのは、高温流動性を十分高める観点からである。また、半導体装置用配線のＳＭ（Stress Migration）を抑制するには、該配線にかかる引張応力（プラス記号の応力）が０〜＋２００ ＭＰａと小さいほど好ましく、該応力の配線を高温高圧処理により得るには、Ｃｕ−Ｎ系合金薄膜として、その応力が−４００〜−６００ＭＰａと小さい（マイナス記号で大きい）ものがよいが、該応力の金属薄膜を得るにもＣｕ合金薄膜のＮ濃度を０．４ａｔ%以上と高める必要がある。
一方、Ｎ含有量が２．０ａｔ%を超えると、金属薄膜の靭性や粘りが小さくなり、均一な膜厚に形成できなくなる。好ましくは１．０ａｔ％以下である。
上記Ｃｕ−Ｎ系合金薄膜とすれば、高温高圧熱処理時にＮ２ガスが放出され、膜中に欠陥（点欠陥、クラスター原子空孔欠陥など）が増加することでも高温流動性が高まる。Ｂｕｌｋ−Ｃｕは、熱平衡状態の空孔量に対応する欠陥を有しており、また電解めっき法で形成したＣｕ薄膜は、より多数の空孔を有し、Ｂｕｌｋ−Ｃｕの融点付近で熱平衡となる原子空孔量を有しているが、スパッタリングで形成したＣｕ薄膜は、上記電解めっき法で形成したＣｕ薄膜よりも原子空孔欠陥量が少なく、これが高温流動性の低下をもたらしている。しかし、上記Ｃｕ−Ｎ系合金薄膜の場合、加熱過程において、回復の生じる温度域（３００〜５００℃）に到達前の２００℃付近でＮ２ガスが放出し、膜中に欠陥（点欠陥、クラスター原子空孔欠陥など）が増加し、該欠陥が多数存在することで、回復温度域（３００〜５００℃）で激しい原子拡散が生じ、Ｃｕの軟化・変形が促進されるため、高温流動性が向上するものと考えられる。
また本発明のＣｕ−Ｎ系合金薄膜に熱処理を施せば、該薄膜中の固溶窒素がガス放出・除去されるため、熱処理後の配線抵抗が小さくなり、純Ｃｕ並の低電気抵抗率も確保できる。
上記Ｃｕ−Ｎ系合金薄膜の膜厚は、１００ｎｍ以上２μｍ以下とすることが好ましい。膜厚が１００ｎｍ未満では、孔や溝の表面を均一に覆い難くなるからである。一方、２μｍを超えると、厚すぎるため高圧力を印加しても十分に埋め込むことができない。
本発明のＣｕ−Ｎ系合金薄膜としては、規定量のＮを含み、残部Ｃｕおよび不可避不純物からなるＣｕ−Ｎ合金薄膜の他、上記Ｎと共に、高温流動性をあまり阻害しない元素：Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｇｅ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｐｂ、Ｂｉ及び希土類元素（原子番号５７〜７１のランタン系元素）を、合計で２．０ａｔ％以下含み、残部Ｃｕおよび不可避不純物からなるものが挙げられる。
上記Ｃｕ−Ｎ系合金薄膜を電解めっき法やＣＶＤ法で形成するのは不可能であるか非常に困難であるため、スパッタリング法により形成する必要がある。スパッタリング法により上記Ｃｕ合金薄膜を容易に形成するには、スパッタリングガスとして所定の組成の（Ａｒ＋Ｎ２）混合ガスを用いることが大変有効である。
即ち、Ｃｕ−Ｎ系合金薄膜中のＮ濃度は、スパッタリングガスの（Ａｒ＋Ｎ２）混合ガスの混合比によって決まり、該（Ａｒ＋Ｎ２）混合ガスのＡｒとＮ２の体積比（２５℃、１ａｔｍ）が、９７．５：２．５〜８２．５：１７．５の範囲内となる様にする必要がある。好ましいＡｒとＮ２の体積比は、９７．５：２．５〜９３．７５：６．２５である。
なお、スパッタリング時のガス圧は、通常ＤＣマグネトロンスパッタリングに使用されるガス圧：１×１０−３〜１×１０−４Ｔｏｒｒ程度がよい。
基板上に形成された凹部（配線接続孔や接続溝等）を有する絶縁膜の表面に、上記Ｃｕ−Ｎ系合金薄膜をスパッタリング法により形成後、高温高圧処理を行なって該Ｃｕ−Ｎ系合金を上記凹部内に十分充填して半導体装置の埋込型配線（ダマシン配線）を形成するには、上記高温高圧処理を下記条件で行うのがよい。
〈処理温度：２００℃〜６５０℃〉
Ｃｕ−Ｎ系合金の高温流動性を高める観点から、処理温度は２００℃以上に高める必要がある。好ましくは２５０℃以上である。一方、処理温度が高すぎると、半導体装置の他の構成部位（例えばバリア膜、誘電体層）の破壊や特性劣化を招くおそれがあるので、６５０℃以下に抑える。好ましくは５００℃以下である。
Ｃｕ−Ｎ系合金の高温流動性を高める観点から、処理温度は２００℃以上に高める必要がある。好ましくは２５０℃以上である。一方、処理温度が高すぎると、半導体装置の他の構成部位（例えばバリア膜、誘電体層）の破壊や特性劣化を招くおそれがあるので、６５０℃以下に抑える。好ましくは５００℃以下である。
〈処理圧力：５０〜２５０ＭＰａ〉
Ｃｕ−Ｎ系合金の高温流動性を高める観点から、５０ＭＰａ以上の圧力を加える必要がある。好ましくは７０ＭＰａ以上である。しかし圧力を高めすぎると、上記処理温度の場合と同様に、半導体装置の他の構成部位の破壊や特性劣化を招くおそれがあるので、２５０ＭＰａ以下に抑える。好ましくは２１０ＭＰａ以下である。
Ｃｕ−Ｎ系合金の高温流動性を高める観点から、５０ＭＰａ以上の圧力を加える必要がある。好ましくは７０ＭＰａ以上である。しかし圧力を高めすぎると、上記処理温度の場合と同様に、半導体装置の他の構成部位の破壊や特性劣化を招くおそれがあるので、２５０ＭＰａ以下に抑える。好ましくは２１０ＭＰａ以下である。
尚、処理時間は、１５〜１２０分間とすることが好ましい。
半導体基板上の絶縁膜に形成される凹部は、その表面がＴａＮ膜で被覆されたものであれば、Ｃｕが絶縁膜へ拡散するのを防止すると共に、配線の密着性に優れた半導体装置が得られるので好ましい。該ＴａＮ膜の形成方法までは特に限定されず、スパッタリング法（例えば、ＤＣマグネトロンスパッタリング法）やＣＶＤ法等で形成することが挙げられる。
また上記凹部（配線接続孔や接続溝等）の形状が、微細であり、凹部の幅が小さくかつ深い（即ち、アスペクト比が大きい）ほど、該凹部への金属の埋め込みは困難であり、より高い高温流動性が要求される。しかし、上記Ｃｕ−Ｎ系合金薄膜を形成し、上記条件で高温高圧処理を施す本発明の方法を採用すれば、絶縁膜に形成された、最小幅：０．１５μｍ以下（０．１０μｍ以下とより小さく、更には０．０７μｍ以下）でかつ深さ：０．１５μｍ以上（０．７μｍ以上とより深く、更には１．０μｍ以上、特に１．５μｍ以上）（いずれもバリア膜等形成前の凹部のサイズ）と、より埋め込みの困難な微細かつアスペクト比の高い凹部に、上記Ｃｕ−Ｎ系合金薄膜を埋め込むことができる。
上記Ｃｕ−Ｎ系合金薄膜を形成し、上記条件で高温高圧処理を施して得られる半導体装置用配線は、応力が０〜＋２００ＭＰａと、従来のＣｕ系薄膜よりも応力が小さいため、ＳＭの抑制されたものが得られる。また、上記高温高圧処理時に上記Ｃｕ−Ｎ系合金薄膜中の固溶窒素がガス放出・除去されるため、電気抵抗が小さく、ほぼ純Ｃｕ並の低電気抵抗率を示す半導体装置用配線が得られる。
以下、具体例を示す実施例によって本発明を更に詳細に説明するが、本発明はもとより下記実施例によって制限されるものではなく、前・後記の趣旨に適合し得る範囲で変更実施することは、全て本発明の技術範囲に包含される。
〈実施例１〉
ＤＣマグネトロンスパッタリング法により、直径２インチのガラス基板上に膜厚１μｍの純Ｃｕ薄膜またはＣｕ−Ｎ合金薄膜を形成した。その際、スパッタリングターゲットには純Ｃｕ（純度：４Ｎ）を用い、スパッタリングガスにはＮ２体積率を変化させた（Ａｒ＋Ｎ２）混合ガスを使用し、下記条件でスパッタリングを行った。
到達真空度：１×１０−６ Ｔｏｒｒ以下
スパッタガス種：Ａｒ＋Ｎ２
スパッタガス圧：２×１０−３Ｔｏｒｒ
放電パワー密度： ３．２ Ｗ／ｃｍ２(ＤＣ)
基板温度（Ｔｓ）：ＲＴ
極間距離：５５ ｍｍ
形成した薄膜の成分（Ｃｕ、Ｎ）の定量分析を行った。該分析は、ＣｕについてはＩＣＰ発光分光法、Ｎについては蒸留分留後インドフェノール吸光光度法で定量した。
ＤＣマグネトロンスパッタリング法により、直径２インチのガラス基板上に膜厚１μｍの純Ｃｕ薄膜またはＣｕ−Ｎ合金薄膜を形成した。その際、スパッタリングターゲットには純Ｃｕ（純度：４Ｎ）を用い、スパッタリングガスにはＮ２体積率を変化させた（Ａｒ＋Ｎ２）混合ガスを使用し、下記条件でスパッタリングを行った。
到達真空度：１×１０−６ Ｔｏｒｒ以下
スパッタガス種：Ａｒ＋Ｎ２
スパッタガス圧：２×１０−３Ｔｏｒｒ
放電パワー密度： ３．２ Ｗ／ｃｍ２(ＤＣ)
基板温度（Ｔｓ）：ＲＴ
極間距離：５５ ｍｍ
形成した薄膜の成分（Ｃｕ、Ｎ）の定量分析を行った。該分析は、ＣｕについてはＩＣＰ発光分光法、Ｎについては蒸留分留後インドフェノール吸光光度法で定量した。
上記実験結果として、上記スパッタリングガス組成［（Ａｒ＋Ｎ２）混合ガス中のＮ２体積率］と薄膜中のＮ濃度の関係を図２に示す。この図２から明らかな様に、薄膜中のＮ濃度は、（Ａｒ＋Ｎ２）混合ガス中のＮ２体積率の増加に伴い高くなる傾向が認められる。また、Ｃｕ薄膜中のＮ濃度と（Ａｒ＋Ｎ２）混合ガス中のＮ２体積率は相関が高く、（Ａｒ＋Ｎ２）混合ガス中のＮ２体積率をコントロールすることで、規定量のＮを含むＣｕ−Ｎ系合金薄膜を形成できることがわかる。
〈実施例２〉
半導体装置における配線の形成を模した実験を、図３に示す概略断面説明図の工程に沿って行った。まず、図３（ａ）に略示するように、シリコンウェハー１上に形成した絶縁膜（ＴＥＯＳ膜：ＳｉＯＦ膜）２に、直径：０．１２μｍ、深さ：０．５５μｍ、ピッチ：４５０ ｎｍのビア３を多数［図３（ａ）では１つのみ］設けた評価素子（ＴＥＧ）を用いた。このＴＥＧの表面に、ＴａＮ薄膜を、純Ｔａターゲットを用い（Ａｒ＋Ｎ２）ガス雰囲気中で反応性スパッタリング法により形成し、ビア３の底面及び側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した［図３（ｂ）］。
半導体装置における配線の形成を模した実験を、図３に示す概略断面説明図の工程に沿って行った。まず、図３（ａ）に略示するように、シリコンウェハー１上に形成した絶縁膜（ＴＥＯＳ膜：ＳｉＯＦ膜）２に、直径：０．１２μｍ、深さ：０．５５μｍ、ピッチ：４５０ ｎｍのビア３を多数［図３（ａ）では１つのみ］設けた評価素子（ＴＥＧ）を用いた。このＴＥＧの表面に、ＴａＮ薄膜を、純Ｔａターゲットを用い（Ａｒ＋Ｎ２）ガス雰囲気中で反応性スパッタリング法により形成し、ビア３の底面及び側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した［図３（ｂ）］。
続いてこのＴＥＧに対し、Ｃｕ−０．４ａｔ%Ｎ合金薄膜を、（Ａｒ＋Ｎ２）混合ガス（Ａｒ：Ｎ２＝９７．５：２．５）雰囲気中でスパッタリング法により形成し、図３（ｃ）に示す通りビアの開口部をＣｕ−０．４ａｔ%Ｎ合金薄膜で完全にブリッジングした。また比較例として、上記Ｃｕ−０．４ａｔ%Ｎ合金薄膜のかわりに純Ｃｕ薄膜を形成したものを用意した（いずれも膜厚は７５００Å）。
そして、ビア３の開口部がＣｕ系薄膜５でブリッジングされた上記ＴＥＧに高温高圧処理を施した。詳細には、神戸製鋼所製の高温高圧処理装置「ＨｉＰＡ ＨＩＰ ｍｉｎｉ−８２０」を用いて、圧力：１５０ ＭＰａ、保持時間：１５ ｍｉｎ、昇降温速度：２０℃／ｍｉｎ.の条件とし、温度を４００〜６００℃の間で変化させて、図３（ｄ）に示す通り高温高圧処理を施した。尚、高圧（静水圧）の印加にはＡｒガスを使用した。
次に、高温高圧処理後のＴＥＧに対して、それぞれ１５個以上のビア部の断面が露出する様にＦＩＢ装置（集束イオンビーム装置）で加工し、該ビア部の断面をＦＩＢ装置のＳＩＭ像で観察し、ビア部へのＣｕ系金属の埋め込み状態（埋込特性）を調べた。
この埋込特性を定量的に評価するため、ビア部の断面ＳＩＭ像を画像解析し、ビアの断面積に対して純ＣｕまたはＣｕ−Ｎ合金が埋め込まれている断面積の割合を百分率で求めた埋込率（％）（以下、単に「Ｃｕ埋込率」ということがある）を評価指標とし、任意に観察した１５個のビア部のＣｕ埋込率の平均値を求めた。
上記実験結果として、高温高圧処理温度とＣｕ埋込率の関係を図４に示す。図４から、Ｃｕ−Ｎ合金薄膜を形成した場合（図４の○）には、Ｃｕ埋込率は高温高圧処理温度の上昇に伴い増加しており、該処理温度を４５０℃以上とすれば、埋込率：６０%以上とほぼ完全に埋め込まれることがわかる。一方、上記Ｃｕ−Ｎ合金薄膜のかわりに純Ｃｕ薄膜を形成した場合（図４の●）には、上記Ｃｕ−Ｎ合金薄膜を形成した場合と比較してＣｕ埋込率が低いことがわかる。
〈実施例３〉
前記実施例２と同様の方法で、ＴＥＧのビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）を形成した後、Ｃｕ−０．４ａｔ％Ｎ合金薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部を該薄膜５で完全にブリッジングした。
前記実施例２と同様の方法で、ＴＥＧのビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）を形成した後、Ｃｕ−０．４ａｔ％Ｎ合金薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部を該薄膜５で完全にブリッジングした。
次に前記実施例２と同様に、上記ＴＥＧに高温高圧処理を施した。該高温高圧処理は、圧力：１５０ ＭＰａ、温度：４００〜６００℃、保持時間：１２０ｍｉｎ、昇降温速度：２０℃／ｍｉｎ.の条件で行い、高圧（静水圧）の印加にはＡｒガスを使用した。
そして、ビア部へのＣｕ系金属の埋め込み状態（埋込特性）を前記実施例２と同様にして調べた。
上記実験結果として、高温高圧処理温度とＣｕ埋込率の関係を図５に示す。図５から、Ｃｕ−Ｎ合金薄膜を形成した場合（図５の○）には、Ｃｕ埋込率は高温高圧処理温度の上昇に伴い増加しており、該処理温度を５００℃以上とすれば、埋込率はほぼ１００%となり、優れた埋め込み特性を示すことがわかる。一方、上記Ｃｕ−Ｎ合金薄膜のかわりに純Ｃｕ薄膜を形成した場合（図５の●）には、上記Ｃｕ−Ｎ合金薄膜を形成した場合と比較して埋込率が低いことがわかる。
〈実施例４〉
スパッタリングガスの組成［（Ａｒ＋Ｎ２）混合ガス中のＮ２体積率］を変える以外は、前記実施例２と同様にして、ＴＥＧのビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）を形成した後、スパッタリング法で純Ｃｕ薄膜、Ｎ濃度の異なるＣｕ−Ｎ合金薄膜（いずれも膜厚：７５００Å）を形成し、ビア３の開口部を該薄膜５で完全にブリッジングした。
スパッタリングガスの組成［（Ａｒ＋Ｎ２）混合ガス中のＮ２体積率］を変える以外は、前記実施例２と同様にして、ＴＥＧのビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）を形成した後、スパッタリング法で純Ｃｕ薄膜、Ｎ濃度の異なるＣｕ−Ｎ合金薄膜（いずれも膜厚：７５００Å）を形成し、ビア３の開口部を該薄膜５で完全にブリッジングした。
次に、高温高圧処理の温度を一定とする以外は前記実施例３と同様にして、上記ＴＥＧに高温高圧処理を施した。該高温高圧処理は、圧力：１５０ ＭＰａ、温度：５００℃、保持時間：１２０ｍｉｎ、昇降温速度：２０℃／ｍｉｎ.の条件で行い、高圧（静水圧）の印加にはＡｒガスを使用した。
そして、前記実施例２と同様にして、ビア部へのＣｕ系金属の埋め込み状態（埋込特性）を調べた。
上記実験結果として、Ｃｕ−Ｎ合金薄膜中のＮ濃度とＣｕ埋込率の関係を図６に示す。図６から、ビア部へのＣｕ埋込率は、Ｃｕ−Ｎ合金薄膜中のＮ濃度が増加するにつれて高くなり、Ｃｕ−Ｎ合金薄膜中のＮ濃度が０．４ａｔ%以上であれば、Ｃｕ埋込率が純Ｃｕ薄膜よりも著しく高くなることがわかる。
〈実施例５〉
前記実施例１と同様にして、直径２インチのガラス基板上に、純Ｃｕ薄膜、Ｎ濃度の異なるＣｕ−Ｎ合金薄膜（いずれも膜厚：０．３μｍ）を形成した。更に、高温高圧処理を模して上記各薄膜を５００℃で加熱（熱処理）した。尚、下記の電気抵抗率は加圧の影響を受けないと考えられるため、上記熱処理は、ホットウオール型の真空熱処理炉を使用し、１×１０−６Ｔｏｒｒ以下の真空雰囲気下で１時間行った。
前記実施例１と同様にして、直径２インチのガラス基板上に、純Ｃｕ薄膜、Ｎ濃度の異なるＣｕ−Ｎ合金薄膜（いずれも膜厚：０．３μｍ）を形成した。更に、高温高圧処理を模して上記各薄膜を５００℃で加熱（熱処理）した。尚、下記の電気抵抗率は加圧の影響を受けないと考えられるため、上記熱処理は、ホットウオール型の真空熱処理炉を使用し、１×１０−６Ｔｏｒｒ以下の真空雰囲気下で１時間行った。
そして、各薄膜のスパッタリング直後の電気抵抗率と、上記５００℃で熱処理後の電気抵抗率を測定した。電気抵抗率の測定は、上記薄膜にフォトリソグラフィーおよびウェットエッチングを施して、幅１００μｍ、長さ１０ｍｍのストライプ状パターンに加工し、プローバーを使用した４探針法により室温で測定した。
上記実験結果として、Ｃｕ−Ｎ合金薄膜中のＮ濃度と電気抵抗率の関係を、スパッタリング後熱処理前（Ａｓ−ｄｅｐｏｓｉｔｅｄ状態）と５００℃で熱処理後のそれぞれの場合に分けて図７に示す。図７から、いずれの場合にも、電気抵抗率はＣｕ−Ｎ合金薄膜中のＮ濃度が増加するにつれて上昇していくが、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態では、Ｎによる電気抵抗率増加の寄与が大きいのに対し、５００℃熱処理後では、Ｎによる電気抵抗率増加の寄与が小さく、電気抵抗率の増加分はほぼゼロに近い。このことから、熱処理を施すことにより、Ｎによる電気抵抗率の増加を低減できることがわかる。
〈実施例６〉
前記実施例１と同様にして、直径２インチのガラス基板上に、Ｃｕ−０．４ａｔ%Ｎ合金薄膜（膜厚：０．３μｍ）を形成した。更に、上記実施例５と同様に、高温高圧処理を模して温度を４００〜６００℃の間で変化させて上記各薄膜を加熱（熱処理）した。また比較例として、該加熱を施さない試料を用意した。そして、上記実施例５と同様にして電気抵抗率を測定した。
前記実施例１と同様にして、直径２インチのガラス基板上に、Ｃｕ−０．４ａｔ%Ｎ合金薄膜（膜厚：０．３μｍ）を形成した。更に、上記実施例５と同様に、高温高圧処理を模して温度を４００〜６００℃の間で変化させて上記各薄膜を加熱（熱処理）した。また比較例として、該加熱を施さない試料を用意した。そして、上記実施例５と同様にして電気抵抗率を測定した。
上記実験結果として、熱処理温度（尚、２０℃のデータは熱処理を施していない試料）と電気抵抗率の関係を図８に示す。この図８から、Ａｓ−ｄｅｐｏｓｉｔｅｄ状態のＣｕ−０．４ａｔ%Ｎ合金薄膜は電気抵抗率が高いが、熱処理を施すことにより電気抵抗率を低下できることがわかる。また、熱処理温度が高いほど電気抵抗率は徐々に減少していくが、２００℃以上では電気抵抗率の低下量が小さく、電気抵抗率は約２．５μΩｃｍで一定となる。
〈実施例７〉
φ２インチシリコンウェハー上に実施例２と同様の方法でＴａＮ薄膜を５００Å形成した後、実施例１と同様の方法でＮ濃度の異なるＣｕ−Ｎ合金薄膜（８０００Å）を形成した。ここで作製した薄膜はブランケット薄膜（パターニング等の加工を施していない薄膜）である。この薄膜に対し、室温から５００℃まで５℃／ｍｉｎの加熱・冷却速度で昇降温させながら、積層膜の応力変化をｉｎ−ｓｉｔｕで測定し、応力−温度曲線を求めた。薄膜の上記ｉｎ−ｓｉｔｕ応力測定は光てこ法で行った。
φ２インチシリコンウェハー上に実施例２と同様の方法でＴａＮ薄膜を５００Å形成した後、実施例１と同様の方法でＮ濃度の異なるＣｕ−Ｎ合金薄膜（８０００Å）を形成した。ここで作製した薄膜はブランケット薄膜（パターニング等の加工を施していない薄膜）である。この薄膜に対し、室温から５００℃まで５℃／ｍｉｎの加熱・冷却速度で昇降温させながら、積層膜の応力変化をｉｎ−ｓｉｔｕで測定し、応力−温度曲線を求めた。薄膜の上記ｉｎ−ｓｉｔｕ応力測定は光てこ法で行った。
上記実験結果として、Ｃｕ−Ｎ合金薄膜中のＮ濃度と初期応力（Ａｓ−ｄｅｐｏｓｉｔｅｄ状態の残留応力）の関係を図９に示す。図９より、Ｃｕ薄膜にＮを添加することで、初期応力は圧縮応力側に急激にシフトすることがわかる。圧縮応力値（応力の絶対値）はＮ濃度の増加に伴い若干増加するが、その増加量はＮ濃度：０．５ａｔ％以上で飽和し、圧縮応力：約−５００ＭＰａで一定となる。
またＣｕ−Ｎ合金薄膜中のＮ濃度と、５００℃加熱冷却後応力（５００℃まで加熱後に室温まで冷却したときの室温応力）の関係を図１０に示す。純Ｃｕ薄膜の場合、５００℃加熱冷却後応力は＋３００ ＭＰａ以上である（引張応力が強く残留する）が、Ｎを含有させることで５００℃加熱冷却後の引張応力は低下する。引張応力値はＮ濃度の増加に伴い減少し、Ｎ濃度が０．４ａｔ%以上のＣｕ−Ｎ合金薄膜では５００℃加熱冷却後応力が＋２００ ＭＰａ以下となる。
１ 半導体基板（シリコンウエハー）
２ 絶縁膜
３ ビア
４ バリア層
５ Ｃｕ系薄膜（純Ｃｕ薄膜，Ｃｕ合金薄膜）
６ トレンチ
２ 絶縁膜
３ ビア
４ バリア層
５ Ｃｕ系薄膜（純Ｃｕ薄膜，Ｃｕ合金薄膜）
６ トレンチ
Claims (5)
- 高温高圧処理による半導体装置用埋込型配線の製造に用いられる金属薄膜であって、Ｎを０．４ａｔ％以上２．０ａｔ％以下、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｇｅ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｐｂ、Ｂｉ及び希土類元素（原子番号５７〜７１のランタン系元素）を、合計で２．０ａｔ％以下含み、残部Ｃｕ及び不可避不純物からなるものであることを特徴とする半導体装置の配線用金属薄膜。
- 残留応力が−４００〜−６００ＭＰａである請求項１に記載の金属薄膜。
- 半導体基板上の凹部を有する絶縁膜上に、前記請求項１または２に記載の金属薄膜を形成後、高温高圧処理して上記金属薄膜を上記凹部内に埋め込むことにより形成されることを特徴とする半導体装置用配線。
- 表面がＴａＮ膜で被覆された凹部に埋め込まれてなるものである請求項３に記載の半導体装置用配線。
- 残留応力が０〜＋２００ＭＰａである請求項３または４に記載の半導体装置用配線。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005375237A JP4485466B2 (ja) | 2005-12-27 | 2005-12-27 | 半導体装置の配線用金属薄膜及び半導体装置用配線 |
| US11/465,626 US7928573B2 (en) | 2005-12-27 | 2006-08-18 | Metal thin film for interconnection of semiconductor device |
| KR1020060133787A KR100837036B1 (ko) | 2005-12-27 | 2006-12-26 | 반도체 장치의 배선용 금속 박막, 반도체 장치용 배선, 및 그들의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005375237A JP4485466B2 (ja) | 2005-12-27 | 2005-12-27 | 半導体装置の配線用金属薄膜及び半導体装置用配線 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007180173A JP2007180173A (ja) | 2007-07-12 |
| JP4485466B2 true JP4485466B2 (ja) | 2010-06-23 |
Family
ID=38192665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005375237A Expired - Fee Related JP4485466B2 (ja) | 2005-12-27 | 2005-12-27 | 半導体装置の配線用金属薄膜及び半導体装置用配線 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7928573B2 (ja) |
| JP (1) | JP4485466B2 (ja) |
| KR (1) | KR100837036B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100975652B1 (ko) * | 2007-10-05 | 2010-08-17 | 한국과학기술원 | 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법 |
| JP5374111B2 (ja) * | 2007-10-24 | 2013-12-25 | 株式会社神戸製鋼所 | 表示装置およびこれに用いるＣｕ合金膜 |
| US8138084B2 (en) | 2009-12-23 | 2012-03-20 | Intel Corporation | Electroless Cu plating for enhanced self-forming barrier layers |
| US8524599B2 (en) | 2011-03-17 | 2013-09-03 | Micron Technology, Inc. | Methods of forming at least one conductive element and methods of forming a semiconductor structure |
| US10852492B1 (en) | 2014-10-29 | 2020-12-01 | Acacia Communications, Inc. | Techniques to combine two integrated photonic substrates |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211238A (ja) * | 1991-08-06 | 1993-08-20 | Nec Corp | 半導体装置の製造方法 |
| JPH0790546A (ja) * | 1993-09-24 | 1995-04-04 | Sumitomo Metal Ind Ltd | 半導体装置およびその製造方法 |
| JPH0888224A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH1079428A (ja) * | 1996-09-03 | 1998-03-24 | Hitachi Ltd | 電極配線の製造方法及び処理装置 |
| JP2000049116A (ja) * | 1998-07-30 | 2000-02-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000200789A (ja) * | 1998-11-02 | 2000-07-18 | Kobe Steel Ltd | 配線膜の形成方法 |
| JP2001007050A (ja) * | 1999-04-19 | 2001-01-12 | Kobe Steel Ltd | 配線膜の形成方法 |
| JP2003273209A (ja) * | 2002-03-20 | 2003-09-26 | Nec Electronics Corp | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090701A (en) * | 1994-06-21 | 2000-07-18 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
| US6181012B1 (en) * | 1998-04-27 | 2001-01-30 | International Business Machines Corporation | Copper interconnection structure incorporating a metal seed layer |
| JP3898133B2 (ja) * | 2003-01-14 | 2007-03-28 | Ｎｅｃエレクトロニクス株式会社 | ＳｉＣＨＮ膜の成膜方法。 |
| JP4178295B2 (ja) * | 2004-07-14 | 2008-11-12 | 富士通マイクロエレクトロニクス株式会社 | 銅からなる配線を有する半導体装置及びその製造方法 |
-
2005
- 2005-12-27 JP JP2005375237A patent/JP4485466B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-18 US US11/465,626 patent/US7928573B2/en not_active Expired - Fee Related
- 2006-12-26 KR KR1020060133787A patent/KR100837036B1/ko not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211238A (ja) * | 1991-08-06 | 1993-08-20 | Nec Corp | 半導体装置の製造方法 |
| JPH0790546A (ja) * | 1993-09-24 | 1995-04-04 | Sumitomo Metal Ind Ltd | 半導体装置およびその製造方法 |
| JPH0888224A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH1079428A (ja) * | 1996-09-03 | 1998-03-24 | Hitachi Ltd | 電極配線の製造方法及び処理装置 |
| JP2000049116A (ja) * | 1998-07-30 | 2000-02-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000200789A (ja) * | 1998-11-02 | 2000-07-18 | Kobe Steel Ltd | 配線膜の形成方法 |
| JP2001007050A (ja) * | 1999-04-19 | 2001-01-12 | Kobe Steel Ltd | 配線膜の形成方法 |
| JP2003273209A (ja) * | 2002-03-20 | 2003-09-26 | Nec Electronics Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070069055A (ko) | 2007-07-02 |
| US7928573B2 (en) | 2011-04-19 |
| KR100837036B1 (ko) | 2008-06-10 |
| US20070145586A1 (en) | 2007-06-28 |
| JP2007180173A (ja) | 2007-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939788A (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper | |
| KR100688002B1 (ko) | 반도체 장치의 Ｃｕ계 배선 형성방법 | |
| JP5501586B2 (ja) | 半導体装置の製造方法 | |
| TWI326903B (en) | Method of manufacturing semiconductor device | |
| US6607982B1 (en) | High magnesium content copper magnesium alloys as diffusion barriers | |
| US20100078820A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3337876B2 (ja) | 半導体装置の製造方法 | |
| JP3586605B2 (ja) | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 | |
| JP4083921B2 (ja) | 半導体装置の製造方法 | |
| JP4485466B2 (ja) | 半導体装置の配線用金属薄膜及び半導体装置用配線 | |
| JP2007035734A (ja) | 半導体装置およびその製造方法 | |
| US20090020883A1 (en) | Semiconductor device and method for fabricating semiconductor device | |
| JP4740004B2 (ja) | 半導体装置におけるＣｕ合金配線の製造方法 | |
| JP5463794B2 (ja) | 半導体装置及びその製造方法 | |
| JP4896850B2 (ja) | 半導体装置のＣｕ配線およびその製造方法 | |
| WO2016088440A1 (ja) | Ｃｕ配線の形成方法および半導体装置の製造方法 | |
| JP3623491B2 (ja) | 半導体装置及びその製造方法 | |
| JP4646547B2 (ja) | 半導体装置のＡｌ系合金配線形成方法 | |
| JP4377788B2 (ja) | 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット | |
| JP2008277870A (ja) | 半導体装置のＡｌ系合金配線形成方法 | |
| JP4527393B2 (ja) | 半導体装置用Ｃｕ系合金配線及びその製造方法 | |
| JP2000306912A (ja) | 金属薄膜形成法 | |
| JP4315884B2 (ja) | 半導体配線用金属薄膜、該金属薄膜を用いて形成される半導体配線、並びに半導体配線の製法 | |
| JP2001257209A (ja) | 配線膜の形成方法及び配線構造 | |
| JP2010056393A (ja) | 金属配線膜の抽出洗浄方法、抽出洗浄処理された金属配線およびこの金属配線を有するデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |