JP4377788B2 - 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット - Google Patents

半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット Download PDF

Info

Publication number
JP4377788B2
JP4377788B2 JP2004280444A JP2004280444A JP4377788B2 JP 4377788 B2 JP4377788 B2 JP 4377788B2 JP 2004280444 A JP2004280444 A JP 2004280444A JP 2004280444 A JP2004280444 A JP 2004280444A JP 4377788 B2 JP4377788 B2 JP 4377788B2
Authority
JP
Japan
Prior art keywords
alloy
wiring
semiconductor
sputtering
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004280444A
Other languages
English (en)
Other versions
JP2006093629A (ja
Inventor
雅夫 水野
隆 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2004280444A priority Critical patent/JP4377788B2/ja
Priority to TW094132342A priority patent/TWI291496B/zh
Priority to US11/229,721 priority patent/US7385293B2/en
Priority to KR1020050089563A priority patent/KR100654520B1/ko
Publication of JP2006093629A publication Critical patent/JP2006093629A/ja
Application granted granted Critical
Publication of JP4377788B2 publication Critical patent/JP4377788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関するものであり、より具体的には、半導体配線用のＣｕ合金、該Ｃｕ合金からなる配線を製造する方法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線を形成する際に用いるスパッタリングターゲットに関するものである。
近年の半導体は、益々高性能化が進んでおり、高速化や高集積化が求められている。半導体の高速化を実現するには、信号伝達遅延の原因となる配線膜の電気抵抗を極力低減することが有効である。そのため配線膜の素材は、アルミニウムまたはアルミニウム合金（以下、「Ａｌ系金属」と称することがある）から銅または銅合金（以下、「Ｃｕ系金属」と称することがある）に代わってきている。また、高速動作を可能とするには、配線幅をできるだけ狭くするのがよい。そのため従来は配線幅が０．２５μｍ前後の半導体が主流であったが、近年では配線幅は益々狭くなる傾向がある。
一方、半導体の高集積化を実現するために、近年では配線を多層構造にすることが検討されている。多層構造の配線を形成する方法としてはダマシン法があり、この方法は、半導体基板上に形成した絶縁膜（例えば、Ｓｉ酸化膜等）に、配線を埋め込むための溝や配線同士を接続するための孔（トレンチ・ビア）等の配線パターン（以下、溝や孔をまとめて「凹部」と呼ぶことがある）を予め形成した後、スパッタリングによって表面にバリア膜を形成し、次いで電気メッキによってＣｕ系金属を前記凹部に埋没させた後、余分なＣｕ系金属を化学機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）処理することによって配線を形成する。そして研磨後の表面に新たな絶縁膜を形成して上記プロセスを繰り返すことにより多層構造の配線を形成する方法である。
ところが上記凹部の幅（即ち、配線幅）が大きければ、電気メッキによってＣｕ系金属を該凹部に容易に埋め込むことができる。しかし上述した如く近年の半導体の配線幅は益々狭くなる傾向があるが、配線幅を狭くしようとすると必然的に凹部の幅も狭くなる。その結果、該凹部にＣｕ系金属が浸入せず、配線を形成できないという問題があった。
Ｃｕ系金属を凹部に埋め込む方法としては、特許文献１の技術が先に提案されている。この技術は、銅系配線膜の加圧押込方法であって、孔もしくは溝が形成された基板の絶縁膜表面を、物理蒸着法により銅系の配線膜材料で被覆した後、該配線膜材料の融点以下の温度で、高圧のガス圧力を作用させて、該配線膜材料を塑性流動もしくは拡散させることによって孔もしくは溝に埋め込むものである。そしてこの文献には、物理蒸着法による成膜を、対象部材の温度を２００〜４００℃程度とした高温で行った後、高圧ガスによる押込み処理を行うことが記載されている。しかし本発明者らが検討したところ、孔もしくは溝の幅が狭くなると、該孔もしくは溝に上記銅系配線膜材料が埋め込まれないことがあることが分かり、改善の余地が残されていた。なお、この文献には銅系配線膜材料としてＣｕを主成分として合金元素としてＳｂを含むことが記載されているが、実施例にはＳｂを含有した例はなく、実際のところその添加効果は不明である。
特開平１１−２６０８２０号公報（［特許請求の範囲］、［００１１］、［００１３］、［００２０］、［００２８］参照）
本発明は、この様な状況に鑑みてなされたものであり、その目的は、半導体装置に使用される配線用Ｃｕ合金であって、半導体の配線幅を狭く設計しても該配線幅に対応する凹部に確実に埋め込むことのできる半導体配線用Ｃｕ合金を提供することにある。本発明の他の目的は、半導体基板に設けられた凹部に上記半導体配線用Ｃｕ合金を埋め込むことによりＣｕ合金からなる配線を形成する製法を提供することにある。更に他の目的は、上記製法で得られるＣｕ合金配線を有する半導体装置を提供することにある。更に他の目的は、半導体のＣｕ合金配線を形成する際に用いるスパッタリングターゲットを提供することにある。
本発明者らは、Ｃｕ合金を埋め込もうとする凹部の幅を狭くした場合に、該凹部にＣｕ系金属を確実に埋め込む方策について検討を重ねた。その結果、半導体配線用Ｃｕ合金の成分組成を厳密に規定すれば、半導体の配線幅を狭く設計しても該配線幅に対応する凹部にＣｕ合金を確実に埋め込むことができることを見出し、本発明を完成した。また、半導体配線用Ｃｕ合金の結晶粒の平均粒径を厳密に制御しても、半導体の配線幅を狭く設計した場合に、該配線幅に対応する凹部にＣｕ合金を確実に埋め込むことができることを見出した。
即ち、本発明に係る半導体配線用Ｃｕ合金とは、Ｓｂ：０．１０〜１０原子％、Ｂｉ：０．０１０〜１．０原子％、および、Ｄｙ：０．０１〜３原子％よりなる群から選ばれる少なくとも１種を含み、残部がＣｕおよび不可避不純物からなる点に要旨を有する。また、スパッタリング法で形成された半導体配線用のＣｕ合金であって、該Ｃｕ合金は、Ｓｂ、ＢｉおよびＤｙよりなる群から選ばれる少なくとも１種を含み、残部がＣｕおよび不可避不純物からなり、且つ、室温で行われるスパッタリング法で形成された直後における結晶粒の平均粒径が０．０１〜０．１５μｍで、これを熱処理すると前記結晶粒の平均粒径が０．５μｍ以上に成長する半導体配線用Ｃｕ合金であっても上記課題を解決できる。
本発明におけるＣｕ合金配線の製法とは、半導体基板の凹部にＣｕ合金を埋め込むことによって配線を形成する方法であって、前記凹部は、最小幅が０．２５μｍ以下（０μｍを含まない）で、該最小幅に対する深さの比［深さ／最小幅］が１以上であり、前記半導体基板の表面に、上記半導体配線用Ｃｕ合金を室温で行われるスパッタリング法で形成した後、２００℃以上、５０ＭＰａ以上で高温高圧処理して前記半導体配線用Ｃｕ合金を前記凹部内に埋め込むことによって配線を形成する点に要旨を有する。
本発明には、上記Ｃｕ合金配線の製法で得られた配線を有する半導体装置や、Ｓｂ：０．１０〜１２原子％、Ｂｉ：０．０２０〜３原子％、および、Ｄｙ：０．０２〜３．５原子％よりなる群から選ばれる少なくとも１種を含み、残部がＣｕおよび不可避不純物からなる半導体のＣｕ合金配線形成用スパッタリングターゲットも包含される。
なお、本発明において配線とは、線状のものに限定されず、配線同士を接続するための孔（トレンチ・ビア）も含む意味であり、半導体装置のうちＣｕ合金が埋め込まれている部分を指す。
本発明によれば、半導体配線用Ｃｕ合金の成分組成を厳密に規定することによって、半導体の配線幅を狭く設計しても該配線幅に対応する凹部内に確実に埋め込むことのできる半導体配線用Ｃｕ合金を提供できる。また、特定の元素を含有する半導体配線用Ｃｕ合金における結晶粒径を厳密に制御することによっても上記と同様の効果を奏する半導体配線用Ｃｕ合金を提供できる。こうした半導体配線用Ｃｕ合金を用いれば、半導体基板に設けられた幅の狭い凹部に確実にＣｕ合金を埋め込むことができ、Ｃｕ合金からなる配線を確実に形成できる。また本発明によれば、上記配線を有する半導体装置を提供できる。更に本発明によれば、半導体のＣｕ合金配線を形成する際に用いるスパッタリングターゲットを提供できる。
本発明者らは上記特許文献１の技術について、凹部（即ち、半導体配線用の溝や孔）の幅を狭くすると純Ｃｕが凹部に埋め込まれない原因を突き止めるべく検討した。その結果、こうした原因は、半導体基板表面に純Ｃｕ薄膜を被覆した場合に、純Ｃｕ薄膜の結晶粒界が安定化するところにあることが判明した。
即ち、純Ｃｕからなる薄膜を成膜すると、Ｃｕの結晶粒径は薄膜の厚さとほぼ等しくなる。このときＣｕの結晶粒同士の界面に存在する結晶粒界が安定化するため、成膜後に高圧ガスを用いて純Ｃｕを凹部に押し込もうとしても幅の狭い凹部に純Ｃｕは埋め込まれない。例えば、成膜した純Ｃｕからなる薄膜の厚さが１μｍであれば、該薄膜中のＣｕの結晶粒は１μｍ程度にまで成長する。そのため薄膜中の結晶粒界は、薄膜を貫通するように形成される。こうした薄膜を貫通して形成される粒界は比較的安定なため、圧力を加えてもＣｕの結晶粒は移動・変形し難い。従って、純Ｃｕは幅の狭い凹部に押し込まれないのである。
そこで本発明者らは、薄膜を貫通するような結晶粒界を形成せず、結晶粒界を不安定な状態とすれば、加圧することによってＣｕの結晶粒が移動・変形し、幅の狭い凹部にもＣｕが埋め込まれるのではないかと考え、更に検討を重ねた。その結果、Ｃｕ系金属を成膜する方法としてスパッタリング法を採用すればよく、しかもスパッタリングを室温で行えば、成膜されたＣｕ合金の結晶粒が微細化し、薄膜を貫通するような結晶粒界は形成されないことが分かった。但し、スパッタリングを室温で行っても純Ｃｕでは成膜後、数時間から数日かけて粒成長が生じてＣｕの結晶粒が微細化しないため、各種の元素を含むＣｕ合金でなければならない。ちなみに、電気メッキ法やＣＶＤ法ではＣｕ合金を成膜すること自体が困難なため採用できない。
次に、本発明者らは結晶粒を微細化したＣｕ合金薄膜について結晶粒界の安定性を調べた。結晶粒界の安定性は、薄膜の応力温度曲線を測定することによって調べた。応力温度曲線測定とは、加熱しながら薄膜の応力を測定する評価方法であり、基板と薄膜の熱膨張率の違いから温度変化に伴って基板に生じる変形量を測定して応力を求める手法である。薄膜が高温で塑性変形し始めると、応力が緩和され始めるため、この応力の緩和が開始される温度を降伏温度（降伏点）として定義する。そして薄膜が高温で完全に流動性（以下、「高温流動性」と称することがある）を発揮すると、応力変化は観察されなくなる。こうした手法で、各種合金元素を含むＣｕ合金の高温流動性を調べた。
まず、バリア膜としてＴａＮ（膜厚：５００Å）を形成したシリコンウエハ表面に、Ｔｉ（０．６原子％）、Ｓｍ（６．１原子％）、Ｙ（１．７原子％）、Ｇｄ（２．０原子％）、Ｔｂ（１．８原子％）またはＡｇ（３．３原子％）のいずれかを含有するＣｕ合金薄膜をスパッタリング法で成膜し、この薄膜の応力温度曲線を測定した。なお、括弧内は合金元素の含有量を示している（以下同じ）。
バリア膜（ＴａＮ膜）はスパッタリング法で成膜し、このときの条件は、純Ｔａターゲットを用い、成膜時の雰囲気ガス：Ａｒ＋２０％Ｎ2、成膜ガス圧力：６６７ミリＰａ（５ミリＴｏｒｒ）、放電電力：３Ｗ／ｃｍ2、極間距離：５５ｍｍ、成膜温度：室温（２０℃）、とした。
Ｃｕ合金薄膜をスパッタリング法で成膜するときの条件は、成膜時の雰囲気ガス：Ａｒ、成膜ガス圧力：２６６ミリＰａ（２ミリＴｏｒｒ）、放電電力：３．３Ｗ／ｃｍ2、極間距離：５５ｍｍ、成膜温度：室温（２０℃）、とした。スパッタリングターゲットは上記合金元素を含み、残部がＣｕおよび不可避不純物からなるＣｕ合金を用いた。
応力温度曲線の測定は、Ｎ2雰囲気中で、室温（２０℃）から５００℃までの昇温速度：５℃／ｍｉｎで加熱して行った。その結果、上記いずれかの合金元素を含有するＣｕ合金薄膜の降伏点は、いずれも純Ｃｕ薄膜の降伏点（約３５０℃）よりも高かった。即ち、上記元素を添加するとＣｕ合金の強度が増大し、却って高温流動性が低下したと考えられる。これは上記元素を添加すると、固溶強化あるいは析出強化によってＣｕ合金薄膜が硬くなったからと考えられる。
次に、バリア膜としてＴａＮ（膜厚：５００Å）を形成したシリコンウエハ表面に、Ｍｇ（１．４４原子％）、Ｓｎ（０．９原子％）またはＩｎ（２．３原子％）のいずれかを含有するＣｕ合金薄膜をスパッタリング法で成膜し、この薄膜の応力温度曲線を測定した。スパッタリング条件および応力温度曲線の測定条件は上記と同じである。その結果、上記いずれかの合金元素を含有するＣｕ合金薄膜の降伏点は、いずれも純Ｃｕ薄膜の降伏点（約３５０℃）とほぼ等しかった。即ち、上記元素を添加しても高温流動性は殆ど発現せず、純Ｃｕの場合とあまり変わらないと考えられる。
このときＣｕ合金薄膜におけるＣｕの結晶粒径を測定した。結晶粒径としては、室温で行われたスパッタリング法で形成されたＣｕ合金薄膜について、成膜直後における結晶粒の平均粒径と、このＣｕ合金薄膜をＮ2（１００％）雰囲気下、４５０℃で３０分間の熱処理した後における結晶粒の平均粒径を求めた。熱処理後の結晶粒の平均粒径を求めたのは、スパッタリング後に行う高温高圧処理を模擬するためである（高温高圧処理については後述する）。そしてスパッタリング直後における結晶粒の平均粒径に比べて、熱処理後における結晶粒の平均粒径が大きければ、Ｃｕの高温流動性が高いことを示している。Ｃｕ合金薄膜におけるＣｕの結晶粒径は、後述する実施例２と同じ手順で測定した。その結果、Ｍｇ、ＳｎまたはＩｎのいずれか１種を含むＣｕ合金薄膜の場合、スパッタリング直後における結晶粒の平均粒径は０．０１μｍ程度であるのに対し、熱処理後における結晶粒の平均粒径は０．０５μｍ程度であった。よってＣｕ合金に含まれる合金元素がＭｇ、ＳｎまたはＩｎのいずれかである場合は、該Ｃｕ合金を熱処理してもＣｕの結晶粒は殆ど成長せず、Ｃｕの移動・変形量が少ないことが分かる。そのためスパッタリングして成膜されたＣｕ合金薄膜を高温高圧処理してもＣｕ合金を幅の狭い凹部に埋め込むことはできない。
次に、バリア膜としてＴａＮ（膜厚：５００Å）を形成したシリコンウエハ表面に、Ｓｂ（３．９原子％）、Ｂｉ（０．２原子％）またはＤｙ（１．０原子％）のいずれかを含有するＣｕ合金薄膜をスパッタリング法で成膜し、この薄膜の応力温度曲線を測定した。スパッタリング条件および応力温度曲線の測定条件は上記と同じである。その結果、いずれのＣｕ合金薄膜の降伏点も、純Ｃｕの降伏点（約３５０℃）よりも１００℃程度低い２５０℃を示した。更に上記元素を添加したＣｕ合金薄膜を３００℃以上に加熱すると応力変化が観察されなくなり、良好な高温流動性を発揮すると考えられる。
このときＣｕ合金薄膜におけるＣｕの結晶粒径を後述する実施例２と同じ手順で測定した。その結果、Ｓｂ、ＢｉまたはＤｙのいずれか１種を含むＣｕ合金薄膜の場合、スパッタリング直後におけるＣｕ結晶粒の平均粒径は０．０１μｍ程度であるのに対し、熱処理後におけるＣｕ結晶粒の平均粒径は１μｍ程度にまで成長した。よってＣｕ合金に含まれる合金元素がＳｂ、ＢｉまたはＤｙのいずれかである場合は、該Ｃｕ合金を熱処理することによってＣｕの結晶粒が充分に成長することから、結晶粒界が不安定な状態であると考えられる。そのためスパッタリングの後に、高温高圧処理を施すとＣｕの移動・変形量が多くなり、幅の狭い凹部にＣｕ合金を確実に埋め込むことができる。
こうした結晶粒界の状態はスパッタリング法で成膜するときの温度に影響を受けることも分かった。スパッタリングを室温で行って成膜すると、成膜されたＣｕ合金の結晶粒が微細化し、結晶粒界が不安定な状態となる。これに対し、スパッタリングを加熱状態（例えば、３００℃）で行うと、成膜されたＣｕ合金の結晶粒は加熱されることによって再配置され、結晶粒界が安定化する。
本発明の半導体配線用Ｃｕ合金は、Ｓｂ：０．１０〜１０原子％、Ｂｉ：０．０１０〜１．０原子％、および、Ｄｙ：０．０１〜３原子％よりなる群から選ばれる少なくとも１種を含み、残部はＣｕおよび不可避不純物（例えば、ＡｇやＭｇ，Ｎａ、Ｆｅ，Ｓｉなど）からなるものである。
Ｓｂ、ＢｉおよびＤｙは、Ｃｕ薄膜中に結晶歪を生じてＣｕの結晶粒を微細化する元素である。Ｃｕの結晶粒を微細化することによって、半導体基板に設けられた凹部の幅が狭い場合であっても、凹部にＣｕ合金を埋め込むことができる。特にＳｂはマトリックス中に固溶するが、該固溶Ｓｂは高温高圧処理時に比較的低温域から析出する。そして析出したＳｂはＣｕの結晶粒界を動き回り、この状態でＣｕが粒成長するためＣｕ合金は高温流動性を発現する。
なお、Ｃｕの結晶粒を微細化する観点からすれば、ＭｇやＴｉを合金元素として含有させてもよいと考えられる。しかしＭｇやＴｉは、Ｃｕに固溶して固溶強化を起こし、膜自体が硬くなる。また固溶したＭｇやＴｉが高温高圧処理時に析出しても、これらの元素はＣｕの結晶粒界を動き回らず、析出効果を起こして却ってＣｕの高温流動性を損なう。
Ｓｂは、０．１０原子％未満では添加効果を発揮しない。好ましくは０．１５原子％以上、より好ましくは０．７６原子％以上、さらに好ましくは１．３０原子％以上である。しかし１０原子％を超えると、Ｓｂを添加することによる固溶強化効果が顕著になり、却って膜が硬くなりすぎて高温高圧処理を施しても半導体基板の凹部にＣｕ合金を埋め込むことができない。好ましくは５原子％以下、より好ましくは４．０原子％以下、更に好ましくは３．５０原子％以下である。
特にＳｂ含有量が０．７６〜４．０原子％であれば、高温高圧処理時において比較的低温でも埋め込みが可能となり、しかも幅が０．１５μｍ未満の凹部（即ち、溝や孔）へも容易に埋め込むことができるため好ましい。
Ｂｉは、０．０１０原子％未満では添加効果を発揮しない。好ましくは０．０５原子％以上、より好ましくは０．０７原子％以上である。しかし１．０原子％を超えると、Ｂｉを添加することによる固溶強化効果が顕著になり、却って膜が硬くなりすぎて高温高圧処理を施しても半導体基板の凹部にＣｕ合金を埋め込むことができない。好ましくは０．７原子％以下、より好ましくは０．５原子％以下である。
Ｄｙは、０．０１原子％未満では添加効果を発揮しない。好ましくは０．１原子％以上、より好ましくは０．５原子％以上である。しかし３原子％を超えると、Ｄｙを添加することによってＣｕ結晶粒が微細化され過ぎて高温高圧処理を施しても半導体基板の凹部にＣｕ合金を埋め込むことができない。好ましくは２．５原子％以下、より好ましくは２．１原子％以下である。
Ｓｂ、ＢｉおよびＤｙは、夫々単独で使用してもその効果を発揮するが、Ｓｂ、ＢｉおよびＤｙよりなる群から任意に選ばれる２種以上を併用してもよい。異種金属を併用することにより、Ｃｕ合金薄膜の結晶粒を一層微細化でき、高温流動性を更に高めることができる。例えば、ＳｂとＢｉを併用する場合は、Ｓｂ：０．３〜３．１原子％で、Ｂｉ：０．０１〜０．５原子％、とすればよい。
また本発明の半導体配線用Ｃｕ合金は、スパッタリング法で形成された半導体配線用のＣｕ合金であって、該Ｃｕ合金は、Ｓｂ、ＢｉおよびＤｙよりなる群から選ばれる少なくとも１種を含み、残部がＣｕおよび不可避不純物からなり、室温で行われるスパッタリング法で形成された直後における結晶粒の平均粒径が０．０１〜０．１５μｍであり、これを熱処理すると前記結晶粒の平均粒径が０．５μｍ以上に成長するものである。
Ｓｂ、ＢｉおよびＤｙは、結晶歪を生じ、Ｃｕの結晶粒を微細化する元素である。そしてスパッタリング直後における結晶粒の平均粒径が０．０１〜０．１５μｍであり、これを熱処理した後の結晶粒の平均粒径が０．５μｍ以上であれば、高温高圧処理によって高温流動性が発揮されるため、幅の狭い凹部にＣｕ合金を確実に埋め込むことができる。
ここで室温とは１０〜６０℃を指す。室温を超えて高温域でスパッタリングすると、スパッタリング時の熱でＣｕが再配置されて結晶粒界が安定化するからである。熱処理条件は、熱処理雰囲気：Ｎ2（１００％）雰囲気下、熱処理温度：４５０℃、熱処理時間：３０分間、熱処理圧力：常圧、である。なお、室温に６０℃まで含めたのは、プラズマによる避けられない温度上昇が生じるからである。
前記Ｃｕ合金としては、合金元素としてＳｂ、ＢｉおよびＤｙよりなる群から選ばれる少なくとも１種を含み、残部がＣｕおよび不可避不純物からなり、室温で行われるスパッタリング法で形成された直後における結晶粒の平均粒径が０．０１〜０．１５μｍであり、これを熱処理すると前記結晶粒の平均粒径が０．５μｍ以上に成長するものであれば、その成分組成は限定されない。結晶粒の平均粒径が上記要件を確実に満足させるようにするには、Ｓｂ、ＢｉまたはＤｙの含有量を、Ｓｂ：０．１０〜１０原子％、Ｂｉ：０．０１０〜１．０原子％、Ｄｙ：０．０１〜３原子％とすればよい。
次に、半導体基板の凹部にＣｕ合金を埋め込むことによって配線を形成する製法について説明する。半導体基板の凹部にＣｕ合金を埋め込むには、半導体基板の表面に、Ｓｂ、ＢｉおよびＤｙのうち少なくとも１種を含む半導体基板用Ｃｕ合金を、室温でスパッタリングして形成（成膜）することが重要である。特定の元素を含むＣｕ合金を、凹部を有する半導体基板の表面に被覆することによって、下工程の高温高圧処理時に該Ｃｕ合金が良好に流動し、狭い凹部にＣｕ合金が埋め込まれ、Ｃｕ合金配線を形成できる。
このときスパッタリングは室温で行うことが重要である。室温でスパッタリングすることによって、半導体基板の表面に被覆されるＣｕ合金の結晶粒が微細化するため、下工程の高温高圧処理時における高温流動性が高まり、狭い凹部にＣｕ合金を確実に埋め込むことができるからである。
スパッタリング時には、Ｓｂ：０．１０〜１２原子％、Ｂｉ：０．０２０〜３原子％、および、Ｄｙ：０．０２〜３．５原子％よりなる群から選ばれる少なくとも１種を含み、残部がＣｕおよび不可避不純物からなるスパッタリングターゲットを用いればよい。
一般にスパッタリング法では、スパッタリングターゲットの成分組成と、スパッタリングによって得られる膜の成分組成はほぼ一致する。しかしＳｂやＢｉ、Ｄｙを含むＣｕ合金膜をスパッタリング法で形成しようとすると、スパッタリングによって得られるＣｕ合金の成分組成と、スパッタリングターゲットの成分組成にはズレを生じる。こうしたズレを生じる理由はＳｂやＢｉ，ＤｙはＣｕよりも低融点であるため、これらの元素がスパッタリング時にスパッタリングターゲットから蒸発して飛散するからである。そのため本発明の製法で用いるスパッタリングターゲットの成分組成は、スパッタリングによって成膜しようとするＣｕ合金に含まれる合金元素量よりも多少多めに含有させる必要がある。
スパッタリング法で形成するＣｕ合金の厚さは特に限定されず、凹部の大きさや深さを考慮して定めればよい。一般的には、凹部の深さに対して１〜３倍程度の厚さである。具体的には０．５〜３μｍ程度である。厚さが０．５μｍ未満では、Ｃｕ合金量が少なすぎるため、半導体基板に設けられた凹部にＣｕ合金を埋め込むことができない。一方、厚さが３μｍを超えると、Ｃｕ合金の膜厚が大きくなり過ぎるため、高温高圧処理してもＣｕ合金を凹部に埋め込むことができない。
スパッタリング時に用いるスパッタリングターゲットの形態は特に限定されず、チップオンターゲットやＣｕ合金ターゲットなどを用いることができる。チップオンターゲットとは、ベースとなるスパッタリングターゲットの表面に、所望の元素を含む金属チップを所定位置に所定量貼り付けたものであり、ベースと金属チップを合わせたときの成分組成が、上記範囲を満足すればよい。Ｃｕ合金ターゲットとは、上記元素を所定量含み、上記範囲を満足するスパッタリングターゲットである。
スパッタリングターゲットの形態がチップオン型の場合は、ベースとなるスパッタリングターゲットの表面に貼り付ける金属チップの位置や枚数を調整することによってもスパッタリングで形成されるＣｕ合金の成分組成を制御できる。即ち、マグネトロンスパッタリング装置では、スパッタリングされやすい場所とされにくい場所があり、最もスパッタされる場所はエロージョン位置と呼ばれている。そしてこのエロージョン位置と上記金属チップの貼り付け位置との距離や、このとき貼り付ける金属チップの枚数を調整することにより、スパッタリングで形成されるＣｕ合金の成分組成を制御できるのである。なお、金属チップの貼り付け位置や貼り付け枚数はスパッタリング装置によって異なるため一律に規定できない。
その他のスパッタリング条件は特に限定されず、公知の条件を採用できる。例えば、成膜時の雰囲気ガス：不活性ガス（不活性ガスとしては、ＡｒやＨｅなど公知のものを使用できる）、成膜ガス圧力：６６．７〜１３３３ミリＰａ（０．５〜１０ミリＴｏｒｒ）、放電電力：１〜１０Ｗ／ｃｍ2、極間距離：２０〜１００ｍｍ、とすればよい。
本発明の製法では、特定の元素を含むＣｕ合金を半導体基板の表面に積層することが重要であり、他の条件は特に限定されない。
凹部を有する半導体基板は、公知の方法で形成されたものを用いることができる。即ち、半導体基板（例えば、シリコンウエハ）の表面に、絶縁膜を形成し、次いで配線を埋め込むための溝や配線同士を接続するための孔（トレンチ・ビア）等の配線パターン（凹部）を形成する。
絶縁膜を形成する方法は特に限定されず、公知の方法を採用できる。絶縁膜としては、酸化シリコンや窒化シリコン、ＢＳＧ（Boro-Silicate Glass）、ＰＳＧ（Phospho-Silicate Glass）、ＢＰＳＧ（Boro-Phospho-SilicateGlass）等を形成すればよい。
また、配線パターンを形成する方法も特に限定されず、公知の方法を採用できる。但し、配線パターンは最小幅が０．２５μｍ以下（０μｍを含まない）で、該最小幅に対する深さの比［深さ／最小幅］が１以上である。凹部の最小幅が０．２５μｍを超える場合であれば、本発明の製法を採用しなくとも、例えば電気メッキ法で凹部にＣｕ合金を容易に埋め込むことができる。これに対し、本発明の製法でＣｕ合金配線を形成しようとする凹部は、電気メッキ法では直接Ｃｕ合金を埋め込むことのできないレベルの狭いものであり、本発明の製法を採用することによって、最小幅が０．１５μｍ以下、０．１５μｍ未満、０．１８μｍ以下、０．１２μｍ以下、０．１μｍ以下、０．０９μｍ以下、といった幅の狭い凹部にも確実にＣｕ合金を埋め込むことができ、配線を形成できる。
本発明の配線形成方法でＣｕ合金配線を形成しようとする凹部の深さは、最小幅に対する深さの比［深さ／最小幅］が１以上である。凹部の最小幅に対して深さが浅ければ、本発明の製法を採用しなくとも、例えば電気メッキ法で凹部にＣｕ合金を埋め込むことができる。これに対し、凹部が深くなるほど、Ｃｕ合金の埋め込みは困難となる。最小幅に対する深さの比の上限値は特に限定されないが、最小幅に対する深さの比［深さ／最小幅］が１０を超えるものは実用的ではないため１０以下とする。
凹部の最小幅とは、Ｃｕ合金を埋め込む対象が溝の場合は、該溝の開口部のうち、最も狭い部分の距離を指す。一方、Ｃｕ合金を埋め込む対象が孔の場合は、該孔の開口部の直径を指し、例えば、孔が楕円の場合は短径を指す。なお、絶縁膜に幅の異なる複数の溝や孔が形成されている場合は、溝の幅や孔の直径（もしくは短径）のうち、最も短いものが上記要件を満足していればよい。
半導体基板の表面にはスパッタリングによって表面にバリア膜を形成する。絶縁膜に形成した凹部に直接Ｃｕ合金を埋め込むと、Ｃｕが絶縁膜方向へ拡散して絶縁膜の特性を損なうことがある。そこでこうしたＣｕの拡散を防止するために、絶縁膜とＣｕ合金の間にバリア膜を形成する。
バリア膜としては種々の素材が検討されているが、バリア性（即ち、より高温でＣｕの拡散を抑える特性）が良好なためＴｉＮやＴａＮを形成すればよい。バリア膜の厚さは、Ｃｕが絶縁膜へ拡散するのを防止できる程度であればよく、数ｎｍ〜数十ｎｍ程度である。具体的には、５〜５０ｎｍ程度である。但し、バリア膜の膜厚を過度に厚くすると、半導体装置の小型化にマイナスとなるので好ましくない。
高温高圧処理は２００℃以上、５０ＭＰａ以上で行う。なお、高温高圧処理すれば、空隙以外の微小な気孔や気泡も消滅する。
処理温度が２００℃未満では温度が低すぎるため、Ｃｕ合金の高温流動性が充分得られず、圧力を加えてもＣｕ合金を凹部に埋め込むことができない。好ましくは２５０℃以上、より好ましくは３００℃以上である。処理温度の上限は特に制限されないが、６５０℃を超えると半導体装置を構成する他の部分（例えば、半導体基板自体やバリア膜など）へダメージを与えてしまうため、実用的ではない。よって処理温度は６５０℃以下とする。好ましくは５００℃以下である。
処理圧力が５０ＭＰａ未満では圧力低すぎるため、Ｃｕ合金の流動性が充分に得られてもＣｕ合金を凹部に埋め込むことができない。好ましくは７０ＭＰａ以上、より好ましくは１００ＭＰａ以上である。処理圧力の上限は特に制限されないが、２５０ＭＰａを超えると高圧になり過ぎるため実用的ではない。よって処理圧力は２５０ＭＰａ以下とする。好ましくは２１０ＭＰａ以下である。
処理時間は特に限定されないが、最高温度での保持時間を１０分程度以下とすれば充分にＣｕ合金を凹部に埋め込むことができる。
処理雰囲気は不活性雰囲気下であれば特に限定されず、ＡｒやＮ2雰囲気下で処理すればよい。
次に、不要なＣｕ合金を化学機械的研磨（ＣＭＰ）処理することによって配線を形成する。そして研磨後の表面に新たな絶縁膜を形成して上記プロセスを繰り返すことにより多層構造の配線を形成できる。
以下、本発明を実施例によって更に詳細に説明するが、下記実施例は本発明を限定する性質のものではなく、前・後記の趣旨に適合し得る範囲で適当に変更して実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
実験例１
バリア膜としてＴａＮ（膜厚：５００Å）を形成したシリコンウエハ（直径：２インチ）表面に、下記表１に示す形状の凹部を形成した後、ＤＣマグネトロンスパッタリング法でＣｕまたはＣｕ合金を成膜し、次いで高温高圧処理した。なお、溝の長さは１００μｍである。孔とは円筒状の凹部を示しており、このとき最小幅とは孔の直径を示している。
スパッタリング条件は次の通りである。スパッタリング装置としては、島津製作所社製のＨＳＭ型スパッタ装置を用いた。スパッタリングターゲットとしては、表１に示す各種添加元素を含み、残部がＣｕおよび不可避不純物からなるＣｕ合金を用いた。なお、表中「−」は添加元素を含まない純Ｃｕを示している。
ターゲットの形態は、チップオンターゲットまたは純Ｃｕ（またはＣｕ合金）ターゲットのいずれかを用いた。表中、「チップオンターゲット」とは、ベースとなる純Ｃｕの表面に、所望の元素を含む金属チップを所定位置に所定量貼り付けたスパッタリングターゲットである。即ち、Ｎｏ．５で用いたスパッタリングターゲットは、ベースとなる純Ｃｕターゲット（１００ｍｍφ）の表面に、１０枚の５ｍｍ角Ｓｂチップをエロージョン位置の中心から４ｍｍ離れたところに貼り付けたものである。Ｎｏ．１６で用いたスパッタリングターゲットは、ベースとなる純Ｃｕターゲット（１００ｍｍφ）の表面に、１０枚の５ｍｍ角Ｓｂチップをエロージョン位置の中心から２ｍｍ離れたところに貼り付けたものである。Ｎｏ．２２で用いたスパッタリングターゲットは、ベースとなる純Ｃｕターゲット（１００ｍｍφ）の表面に、１０枚の５ｍｍ角Ｓｂチップをエロージョン位置の中心から３ｍｍ離れたところに貼り付けたものである。「合金」とは、上記添加元素を所定量含むスパッタリングターゲットである。
スパッタリングの成膜条件は、成膜時の雰囲気ガス：Ａｒ、成膜ガス圧力：２６７ミリＰａ（２ミリＴｏｒｒ）、放電電力：２．５Ｗ／ｃｍ2、極間距離：５２ｍｍ、成膜温度：室温（２０℃）または３００℃とした。下記表１に成膜条件として、成膜温度と成膜したＣｕ合金の膜厚を示す。なお、Ｃｕ合金の膜厚は、ＤＥＫＴＡＫ社製の触針式膜厚計「６Ｍ」を用いて測定した。
スッパッタリングで成膜されたＣｕまたはＣｕ合金の成分組成を、島津製作所製のＩＣＰ発光分光分析装置「ＩＣＰ−８０００型」を用いてＩＣＰ発光分析法で定量分析した。結果を表１に示す。
高温高圧処理は下記表２に示す条件で行い、ＣｕまたはＣｕ合金を凹部に埋め込んだ。処理雰囲気はＡｒ下とし、処理時間は最高温度（つまり、表２に示した温度）で５分間とした。
凹部にＣｕ合金を埋め込んだ半導体装置について、エスアイアイナノテクノロジー社製のＦＩＢ「ＳＭＩ９２００」を用いて断面加工し、ＳＩＭ像（イオンで励起された二次電子像）観察によってＣｕまたはＣｕ合金が、基板に設けられた凹部に埋め込まれているかどうかを観察して評価した。評価基準は、完全に埋め込まれている場合を合格（○）、埋め込まれなかった場合を不合格（×）とした。評価結果を下記表２に示す。
Figure 0004377788
Figure 0004377788
表１および２から次のように考察できる。Ｎｏ．１〜７は、本発明で規定する要件を満足する例であって、Ｓｂ含有量の異なるＣｕ合金を凹部に埋め込んだ例であり、埋め込み結果は良好であった。Ｎｏ．８〜１０は、Ｎｏ．１〜５に対して凹部の最小幅をさらに狭くすると共に、高温高圧処理時の温度を更に低くし、より厳しい条件で埋め込みを試みた例であるが、埋め込み結果は良好であった。Ｎｏ．１１と１２は、凹部の最小幅が狭いうえに、最小幅に対する深さの比が大きく、しかも高温高圧処理時の温度をできるだけ低くして厳しい条件で埋め込みを試みた例である。埋め込み結果は良好であった。Ｎｏ．１３は、凹部の形状を溝にした場合であるが、埋め込み結果は良好であった。Ｎｏ．１８〜２０は、本発明で規定する要件を満足する例であって、Ｂｉ含有量の異なるＣｕ合金を凹部に埋め込んだ例であり、埋め込み結果は良好であった。Ｎｏ．２５とＮｏ．２６を比較すると、高温高圧処理条件のうち、処理圧力が本発明で規定する要件から外れると凹部にＣｕ合金を埋め込むことができないことが分かる。Ｎｏ．２７とＮｏ．２８を比較すると、高温高圧処理条件のうち、処理温度が本発明で規定する範囲から外れると凹部にＣｕ合金を埋め込むことができないことが分かる。Ｎｏ．２９は、ＳｂとＢｉを併用した例であり、併用しても埋め込み結果は良好であった。Ｎｏ．３０は、凹部の最小幅と深さの比を大きくした例であり、本発明の配線形成方法によれば、Ｃｕ合金を凹部も埋め込むことができ、良好な配線を形成できる。
Ｎｏ．１４〜１７、２１〜２２、３１は、本発明で規定する要件から外れる例であり、埋め込み結果は悪かった。Ｎｏ．２３〜２４は参考例であり、スパッタリングで形成されたＣｕ合金の膜厚が凹部の深さに対して薄すぎるか、厚すぎる例である。
実験例２
バリア膜としてＴａＮ（膜厚：５００Å）を形成したシリコンウエハ（直径：２インチ）表面に、ＤＣマグネトロンスパッタリング法でＣｕ合金を成膜し、スパッタリング直後におけるＣｕの結晶粒の平均粒径を測定した。
スパッタリング条件は上記実験例１と同じである。スパッタリングターゲットは、表３に示す添加元素を含み、残部はＣｕおよび不可避不純物からなるＣｕ合金を用いた。スパッタリングに用いたターゲットの形態を下記表３に示す。なお、Ｎｏ．３２については、ベースとなる純Ｃｕターゲット（１００ｍｍφ）の表面に、１０枚の５ｍｍ角Ｓｂチップをエロージョン位置の中心から３ｍｍ離れたところに貼り付けたスパッタリングターゲットを用いた。
スパッタリングの成膜条件も上記実験例１と同じである。なお、成膜温度は室温（２０℃）であり、成膜したＣｕ合金の膜厚は２．０μｍである。
スッパッタリングで成膜されたＣｕ合金の成分組成を、上記実験例１と同じ条件で定量分析し、結果を下記表３に示す。
スパッタリング直後のＣｕ合金からエスアイアイナノテクノロジー社製のＦＩＢ装置「ＳＭＩ９２００」を用いて断面加工し、ＳＩＭ像（イオンで励起された二次電子像）観察してＣｕの結晶粒の平均粒径を測定した。結果を下記表３に示す。
次に、スパッタリングして得られたＣｕ合金を熱処理し、熱処理直後におけるＣｕの結晶粒の平均粒径を測定した。
熱処理条件は、Ｎ2（１００％）雰囲気下、４５０℃で３０分間、常圧とした。熱処理後、上記ＦＩＢ装置を用いて断面加工し、ＳＩＭ像観察してＣｕの結晶粒の平均粒径を測定した。結果を下記表３に示す。
次に、シリコンウエハ（直径：２インチ）表面に、下記表４に示す形状の凹部を形成した後、バリア膜としてＴａＮ（膜厚：５００Å）を形成し、次いで上記と同じ条件でＤＣマグネトロンスパッタリング法でＣｕ合金を成膜した後、高温高圧処理した。
高温高圧処理は、下記表４に示す条件で行い、Ｃｕ合金を凹部に埋め込んだ。処理雰囲気はＡｒとし、処理時間は最高温度（つまり、表４に示した温度）で５分間とした。
凹部にＣｕ合金を埋め込んだ半導体装置について、上記ＦＩＢを用いて断面加工し、ＳＩＭ像観察によってＣｕ合金が、基板に設けられた凹部に埋め込まれているかどうかを観察して評価した。評価結果を下記表４に示す。
Figure 0004377788
Figure 0004377788
表３および表４から明らかなように、半導体配線用のＣｕ合金として、スパッタリング直後における結晶粒の平均粒径と熱処理直後における結晶粒の平均粒径が、本発明で規定する要件を満足するものを用いれば、該Ｃｕ合金を高温高圧処理によって最小幅が狭く、該最小幅に対する深さが大きい凹部に確実に埋め込むことができる。

Claims (5)

  1. 半導体基板の凹部に埋め込まれる半導体配線用Ｃｕ合金であって、
    前記凹部は、最小幅が０．２５μｍ以下（０μｍを含まない）で、該最小幅に対する深さの比［深さ／最小幅］が１以上であり、
    Ｓｂ：０．３〜３．１原子％、およびＢｉ：０．０１〜０．５原子％を含み、残部がＣｕおよび不可避不純物からなることを特徴とする半導体配線用Ｃｕ合金。
  2. 結晶粒の平均粒径が０．０１〜０．１５μｍである請求項１に記載の半導体配線用Ｃｕ合金。
  3. 半導体基板の凹部にＣｕ合金を埋め込むことによって配線を形成する方法であって、
    前記凹部は、最小幅が０．２５μｍ以下（０μｍを含まない）で、該最小幅に対する深さの比［深さ／最小幅］が１以上であり、
    前記半導体基板の表面に、請求項１に記載の成分組成の半導体配線用Ｃｕ合金を室温で行われるスパッタリング法で形成した後、
    ２００℃以上、５０ＭＰａ以上で高温高圧処理して前記半導体配線用Ｃｕ合金を前記凹部内に埋め込むことによって配線を形成することを特徴とするＣｕ合金配線の製法。
  4. 請求項３に記載の製法で得られたＣｕ合金配線を有する半導体装置。
  5. 請求項１に記載の半導体配線用Ｃｕ合金を形成するために用いられるスパッタリングターゲットであって、
    Ｓｂ：０．１０〜１２原子％、およびＢｉ：０．０２０〜３原子％を含み、残部がＣｕおよび不可避不純物からなることを特徴とするスパッタリングターゲット。
JP2004280444A 2004-09-27 2004-09-27 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット Expired - Fee Related JP4377788B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004280444A JP4377788B2 (ja) 2004-09-27 2004-09-27 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット
TW094132342A TWI291496B (en) 2004-09-27 2005-09-19 Copper alloy for semiconductor interconnections, fabrication method thereof, semiconductor device having copper alloy interconnections fabricated by the method, and sputtering target for fabricating copper alloy interconnections for semiconductors
US11/229,721 US7385293B2 (en) 2004-09-27 2005-09-20 Copper alloy, fabrication method thereof, and sputtering target
KR1020050089563A KR100654520B1 (ko) 2004-09-27 2005-09-26 반도체 배선용 Ｃｕ 합금과 그 제조 방법, 상기 방법으로제조된 Ｃｕ 합금 배선을 포함하는 반도체 장치, 및반도체용 Ｃｕ 합금 배선을 제조하기 위한 스퍼터링 타겟

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004280444A JP4377788B2 (ja) 2004-09-27 2004-09-27 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット

Publications (2)

Publication Number Publication Date
JP2006093629A JP2006093629A (ja) 2006-04-06
JP4377788B2 true JP4377788B2 (ja) 2009-12-02

Family

ID=36099781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004280444A Expired - Fee Related JP4377788B2 (ja) 2004-09-27 2004-09-27 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット

Country Status (4)

Country Link
US (1) US7385293B2 (ja)
JP (1) JP4377788B2 (ja)
KR (1) KR100654520B1 (ja)
TW (1) TWI291496B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277339A (ja) * 2007-04-25 2008-11-13 Tdk Corp 電子部品およびその製造方法
JP5464667B2 (ja) * 2010-12-17 2014-04-09 三井金属鉱業株式会社 配線用Ｃｕ合金を用いた接続構造及び配線用Ｃｕ合金からなるスパッタリングターゲット
JP5165100B1 (ja) * 2011-11-01 2013-03-21 三菱マテリアル株式会社 スパッタリングターゲット及びその製造方法
KR102661959B1 (ko) * 2018-09-20 2024-04-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191556A (ja) 1997-12-26 1999-07-13 Sony Corp 半導体装置の製造方法および銅または銅合金パターンの形成方法
JP3939426B2 (ja) 1998-03-13 2007-07-04 株式会社アルバック 銅系配線膜の加圧埋込方法
US6413330B1 (en) * 1998-10-12 2002-07-02 Sambo Copper Alloy Co., Ltd. Lead-free free-cutting copper alloys
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
US7074709B2 (en) * 2002-06-28 2006-07-11 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
JP2004193553A (ja) 2002-10-17 2004-07-08 Mitsubishi Materials Corp 半導体装置配線シード層形成用銅合金スパッタリングターゲットおよびこのターゲットを用いて形成したシード層
JP2004193546A (ja) 2002-10-17 2004-07-08 Mitsubishi Materials Corp 半導体装置配線シード層形成用銅合金スパッタリングターゲット
US20040076541A1 (en) * 2002-10-22 2004-04-22 Laughlin John P. Friction-resistant alloy for use as a bearing
JP4794802B2 (ja) * 2002-11-21 2011-10-19 Ｊｘ日鉱日石金属株式会社 銅合金スパッタリングターゲット及び半導体素子配線
AU2003266560A1 (en) * 2002-12-09 2004-06-30 Yoshihiro Hayashi Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device
JP4223511B2 (ja) 2003-03-17 2009-02-12 日鉱金属株式会社 銅合金スパッタリングターゲット及びその製造方法並びに半導体素子配線
JP4266360B2 (ja) * 2004-07-26 2009-05-20 株式会社神戸製鋼所 半導体装置のＣｕ系配線形成方法
KR100701641B1 (ko) * 2004-08-02 2007-03-30 도레이새한 주식회사 진공증착에 의해 구리도금층을 형성하는 연성회로기판용 적층구조체의 제조방법 및 그 장치

Also Published As

Publication number Publication date
TW200624583A (en) 2006-07-16
TWI291496B (en) 2007-12-21
KR20060051651A (ko) 2006-05-19
KR100654520B1 (ko) 2006-12-06
JP2006093629A (ja) 2006-04-06
US20060068587A1 (en) 2006-03-30
US7385293B2 (en) 2008-06-10

Similar Documents

Publication Publication Date Title
KR101070185B1 (ko) 구리-망간 합금 스퍼터링 타겟트 및 반도체 배선
JP2010502841A (ja) 非常に小さな結晶粒径と高エレクトロマイグレーション抵抗とを有する銅スパッタリングターゲットおよびそれを製造する方法
KR100638977B1 (ko) 평면 패널 디스플레이용 Ａｇ기 합금 배선 전극막, Ａｇ기합금 스퍼터링 타겟 및 평면 패널 디스플레이
JP2003324148A (ja) 半導体装置およびその製造方法、めっき液
KR20150090132A (ko) 접합 적용을 위한 알루미늄 합금 와이어
JP2001189287A (ja) 銅製相互接続を有する集積回路デバイス
CN107195609A (zh) 半导体装置用接合线
JP4266360B2 (ja) 半導体装置のＣｕ系配線形成方法
JP4740004B2 (ja) 半導体装置におけるＣｕ合金配線の製造方法
JP4377788B2 (ja) 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット
JP4485466B2 (ja) 半導体装置の配線用金属薄膜及び半導体装置用配線
JP4896850B2 (ja) 半導体装置のＣｕ配線およびその製造方法
JP3293783B2 (ja) 半導体装置の製造方法
JP5285898B2 (ja) 銅拡散防止用バリア膜、同バリア膜の形成方法、ダマシン銅配線用シード層の形成方法及びダマシン銅配線を備えた半導体ウェハー
KR20200083609A (ko) 석출경화형 Ag-Pd-Cu-In-B계 합금
TW200908021A (en) Conducting material with good thermal stability
JP2007242947A (ja) 半導体配線用バリア膜、半導体用銅配線、同配線の製造方法及び半導体バリア膜形成用スパッタリングターゲット
JP2004193546A (ja) 半導体装置配線シード層形成用銅合金スパッタリングターゲット
JP4315884B2 (ja) 半導体配線用金属薄膜、該金属薄膜を用いて形成される半導体配線、並びに半導体配線の製法
JP5053471B2 (ja) 配線膜の製造方法と電子部品の製造方法
JP5533544B2 (ja) Ｗ−Ｔｉ系拡散防止膜およびＷ−Ｔｉ系拡散防止膜形成用スパッタリングターゲット
JP2004071960A (ja) 配線膜の形成方法
JP5731770B2 (ja) スパッタリングターゲットの製造方法及びスパッタリングターゲット
JP2000323434A (ja) スパッタターゲット、配線膜および電子部品
JP2007242951A (ja) 半導体配線用バリア膜、半導体用銅配線、同配線の製造方法及び半導体バリア膜形成用スパッタリングターゲット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090911

R150 Certificate of patent or registration of utility model

Ref document number: 4377788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees