JP4266360B2 - 半導体装置のＣｕ系配線形成方法 - Google Patents
半導体装置のＣｕ系配線形成方法 Download PDFInfo
- Publication number
- JP4266360B2 JP4266360B2 JP2004217761A JP2004217761A JP4266360B2 JP 4266360 B2 JP4266360 B2 JP 4266360B2 JP 2004217761 A JP2004217761 A JP 2004217761A JP 2004217761 A JP2004217761 A JP 2004217761A JP 4266360 B2 JP4266360 B2 JP 4266360B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- thin film
- wiring
- sputtering
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
Description
本発明は、半導体装置のＣｕ（純Ｃｕ）またはＣｕ合金（以下「Ｃｕ系」と総称することがある）からなる配線の形成方法に関するものであり、特に、絶縁膜に形成されたビアやトレンチ等の凹部に、スパッタリング法でＣｕ系金属よりなる薄膜を形成した後、高温高圧リフロー法で該Ｃｕ系金属を埋め込んで、例えばＵＬＳＩ（超大規模集積回路）等に代表されるＳｉ半導体デバイス等の半導体装置におけるＣｕ系配線を形成する方法に関するものである。
近年、ＬＳＩ（大規模集積回路）の高集積化や高速信号伝播の要求を満たすためデザインルールは縮小の一途を辿っており、配線ピッチの縮小や配線幅の減少、配線間距離の縮小はますます加速されている。これらはデバイスの高速化を主目的とするものであるが、該デバイスの配線回路の微細化・高集積化に伴い配線抵抗が増加し、この配線抵抗の増加が信号伝達の遅延を招く。この様な問題を解消すべく、近年では、電気抵抗のより小さな配線材料を使用する試みが活発化している。即ち、従来のＡｌ系配線材料よりも電気抵抗を低減できる配線材料としてＣｕ系材料を使用し、Ｃｕ系配線を形成することが行なわれている。
また高集積化・高性能化を実現するため、上記Ｃｕ系配線を多層構造とすることが行なわれており、該多層構造を実現するための手段として、ダマシン配線技術が用いられている（例えば特許文献１）。この方法は、常法に従って半導体基板上に酸化シリコンや窒化シリコン等の層間絶縁膜を形成し、該層間絶縁膜に埋込配線用のトレンチやビアホールといった配線溝や層間接続孔を形成し、該配線溝等の内部にＴａＮ薄膜等を形成して、次いでＣｕ薄膜のシード層を形成し、さらにＣｕ薄膜を電解めっき法により上記配線溝や層間接続孔に埋め込み、配線溝や層間接続孔以外の部分に堆積した不要な配線材料を、最後に化学機械研磨（Chemical Mechanical Polish，ＣＭＰ）を行なって除去し、配線溝や層間接続孔の内部にのみ配線材料を残してこれを配線とする方法である。近年では、前記層間接続孔を接続溝成形時に開孔し、この配線溝と層間接続孔を同時に配線材料（金属）で充填して配線を形成するデュアルダマシン配線技術が採用されている。
ところでＬＳＩ配線はロードマップに従って微細化され、形成される上記配線溝の溝幅や層間接続孔の孔径も微細化が進み、かつアスペクト比（深さ／孔径の比）も高くなっている。しかし上記電解めっき法でＣｕ配線を形成するプロセスでは微細形状の凹部への埋込みに限界があるため、高アスペクト比のビアや微細径（配線幅１００ｎｍ以下）のビア・トレンチへのＣｕ完全埋込みが難しい。特に配線ルールが０．１μｍ以下になると、ビア・トレンチのサイズの微細化や前記アスペクト比の増加が生じるためＣｕ系材料の完全埋込が困難となり、信頼性の高い配線を形成できないという課題がある。
またＣｕ系配線には、前記完全埋込の他、低電気抵抗率（ρ≦３〜４μΩｃｍ）、接続信頼性（確実なコンタクトの形成）、配線信頼性（ストレスマイグレーションによる断線に対する耐性［ＳＭ耐性］やエレクトロマイグレーションによる断線に対する耐性［ＥＭ耐性］等）などの特性が求められるが、電解めっき法を用いた現状のダマシン配線技術では、バルクＣｕ材と同等の特性を有するＣｕ系配線の形成が難しく、上記特性の全てに優れたＣｕ系配線を実現することが難しい。
配線溝や層間接続孔にＣｕ系金属を完全に埋め込む方法として、これまでに、ＣＶＤ（化学気相成長法）によるＣｕ配線形成が提案されている。しかし、ＣＶＤ法による成膜は、高純度のものが得られにくいといった問題や高コストであるといった問題を有しており、該問題の解消には、上記デュアルダマシン配線技術を改善することが有効であると考える。該技術は、日本においてカスタムＩＣを中心に採用が進んでおり、今後もＣｕ配線の形成方法として採用されると考えられるからである。
ところで配線の信頼性を改善する手段としては、薄膜の耐力を向上させる観点および配線とバリア膜（ＴａＮ薄膜等）の密着性を向上させるという観点から、Ｃｕ配線の材料として純ＣｕでなくＣｕ合金を使用することが提案されている。現状では、５種類の合金系（Ｃｕ−Ｔｉ系、Ｃｕ−Ｚｒ系、Ｃｕ−Ｓｎ系、Ｃｕ−ＡＩ系、Ｃｕ−Ｍｇ系）が主として検討されているが、配線にＣｕ合金を採用する場合、電解めっき法によるデュアルダマシン配線技術では、形成できるＣｕ合金の種類が限られるといった問題がある。
この様な電解めっき法によるデュアルダマシン配線技術の問題を解決するための方法として、Ｃｕ合金配線材料をスパッタリングし、該スパッタリング後に高温高圧リフロ一法を採用することが有効な方法であると考えられる。この高温高圧リフロー法は、図１（ａ）に示す様に、ビア（配線接続孔）３やトレンチ（配線溝）６といった凹部が予め形成された絶縁膜２の表面に、該凹部をブリッジングする様にＣｕ系金属からなる薄膜５をスパッタリング法で形成した後、図１（ｂ）に示す様に、該薄膜表面に対して垂直かつ等方的に加圧して（例えば特許文献２に記載の様に常圧を超える圧力の静水圧で加圧し）、凹部へＣｕ系金属を押し込む方法である。
例えば特許文献３には、孔・溝が形成された絶縁膜を有する基板の絶縁膜表面を、銅もしくは銅合金又は銀もしくは銀合金の金属材料で被覆した後、加熱処理することにより、絶縁膜に形成された孔・溝の内部に該金属材料を充填して配線膜を形成することが提案されている。
しかし、この方法にも次の様な問題が残っている。即ち、形成されたＣｕ合金薄膜が連続かつ気密状態でなければ、高温高圧リフロー法を実施しても十分に押し込まれず、またＣｕ系金属の薄膜が変形して破断すると、それ以上埋め込まれないといった問題点がある。中でもスパッタリング法で形成したＣｕ系薄膜は、電解めっき法で形成したＣｕ系薄膜に比べてリフロー性（高温時の流動性）が悪く、スパッタリング法で形成したＣｕ系薄膜の高温高圧処理時のリフロー性を高めることが、上記ダマシン配線技術を採用する上で重要な課題となっている。
また、孔径や溝幅が微細でアスペクト比の高いビア・トレンチに完全に埋め込むには、より高い温度および圧力状態とすることが必要となるが、現状では、この様な温度と圧力を実現することも難しく、よりマイルドな条件で埋込処理できることが望まれている。
特開平１０−７９４２８号公報
特開平５−２１１２３８号公報
特開２００１−７０５０号公報
本発明は上記の様な事情に着目してなされたものであって、その目的は、半導体製造装置の製造において、Ｃｕ系配線を上記ダマシン配線技術を用いて形成するに際し、純Ｃｕ材料のみならずＣｕ合金材料を使用した場合であっても、Ｃｕ系金属を配線接続孔や接続溝等の凹部に隙間なく充填でき、電気抵抗率が低く、緻密で絶縁膜との密着性に優れた信頼性の高いＣｕ系配線を、容易にかつ歩留り良く実現するための方法を提供する。
上記課題を解決することのできた本発明にかかる半導体装置のＣｕ系配線形成方法とは、基板上に形成された溝や孔などの凹部を有する絶縁膜の表面に、Ｃｕ系金属（Ｃｕ［純Ｃｕ］またはＣｕ合金）よりなる薄膜をスパッタリング法で形成した後、高温高圧処理を施して該Ｃｕ系金属を上記凹部内に充填して半導体装置の配線を形成する方法であって、上記スパッタリングを下記条件で行なうところに特徴を有する。
スパッタリングガス種：水素ガスと不活性ガスの混合比率（％）が
５：９５〜２０：８０である混合ガス
基板温度：０〜−２０℃
スパッタリングガス種：水素ガスと不活性ガスの混合比率（％）が
５：９５〜２０：８０である混合ガス
基板温度：０〜−２０℃
前記高温高圧処理を下記条件で行なったり、更に高温高圧保持後の室温までの冷却速度を１０℃／ｍｉｎ以上とすれば、上記Ｃｕ系金属を確実に上記凹部内に充填できるので好ましい。
処理温度：４００〜６００℃
処理圧力：１５０〜２００ＭＰａ
処理時間：３０分以下（０分含む）
処理温度：４００〜６００℃
処理圧力：１５０〜２００ＭＰａ
処理時間：３０分以下（０分含む）
本発明によれば、半導体装置（例えばＳｉ半導体デバイス等）の製造において、配線接続孔や接続溝等の凹部に隙間なくＣｕ系金属を充填させて、電気抵抗率が低く、膜の緻密性や絶縁膜との密着性に優れた埋込式のＣｕ系配線を容易に実現でき、集積回路の高集積化・高性能化の促進に寄与することができる。
基板上に形成された凹部（配線接続孔や接続溝等）を有する絶縁膜の表面に、Ｃｕ系金属よりなる薄膜をスパッタリング法で形成した後、高温高圧処理を行なって該Ｃｕ系金属を上記凹部内に充填して半導体装置の配線を形成する方法において、絶縁膜に形成された凹部に上記薄膜を隙間なく埋め込み、優れた特性を安定して発揮する半導体装置のＣｕ系配線を容易に実現するには、特に、上記高温高圧処理時におけるＣｕ系金属のリフロー性を高めることが重要であると考える。
この高温高圧処理時のＣｕ系金属のリフロー性を向上させるには、
（１）高温高圧処理を施すＣｕ系薄膜中の原子空孔濃度を増加させる。
（２）原子空孔や転位の回復がより低温で起こるようにする。
ことが有効であり、特に上記（１）に示す通りＣｕ系薄膜中への原子空孔欠陥の導入が有効であると考えられる。薄膜中に原子空孔欠陥が多く存在すると、これが回復する温度域（約３００〜５００℃）で激しい原子拡散が起こり、Ｃｕ系金属の軟化・変形が促進されるためである。
（１）高温高圧処理を施すＣｕ系薄膜中の原子空孔濃度を増加させる。
（２）原子空孔や転位の回復がより低温で起こるようにする。
ことが有効であり、特に上記（１）に示す通りＣｕ系薄膜中への原子空孔欠陥の導入が有効であると考えられる。薄膜中に原子空孔欠陥が多く存在すると、これが回復する温度域（約３００〜５００℃）で激しい原子拡散が起こり、Ｃｕ系金属の軟化・変形が促進されるためである。
ところでバルクＣｕが熱平衡状態の原子空孔量を有しているのに対し、Ｃｕ系薄膜は、一般に熱平衡状態以上の原子空孔量を有しており、バルクＣｕよりも原子空孔量が多い。特に電解めっき法で形成したＣｕ系薄膜は多数の空孔を有しており、バルクＣｕの融点付近で熱平衡となる原子空孔量を有している。これに対し、スパッタリングで形成したＣｕ系薄膜は、電解めっき法で形成したＣｕ薄膜に比べて原子空孔欠陥量が少なく、これがリフロー性の低下をもたらしているものと考える。
そこで本発明では、回復する温度域（約３００〜５００℃）での激しい原子拡散を利用してＣｕ系金属の軟化・変形を促進させることを目的に、原子空孔の多量に導入されたＣｕ系薄膜をスパッタリングで形成すべく、該スパッタリング成膜条件について検討したところ、特に、スパッタリングガス種と基板温度を制御することが有効であり、下記の条件を満たすように制御すればよいことを見出した。
＜スパッタリングガス種：水素ガスと不活性ガスの混合比率（％）が
５：９５〜２０：８０である混合ガス＞
スパッタリング法でのＣｕ系薄膜形成を、ＡｒにＨ2を添加した混合ガス雰囲気で行うと、雰囲気ガス中のＨ2がＣｕ系薄膜中に一旦取り込まれる。しかしＣｕには水素吸蔵能がないため、Ｈ2は容易にＣｕ系薄膜中を拡散して薄膜から抜け出し、Ｃｕ系薄膜中のＨ2の抜け跡が上記原子空孔となる。この様な作用は、Ａｒガスのみの場合には生じないことから、本発明ではＡｒとＨ2の混合ガスを使用することにした。
５：９５〜２０：８０である混合ガス＞
スパッタリング法でのＣｕ系薄膜形成を、ＡｒにＨ2を添加した混合ガス雰囲気で行うと、雰囲気ガス中のＨ2がＣｕ系薄膜中に一旦取り込まれる。しかしＣｕには水素吸蔵能がないため、Ｈ2は容易にＣｕ系薄膜中を拡散して薄膜から抜け出し、Ｃｕ系薄膜中のＨ2の抜け跡が上記原子空孔となる。この様な作用は、Ａｒガスのみの場合には生じないことから、本発明ではＡｒとＨ2の混合ガスを使用することにした。
また上述した激しい原子拡散によるＣｕ系金属の軟化・変形を促進させるべく上記原子空孔を十分に確保する必要があることから、ＡｒとＨ2の混合ガスに占めるＨ2分率を５％以上とした。好ましくは１０％以上である。一方、混合ガスに占めるＨ2が多過ぎると、相対的にＡｒガス量が少なくなりスパッタリングガスの仮想分子量が低下してスパッタリングの収率が低下するため、Ｃｕ系配線の生産性低下を招く。よって上記混合ガスに占めるＨ2分率を２０％以下とした。
＜基板温度：０〜−２０℃＞
スパッタリング法でのＣｕ系薄膜形成を、基板温度を低温に保持して行うと、基板（絶縁膜）上に堆積したＣｕ粒子（原子）は、基板上をマイグレーションし難くなるため、配列しないままランダムに堆積し、形成されたＣｕ系薄膜中に多量の原子空孔が生じる。
スパッタリング法でのＣｕ系薄膜形成を、基板温度を低温に保持して行うと、基板（絶縁膜）上に堆積したＣｕ粒子（原子）は、基板上をマイグレーションし難くなるため、配列しないままランダムに堆積し、形成されたＣｕ系薄膜中に多量の原子空孔が生じる。
本発明では、この様な現象を実現して十分な原子空孔を確保すべく、基板温度を０℃以下に抑えることとした。しかしながら現実的には、基板温度をより低くするための適当な冷媒が存在せず、また基板温度が低くなると結露等の問題が生じるため生産性の低下を招く。この様な観点から、本発明では基板温度の下限を−２０℃と規定した。尚、上記範囲の基板温度は、例えばチラーユニットで冷却した住友スリーエム社製「フロリナート」(登録商標）などの冷媒を、基板ホルダー内に循環させることによって実現することができる。
上記スパッタリングにおけるその他の条件については特に限定されず、例えば、スパッタリングガス圧、放電パワー密度、極間距離として下記の条件を採用することができる。尚、スパッタリング法としては、成膜効率の高さからＤＣマグネトロンスパッタリング法を採用するのが好ましい。
スパッタリングガス圧：０．５〜１．０ ｍＴｏｒｒ
放電パワー密度：３〜１０Ｗ／ｃｍ2
極間距離：４０〜６５ ｍｍ
スパッタリングガス圧：０．５〜１．０ ｍＴｏｒｒ
放電パワー密度：３〜１０Ｗ／ｃｍ2
極間距離：４０〜６５ ｍｍ
また上記スパッタリングで形成するＣｕ系薄膜の厚さは、デバイス設計で定まる事項であり特に限定されず、ビア・トレンチを完全にブリッジングできる程度の厚みを形成する必要がある。更にＣｕ系薄膜の組成も特に限定されず、適度の導電性を有するものであれば、純Ｃｕの他、上記５種類の合金系（Ｃｕ−Ｔｉ系、Ｃｕ−Ｚｒ系、Ｃｕ−Ｓｎ系、Ｃｕ−ＡＩ系、Ｃｕ−Ｍｇ系）に限らず任意の組成のＣｕ系合金材料をスパッタリングに用いることができる。
本発明では、上記スパッタリング時の成膜条件と併せて、スパッタリング後に行なう高温高圧処理の条件を制御すれば、Ｃｕ系金属の高温リフロー性を高めてより確実にＣｕ系薄膜を凹部内に埋め込むことができ、高品質の半導体装置用Ｃｕ系配線を実現できる。以下、高温高圧処理の条件について詳述する。
＜処理温度：４００〜６００℃＞
Ｃｕ系薄膜の高温リフロー性を高める観点から、処理温度は４００℃以上に高めることが好ましい。しかし処理温度を高めすぎると、Ｃｕ系配線と組み合わせて使用される誘電体膜（Ｌｏｗ−ｋ材）の破壊や特性劣化を招くおそれがあるので、６００℃以下に抑えることが好ましい。
Ｃｕ系薄膜の高温リフロー性を高める観点から、処理温度は４００℃以上に高めることが好ましい。しかし処理温度を高めすぎると、Ｃｕ系配線と組み合わせて使用される誘電体膜（Ｌｏｗ−ｋ材）の破壊や特性劣化を招くおそれがあるので、６００℃以下に抑えることが好ましい。
＜処理圧力：１５０〜２００ＭＰａ＞
Ｃｕ薄膜の高温リフロー性を高める観点から、１５０ＭＰａ以上の圧力を加えることが好ましい。しかし圧力を高めすぎると、上記処理温度の場合と同様に、Ｃｕ配線と組み合わせて使用される誘電体膜（Ｌｏｗ−ｋ材）の破壊や特性劣化を招くおそれがあるので、２００ＭＰａ以下に抑えることが好ましい。
Ｃｕ薄膜の高温リフロー性を高める観点から、１５０ＭＰａ以上の圧力を加えることが好ましい。しかし圧力を高めすぎると、上記処理温度の場合と同様に、Ｃｕ配線と組み合わせて使用される誘電体膜（Ｌｏｗ−ｋ材）の破壊や特性劣化を招くおそれがあるので、２００ＭＰａ以下に抑えることが好ましい。
＜処理時間（上記高温高圧状態での保持時間）：３０分以下（０分含む）＞
処理時間（上記高温高圧状態での保持時間）は、処理圧力や処理温度を考慮して定めれば良いが、Ｃｕ系薄膜の高温リフロー性を高めてＣｕ系金属を隙間なく凹部に充填させるには、３０分間保持すれば十分である。
処理時間（上記高温高圧状態での保持時間）は、処理圧力や処理温度を考慮して定めれば良いが、Ｃｕ系薄膜の高温リフロー性を高めてＣｕ系金属を隙間なく凹部に充填させるには、３０分間保持すれば十分である。
＜高温高圧保持後の冷却速度：１０℃／min以上＞
高温高圧処理において、配線を完全に埋め込む観点から高温高圧保持後の冷却速度を制御することも有効である。高温高圧処理では、圧力の印加・除加と昇温・降温はともに時間比例で行っており、その際、特に冷却速度（降温速度）がＣｕ埋込性に影響を及ぼす。冷却速度が遅い場合には、上記条件で加熱・加圧して凹部（ビア・トレンチ）に埋め込まれたＣｕ系金属が、再びビア・トレンチから出て行くという現象（吸上り現象）が生じる。これは、Ｃｕ系薄膜のＳＭ（ストレスマイグレーション）により生ずると考えられる現象であり、凹部の上部に残っているブランケットＣｕ系薄膜に冷却時に引張応力が生じ、この引張応力を駆動力として、凹部（ビア・トレンチ）に埋め込まれているＣｕ系金属がクリープ変形により該凹部から引っ張り出される現象である。
高温高圧処理において、配線を完全に埋め込む観点から高温高圧保持後の冷却速度を制御することも有効である。高温高圧処理では、圧力の印加・除加と昇温・降温はともに時間比例で行っており、その際、特に冷却速度（降温速度）がＣｕ埋込性に影響を及ぼす。冷却速度が遅い場合には、上記条件で加熱・加圧して凹部（ビア・トレンチ）に埋め込まれたＣｕ系金属が、再びビア・トレンチから出て行くという現象（吸上り現象）が生じる。これは、Ｃｕ系薄膜のＳＭ（ストレスマイグレーション）により生ずると考えられる現象であり、凹部の上部に残っているブランケットＣｕ系薄膜に冷却時に引張応力が生じ、この引張応力を駆動力として、凹部（ビア・トレンチ）に埋め込まれているＣｕ系金属がクリープ変形により該凹部から引っ張り出される現象である。
従って配線の完全埋込を図るには、高温高圧処理後の冷却速度を大きくしてこの吸上り現象が生じないようにすることが有効であり、高温高圧保持後の冷却速度を１０℃／ｍｉｎ以上にすることが好ましい。
以上の通り、基板（絶縁膜）上に予め形成されたビア・トレンチ（配線接続孔・配線溝）等の凹部に対し、該凹部の開口部をブリッジングする形でＣｕ系薄膜をスパッタリング法により上記条件で形成し、好ましくは該Ｃｕ系薄膜に上記条件で高圧高圧処理を施せば、特にビアサイズが直径０．２μｍ以下と微細パターンである場合にも、Ｃｕ系配線の完全埋込を達成でき、電気抵抗率が低く、膜の緻密性や絶縁膜との密着性に優れる信頼性の高い配線、すなわち高品質を長く維持できる配線の形成された半導体装置を実現できる。
尚、本発明は、半導体装置のＣｕ系配線以外の構成部分について、その製造方法を限定するものでない。即ち、上記Ｃｕ系合金膜のベースとなる半導体基板上の絶縁膜を形成する方法や、該絶縁膜に埋込配線用溝や接続孔を形成する方法も特に限定されず、公知の方法を採用すれば良い。上記絶縁膜としては、酸化シリコンや窒化シリコン、ＢＳＧ（Boro-Silicate Glass）、ＰＳＧ（Phospho-Silicate Glass）、ＢＰＳＧ（Boro-Phospho-SilicateGlass）等を用いることができる。
更に、埋込配線用溝または接続孔の形成された絶縁膜上に、後述する実施例の図２に示す通りバリア層を形成することもできる。該バリア層とは、バリア層上に形成するＣｕ系金属中のＣｕが絶縁膜へ拡散するのを防止する膜であり、該膜として、ＴａＮ膜、ＴｉＮ等を形成することができる。尚、後述する実施例では、バリア層として窒化タンタル（ＴａＮ）を形成している。ＴａＮはセラミックスであって、Ｃｕ系金属とは殆ど反応せず、例えば７００℃程度の高温処理を行なってもＴａＮ膜中へのＣｕ系金属の拡散は殆ど起こらないので好ましい。前記絶縁膜上に該バリア層を形成する方法も特に限定されず、例えば、スパッタリング法（例えば、ＤＣマグネトロンスパッタリング法）や化学蒸着法（ＣＶＤ法）などが挙げられる。
前記バリア層を形成する場合、その厚さは、Ｃｕ系金属が絶縁膜へ拡散するのを防止できる程度であれば良く、例えば５〜５０ｎｍ程度とすることができる。但し、バリア層の膜厚を過度に厚くすることは、配線の実効的な電気抵抗率の増加を招くので好ましくない。
本発明では、上述の通りＣｕ系金属よりなる薄膜の形成を、上記条件を満たすスパッタリング法で行ない、その後に高温高圧処理を行なっているが、その他の詳細な工程まで規定するものでなく、例えば下記Ａ工程〜Ｃ工程を含む積層プロセスを任意回数行い、各Ｃ工程の後または少なくとも最終Ｃ工程の後に上記高温高圧処理を行なうことができる。つまり、前記積層プロセスを１回行って単層とする場合には、Ｃ工程の後に上記条件で高温高圧処理を行なえばよく、前記積層プロセスを２回以上行なって多層構造とする場合は、各Ｃ工程の後に夫々上記条件で高温高圧処理を行なうか、Ａ〜Ｃ工程を含む積層プロセスを繰り返した後、最終Ｃ工程の後に上記条件で高温高圧処理を行なえば良い。
・Ａ工程…半導体基板上に、埋込配線用溝または接続孔を有する絶縁膜を形成する工程。
・Ｂ工程…該絶縁膜上にバリア層を形成する工程。
・Ｃ工程…該バリア層上にＣｕ系金属膜を形成する工程。
・Ａ工程…半導体基板上に、埋込配線用溝または接続孔を有する絶縁膜を形成する工程。
・Ｂ工程…該絶縁膜上にバリア層を形成する工程。
・Ｃ工程…該バリア層上にＣｕ系金属膜を形成する工程。
そして上記高温高圧処理を行なった後に、表面を研磨処理することによって半導体基板上に埋込式の配線が形成されるが、該研磨法についてもその詳細な条件等は限定されず、一般に半導体製造分野で採用されている化学機械的研磨法等を採用することができる。
以下、具体例を示す実施例によって本発明を更に詳細に説明するが、本発明はもとより下記実施例によって制限されるものではなく、前・後記の趣旨に適合し得る範囲で変更実施することは、全て本発明の技術範囲に包含される。
＜実施例１＞
半導体装置における配線の形成は、図２に示す概略断面説明図の工程順に沿って行った。即ち図２（ａ）に略示するように、直径８インチのシリコンウェハー１上に形成した絶縁膜（ＴＥＯＳ膜：ＳｉＯＦ膜）２に、直径：０．１８μｍ、ピッチ：４５０ｎｍのビア３を多数［図２（ａ）では１つのみ］設けた評価素子（ＴＥＧ）を用いた。このＴＥＧの表面に、純Ｔａターゲットを用いて（Ａｒ＋Ｎ2）ガス雰囲気中で反応性スパッタリング法によりＴａＮ薄膜を形成し、ビア３の底面及び側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した［図２（ｂ）］。
半導体装置における配線の形成は、図２に示す概略断面説明図の工程順に沿って行った。即ち図２（ａ）に略示するように、直径８インチのシリコンウェハー１上に形成した絶縁膜（ＴＥＯＳ膜：ＳｉＯＦ膜）２に、直径：０．１８μｍ、ピッチ：４５０ｎｍのビア３を多数［図２（ａ）では１つのみ］設けた評価素子（ＴＥＧ）を用いた。このＴＥＧの表面に、純Ｔａターゲットを用いて（Ａｒ＋Ｎ2）ガス雰囲気中で反応性スパッタリング法によりＴａＮ薄膜を形成し、ビア３の底面及び側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した［図２（ｂ）］。
続いてこのＴＥＧに対し、純Ｃｕターゲットを用いてＡｒガス雰囲気中またはでＡｒとＨ2の混合ガス雰囲気中で、スパッタリング法により純Ｃｕ薄膜（膜厚：７５００Å）５を形成し、図２（ｃ）に示す通りビア３の開口部をＣｕ薄膜５で完全にブリッジングした。尚、該Ｃｕ薄膜５の成膜は、スパッタリングガス圧、放電パワー密度および基板温度を下記一定値とし、スパッタリングガスをＡｒのみ、またはＡｒとＨ2の混合ガスとした上で該混合ガス中のＨ2分率を５〜３０％の範囲で変化させて行った。
スパッタリングガス圧：２×１０-3Ｔｏｒｒ
放電パワー密度：３．５ Ｗ／ｃｍ2
基板温度：室温または−２０℃
スパッタリングガス圧：２×１０-3Ｔｏｒｒ
放電パワー密度：３．５ Ｗ／ｃｍ2
基板温度：室温または−２０℃
次に、この様にビア３の開口部がＣｕ薄膜５でブリッジングされたＴＥＧに高温高圧処理を施した。詳細には、神戸製鋼所製の高温高圧処理装置「ＨｉＰＡ ＨＩＰ ｍｉｎｉ−８２０」を用いて、処理圧力：１５０ＭＰａ、処理温度：４５０℃、処理時間：３０分の条件で図２（ｄ）に示す通り高温高圧処理を施した。尚、加圧にはＡｒガスを使用した。
この様に高温高圧処理まで行なった試料では、Ｃｕのビア内部への埋込が確認されたのに対し、ＴＥＧのビア開口部をＣｕ薄膜で完全にブリッジングしたのみで高温高圧処理を施していない試料の場合には、ビア内部にＣｕがほとんど埋め込まれていないことを断面観察で確認した。
次に、高温高圧処理後のＴＥＧに対して、それぞれ１５個以上のビア部の断面が露出する様にＦＩＢ装置（集束イオンビーム装置）で加工し、該ビア部の断面をＦＩＢ装置のＳＩＭ像で観察してビア部へのＣｕの埋め込み状態を調べた。
この埋込特性を定量的に評価するため、ビア部の断面ＳＩＭ像を画像解析し、ビアの断面積に対してＣｕ系金属が埋め込まれている断面積の割合を百分率で求めた埋込率（％）（以下、単に「Ｃｕ埋込率」ということがある）を評価指標とし、１５個のビア部のＣｕ埋込率の平均値を求めた。
上記実験結果として、ＡｒとＨ2の混合ガスに占めるＨ2分率とＣｕ埋込率との関係を図３に示す。図３から、基板温度を低減させた上でスパッタリングガスとしてＡｒにＨ2を混合させたものを使用すれば、スパッタリングガスとしてＡｒガスのみ使用した場合よりもＣｕ埋込性が著しく改善され、特に、混合ガス中のＨ2分率を５％以上にすれば、Ｃｕはビア内部にほぼ完全に埋め込まれることがわかる。尚、上記Ｈ2分率を２０％超とした場合でも高いＣｕ埋込率を実現できるが（図３）、この様にＨ2分率を高めた場合、成膜時にスパッタリング収率が悪くなるといった不具合が生じた。
＜実施例２＞
前記実施例１に記載した方法と同様の方法で、ＴＥＧのビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）を形成した後、純Ｃｕ薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部をＣｕ薄膜５で完全にブリッジングした。尚、上記Ｃｕ薄膜５の成膜は、スパッタリングガス圧、スパッタリングガス種および放電パワー密度を下記一定値とし、基板温度を−２５℃〜２００℃の範囲で変化させて行なった。
スパッタリングガス圧：２×１０-3Ｔｏｒｒ
スパッタリングガス種：Ａｒ−２０％Ｈ2
放電パワー密度：３．５ Ｗ／ｃｍ2
前記実施例１に記載した方法と同様の方法で、ＴＥＧのビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）を形成した後、純Ｃｕ薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部をＣｕ薄膜５で完全にブリッジングした。尚、上記Ｃｕ薄膜５の成膜は、スパッタリングガス圧、スパッタリングガス種および放電パワー密度を下記一定値とし、基板温度を−２５℃〜２００℃の範囲で変化させて行なった。
スパッタリングガス圧：２×１０-3Ｔｏｒｒ
スパッタリングガス種：Ａｒ−２０％Ｈ2
放電パワー密度：３．５ Ｗ／ｃｍ2
次に、このＴＥＧに前記実施例１と同様の方法で高温高圧処理を施し、ビア３へのＣｕ埋込性を評価した。得られた結果を図４に示す。図４は、純Ｃｕ薄膜成膜時の基板温度がＣｕ埋込率に及ぼす影響を示したグラフであるが、該図４から、Ｃｕ埋込率は成膜時の基板温度に依存しており、スパッタリング時の基板温度が低いほどＣｕの埋込性が向上する、即ちＣｕが埋め込まれやすくなることがわかる。特に基板温度を０℃以下とすればＣｕ埋込率が急激に上昇し、Ｃｕがビア３内部にほぼ完全に埋込まれることがわかる。
＜実施例３＞
前記実施例１に記載した方法と同様の方法で、ビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した後、純Ｃｕ薄膜（膜厚：７５００Å）５またはＣｕ合金薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部をそれぞれの薄膜５で完全にブリッジングしたものを用意した。尚、純Ｃｕ薄膜５の成膜にはターゲットとして純Ｃｕターゲットを用い、Ｃｕ合金薄膜５の成膜にはＣｕ−２．０ａｔ％Ｄｙ合金ターゲットを使用した。またスパッタリングガス圧、スパッタリングガス種、放電パワー密度および基板温度は、表１（成膜条件１または成膜条件２）の通りとした。
前記実施例１に記載した方法と同様の方法で、ビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した後、純Ｃｕ薄膜（膜厚：７５００Å）５またはＣｕ合金薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部をそれぞれの薄膜５で完全にブリッジングしたものを用意した。尚、純Ｃｕ薄膜５の成膜にはターゲットとして純Ｃｕターゲットを用い、Ｃｕ合金薄膜５の成膜にはＣｕ−２．０ａｔ％Ｄｙ合金ターゲットを使用した。またスパッタリングガス圧、スパッタリングガス種、放電パワー密度および基板温度は、表１（成膜条件１または成膜条件２）の通りとした。
次にこのＴＥＧに対し、実施例１に記載した方法と同様の方法で高圧高圧処理を施し、処理後のＴＥＧのＣｕ埋込率を求めた。その結果を表２に示す。
表２から、純Ｃｕ薄膜を従来条件である成膜条件１で成膜した場合には、Ｃｕがほとんど埋め込まれないのに対し、本発明の規定を満たす成膜条件２で成膜した場合には完全に埋め込まれることがわかる。また、Ｃｕ−Ｄｙ合金薄膜の場合も同様に、成膜条件１で成膜したものは高温高圧処理時にあまり埋め込まれないのに対し、成膜条件２で成膜した場合にはほぼ完全に埋め込まれる。
尚、成膜条件１で成膜する場合、純Ｃｕ薄膜よりもＣｕ−Ｄｙ合金薄膜の方がＣｕ埋込性が良好であるが、これは、Ｃｕ−Ｄｙ合金薄膜の平均結晶粒径が純Ｃｕ薄膜よりも小さく、加熱による粒成長もあまり生じないため、高温時でも粒界が多く存在し、粒界すべりにより高温流動性（高温リフロー性）が向上するためであると考えられる。
＜実施例４＞
前記実施例１に記載した方法と同様の方法で、ビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した後、純Ｃｕ薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部を純Ｃｕ薄膜５で完全にブリッジングした。尚、該純Ｃｕ薄膜５の成膜は、スパッタリングガス圧、ＡｒとＨ2の混合比、放電パワー密度および基板温度を下記の通り一定にして行なった。
スパッタリングガス圧：２×１０-3Ｔｏｒｒ
スパッタリングガス種：Ａｒ−２０％Ｈ2
放電パワー密度：３．５ Ｗ／ｃｍ2
基板温度：−２０℃
前記実施例１に記載した方法と同様の方法で、ビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した後、純Ｃｕ薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部を純Ｃｕ薄膜５で完全にブリッジングした。尚、該純Ｃｕ薄膜５の成膜は、スパッタリングガス圧、ＡｒとＨ2の混合比、放電パワー密度および基板温度を下記の通り一定にして行なった。
スパッタリングガス圧：２×１０-3Ｔｏｒｒ
スパッタリングガス種：Ａｒ−２０％Ｈ2
放電パワー密度：３．５ Ｗ／ｃｍ2
基板温度：−２０℃
次にこのＴＥＧに対し、次の条件で高温高圧処理を施した。即ち、温度を室温〜５００℃、圧力を０〜２００ＭＰａの範囲で変化させる以外は前記実施例１と同様の方法で高温高圧処理を施し、処理後のＴＥＧのＣｕ埋込率を求めた。その結果を表３に示す［表３中の数値はＣｕ埋込率（％）を示す］。
上記表３から明らかな様に、本発明の規定条件で成膜した純Ｃｕ薄膜に対して高温高圧処理を行なう場合、該処理条件として、処理温度を３５０℃以上（好ましくは４００℃以上）かつ処理圧力を１５０ＭＰａ以上とすればビア３にＣｕを完全に埋め込むことができる。
尚、比較例として、Ｃｕ薄膜を規定外の条件で成膜し、上記と同様の条件で高温高圧処理を行なった場合について、その実験結果を下記に示す。
前記実施例１に記載した方法と同様の方法で、ビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した後、純Ｃｕ薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部を純Ｃｕ薄膜５で完全にブリッジングした。該純Ｃｕ薄膜５の成膜は、スパッタリングガス圧、スパッタリングガス種、放電パワー密度および基板温度を下記の通り一定にして行った。尚、下記成膜条件は、従来より、Ｃｕ薄膜をスパッタリング法で形成する際に一般に採用されている条件である。
スパッタリングガス圧：２×１０-3 Ｔｏｒｒ
スパッタリングガス種：純Ａｒ
放電パワー密度：３．５ Ｗ／ｃｍ2
基板温度：室温
スパッタリングガス圧：２×１０-3 Ｔｏｒｒ
スパッタリングガス種：純Ａｒ
放電パワー密度：３．５ Ｗ／ｃｍ2
基板温度：室温
次にＣｕ薄膜の形成されたＴＥＧに対し、次の条件で高温高圧処理を施した。即ち、温度を室温〜５００℃、圧力を０〜２００ＭＰａの範囲で変化させる以外は前記実施例１と同様の方法で高温高圧処理を施し、処理後のＴＥＧのＣｕ埋込率を求めた。その結果を表４に示す［表４中の数値はＣｕ埋込率（％）を示す］。
表４より、規定外の条件で成膜した純Ｃｕ薄膜に高温高圧処理を施す場合、Ｃｕを完全に埋め込むには、処理温度を５００℃以上、処理圧力を２００ＭＰａ以上とする必要があり、上記本発明の規定条件でＣｕ薄膜を成膜した場合と比較して、より高温かつより高圧で行なう必要があり、高温高圧処理時の条件範囲が著しく狭まることがわかる。
＜実施例５＞
前記実施例１と同様の方法で、ビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した後、純Ｃｕ薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部を純Ｃｕ薄膜５で完全にブリッジングした。
前記実施例１と同様の方法で、ビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した後、純Ｃｕ薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部を純Ｃｕ薄膜５で完全にブリッジングした。
尚、純Ｃｕ薄膜５の成膜は、スパッタリングガス圧、スパッタリングガス種、放電パワー密度および基板温度を下記の通り一定にして行った。
スパッタリングガス圧：２×１０-3Ｔｏｒｒ
スパッタリングガス種：Ａｒ−２０％Ｈ2
放電パワー密度：３．５ Ｗ／ｃｍ2
基板温度：−２０℃
スパッタリングガス圧：２×１０-3Ｔｏｒｒ
スパッタリングガス種：Ａｒ−２０％Ｈ2
放電パワー密度：３．５ Ｗ／ｃｍ2
基板温度：−２０℃
次に、Ｃｕ薄膜の形成されたＴＥＧに対し、次の条件で高温高圧処理を施した。即ち、処理温度を４５０℃、処理圧力を１５０ＭＰａとし、処理時間を０〜１２０分の範囲で変化させる以外は前記実施例１と同様の方法で高温高圧処理を施し、処理後のＴＥＧのＣｕ埋込率を求めた。その結果を図５に示す。図５より、上記本発明の規定を満たす条件で成膜したＣｕ薄膜を用いて、上記高温高圧条件で保持時間を３０分以下とすれば完全にＣｕが埋め込まれることがわかる。
＜実施例６＞
前記実施例１と同様の方法で、ビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した後、純Ｃｕ薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部を純Ｃｕ薄膜５で完全にブリッジングした。尚、純Ｃｕ薄膜５の成膜は、スパッタリングガス圧、スパッタリングガス種、放電パワー密度および基板温度を下記の通り一定にして行った。
スパッタリングガス圧：２×１０-3Ｔｏｒｒ
スパッタリングガス種：Ａｒ−２０％Ｈ2
放電パワー密度：３．５ Ｗ／ｃｍ2
基板温度：−２０℃
前記実施例１と同様の方法で、ビア３の底面と側面に膜厚５０ｎｍのバリア層（ＴａＮ薄膜）４を形成した後、純Ｃｕ薄膜（膜厚：７５００Å）５をスパッタリング法で形成して、ビア３の開口部を純Ｃｕ薄膜５で完全にブリッジングした。尚、純Ｃｕ薄膜５の成膜は、スパッタリングガス圧、スパッタリングガス種、放電パワー密度および基板温度を下記の通り一定にして行った。
スパッタリングガス圧：２×１０-3Ｔｏｒｒ
スパッタリングガス種：Ａｒ−２０％Ｈ2
放電パワー密度：３．５ Ｗ／ｃｍ2
基板温度：−２０℃
次にこのＴＥＧに対し、次の条件で高温高圧処理を施した。即ち、処理温度：４５０℃かつ処理圧力：１５０ＭＰａの高温高圧状態で保持した後の冷却速度を５〜３０℃／ｍｉｎの範囲で変化させる以外は、前記実施例１と同様の方法で高温高圧処理を施し、処理後のＴＥＧのＣｕ埋込率を求めた。その結果を図６に示す。図６より、冷却速度が１０℃／ｍｉｎ以上の場合には完全に埋め込まれたままであるが、冷却速度がそれ以下ではＣｕ埋込率が低下することがわかる。
１ 半導体基板（シリコンウエハー）
２ 絶縁膜
３ ビア
４ バリア層
５ Ｃｕ系金属膜（純Ｃｕ薄膜，Ｃｕ合金薄膜）
６ トレンチ
２ 絶縁膜
３ ビア
４ バリア層
５ Ｃｕ系金属膜（純Ｃｕ薄膜，Ｃｕ合金薄膜）
６ トレンチ
Claims (1)
- 基板上に形成された凹部を有する絶縁膜の表面に、ＣｕまたはＣｕ合金（以下「Ｃｕ系金属」という）よりなる薄膜をスパッタリング法で形成した後、高温高圧処理を施して該Ｃｕ系金属を上記凹部内に充填して半導体装置の配線を形成する方法であって、上記スパッタリングを下記条件で行なうと共に、前記高温高圧処理を下記条件で行ない、かつ、前記高温高圧処理における高温高圧保持後の冷却速度を１０℃／ｍｉｎ以上とすることを特徴とする半導体装置のＣｕ系配線形成方法。
（スパッタリング成膜条件）
スパッタリングガス種：水素ガスと不活性ガスの混合比率（％）が
５：９５〜２０：８０である混合ガス
基板温度：０〜−２０℃
（高温高圧処理の条件）
処理温度：４００〜６００℃
処理圧力：１５０〜２００ＭＰａ
上記高温高圧状態での保持時間：３０分以下（０分含む）
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004217761A JP4266360B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置のＣｕ系配線形成方法 |
| US11/157,862 US7335596B2 (en) | 2004-07-26 | 2005-06-22 | Method for fabricating copper-based interconnections for semiconductor device |
| TW094121647A TWI274398B (en) | 2004-07-26 | 2005-06-28 | Method for fabricating copper-based interconnections for semiconductor device |
| KR1020050067420A KR100688002B1 (ko) | 2004-07-26 | 2005-07-25 | 반도체 장치의 Ｃｕ계 배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004217761A JP4266360B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置のＣｕ系配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006041128A JP2006041128A (ja) | 2006-02-09 |
| JP4266360B2 true JP4266360B2 (ja) | 2009-05-20 |
Family
ID=35657801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004217761A Expired - Fee Related JP4266360B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置のＣｕ系配線形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7335596B2 (ja) |
| JP (1) | JP4266360B2 (ja) |
| KR (1) | KR100688002B1 (ja) |
| TW (1) | TWI274398B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8452316B2 (en) * | 2004-06-18 | 2013-05-28 | Qualcomm Incorporated | Power control for a wireless communication system utilizing orthogonal multiplexing |
| US7197692B2 (en) | 2004-06-18 | 2007-03-27 | Qualcomm Incorporated | Robust erasure detection and erasure-rate-based closed loop power control |
| JP4377788B2 (ja) * | 2004-09-27 | 2009-12-02 | 株式会社神戸製鋼所 | 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット |
| US8848574B2 (en) | 2005-03-15 | 2014-09-30 | Qualcomm Incorporated | Interference control in a wireless communication system |
| US8942639B2 (en) | 2005-03-15 | 2015-01-27 | Qualcomm Incorporated | Interference control in a wireless communication system |
| KR100648926B1 (ko) * | 2005-07-11 | 2006-11-27 | 삼성전자주식회사 | 사용자 식별 정보 부가기능을 갖는 복합기 및 그 방법 |
| KR101097021B1 (ko) * | 2005-10-27 | 2011-12-20 | 콸콤 인코포레이티드 | 무선 통신 시스템에서 역방향 링크 로딩을 추정하기 위한 방법 및 장치 |
| JP4740004B2 (ja) * | 2006-03-20 | 2011-08-03 | 株式会社神戸製鋼所 | 半導体装置におけるＣｕ合金配線の製造方法 |
| US8670777B2 (en) | 2006-09-08 | 2014-03-11 | Qualcomm Incorporated | Method and apparatus for fast other sector interference (OSI) adjustment |
| US8442572B2 (en) | 2006-09-08 | 2013-05-14 | Qualcomm Incorporated | Method and apparatus for adjustments for delta-based power control in wireless communication systems |
| JP4896850B2 (ja) * | 2006-11-28 | 2012-03-14 | 株式会社神戸製鋼所 | 半導体装置のＣｕ配線およびその製造方法 |
| WO2008065925A1 (en) * | 2006-11-28 | 2008-06-05 | Kabushiki Kaisha Kobe Seiko Sho | SEMICONDUCTOR DEVICE Cu WIRING AND METHOD FOR MANUFACTURING THE SAME |
| WO2009098832A1 (ja) * | 2008-02-04 | 2009-08-13 | Nippon Mining & Metals Co., Ltd. | 無接着剤フレキシブルラミネート |
| JP5282085B2 (ja) * | 2008-04-15 | 2013-09-04 | 株式会社アルバック | 薄膜トランジスタ、薄膜トランジスタの製造方法 |
| JP5420328B2 (ja) * | 2008-08-01 | 2014-02-19 | 三菱マテリアル株式会社 | フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2906855B2 (ja) | 1991-08-06 | 1999-06-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6090701A (en) * | 1994-06-21 | 2000-07-18 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
| JPH1079428A (ja) | 1996-09-03 | 1998-03-24 | Hitachi Ltd | 電極配線の製造方法及び処理装置 |
| JP3631392B2 (ja) | 1998-11-02 | 2005-03-23 | 株式会社神戸製鋼所 | 配線膜の形成方法 |
| US6121141A (en) * | 1998-11-24 | 2000-09-19 | Advanced Micro Devices, Inc. | Method of forming a void free copper interconnects |
| JP3459372B2 (ja) * | 1999-03-18 | 2003-10-20 | 株式会社神戸製鋼所 | 配線膜の形成方法 |
| JP3892621B2 (ja) | 1999-04-19 | 2007-03-14 | 株式会社神戸製鋼所 | 配線膜の形成方法 |
| US6376375B1 (en) * | 2000-01-13 | 2002-04-23 | Delphi Technologies, Inc. | Process for preventing the formation of a copper precipitate in a copper-containing metallization on a die |
| KR100387256B1 (ko) | 2000-06-29 | 2003-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| JP4052868B2 (ja) * | 2002-04-26 | 2008-02-27 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-07-26 JP JP2004217761A patent/JP4266360B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-22 US US11/157,862 patent/US7335596B2/en not_active Expired - Fee Related
- 2005-06-28 TW TW094121647A patent/TWI274398B/zh not_active IP Right Cessation
- 2005-07-25 KR KR1020050067420A patent/KR100688002B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200614424A (en) | 2006-05-01 |
| KR20060046754A (ko) | 2006-05-17 |
| KR100688002B1 (ko) | 2007-02-27 |
| US7335596B2 (en) | 2008-02-26 |
| JP2006041128A (ja) | 2006-02-09 |
| TWI274398B (en) | 2007-02-21 |
| US20060019496A1 (en) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100688002B1 (ko) | 반도체 장치의 Ｃｕ계 배선 형성방법 | |
| US5939788A (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper | |
| US6607982B1 (en) | High magnesium content copper magnesium alloys as diffusion barriers | |
| US7087516B2 (en) | Electromigration-reliability improvement of dual damascene interconnects | |
| JP3586605B2 (ja) | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 | |
| US20100078820A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20090051267A (ko) | 미세 그레인 사이즈 및 높은 전자 이동 저항성을 구비한 구리 스퍼터링 타겟 및 이를 제조하는 방법 | |
| JP3337876B2 (ja) | 半導体装置の製造方法 | |
| JP2010080949A (ja) | 銅膜のアニール方法、アニールされた銅配線およびこの銅配線を有するデバイス | |
| US6465376B2 (en) | Method and structure for improving electromigration of chip interconnects | |
| JP4740004B2 (ja) | 半導体装置におけるＣｕ合金配線の製造方法 | |
| JP4485466B2 (ja) | 半導体装置の配線用金属薄膜及び半導体装置用配線 | |
| JP5463794B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000269334A (ja) | 配線膜の形成方法 | |
| US20080014743A1 (en) | Method of fabricating semiconductor interconnections | |
| JP2005038999A (ja) | 半導体装置の製造方法 | |
| JP2008288574A (ja) | 半導体装置のＣｕ配線およびその製造方法 | |
| JP4646547B2 (ja) | 半導体装置のＡｌ系合金配線形成方法 | |
| JP2008277870A (ja) | 半導体装置のＡｌ系合金配線形成方法 | |
| JP4315884B2 (ja) | 半導体配線用金属薄膜、該金属薄膜を用いて形成される半導体配線、並びに半導体配線の製法 | |
| JP2007242951A (ja) | 半導体配線用バリア膜、半導体用銅配線、同配線の製造方法及び半導体バリア膜形成用スパッタリングターゲット | |
| JP2004071960A (ja) | 配線膜の形成方法 | |
| JP2004031497A (ja) | 半導体装置およびその製造方法 | |
| JP2010056393A (ja) | 金属配線膜の抽出洗浄方法、抽出洗浄処理された金属配線およびこの金属配線を有するデバイス | |
| JP2004146410A (ja) | 半導体装置およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |