JP2906855B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2906855B2
JP2906855B2 JP22780892A JP22780892A JP2906855B2 JP 2906855 B2 JP2906855 B2 JP 2906855B2 JP 22780892 A JP22780892 A JP 22780892A JP 22780892 A JP22780892 A JP 22780892A JP 2906855 B2 JP2906855 B2 JP 2906855B2
Authority
JP
Japan
Prior art keywords
wiring
film
insulating film
pressure
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22780892A
Other languages
English (en)
Other versions
JPH05211238A (ja
Inventor
秀和 岡林
將一 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP22780892A priority Critical patent/JP2906855B2/ja
Publication of JPH05211238A publication Critical patent/JPH05211238A/ja
Application granted granted Critical
Publication of JP2906855B2 publication Critical patent/JP2906855B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、信頼性の高い配線又は電極を備える半導
体装置の製造方法に関する。また、本発明は半導体装置
における緻密で下地に十分に密着した配線又は電極の製
造方法に関する。
【0002】
【従来の技術】従来、半導体装置において、配線又は電
極を形成する金属膜は、例えば、真空蒸着法、スパッタ
リング法、CVD法などの方法によって、減圧下又は常
圧下で基板の絶縁膜の上に堆積させることにより作られ
ている。そして、半導体装置においては、このように基
板上に形成された金属膜を配線又は電極パターンにパタ
ーン化し、その上にパッシベーション膜を形成して、配
線又は電極を絶縁している。
【0003】
【発明が解決しようとする課題】このように常圧下又は
減圧下で絶縁膜上に堆積させた金属膜は、緻密性に欠け
たり、或いは下地の絶縁膜と十分に密着していなかった
りするものが多く、ストレスマイグレーションやエレク
トロマイグレーションの原因となっている。特に、LS
Iの高集積化に伴って、ウエハ上に描写される配線幅
は、例えば、約0.6乃至1.5μmと微細化し、また
厚さも、例えば約0.5μmと微細化しており、配線用
又は電極用金属膜の緻密性及び下地の絶縁膜に対する密
着性の良否は、半導体装置の歩留まりや配線の信頼性を
大きく左右し、その解決は、半導体装置を製造する上で
大きな問題となっている。例えば、集積回路のアルミニ
ウム配線における、ストレスマイグレーションやエレク
トロマイグレーションによる信頼性の低下は、緻密に形
成されていないアルミニウム膜や、下地やパッシベーシ
ョン膜と十分に密着していないアルミニウム膜にも重要
な原因であると考えられ、また、半導体装置において、
配線やゲート電極として用いられるシリサイドと多結晶
シリコンの2層構造(ポリサイド構造)における密着の
不足は、高温アニール工程で、シリサイドの剥離を引起
こす原因と考えられており、半導体装置を製造する上で
大きな問題となっている。
【0004】また、アルミニウム配線とシリコン基板と
の間には、アルミニウムとシリコンの合金化反応を防止
するために、窒化チタニウム等のバリヤ層が設けられて
いるが、このバリヤ層のバリヤ特性を向上させるにも、
バリヤ層に対するシリコン及びアルミニウムの接着が十
分であることが必要であり、如何にして、金属膜を緻密
に形成するか、また如何にして、金属膜を下地の絶縁膜
に十分に密着させるかは、半導体装置の歩留まり及び配
線の信頼性を改善する上で重要な課題となっている。本
発明は、以上のような、従来の半導体装置を製造する上
での歩留まりに係る問題点並びに半導体装置における電
極及び配線についての信頼性に係る問題点を解決するこ
とを目的としている。
【0005】
【課題を解決するための手段】本発明は、緻密で且つ下
地やパッシベーション膜に十分に密着した新規な配線及
び電極を備える半導体装置の製造方法を提供することを
目的としている。即ち、本発明は、基板上に絶縁膜を介
して形成された金属膜上にパッシベーション膜を形成
し、該形成されたパッシベーション膜を、200℃以上
の温度において、1,000気圧以上の静水圧で加圧し
て、前記金属膜に密着させることを特徴とする半導体装
置の製造方法にあり、また本発明は、基板に形成された
絶縁膜上に金属膜を堆積させ、該堆積した金属膜を、2
00℃以上の温度において、1,000気圧以上の静水
圧で加圧して、前記絶縁膜に密着させ、この前記絶縁膜
に密着された金属膜上にパッシベーション膜を形成し、
金属膜上に形成されたパッシベーション膜を、200
℃以上の温度において、1,000気圧以上の静水圧で
加圧し、前記金属膜に密着させることを特徴とする半
導体装置の製造方法にある。
【0006】本発明において、金属膜を形成する材料
は、半導体装置において、電極及び配線に金属膜として
使用されるのであり、例えば、珪素、アルミニウム、ク
ロム、銅、白金、金、チタン、ジルコニウム、モリブデ
ン、タングステン若しくはタンタル等の金属又はこれら
からなる合金、或いはチタン、ジルコニウム、ハフニウ
ム、バナジン、タンタル、クロム、モリブデン、タング
ステン、鉄、コバルト、ニッケル、白金若しくはパラジ
ウム等の金属のシリサイド、又はこれら二種以上の組合
わせを包含する。
【0007】本発明においても、従来と同様に、金属膜
は、基板上に形成された絶縁膜上に、通常の手段により
堆積させることにより形成されるが、本発明において
は、金属膜が堆積された基板は、堆積後、200℃の温
度において、1000気圧(100MP)以上の圧力の
静水圧により、周囲より加圧される。静水圧の圧力は、
加熱温度と関連する。
【0008】本発明において、加圧に静水圧を使用する
のは、金属膜が形成された基板の全体を、等しく加圧し
て、金属膜の下地の絶縁膜に対し十分に密着させるため
であり、また金属膜全体の圧縮を一様にさせるためであ
る。このようにすることによって、例えば、形成された
配線及び電極に変形を生じさせることなく、しかも均質
で緻密な、そして下地に十分に密着した金属膜を形成す
ることができる。この静水圧の加圧による金属膜の下地
の絶縁膜に対する密着は、また金属膜を配線又は電極パ
ターンにパターン化した後に行うことができる。この場
合には、配線又は電極パターン化された金属膜の全体
を、下地に均一に且つ十分に密着させることができ、さ
らにパターン化の際に、電極又は配線パターンの表面に
生じた損傷を回復させることができるので好ましい。
【0009】本発明においても、CVD等により、基板
上に絶縁膜を介して形成された金属膜は、配線又は電極
パターンに形成され、その上にパッシベーション膜、即
ち絶縁膜が形成されるが、パッシベーション膜を形成し
た後に、静水圧による加圧を行うと、パッシベーション
膜と配線又は電極パターンを十分に密着でき、さらに、
配線又は電極パターンと下地の絶縁膜との十分な密着を
行うことができるので好ましい。
【0010】本発明において、例えば半導体装置に複数
の配線層を形成する場合には、複数の配線層を形成した
後に、その全体を静水圧下の加圧により、各配線層の配
線又は電極パターン間を十分に密着させることができ、
また各配線層の配線又は電極パターンと下地絶縁膜及び
層間絶縁膜とを十分に密着させることができる。しか
し、一つ又は複数の配線層の金属膜又は配線若しくは電
極パターンを形成する度毎に、或いは該金属膜又は配線
等のパターン上に形成された絶縁膜を形成する度毎に、
静水圧による加圧を行うこともできる。これら何れの場
合にも、配線層の金属膜、配線又は電極パターンと下地
の絶縁膜又は層間絶縁膜との十分な密着を図ることがで
きる。
【0011】本発明において、パッシベーション膜の用
語は、半導体装置に影響を与える各種外部要因を取り除
くためのパッシベーション技術により形成される膜の他
に、層間絶縁膜を含めて広義の絶縁膜を意味する。した
がって、本発明において、パッシベーション膜として
は、従来使用される半導体装置の各種保護膜、例えば樹
脂封止の樹脂膜を含めて、水、イオンその他の汚れに対
して半導体装置を不活性にする従来使用の各種絶縁膜及
び層間絶縁膜、例えば、SiO2、PSG(P25・S
iO2)、BPSG(B23・P25・SiO2)、PS
G/SiO2、窒化珪素膜(SiNx)、SiNx/PS
G及び酸窒化珪素膜(SiOxy)等の公知の絶縁膜が
使用される。
【0012】本発明において、静水圧による加圧は、圧
力媒体としての気体又は液体中に、金属膜、電極パター
ン、配線パターンが形成された基板或いは半導体装置を
配置し、プランジャ、ピストン等の公知の手段により、
圧力媒体の気体又は液体を加圧して、圧力媒体の気体又
は液体の圧力を所定圧力に高めて行われる。この際、加
熱を行う場合には、先ず加圧を始め、加圧の途中で、或
いは所定の圧力にまで加圧してから加熱するのが好まし
い。本発明において、静水圧による加圧に使用される圧
力媒体は、200MPa台の圧力領域までは、例えばア
ルゴン、窒素、酸素等のガス又はこれらの混合ガスが使
用される。これらの圧力媒体のガスの種類は、金属膜や
絶縁膜の材料の性質に応じて適宜選択することができ
る。
【0013】本発明において、加圧に使用される静水圧
の圧力は、加熱温度と関連して設定される。一般に、加
熱温度が低い場合は、静水圧の圧力は高く設定され、加
熱温度が高いときは、静水圧の圧力は比較的低く設定さ
れる。例えば、450乃至500℃の温度に30分加熱
し、その後放冷して、配線中のボイドの発生状況を調べ
る高温ストレスマイグレーションの試験の結果による
と、半導体装置の配線層内の高温ストレスマイグレーシ
ョンによるボイド発生は、加圧熱処理の静水圧の圧力が
2000気圧の場合において、加熱温度が400℃のと
きの方が、加熱温度が200℃のときに比して少ない。
また加圧熱処理の加熱温度が400℃の場合において
は、静水圧の圧力が、3000気圧の方が、静水圧の圧
力が2000気圧の事例よりボイドの発生が少ない。
【0014】
【作用】本発明は、基板に形成された絶縁膜上に金属膜
を堆積させ、該堆積した金属膜上にパッシベーション膜
を形成し、該形成されたパッシベーション膜面を、20
0℃以上の温度において、1,000気圧以上の静水圧
で加圧し、前記絶縁膜に密着させるので、この静水圧の
加圧によって、基板上に形成された絶縁膜上に堆積させ
た電極及び配線形成用の金属膜とパッシベーション膜と
を、一様に緻密に形成して、密着でき、且つ金属膜と下
地の絶縁膜とを大きい密着力で密着させて、高品質の配
線又は電極を作製することができる。
【0015】本発明において、前記堆積させた金属膜を
配線又は電極パターンに形成した後に、静水圧で加圧す
る場合には、この静水圧の加圧によって、形成された配
線又は電極パターンは、一様に緻密に圧縮され、またパ
ターン形成の際に生じた配線又は電極パターンの表面の
損傷は回復され、さらに、下地の絶縁膜に対する配線又
は電極パターンの密着が十分に行われて、高い信頼性を
有し、高品質の電極や配線を高い歩留まりで製造するこ
とができる。
【0016】また本発明においては、基板上に絶縁膜を
介して形成された配線又は電極パターン上にパッシベー
ション膜、例えば絶縁膜を形成して、このパッシベーシ
ョン膜を設けた基板全体を、200℃以上の温度におい
て、1,000気圧以上の圧力の静水圧で加圧するの
で、露出した絶縁膜や金属膜は静水圧で一様に加圧され
て、均一に圧縮されて緻密化される。またパターン形成
の際に生じたそれらのパターン表面の損傷は、静水圧に
よる加圧により回復させることができるので、歩留まり
を安定化させることができる。さらに、静水圧による加
圧により、各膜における引っ張り応力が小さくなり、膜
間を十分に密着させることができるので、高い信頼性を
有し、高品質の半導体装置を高い歩留まりで製造するこ
とができる。
【0017】
【実施例】以下、図面を参照して、本発明の実施の態様
の例を説明するが、本発明は、以下の例示及び説明の内
容によって何ら限定されるものではない。図1は、本発
明の半導体装置の製造方法の一実施例であり、緻密な配
線又は電極の形成工程について、その概略を示す部分的
な模式的断面図であり、図2(a)及び(b)は、図1
に示される実施例とは別の本発明の半導体装置の製造方
法の一実施例であり、窒化チタン(TiN)バリヤ層を
備える事例について、コンタクト部の形成の概略を示す
部分的な模式的断面図である。図3は、図1及び図2に
示される実施例とは別の本発明の半導体装置の製造方法
の一実施例であり、Al多層配線形成の概略を示す部分
的な模式的断面図である。図4は、図1乃至3に示され
る実施例とは別の本発明の半導体装置の製造方法の一実
施例であり、緻密な配線又は電極の形成工程の概略を示
す部分的な模式的断面図であり、図5は、図1乃至4に
示される実施例とは別の本発明の半導体装置の製造方法
の一実施例であり、タングステンシリサイドと多結晶シ
リコンとの二層構造であるポリサイド配線についての形
成工程の概略を示す部分的な模式的断面図である。図6
は、図1乃至5に示される実施例とは別の本発明の半導
体装置の製造方法の一実施例であり、Al多層配線の形
成工程の概略を示す部分的な模式的断面図である。図7
は、図1乃至6に示される実施例とは別の本発明の半導
体装置の製造方法の一実施例であり、PSG及び窒化珪
素絶縁膜を形成りたのAl配線の概略を示す部分的模式
的断面図である。
【0018】例1.図1に示される実施例においては、
標準的な集積回路の製造方法により、基板11の上に形
成された絶縁膜12上に、配線又は電極形成用の薄膜1
3を堆積させ、薄膜13を堆積させた基板11を標準的
なHIP(Hot isostatic pressi
ng)装置の加圧室(図示されていない)に入れ、40
0℃のアルゴン雰囲気中で、200メガパスカル(MP
a)の圧力の静水圧14で加圧した。このように静水圧
下での加熱処理を施した基板11に形成された薄膜13
を、標準的な方法でAl薄膜を配線に加工し、さらにS
iNx/PSG二層膜でパッシベーションした後、常圧
下で、450乃至500℃の温度に30分加熱し、その
後放冷して、配線層中のボイドの発生状況を調べる高温
ストレスマイグレーションの試験をした結果、ボイドの
発生は少なかった。
【0019】例2.図2に示される実施例においては、
標準的な集積回路の製造方法により、p型Si基板21
に、n型不純物領域22を形成し、該不純物領域表面
に、チタン(Ti)と珪素(Si)との固相反応によ
り、TiSi2層23を選択的に形成した。次に、前記
n型不純物領域22を含め前記p型Si基板21上に、
リンシリケートガラス(PSG)の絶縁膜24をCVD
法で堆積させ、コンタクト孔25をフォトエッチング法
により形成した。次に、該コンタクト孔を含め前記絶縁
膜24上に、Tiをターゲットとする反応性スパッタ法
により、バリヤ層のTiN膜26を堆積させた(図2
(a)参照)。次に、このバリヤ層26を堆積させた基
板を、HIP装置を用いて、300℃の窒素ガス雰囲気
中で、200MPaの静水圧下に、1時間に亙り加圧加
熱処理を行った。加圧加熱処理後、標準的な方法によ
り、バリヤ層26の表面にアルミニウム(Al)配線パ
ターン27を形成した(図2(b)参照)。アルミニウ
ム配線パターン27を形成させた後、500℃30分間
常圧で熱処理を行い、Al配線27とn型層22との間
のコンタクト抵抗やn型層22とp型Si基板21との
n−p接合の逆方向リーク電流について評価したとこ
ろ、何れも要求レベル以下であった。高圧の静水圧によ
り加圧したバリヤ層を有する試料との比較のために、高
圧の静水圧による加圧処理を行わない試料においては、
n−p接合の逆方向リーク電流が増大し、不良が発生し
た。
【0020】例3.図3に示される実施例においては、
標準的な集積回路の製造方法により、Si基板31上
に、先ずPSGよりなる第1の絶縁膜32を形成し、次
いで第1のAl配線パターン33を形成し、次いで、A
l配線パターンを含め第1の絶縁膜の上面に第2の絶縁
膜34を形成する。この形成された第2の絶縁膜34に
は、第1のAl配線パターン33に開口部先端が到達す
るようにスルーホール36を形成し、このスルーホール
36が形成された該絶縁膜34の上面にスルーホール3
6の箇所を含めて第2のAl配線形成用のAl金属膜3
5を形成する。第1のAl配線パターン33と、スルー
ホール36に充填された第2のAl配線形成用のAl金
属膜とは、界面37において接触している(図3(a)
参照)。本例においては、第2のAl配線形成用の金属
膜35を形成したところで、HIP装置(図示されてい
ない)を用いて、第2のAl配線パターン形成用の金属
膜が形成されたSi基板31について、300℃に加熱
しながらアルゴン雰囲気下で、100MPaの静水圧に
よる加圧加熱処理を施した。この加圧加熱処理された第
2のAl配線パターン形成用の金属膜35を、図3
(b)に示したように、第2のAl配線パターン35′
にパターン化し、その上に、第3の絶縁膜38を堆積さ
せることにより、二層配線を形成した。本例において
は、スルーホール36の底部における第1のAl配線と
第2のAl配線との界面は、100MPaの高圧の静水
圧を受けて破壊し、結晶粒成長により消滅するため、ス
ルーホール部でのストレスマイグレーション及びエレク
トロマイグレーションに対する耐性が向上した。また、
Al配線膜の緻密性が向上するため配線のマイグレーシ
ョン耐性も向上した。なお図2及び図3の実施例では配
線材料としてAlを用いたが、Al−Si、Al−Si
−Cu等のAl系合金を用いることができる。
【0021】例4.図4に示される実施例においては、
標準的な集積回路の製造方法により、基板41の上面
に、絶縁膜42を形成し、絶縁膜42の上面に配線又は
電極パターン43を形成する(図4参照)。配線又は電
極パターン43を形成したところで、HIP装置(図示
されていない)を用いて、400℃に加熱されたアルゴ
ン雰囲気中で、200MPaの静水圧44による加圧加
熱処理を施し、次いで、標準的な方法により、この加圧
加熱処理された配線又は電極パターン(図示されていな
い)を、パッシベーション膜(図示されていない)で覆
った。このように基板41に形成された配線又は電極パ
ターンを、常圧下で450乃至500℃の温度に30分
加熱し、その後放冷して、配線又は電極膜中のボイドの
発生状況を調べる高温ストレスマイグレーションの試験
をした結果、本例の配線及び電極膜中において、ボイド
の発生は少なかった。
【0022】例5.図5に示される実施例においては、
標準的な集積回路の製造方法により、Si基板51の上
面に、リンシリケートガラス(PSG)絶縁膜52をC
VD法で堆積させた。このPSG絶縁膜の上面に、配線
形成用の多結晶シリコン53をCVD法により形成し、
その上に、同じく配線形成用のタングステンシリサイド
54をスパッタで形成し、パターン化してポリサイド配
線を形成する(図5参照)。次に、HIP装置を用い
て、前記ポリサイド配線が形成されたSi基板51を、
200MPaの静水圧下に300℃に加熱されたアルゴ
ン雰囲気下で、1時間加圧加熱処理を行った。その後、
常圧下で900℃、30分間の熱処理を行ない、その後
PSG,BPSG,SiO2、SiON,Si34膜等
のSiNx膜などの絶縁膜でパッシベーション(図示せ
ず)を施した。本例において形成したポリサイド配線
は、この900℃の熱処理中広い面積のパターンにおい
ても剥離は生じなかった。しかし、高圧の静水圧による
加圧加熱処理を行わない、従来方法によるポリサイド配
線では広い面積のパターンで剥離を生じた。
【0023】例6.図6に示される実施例においては、
標準的な集積回路の製造方法により、Si基板61上
に、先ずPSGよりなる第1の絶縁膜62を形成し、次
いで該第1の絶縁膜62上に、第1のAl配線パターン
63を形成し、次いで、このAl配線パターンを含め第
1の絶縁膜の上面に第2の絶縁膜64を形成する。この
形成された第2の絶縁膜64には、第1のAl配線パタ
ーン63に開口部先端が到達するようにスルーホール6
6を形成し、スルーホール66を含めて該絶縁膜64の
上面に第2のAl配線形成用のAl金属膜65を形成す
る。第1のAl配線パターン63と、スルーホール66
に充填された第2のAl配線とは界面67において接触
している(図6(a)参照)。本例においては、第2の
Al配線パターン65を形成したところで、HIP装置
(図示されていない)を用いて、第2のAl配線パター
ン形成用の金属膜が形成されたSi基板61について、
300℃に加熱しながらアルゴン雰囲気下で、200M
Paの静水圧による加圧加熱処理を施した。図6(b)
に示されるように、第1のAl配線63と第2のAl配
線65との間に存在した界面67は、結晶粒成長により
消滅させることができた。そのあとPSG,BPSG,
SiO2、SiON、SiNx等の絶縁膜でパッシベーシ
ョンを施した(図示せず)。従来の方法では、このよう
に第1のAl配線63と第2のAl配線65の接触部に
形成された界面67は消滅せずに残っている場合があ
り、スルーホール部でのストレスマイグレーションやエ
レクトロマイグレーションの原因となっていたが、本例
の場合には、界面67の消滅によりスルーホール部での
マイグレーション耐性が向上した。また、配線の緻密化
や表面の安定化が図られたことにより、配線のマイグレ
ーション耐性も向上した。
【0024】例7.図7に示される実施例において、標
準的な集積回路の製造方法により、シリコン基板71の
上に、CVD法により、絶縁膜のシリコン酸化物膜72
を堆積させ、その上に、アルミニウム配線パターン73
を形成した。アルミニウム配線パターン73の上に、C
VD法により、パッシベーション膜として、PSG膜7
4を堆積させた。パッシベーション膜のPSG膜74を
堆積させたシリコン基板71を、HIP装置を用い、ア
ルゴンガスを圧力媒体として、200MPaの静水圧を
加えながら400℃で1時間の間、加圧加熱処理をし
た。次いで、この加圧加熱処理されたPSG膜74の上
に、同じくパッシベーション膜の窒化珪素(SiNx
膜75をプラズマCVDで堆積させた。その後、475
℃で30分間、常圧下で熱処理を行ない、ストレスマイ
グレーションによるボイド発性についての影響を評価し
た。本例のアルミニウム配線においては、ボイドの発性
は著しく少なく、信頼性の高い配線を作製することがで
きた。これに対して、従来の方法によって製作したアル
ミニウム配線においては、ストレスマイグレーションに
よるボイドが著しく発生した。なお、本実施例ではアル
ミニウム配線を用いたが、Al−Si合金、Al−Si
−Cu合金等のアルミ系合金を用いることもできる。ま
た、パッシベーション膜の絶縁材料としてリンシリケー
トガラス(PSG)、窒化珪素(SiNx)を用いた
が、BPSG、SiO2、SiON等を用いることもで
きる。
【0025】例7について、より詳細な事例をあげて以
下に説明するが、例7は、もとより以下の事例及び説明
に限定されるものではない。Si基板上に、厚さ0.5
μmのSiO2絶縁膜をCVD法により形成し、この絶
縁膜の上に、真空蒸着法により、厚さ0.5μmのAl
配線層を形成し、パターン化して、Al配線を形成し
た。このAl配線が形成されたところで、気相成長法に
より、厚さ0.3μmのPSG膜を全面に堆積させた。
PSG膜が形成されている基板について、その後高圧熱
処理装置(HIP装置)により高圧熱処理を行った。高
圧熱処理の条件は、圧力2000気圧(200MPa)
で、加熱温度は400℃であり、加熱時間は1時間であ
った。本例において、Al配線の長さは、何れも70μ
mであり、配線幅は1.05μm、1.4μm、2.1
μm及び4.2μmの4種類であり、各配線幅につい
て、夫々9本宛形成した。高圧熱処理後、プラズマ気相
成長法で窒化珪素(SiNx)膜を堆積し、ストレスマ
イグレーション試験を行った。試験は、450℃、50
0℃及び550℃の温度で、窒素雰囲気下で、30分の
アニールである。その結果、配線幅及びアニール温度に
関係なく、大小のボイドは全く発生しなかった。
【0026】例8.例7に示される実施例について、ア
ルミニウム配線パターン73の上に、CVD法により、
パッシベーション膜のPSG膜74を堆積させるまでは
同一条件で行ったが、本例では、例7とは相違して、堆
積させたPSG膜74の上に、直ちに、パッシベーショ
ン膜の窒化珪素(SiNx)膜をプラズマCVDで堆積
させた。このパッシベーション膜の窒化珪素(Si
x)膜を堆積させたところで、例7と同様に、HIP
装置を用い、アルゴンガスを圧力媒体として、200M
Paの静水圧を加えながら400℃で1時間の間、加圧
加熱処理をした。本例においても、加圧加熱処理後、4
75℃で30分間、常圧下で熱処理を行ない、ストレス
マイグレーションによるボイド発性についての影響を評
価した。本例のアルミニウム配線においても、例7の従
来例に比して、ボイドの発性は著しく少なく、信頼性の
高い配線を作製することができた。しかし、例7のアル
ミニウム配線に比しては、ボイドの発生は僅かながら増
加した。
【0027】
【発明の効果】本発明は、基板上に形成された絶縁膜上
に金属膜を堆積させ、或いは配線又は電極を形成し、こ
れら堆積した金属膜或いは形成された配線又は電極を、
200℃以上の温度において、1,000気圧以上の
力の静水圧で加圧するので、従来の半導体装置の配線又
は電極に比して、高品質の配線又は電極を高い歩留まり
で作製することができる。また本発明は、基板上に絶縁
膜を介して形成された電極パターン又は配線パターン上
にパッシベーション膜、例えば絶縁膜を形成して、この
パッシベーション膜を設けた基板全体を、200℃以上
の温度において、1,000気圧以上の圧力の静水圧で
加圧するので、本発明の半導体装置の配線又は電極は、
従来の半導体装置の配線又は電極に比して、緻密性や密
着性が優れ、信頼性が高く且つ高品質である。以上説明
したように本発明によれば、従来の半導体装置の製法に
比して、配線又は電極用の金属膜の緻密性や密着力を向
上させることができ、高品質の電極や配線を備えた半導
体装置を比較的安価に製造することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法の一実施例であ
り、緻密な配線又は電極を形成工程の概略を示す部分的
模式的断面図である。
【図2】図1に示される実施例とは別の本発明の半導体
装置の製造方法の一実施例であり、窒化チタン(Ti
N)バリヤ層を備える事例について、コンタクト部の形
成の概略を示す部分的模式的断面図である。
【図3】図1及び図2に示される実施例とは別の本発明
の半導体装置の製造方法の一実施例であり、Al多層配
線形成の概略を示す部分的模式的断面図である。
【図4】図1乃至3に示される実施例とは別の本発明の
半導体装置の製造方法の一実施例であり、緻密な配線又
は電極の形成工程の概略を示す部分的模式的断面図であ
る。
【図5】図1乃至4に示される実施例とは別の本発明の
半導体装置の製造方法の一実施例であり、タングステン
シリサイドと多結晶シリコンとの二層構造であるポリサ
イド配線の形成の概略を示す部分的模式的断面図であ
る。
【図6】図1乃至5に示される実施例とは別の本発明の
半導体装置の製造方法の一実施例であり、Al多層配線
の形成の概略を示す部分的模式的断面図である。
【図7】図1乃至6に示される実施例とは別の本発明の
半導体装置の製造方法の一実施例であり、PSG及び窒
化珪素絶縁膜を形成りたのAl配線の概略を示す部分的
模式的断面図である。
【符号の説明】
11、21、31、41、51、61、71 基板 12、24、32、34、42、52、62、64、7
2 絶縁膜 13 配線あるいは電極膜 14、38、44、55 静水圧 22 n型領域 23 TiSi2層 25 コンタクト孔 26 TiN膜 27 Al配線 33、63 第1のAl配線パターン 35、65 第2のAl配線パターン形成用のAl金属
膜 35′ 第2のAl配線パターン 36 スルーホール 37 界面 38 第3の絶縁膜 43 配線又は電極パターン 52、74 PSG膜 53 配線形成用多結晶シリコン 54 配線形成用タングステンシリサイド 66 スルーホール 67 界面 72 絶縁膜のシリコン酸化膜 73 アルミニウム配線パターン 75 窒化珪素膜
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に絶縁膜を介して形成された金属
    膜上にパッシベーション膜を形成し、該形成されたパッ
    シベーションを、200℃以上の温度において、1,
    000気圧以上圧力の静水圧で加圧して、前記金属膜に
    密着させることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 基板に形成された絶縁膜上に金属膜を堆
    積させ、該堆積した金属膜を、200℃以上の温度にお
    いて、1,000気圧以上の静水圧で加圧して、前記絶
    縁膜に密着させ、この前記絶縁膜に密着された金属膜上
    にパッシベーション膜を形成し、該金属膜上に形成され
    たパッシベーション膜を、200℃以上の温度におい
    て、1,000気圧以上の静水圧で加圧して、前記金属
    膜に密着させることを特徴とする半導体装置の製造方
    法。
  3. 【請求項3】 前記堆積した金属膜が、配線又は電極パ
    ターンに形成されていることを特徴とする請求項1又は
    2に記載の半導体装置の製造方法。
JP22780892A 1991-08-06 1992-08-05 半導体装置の製造方法 Expired - Lifetime JP2906855B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22780892A JP2906855B2 (ja) 1991-08-06 1992-08-05 半導体装置の製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP19632391 1991-08-06
JP3-196322 1991-08-06
JP3-196323 1991-08-06
JP3-196324 1991-08-06
JP19632291 1991-08-06
JP19632491 1991-08-06
JP22780892A JP2906855B2 (ja) 1991-08-06 1992-08-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05211238A JPH05211238A (ja) 1993-08-20
JP2906855B2 true JP2906855B2 (ja) 1999-06-21

Family

ID=27475806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22780892A Expired - Lifetime JP2906855B2 (ja) 1991-08-06 1992-08-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2906855B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022403A (ja) * 2002-06-18 2004-01-22 Hitachi Metals Ltd 画像表示装置用金属隔壁及びその製造方法
JP4266360B2 (ja) 2004-07-26 2009-05-20 株式会社神戸製鋼所 半導体装置のCu系配線形成方法
JP4485466B2 (ja) 2005-12-27 2010-06-23 株式会社神戸製鋼所 半導体装置の配線用金属薄膜及び半導体装置用配線

Also Published As

Publication number Publication date
JPH05211238A (ja) 1993-08-20

Similar Documents

Publication Publication Date Title
EP0310108B1 (en) Interconnection structure of a semiconductor device and method of manufacturing the same
US4988423A (en) Method for fabricating interconnection structure
JP3280803B2 (ja) 半導体装置及びその製造方法
EP0421735A2 (en) Method of Manufacturing a Semiconductor Device
US5173449A (en) Metallization process
US6787913B2 (en) Ohmic contact plug having an improved crack free TiN barrier metal in a contact hole and method of forming the same
EP0526889B1 (en) Method of depositing a metal or passivation fabric with high adhesion on an insulated semiconductor substrate
JPH0778821A (ja) 半導体装置およびその製造方法
JPH0936228A (ja) 配線形成方法
JP3175721B2 (ja) 半導体装置の製造方法
US5739046A (en) Method of making a reliable barrier layer
JPH0817925A (ja) 半導体装置とその製法
JP2976931B2 (ja) 半導体装置の製造方法
JP2906855B2 (ja) 半導体装置の製造方法
US6723628B2 (en) Method for forming bonding pad structures in semiconductor devices
US6617231B1 (en) Method for forming a metal extrusion free via
JPH01160036A (ja) 半導体装置
US6197686B1 (en) Aluminum metallization by a barrier metal process
JP3127494B2 (ja) 半導体装置の電極形成方法
KR100199910B1 (ko) 반도체 소자 제조 방법
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
US6566263B1 (en) Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule
JPH05343401A (ja) 半導体装置
JPH0629294A (ja) 半導体装置の製造方法
KR100283480B1 (ko) 반도체 디바이스용 금속 배선 및 그 제조 방법