JPH01160036A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01160036A JPH01160036A JP31733887A JP31733887A JPH01160036A JP H01160036 A JPH01160036 A JP H01160036A JP 31733887 A JP31733887 A JP 31733887A JP 31733887 A JP31733887 A JP 31733887A JP H01160036 A JPH01160036 A JP H01160036A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- bias
- deposited
- grain size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 17
- 239000000956 alloy Substances 0.000 claims abstract description 17
- 239000013078 crystal Substances 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 8
- 229910018125 Al-Si Inorganic materials 0.000 claims description 3
- 229910018520 Al—Si Inorganic materials 0.000 claims description 3
- 229910018182 Al—Cu Inorganic materials 0.000 claims 2
- 229910052802 copper Inorganic materials 0.000 abstract description 13
- 238000010438 heat treatment Methods 0.000 abstract description 12
- 230000005012 migration Effects 0.000 abstract description 8
- 238000013508 migration Methods 0.000 abstract description 8
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 230000008020 evaporation Effects 0.000 abstract description 2
- 238000001704 evaporation Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 2
- 238000000348 solid-phase epitaxy Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 6
- 239000007790 solid phase Substances 0.000 description 6
- 230000035882 stress Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 2
- 235000017491 Bambusa tulda Nutrition 0.000 description 2
- 241001330002 Bambuseae Species 0.000 description 2
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 2
- 239000011425 bamboo Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 235000012976 tarts Nutrition 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係り、特に１μｍ幅以下の微細配
線を有する超ＬＳＩのＡＪ配線に関するものである。
線を有する超ＬＳＩのＡＪ配線に関するものである。
従来、この神のＡＪ配線の形成方法は、先ず高真空排気
系を有するカセットツーカセットのスフ９ツタ蒸着装置
を用いて、Ａｔ −ｓ ｉ膜を、Ｓｔ基板上に、バイア
スを掛けない状態で、ステツブカバレージを良くする丸
めの４００℃以下の基板加熱を以て所望の膜厚迄同−デ
ボッジョン東件により成膜していた。然るに、デバイス
は、その超ＬＳＩ化に伴い段差が大きく且つ峻急になる
ため、無バイアススパッタ法では対処できず、ステツブ
カバレージの大幅な向上のため、バイアススツクツタ法
が開発された。この方法は、基板にバイアスを印加する
ことによりデポジションと同時にエツチング作用を行な
わせるものであり、スループットは低下するものの、Ａ
ｌ配線のカパレーゾが向上すると共に、平担化が実現で
きた。この場合、デポジション条件としては、基板温度
が無加熱〜３００℃で、基板バイアスは再スパツタ率で
３０〜７０％が用いられて居り、結晶粒径はバイアス無
しより若干太きい２〜５μｍになる。
系を有するカセットツーカセットのスフ９ツタ蒸着装置
を用いて、Ａｔ −ｓ ｉ膜を、Ｓｔ基板上に、バイア
スを掛けない状態で、ステツブカバレージを良くする丸
めの４００℃以下の基板加熱を以て所望の膜厚迄同−デ
ボッジョン東件により成膜していた。然るに、デバイス
は、その超ＬＳＩ化に伴い段差が大きく且つ峻急になる
ため、無バイアススパッタ法では対処できず、ステツブ
カバレージの大幅な向上のため、バイアススツクツタ法
が開発された。この方法は、基板にバイアスを印加する
ことによりデポジションと同時にエツチング作用を行な
わせるものであり、スループットは低下するものの、Ａ
ｌ配線のカパレーゾが向上すると共に、平担化が実現で
きた。この場合、デポジション条件としては、基板温度
が無加熱〜３００℃で、基板バイアスは再スパツタ率で
３０〜７０％が用いられて居り、結晶粒径はバイアス無
しより若干太きい２〜５μｍになる。
然し乍ら、上述した従来方法により形成されたＡｌ−８
ｉ膜（Ａ、！’配線）を超ＬＳＩデバイスに応用した場
合、１μｍ以下の微小コンタクトでは、Ａｌ −Ｓ ｉ
膜中のＳｔの固相エピタキシャルによるオーミック不良
が発生し、１．５μｍ以下の微細配線では、新開バンブ
ー構造となるため、配線を横切る粒界数が増加すること
による外部ストレス、つまりＡＪＪ線上に重畳して堆積
する絶縁膜の応力や熱ストレス等を受け、Ａｌ配線が断
線し易くなるストレスマイグレーションが発生するとい
う問題点があった。
ｉ膜（Ａ、！’配線）を超ＬＳＩデバイスに応用した場
合、１μｍ以下の微小コンタクトでは、Ａｌ −Ｓ ｉ
膜中のＳｔの固相エピタキシャルによるオーミック不良
が発生し、１．５μｍ以下の微細配線では、新開バンブ
ー構造となるため、配線を横切る粒界数が増加すること
による外部ストレス、つまりＡＪＪ線上に重畳して堆積
する絶縁膜の応力や熱ストレス等を受け、Ａｌ配線が断
線し易くなるストレスマイグレーションが発生するとい
う問題点があった。
本発明の目的は、上述の問題点に鑑み、オーミック不良
が防止でき、ストレスマイグレーション耐性が向上でき
る半導体装置を提供するものである。
が防止でき、ストレスマイグレーション耐性が向上でき
る半導体装置を提供するものである。
〔問題点を解決するための手段〕
本発明は、上述した目的を達成するため、シリコン基板
上に、結晶粒径の小さい合金層と結晶粒径の大きいＡｌ
合金層とを順次少なくとも２回以上繰り返して堆積して
成るＡＪＪ線層を形成したものである。
上に、結晶粒径の小さい合金層と結晶粒径の大きいＡｌ
合金層とを順次少なくとも２回以上繰り返して堆積して
成るＡＪＪ線層を形成したものである。
本発明においては、シリコン基板上に、結晶粒径の小さ
い合金層と結晶粒径の大きいＡｌ合金層とを順次繰り返
し堆積形成したので、これら合金層はバリアメタルとな
り、これら合金層による多層膜構造によりＭ配線中のＳ
ｉ含有量は低減され、Ｓｉ固相エピタキシャルは抑制さ
れる。又、これら合金層を繰り返し形成することにより
ストレスマイグレーションが防止される。
い合金層と結晶粒径の大きいＡｌ合金層とを順次繰り返
し堆積形成したので、これら合金層はバリアメタルとな
り、これら合金層による多層膜構造によりＭ配線中のＳ
ｉ含有量は低減され、Ｓｉ固相エピタキシャルは抑制さ
れる。又、これら合金層を繰り返し形成することにより
ストレスマイグレーションが防止される。
以下、本発明の半導体装置に係るＡｌ配線形成方法の一
実施例を第１図（ａ） 、 （ｂ）にＭ電極配線形成法
の工程図及び第２図にＡＪ欠欠損−Ａｌ配線幅特性図を
示して説明する。
実施例を第１図（ａ） 、 （ｂ）にＭ電極配線形成法
の工程図及び第２図にＡＪ欠欠損−Ａｌ配線幅特性図を
示して説明する。
第１図（ａ）に示す如く、このＡＪ配線の形成法は、先
ず８１基板１上に形成した絶縁膜２内に、コンタクトホ
ール３を開孔し、スパッタ蒸着装置を以てＡＪ？−１％
Ｓｉ膜４を、Ｓｉ基板１の加熱及びバイアス無しで０．
２μｍデボソションする。その後、Ａｌ−０，５％Ｃｕ
膜５を、バイアススツクツタ時の実効的基板温度が４２
０〜４５０℃になる様に７７４７２時の基板加熱温度を
４００℃にすると共に、基板バイアスを１６０〜１８０
ｖに設定し、０．２μｍ堆積させる。
ず８１基板１上に形成した絶縁膜２内に、コンタクトホ
ール３を開孔し、スパッタ蒸着装置を以てＡＪ？−１％
Ｓｉ膜４を、Ｓｉ基板１の加熱及びバイアス無しで０．
２μｍデボソションする。その後、Ａｌ−０，５％Ｃｕ
膜５を、バイアススツクツタ時の実効的基板温度が４２
０〜４５０℃になる様に７７４７２時の基板加熱温度を
４００℃にすると共に、基板バイアスを１６０〜１８０
ｖに設定し、０．２μｍ堆積させる。
そして、それ以降は、第１図（ｂ）に示す如く、無加熱
・無バイアスでのＡｌ−１％Ｓｔ膜４の形成と基板加熱
・バイアス印加でのＡｌ？−０，５％Ｃｕ膜５の形成と
を順次繰り返し行ない、所要膜厚迄堆積させ、完了する
。
・無バイアスでのＡｌ−１％Ｓｔ膜４の形成と基板加熱
・バイアス印加でのＡｌ？−０，５％Ｃｕ膜５の形成と
を順次繰り返し行ない、所要膜厚迄堆積させ、完了する
。
従って、かかるバイアススツクツタ時は、従来のスパッ
タエツチング効果をオリ用する方法ではなく、基板を共
晶温度（ＡｌとＳｔの共晶温度５７７℃、ＭとＣｕＯ共
晶温度５４８℃）より１００℃程度低い高温にし、基板
バイアスによるＡｒイオンの衝撃によりＭ合金膜を流動
させる方法である。よって、セルフシャドーイングがな
く、微小コンタクトはど平担化が得られ易く、Ａｌ合金
膜の結晶粒径は、Ａｌ −１％Ｓｉで〜１０ｔｔｍ、
Ａｌ−２％Ｃｕで〜８μｍと無バイアス膜に比べて非常
に大きくなる。この様な単結晶に近い大粒径多結晶膜は
、エレクトロマイグレーションに強く而もヒロックが防
止される。つまり、バイアスス・千ツタによる下地ダメ
ーソ防止とＡｌによる拡散層の突き抜けを防止し且つＳ
ｉ固相エピタキシャルを最小限に抑制するために前記Ａ
Ｊ−１％５ｉｌｌｌ（４カデポソシヨンされ、バイアス
ＡＪ −０，５％Ｃｕ膜５によりカパレーソ改善及びエ
レクトロマイグレーションやヒロック特性が向上され、
併せてＡｌ−１％Ｓｉ膜４とＡｌ−０，５％Ｃｕ膜５と
を交互に２回以上繰り返すことにより、ストレスマイグ
レーションに弱いバンブー構造の欠点を補うため、粒径
の小さい、例えば０．５〜０．７μｍのＡｌ−Ｓ ｉ膜
４を以てＡｌ欠損の発生が低減され、Ｍ配線の断線が防
止される。ところで、第２図に示す如く、Ａｌ欠損の発
生頻度の配線幅依存性は、ＡＪ粗粒径配線幅との割合が
小さくなるほど欠損は発生し難いことが明らかであり、
多層膜構造であれば、Ｍ配線膜中のＳｉ含有量が最適化
され、Ｃｕの偏析が防止される。そこで、Ａｊ’中のＳ
ｔの固溶限は、４５０°Ｃで０．４８ｗｔ％、５００℃
で０．８０ｗｔ％であるので、例えば０．２μｍ厚のＡ
ｊ？ −１％Ｓｉ膜４とＡｌ−０，５％Ｃｕ膜５とを２
回ずつ繰り返して０．８μｍ厚のＭ配線を形成した場合
、膜中の平均Ｓｉ含有量は、０．５０％となり、Ｍ合金
膜の成膜工程以後の最高熱処理温度を４５０℃にプロセ
スを設定すれば、Ａｌによる拡散層の接合破壊は防止さ
れる。この場合、Ｓｉ含有量が少ないほど固相エピタキ
シャル成長が発生し難く、Ｓｉの含有量が少ないほどＳ
ｔの偏析により均一な分布のＡｌ−１％Ｓｉ膜４が製造
し難いので、濃度制御の容易な１％Ｓｉターｒットを用
いて実効的なＭ合金膜中のＳｉ含有量を減少させる方が
膜中のＳｉ含有量の再現性は良い。他方、Ａｌ−８ｉ中
のＣｕ分布は、基板加熱有りの０．５μｍ／ｍｉｎ以上
の高いデポレートで成膜すると、基板界面側に偏析する
ことが知られて居り、Ｍ−４％Ｃｕターｒットを用いる
と界面に８〜１０％の濃度となり、通常のドライエツチ
ング装置では、エツチングできなくなる。従って、多層
膜構造にすると界面での偏析が緩和され、均一に近い分
布となり、通常のエツチャーでドライエツチングも可能
になる。均一なＣｕ分布の場合、膜中に０．１％Ｃｕが
添加されていれば、ヒロック及びマイグレーション改善
効果が生じる報告があるが、本発明の平均濃度は、０．
２５％Ｃｕとなる。
タエツチング効果をオリ用する方法ではなく、基板を共
晶温度（ＡｌとＳｔの共晶温度５７７℃、ＭとＣｕＯ共
晶温度５４８℃）より１００℃程度低い高温にし、基板
バイアスによるＡｒイオンの衝撃によりＭ合金膜を流動
させる方法である。よって、セルフシャドーイングがな
く、微小コンタクトはど平担化が得られ易く、Ａｌ合金
膜の結晶粒径は、Ａｌ −１％Ｓｉで〜１０ｔｔｍ、
Ａｌ−２％Ｃｕで〜８μｍと無バイアス膜に比べて非常
に大きくなる。この様な単結晶に近い大粒径多結晶膜は
、エレクトロマイグレーションに強く而もヒロックが防
止される。つまり、バイアスス・千ツタによる下地ダメ
ーソ防止とＡｌによる拡散層の突き抜けを防止し且つＳ
ｉ固相エピタキシャルを最小限に抑制するために前記Ａ
Ｊ−１％５ｉｌｌｌ（４カデポソシヨンされ、バイアス
ＡＪ −０，５％Ｃｕ膜５によりカパレーソ改善及びエ
レクトロマイグレーションやヒロック特性が向上され、
併せてＡｌ−１％Ｓｉ膜４とＡｌ−０，５％Ｃｕ膜５と
を交互に２回以上繰り返すことにより、ストレスマイグ
レーションに弱いバンブー構造の欠点を補うため、粒径
の小さい、例えば０．５〜０．７μｍのＡｌ−Ｓ ｉ膜
４を以てＡｌ欠損の発生が低減され、Ｍ配線の断線が防
止される。ところで、第２図に示す如く、Ａｌ欠損の発
生頻度の配線幅依存性は、ＡＪ粗粒径配線幅との割合が
小さくなるほど欠損は発生し難いことが明らかであり、
多層膜構造であれば、Ｍ配線膜中のＳｉ含有量が最適化
され、Ｃｕの偏析が防止される。そこで、Ａｊ’中のＳ
ｔの固溶限は、４５０°Ｃで０．４８ｗｔ％、５００℃
で０．８０ｗｔ％であるので、例えば０．２μｍ厚のＡ
ｊ？ −１％Ｓｉ膜４とＡｌ−０，５％Ｃｕ膜５とを２
回ずつ繰り返して０．８μｍ厚のＭ配線を形成した場合
、膜中の平均Ｓｉ含有量は、０．５０％となり、Ｍ合金
膜の成膜工程以後の最高熱処理温度を４５０℃にプロセ
スを設定すれば、Ａｌによる拡散層の接合破壊は防止さ
れる。この場合、Ｓｉ含有量が少ないほど固相エピタキ
シャル成長が発生し難く、Ｓｉの含有量が少ないほどＳ
ｔの偏析により均一な分布のＡｌ−１％Ｓｉ膜４が製造
し難いので、濃度制御の容易な１％Ｓｉターｒットを用
いて実効的なＭ合金膜中のＳｉ含有量を減少させる方が
膜中のＳｉ含有量の再現性は良い。他方、Ａｌ−８ｉ中
のＣｕ分布は、基板加熱有りの０．５μｍ／ｍｉｎ以上
の高いデポレートで成膜すると、基板界面側に偏析する
ことが知られて居り、Ｍ−４％Ｃｕターｒットを用いる
と界面に８〜１０％の濃度となり、通常のドライエツチ
ング装置では、エツチングできなくなる。従って、多層
膜構造にすると界面での偏析が緩和され、均一に近い分
布となり、通常のエツチャーでドライエツチングも可能
になる。均一なＣｕ分布の場合、膜中に０．１％Ｃｕが
添加されていれば、ヒロック及びマイグレーション改善
効果が生じる報告があるが、本発明の平均濃度は、０．
２５％Ｃｕとなる。
又、他実施例として、プレヒートを基板強度が４５０℃
になる様に設定し、ＡＪ−１％Ｓｌ膜４に代えてＴａＳ
ｉ２．〆膜を基板温度が４５０°Ｃ１基板バイアス無し
で０．２μｍ堆積した後、Ａｌ−０，５％Ｃｕ膜５を、
基板温度４００℃、基板バイアス１６０〜１８０Ｖで０
．２μｍデポソションし、これらを所要厚さ迄繰り返し
、行なっても良い。
になる様に設定し、ＡＪ−１％Ｓｌ膜４に代えてＴａＳ
ｉ２．〆膜を基板温度が４５０°Ｃ１基板バイアス無し
で０．２μｍ堆積した後、Ａｌ−０，５％Ｃｕ膜５を、
基板温度４００℃、基板バイアス１６０〜１８０Ｖで０
．２μｍデポソションし、これらを所要厚さ迄繰り返し
、行なっても良い。
以上説明した様に本発明によれば、シリコン基板上に、
結晶粒径の小さい合金層と結晶粒径の大きいＡｌ合金層
とを順次少なくとも２回以上繰り返し堆積して成るＡＪ
配線層を形成したので、これら合金層の多層膜構造によ
りＡＪ配線層中のＳｉ含有量は低減され且つ合金層がバ
リアメタルとなり、Ｓｉの固相エピタキシャルを抑制し
、オーミック不良が防止できる他、これら合金層を２回
以上繰り返し形成することによりストンスマイグレーシ
ョンが防止でき、Ｍ配線の断線が防止できる等の特有の
効果により前述の問題を解決し得る。
結晶粒径の小さい合金層と結晶粒径の大きいＡｌ合金層
とを順次少なくとも２回以上繰り返し堆積して成るＡＪ
配線層を形成したので、これら合金層の多層膜構造によ
りＡＪ配線層中のＳｉ含有量は低減され且つ合金層がバ
リアメタルとなり、Ｓｉの固相エピタキシャルを抑制し
、オーミック不良が防止できる他、これら合金層を２回
以上繰り返し形成することによりストンスマイグレーシ
ョンが防止でき、Ｍ配線の断線が防止できる等の特有の
効果により前述の問題を解決し得る。
第１図及び第２図は本発明の半導体装置に係る一実施例
を示すもので、第１図はＭ配線形成法の工程図及び第２
図はＭ欠損数−配線幅特性図である。 ■・・・Ｓｔ基板、２・・・絶縁膜、３・・・コンタク
トホール、４−Ａｌ −１％Ｓｔ膜、５ ・Ａｌ−０，
５％Ｃｕ膜。
を示すもので、第１図はＭ配線形成法の工程図及び第２
図はＭ欠損数−配線幅特性図である。 ■・・・Ｓｔ基板、２・・・絶縁膜、３・・・コンタク
トホール、４−Ａｌ −１％Ｓｔ膜、５ ・Ａｌ−０，
５％Ｃｕ膜。
Claims (3)
- （１）シリコン基板上に、結晶粒径の小さい合金層と結
晶粒径の大きいＡｌ合金層とを順次少なくとも２回以上
繰り返して堆積して成るＡｌ配線層を形成したことを特
徴とする半導体装置。 - （２）結晶粒径の小さい合金層は、Ａｌ−Ｓｉ層であり
、結晶粒径の大きいＡｌ合金層は、Ａｌ−Ｃｕ層である
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。 - （３）結晶粒径の小さい合金層は、Ｔａ−Ｓｉ層であり
、結晶粒径の大きいＡｌ合金層は、Ａｌ−Ｃｕ層である
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31733887A JPH01160036A (ja) | 1987-12-17 | 1987-12-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31733887A JPH01160036A (ja) | 1987-12-17 | 1987-12-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01160036A true JPH01160036A (ja) | 1989-06-22 |
Family
ID=18087100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31733887A Pending JPH01160036A (ja) | 1987-12-17 | 1987-12-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01160036A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04363024A (ja) * | 1990-11-30 | 1992-12-15 | Toshiba Corp | 半導体装置の製造方法 |
| US5356836A (en) * | 1993-08-19 | 1994-10-18 | Industrial Technology Research Institute | Aluminum plug process |
| US5374592A (en) * | 1992-09-22 | 1994-12-20 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum metal contact |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US5930673A (en) * | 1990-11-05 | 1999-07-27 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6617242B1 (en) | 1989-11-30 | 2003-09-09 | Stmicroelectronics, Inc. | Method for fabricating interlevel contacts of aluminum/refractory metal alloys |
| US7659195B2 (en) * | 2007-12-28 | 2010-02-09 | Dongbu Hitek Co., Ltd. | Method for forming metal line of semiconductor device |
-
1987
- 1987-12-17 JP JP31733887A patent/JPH01160036A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US6617242B1 (en) | 1989-11-30 | 2003-09-09 | Stmicroelectronics, Inc. | Method for fabricating interlevel contacts of aluminum/refractory metal alloys |
| US5930673A (en) * | 1990-11-05 | 1999-07-27 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| JPH04363024A (ja) * | 1990-11-30 | 1992-12-15 | Toshiba Corp | 半導体装置の製造方法 |
| US5374592A (en) * | 1992-09-22 | 1994-12-20 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum metal contact |
| US5356836A (en) * | 1993-08-19 | 1994-10-18 | Industrial Technology Research Institute | Aluminum plug process |
| US7659195B2 (en) * | 2007-12-28 | 2010-02-09 | Dongbu Hitek Co., Ltd. | Method for forming metal line of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JP2580096B2 (ja) | 半導体装置の製造方法 | |
| JPH05190493A (ja) | 選択的に（１１１） 結晶配向を有するＴｉＮ バリヤー層の形成方法 | |
| US5994217A (en) | Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers | |
| KR960011865B1 (ko) | 반도체 장치의 금속층 형성방법 | |
| JP2003188175A (ja) | タングステンプラグ用のライナを形成するための方法 | |
| US5776831A (en) | Method of forming a high electromigration resistant metallization system | |
| JPH07105441B2 (ja) | 半導体装置の製造方法 | |
| US20070032075A1 (en) | Deposition method for wiring thin film | |
| JPH01160036A (ja) | 半導体装置 | |
| JPH04324929A (ja) | 半導体装置の製造方法 | |
| JPH05347307A (ja) | 配線形成方法 | |
| US5985754A (en) | Method of forming a void-free contact plug | |
| JPH03262127A (ja) | 半導体装置の製造方法 | |
| JP2961840B2 (ja) | Ａｌ配線構造の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0754848B2 (ja) | 半導体装置 | |
| KR100199910B1 (ko) | 반도체 소자 제조 방법 | |
| JPH0311737A (ja) | 固相エピタキシャル | |
| JP2785482B2 (ja) | 半導体装置の製造方法 | |
| JPH0479330A (ja) | 積層配線の形成方法 | |
| JPH0774177A (ja) | 半導体装置の製造方法及び製造装置 | |
| KR950005265B1 (ko) | 금속배선층 형성방법 | |
| JPH0493020A (ja) | 半導体装置の製造方法 | |
| US20030235977A1 (en) | Method of forming multilayered conductive layers for semiconductor device |