KR960011865B1 - 반도체 장치의 금속층 형성방법 - Google Patents

반도체 장치의 금속층 형성방법 Download PDF

Info

Publication number
KR960011865B1
KR960011865B1 KR1019930010567A KR930010567A KR960011865B1 KR 960011865 B1 KR960011865 B1 KR 960011865B1 KR 1019930010567 A KR1019930010567 A KR 1019930010567A KR 930010567 A KR930010567 A KR 930010567A KR 960011865 B1 KR960011865 B1 KR 960011865B1
Authority
KR
South Korea
Prior art keywords
metal layer
temperature
metal
heat treatment
semiconductor substrate
Prior art date
Application number
KR1019930010567A
Other languages
English (en)
Other versions
KR950001993A (ko
Inventor
이상인
최길현
전영수
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019930010567A priority Critical patent/KR960011865B1/ko
Priority to JP15149094A priority patent/JP3535893B2/ja
Priority to US08/257,420 priority patent/US5665659A/en
Publication of KR950001993A publication Critical patent/KR950001993A/ko
Application granted granted Critical
Publication of KR960011865B1 publication Critical patent/KR960011865B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용없음.

Description

반도체 장치의 금속층 형성 방법
제1도 내지 제3도는 본 출원인의 선행 발명에 따라 금속배선층 형성방법의 일예를 나타내고
제4a도 및 제4b도는 그루빙 현상의 발생을 설명하기 위한 알루미늄 입자들의 개략도이고
제5도는 그루빙 현상을 설명하기 위한 사시단면도이고
제6도는 그루빙 현상이 발생하여 금속박의 표면 상태가 거칠게 된 것을 나타내는 알루미늄 합금으로 구성된 금속층의 표면을 나타내는 SEM 사진이고
제7도 내지 제9도는 본 발명의 방법에 의한 반도체 장치의 배선층 형성방법의 일 실시예를 나타내기 위한 개략도이고
제10도는 상기 제7도 내지 제9도의 실시예의 방법에 따라서 수득한 금속층의 표면 상태를 나타내는 SEM 사진이다.
본 발명은 반도체 장치의 금속층 형성 방법에 관한 것이다. 보다 구체적으로 본 발명은 반도체 장치의 금속층의 표면 불량을 방지하기 위한 반도체 장치의 금속층 형성 방법에 관한 것이다.
반도체 장치의 기술이 초고집적(ULSI)화되어 감에 따라서, 반도체 배선방법은 반도체 장치의 수율, 성능 및 신뢰성을 결정하는 요인이 되기 때문에 반도체 장치 제조기술에서 가장 중요한 것으로 평가된다. 어스펙트비(폭에 대한 깊이의 비율)가 낮은 접촉구나 깊이가 낮은 단차등과 같은 비교적 굴곡이 적은 외면적 형상 때문에 종래의 밀집도가 적은 반도체 장치에서 금속층의 단차 도포성은 크게 문제가 되지 않았다. 그러나, 반도체 장치의 집적도가 증가함에 따라 접촉구는 현저하게 작아져 가고 반도체 기판의 표면 부위에 형성된 불순물영역은 훨씬 얕아졌기 때문에, 반도체 장치의 접촉구의 어스펙트비가 증가하고 단차가 커졌기 때문에 표준설계 목적인 반도체 장치의 고속성능, 고수율 및 양호한 신뢰성을 위하여 종래의 알루미늄 배선공정을 그대로 적용할 수 없게 되었다. 즉, 현재의 고집적 반도체 장치에서 종래의 Al 배선공정을 사용하면 접촉구의 높은 어스펙트비 및 스퍼터된 Al의 불량한 단차도포성에 기인하여, 알루미늄 상호 접촉의 실패, 및 신뢰성 저하, Si 잔사에 기인한 접촉저항의 증가 및 알루미늄 스파이킹에 의해 얕은 접합특성의 열화 등과 같은 문제점을 일으키게 된다.
이러한 종래의 Al 금속화 공정의 문제점을 해결하기 위하여, 각종 새로운 방법들이 제안되어 왔다. 예를 들면, 상기한 알루미늄 접촉의 실패에 따라 반도체 장치의 신뢰성 저하를 방지하기 위하여 다음과 같은 방법이 공지되어 있다.
일본국 특허공개공보 제62-132348호(유끼야스 스가노 등)일본국 특허공개공보 제63-99546호(신뻬이 이이지마), 일본국 특허공개공보 62-109341(마사히로 시미즈 등), 일본국 특허공개공보 제62-211915호(히데까즈 와까바야시 등), 일본국 특허공개공보 제1-246831호(세이이찌 이와마쯔), 일본국 특허공개공보 59-171374(마사끼 사또) 및 유럽특허 출원 제87306084.3(료이찌 무까이 등) 용융법이 개시되어 있다.
상술한 방법에 의하면, 알루미늄이나 알루미늄 합금을 용융시킨 후, 리플로우하여 접촉구를 매립한다. 즉, 리플로우 단계에서, 알루미늄 또는 알루미늄 합금의 금속층은 그 용융점 이상으로 가열하여 용융된 금속이 접촉구로 유동하여 이를 매립한다. 이러한 리플로우 단계는, 반도체 웨이퍼는 수평적으로 위치시켜야 하기 때문에, 반도체 웨이퍼의 처리량을 저하시키게 되고, 접촉구를 매립하는 상기 액상금속층의 고화시에 수축하거나 비틀리게 되어 저부의 반도체 물질을 노출시키며, 열처리 온도는 정확하게 조절할 수 없어 동일한 결과를 수득하기가 곤란하다.
또한, 오노 등은, 반도체 기판을 500℃ 이상에서 유지하면서, 스퍼터링하여 접촉구를 매립하는 고온 스퍼터링 방법을 제안한 바 있다(Hisako Ono, et al., in Proc., 1990 VMIC Conference June 11∼12, pp76∼82). 오노 등에 의하면, Al-1% Si막의 스트레스는 500℃에서 급격히 변하고, 상기 온도에서 Al-1% Si막의 스트레스 이완이 급격히 발생하여, Al-Si의 액체성이 갑자기 증가한다. 또한 접촉구를 만족스럽게 매립하기 위하여 기판온도를 500℃ 내지 550℃로 유지하여야 한다.
또한 요다 다까시등은 배선과 반도체 기판 또는 절연층간의 반응을 방지하기 위하여 접촉구의 내면에 이중 장벽층을 형성한 후 오노 등의 논문에서와 같이, 반도체 기판을 가열하여 500℃ 내지 550℃의 소기온도를 유지하면서 Al-Si와 같은 알루미늄 합금과 같은 증착된 금속으로 접촉구를 매립하는 것을 포함하는 반도체 장치의 제조방법을 제시하였다(1989년 3월 14일에 출원된 일본국 제1-61557호에 대응하는 한국 특허 공개 제90-15277호 및 유럽특허출원 제90104184.0호).
요다 다까시 등의 방법 및 오노 등의 방법에 따르면, 500℃ 내지 550℃의 온도에서 Al-Si막이 증착된다. 이렇게 하여 수득한 Al-Si막은 약 10미크론의 성장된 큰직경의 결정 입자를 갖는다. 따라서, Al-Si막은 전자 이동에 대하여는 강한 내성을 갖지만, 스트레스 이동에 대하여는 약한 내성을 갖게될 확률이 높다. 또한, Al-Si막의 결정 입자간의 경계면에서 고저항인 Si가 결정화된다. 따라서, 접촉구 이외의 지역의 Al-Si막이 제거할 필요가 있고, 금속화 공정은 복잡해진다. 더구나, 고온에서 Al-Si막이 증착되기 때문에, 보이드가 형성되거나, 금속층의 단선이 일어난다.
이외에도, 접촉구 매립을 위하여 알루미늄이나 알루미늄 합금을 용융시키는 방법 대신에, 금속의 단차 도포성을 향상시키기 위하여, 미합중국 특허 제4,970,176호(트레이시 등)에는 다단계 금속배선방법이 기재되어 있다. 상기한 특허에 의하면, 저온에서 반도체 웨이퍼상에 소정 두께의 두꺼운 제1금속층을 증착시킨 후, 금속이 리플로우하도록 온도를 고온(약 400∼500℃)으로 올리면서 소정 두께의 금속층의 나머지의 얇은 부분을 증착시킨다. 금속층의 리플로우는 입자성장, 재결정 및 벌크 확산을 통하여 일어난다.
트레이시 등의 방법에 의하면, 어스펙트 비가 큰 접촉구(비아홀)의 단차 도포성은 향상될 수 있지만 금속층이 고온에서 증착되기 때문에, 보이드가 형성될 가능성이 높고, 또한, 어스펙트비가 1이상이고, 직경이 1㎛ 이하인 접촉구는 알루미늄 또는 알루미늄 합금으로 완전히 매몰될 수 없다.
한편, 본 발명자들중 일부를 포함한 C.S. Park 등은 100℃ 이하의 저온에서 3000Å의 두께로 증착시킨 후 550℃의 온도에서 180초 동안 상기 증착된 알루미늄 합금을 후열처리하여 어스펙트비가 큰 접촉구를 알루미늄 합금으로 완전히 매립하는 것을 특징으로 하는 접촉구를 통하여 금속배선층을 형성하는 방법을 개시하였고(Proc., 1991 VMIC Conference June 11 and 12, pp 326∼328) 상기 방법은, 발명의 명칭이 반도체 장치의 금속층 형성방법으로 특허 출원되고(1990년 특허 출원 제10027호), 현재 한국 특허청에 계속중이다.
제1도 내지 제3도는 상기 발명에 따른 금속배선층 형성방법을 나타낸다.
제1도는 제1금속층 형성단계를 나타낸다. 반도체 기판(21)상에 도포된 절연막(25)에 크기가 0.8㎛이고 상부에 단차부가 형성된 접촉구(22)를 형성한다. 다음에, 기판(21)을 스퍼터링 반응챔버(도시안됨)에 넣고 여기서, 소정의 진공도에서 150℃ 이하의 온도에서 금속 예를 들면 Al 이나 Al 합금을 증착하여 두께가 500 내지 3000Å인 제1금속층(27)을 형성한다. 이렇게 하여 형성된 제1금속층(27)은 알루미늄 그레인사이즈가 작고 알루미늄 그레인의 표면자유에너지가 크다.
제2도는 접촉구(22)를 매몰하는 단계를 나타낸다. 보다 구체적으로는, 사이에서 수득한 반도체 웨이퍼를 진공을 깨지 않고 다른 스퍼터링 반응챔버(도시 안됨)내로 이송하고 바람직하게는 550℃의 온도에서 2분 이상 상기 제1금속층(27)을 열처리하여 상기 접촉구(22)를 금속으로 매몰시킨다. 이때, 알루미늄 원자의 표면 자유 에너지가 커지도록 가능한 한 반응 침버내의 압력이 낮은 것이 바람직하다. 이러한 방법으로, 보다 용이하게 금속원자는 접촉구로 이동하여 접촉구를 매립한다. 참조 번호 27a는 접촉구(22)를 매립하는 금속층을 나타낸다.
제2도에 나타낸 열처리 온도 범위는 금속 용융점의 80% 내지 금속 용융점이고 사용도는 특정한 알루미늄 합금이나 알루미늄에 따라 변한다.
상기 금속층은 알루미늄의 용융점 이하의 온도에서 열처리하기 때문에 금속층은 용융되지 않는다. 예를 들면, 550℃에서, 150℃ 이하의 온도에서 스퍼터링에 의해 증착된 Al 원자는 고온에서 열처리시에 녹지 않고 이동한다. 이러한 이동은 주위의 원자들과 완전히 접촉하지 않는 표면원자중의 에너지 증가에 기인하여 표면지역이 불편평(uneven)하거나 조립(grainy)상일때 증가한다. 따라서, 초기에 스퍼터링 조립상층(grainy layer)은 열처리시에 원자이동을 증가를 나타낸다.
제3도는 제2금속층(29)을 형성하는 단계를 나타낸다. 보다 구체적으로, 상기 제2금속층(29)은 반도체 장치의 소기 신뢰성을 기준으로 선택된 온도, 예를 들면, 350℃ 이하의 온도에서 금속층 소기 총두께의 나머지 부분을 증착시켜 형성한다. 이로써, 복합층으로된 금속층 전체를 형성한다. 이후에 상기 제2금속층(29)상에 TiN으로 구성된 반사방지막(도시 안됨)을 형성한 후, 상기 복합층으로 된 금속층을 패터닝하여 금속 배선 공정을 완성하게 된다.
상기 방법에 의하면, 종래의 증착방법에 사용되는 동일한 스퍼터링 장치를 사용한 후, 증착된 금속을 아닐링하여 접촉구를 용이하고 완전히 금속으로 매립할 수 있다. 따라서, 어스펙트비가 큰 접촉구(어스펙트비가 1이상)인 경우에도, 매우 얇은 금속층(약 500Å 두께)을 형성한 후, 열처리하여 접촉구를 완전하게 매립할 수 있다.
상기한 방법에서 발생될 수 있는 보이드 형성을 방지하고, 금속 배선층의 양호한 단차 도포성과 평탄한 표면을 수득하기 위하여, 이상인(본 발명자들중 하나)등은, 발명의 명칭이 반도체 장치의 제조 방법이고, 한국 특허 출원 제91-10076호로 출원되고 현재 특허청에 계속중인 방법을 한 바 있다. 이 발명은 반도체 장치의 접촉구를 통하여 금속 배선층을 형성하는 방법에 관한 것이고, 기판 상에 형성되어 있는 접촉구를 갖는 절연막으로 도포된 반도체 기판상에 제1금속층을 형성하고, 제1금속층을 열처리하여 접촉구를 제1금속층의 금속으로 완전히 매립하고, 제1금속층상에 제2금속층을 형성한 후, 제2금속층을 열처리하여 그 표면을 평탄하게 하는 단계로 구성되어 있다.
또한, 상기 이상인 등은 상기 박창수 등의 방법에서, Si 성분을 함유하지 않는 금속을 사용하여 제1금속층을 형성하고, Si 성분을 함유하는 금속을 증착하여 제2금속층을 형성함으로서, Si 잔사의 형성을 방지하는 방법을 발명하여 한국 특허출원 제91-4396호로 출원한 바 있다. 반도체 기판의 온도가 내려가면, Si 성분을 함유하지 않는 금속층은 Si 성분을 함유하는 금속층으로부터, Si 원자를 흡수한다. 따라서, 배선패턴을 형성한 후에 반도체 기판의 표면에 Si 잔사가 생성되지 않는다.
상기 특허 출원 제91-4396호에 개시된 방법에서의 미세한 접합스파이킹에 의한 누설전류를 방지하기 위하여, 이상인 등은 또한 방법의 명칭이 평탄한 금속층의 형성 방법이고, 출원 제91-11543호로 출원되고, 현재 그의 우선권 주장된 출원인 한국 특허출원 제92-12082호가 한국 특허청에 계속중이다.
일반적으로 금속층을 형성한 후, 상기 금속층이 형성된 반도체 기판을 냉각시킨 후, 후속 반도체 제조 공정을 수행하게 된다. 상기한 바와 같이, 저온에서 금속을 증착한 후, 금속을 용융점이하의 고온에서 열처리하여 금속 입자를 리플로우시키는 방법에 의하면, 반도체 기판이 냉각과정을 거치면서, 금속 입자간의 경계부분이 심하게 파이게 되어 그루브가 형성되는 현상이 발생하는데 이를 그루빙(grooving)현상이라 한다. 이와 같이 그루브가 형성된 금속층상에 반사방지막을 형성하는 경우에는, 상기 반사 방지막은 상기 금속층을 구성하는 입자들 사이에 형성되는 그루브에 의해 슬릿형태의 불량이 발생하게 된다.
상기와 같이, 그루브가 발생하는 현상은 계면 장력(interfacial tension)에 의한 것이라고 생각되며, 상기 장력은 고온에서 저온으로 급속하게 냉각하는 경우에는 더욱 증가하여 알루미늄 또는 알루미늄 합금으로 구성된 금속층의 그루빙 현상은 이에 따라 더욱 증가한다.
제4a도 및 제4b도는 상기 그루빙 현상을 설명하기 위한 알루미늄 입자들의 개략도이다. 동도에서, 참조번호 50은 반도체 기판을 나타내고, 참조 번호 52는 알루미늄 또는 알루미늄 합금으로 구성된 금속층을 나타내고, 부호 Ga, Gb, Gb' 및 Gc는 상기 금속층(52)을 구성하는 입자들의 금속입자들을 각각 나타낸다.
알루미늄 또는 알루미늄 합금으로 구성된 금속층을 저온 및 고온 열처리를 되풀이하여 수행하게 되면, 입자 내부에 변위슬립(dislocation slip)이 발생하게 된다. 이때, 미세 구조는 스트레인 이완(strain relaxation)에 기인하여 입자 회전(grain rotation)이 일어난다. 제4a도 및 제4b도를 참조하여 구체적으로 설명하면, 알루미늄 또는 알루미늄 합금으로 구성된 증착된 금속막은 111 배향성을 갖는 매우 강한 섬유질 구조(fiber structure)를 갖게 되나, 일부의 입자(제4a도의 Gb)는 111면이 알루미늄 또는 알루미늄 합금막의 표면과 완전한 평행을 이루지 못하고, 기울어져서 존재한다. 제4a도에서, 입자 Gb는 각 ω만큼 기울어져 있다. 제4a도에서의 금속층(52)이 열처리 공정을 거치게 되면, 입자 Gb는 막표면과 평행한 111 배향성을 갖도록 회전한다. 제4b도는 상기 제5a도의 금속층(52)이 열처리 공정을 거친후의 입자 배열 상태를 나타내고, 입자 Gb'는 제4a도의 입자 Gb가 회전되어 111 배향성을 갖는 입자를 나타낸다. 이러한 경우의 큰 입자의 회전 현상은 막표면의 거칠음도 및 그루빙 현상을 심화시키고, 냉각시에 인장 스트레인(tesile strain)에 의한 소성 변형(plastic deformation)에 의해 그루빙 현상이 더욱 증가한다.
이러한 그루브가 생기게 되면, 알루미늄 또는 알루미늄 합금으로 구성된 금속층을 패터닝할때, 그루브를 통하여 알루미늄 입자경계부위에 화학 약품이 침투하게 되어 부식성 피팅(pitting)을 유발한다. 상기 금속층상에 TiN 등을 사용하여 캐핑하는 경우에도 큰 그루브가 형성된 부위에는 TiN 등이 충분하게 증착되지 못하게 되어 캐핑효과가 없게 된다.
제5도는 상기 그루빙현상을 설명하기 위한 사시단면도이다. 동도에서, 참조 번호 42는 Ti으로 구성된 제1확산 방지막과 TiN으로 구성된 제2확산 방지막으로 구성된 복합막으로 된 확산 방지막을 나타내고, 참조 번호 44는 Al 합금으로 구성된 금속층을 나타내고, 참조번호 46은 TiN으로 구성된 반사 방지막을 나타내고, 참조 부호 G1, G2 및 G3는 상기 금속층(44)을 구성하는 입자들을 나타내고, 참조 번호 48은 상기 입자들(G1, G2 및 G3)사이에 형성되는 그루브를 나타내고, 참조 번호 50은 상기 반사 방지막(46)에 형성되는 슬릿 형태의 불량 부위를 나타낸다.
제6도는 상기한 제1도 내지 제3도에 나타낸 바와 같은 방법에 의하여 금속층을 형성하는 경우에, 그루빙 현상이 발생하여 금속막의 표면 상태가 거칠게 된 것을 나타내는 알루미늄 합금으로 구성된 금속층의 표면을 나타내는 SEM 사진이다. 동도에서, 상기 저온에서 금속을 증착한 후, 고온 열처리하여 증착된 금속층을 리플로우시키는 방법에 의하면, 그루빙 현상이 심하게 나타나는 부위가 부분적으로 존재한다. 이와 같은 부위에서는 TiN의 도포성이 불량하여 제5도에 도시한 바와 같이, TiN 층이 슬릿 형태로 갈라져서, 후속 공정에서 포토레지스트층을 현상할 때, 현상액에 의하여 화학 약품의 침투를 받게 되거나, 상대적으로 부식성 피팅이 발생하거나, 또는 화학 약품이 슬릿사이로 들어가 에칭 후, 잔류물이 남게되어 라인 쇼트(line short)를 유발하게 된다.
본 발명자들은 이와 같은 그루빙 현상은 알루미늄 또는 알루미늄 합금으로 구성된 금속층의 냉각 속도를 조절하거나, 금속층의 증착전에 하지막의 표면 상태를 조정하여 111 배향성을 갖는 입자로 구성된 알루미늄 또는 알루미늄 합금층을 증착시킴으로써 방지할 수 있음을 발견하고 이에 근거하여 본 발명을 완성하였다.
따라서 본 발명의 목적은, 저온에서 증착된 금속층을 용융점 이하의 고온에서 열처리하여 금속층을 리플로우시킬때, 금속층의 그루빙 현상의 발생을 방지함으로써, 반도체 장치의 금속 배선의 신뢰성을 향상시키는 반도체 장치의 금속층 형성 방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위하여, 본 발명에 의하면, 반도체 기판상에 진공중의 제1온도에서 금속층을 증착하는 단계; 및 상기 금속층을 상기 진공을 깨지않고, 용융점 이하의 상기 제1온도보다 높은 제2온도에서 열처리하여 상기 금속층의 입자들을 리플로우시키는 단계를 포함하는 반도체 장치의 금속층 형성방법에 있어서, 상기 금속층의 형성방법은 제1온도 내지 상기 제2온도 사이의 제3온도에서 상기 반도체 기판을 일정시간동안 유지시켜 상기 금속층의 입자들 사이의 그루브 형성을 방지하는 중간 열처리 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법이 제공된다.
상기 제1온도는 200℃ 이하의 온도인 것이 바람직하다. 제2온도는 0.6Tm 내지 Tm(Tm은 상기 금속층을 구성하는 금속의 용융점이다)의 범위의 온도인 것이 바람직하다. 상기 박창수 등의 방법에 의하면, 상기 금속층의 열처리 온도는 0.8Tm 내지 Tm이라고 기재되어 있으나, 이는 열처리 장치의 온도를 의미하고, 상기 열처리 장치의 온도에서의 실제 알루미늄 표면의 온도를 정밀하게 측정하면, 상기 장치의 온도보다 약간 더 낮은 온도로 관측된다. 따라서, 실제로 알루미늄 또는 알루미늄 합금으로 구성된 금속층의 열처리는 0.6Tm이상의 온도에서 수행하면, 리플로우가 일어난다고 생각된다. 상기 제3온도는 200 내지 400℃ 사이의 온도인 것이 바람직하다. 상기 중간 열처리 단계는 바람직하게 30초이상 수행한다.
본 발명의 일 예에 의하면, 상기 중간 열처리 단계는 상기 금속층을 형성하는 단계 이전에 수행할 수 있다. 이와 같이, 금속층 형성 단계 이전에 반도체 기판을 중간 열처리하여 하지막(통상적으로는 확산 방지막)의 입자 사이에 혼입되어 있는 수증기나 아르곤 질소등의 불순물이 제기되어 알루미늄 또는 알루미늄 합금입자의 111 배향성을 증가시켜 그루빙현상의 발생을 억제한다. 이 경우에는, 상기 금속층을 리플로우 시킨 후, 후속 반도체 장치의 제조공정을 수행하는 공정 전에, 상기 반도체 기판을 진공중에 방치하여 상기 금속층을 서서히 냉각시키는 것이 바람직하다.
본 발명의 다른 예에 의하면, 상기 중간 열처리 단계는 상기 금속층을 리플로우시키는 단계 이후에 수행할 수 있다. 이와 같이, 중간 열처리 단계를 리플로우시킨 후에 수행함으로서, 알루미늄 입자의 인장 스트레인을 억제할 수 있어 그루빙 현상을 방지할 수 있다. 이 경우에는, 상기 중간 열처리 단계 후, 후속 반도체 장치의 제조공정을 수행하는 공정전에, 상기 반도체 기판을 냉매를 사용하여 상기 금속층을 신속히 냉각시키는 것이 바람직하다.
상기 금속층을 리플로우하는 단계 후, 상기 리플로우된 금속층상에 예를 들면, TiN으로 구성된 반사 방지막을 형성할 수 있다. 상기 반사 방지막은 후속 리토그래피 공정을 효율을 향상시키기 위하여 형성한다.
본 발명에서, 금속층은 알루미늄 또는 알루미늄 합금을 사용하여 형성시킬 수 있다. 바람직하게는, Si의 함량이 0.5% 이하인 알루미늄 합금을 사용하여 형성한다.
이하, 본 발명의 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이에 제한되는 것은 아니다.
[실시예 1]
제7도 내지 제10도는 본 발명의 방법에 의한 반도체 장치의 배선층 형성방법의 일 실시예를 나타내기 위한 개략도이다.
제7도는 확산방지막(67)의 형상단계를 나타낸다. 구체적으로는, 불순물 도핑영역(63)이 형성되어 있는 반도체기판(61)상에 절연층(65)을 형성한다. 절연층(65)은 보로포스포실리케이트글래스(BPSG)를 사용하여 약 0.8㎛∼1.6㎛의 두께로 형성한다.
다음에 상기 절연층(65)에 반도체기판(61)의 불순물도핑영역(63)의 표면일부를 노출시키는 접촉구(66)를 형성한다. 형성된 개구부의 크기(직경 또는 폭)는 0.5㎛∼1.0㎛이다.
다음에, 절연층(65)의 전표면, 접촉구(66)의 내면 및 반도체기판(61)의 노출된 표면상에 확산방지막(67)을 형성한다. 7mTorr의 아르곤 분위기에서 스퍼터닝 방법에 의한 티타늄(Ti)을 약 200∼500Å, 바람직하게는 300Å의 두께로 증착하여 제1확산방지막을 형성한 후, 압력이 7mTorr이고, N2의 상태분압이 40%인 아르곤 분위기하에서 스퍼터링 방법에 의해 티타늄 니트라이드를 약 500Å∼1,000Å, 바람직하게는 900Å의 두께로 증착하여 제2확산방지막을 형성하여 복합층으로 구성된 확산 방지막(67)을 형성한다. 이때 기판의 온도는 Ti를 증착할 때나 TiN을 증착할 때 모두 200℃이다.
다음에, 상기 확산방지막(67)을 450℃∼500℃의 온도에서, 30분∼60분간 N2분위기에서 아닐링한다.
이때 미량의 산소가 혼입되어 확산장벽층의 표면에 TiO2, TiO, Ti2O3등과 같은 산화물층이 형성되어 입자간의 경계부위의 확산 경로를 차단시켜 확산장벽 효과를 증진시킨다. 이를 스터핑(stuffing)효과라 한다.
제8도는 금속층의 형성 단계를 나타낸다. 제7도의 단계 후, 확산장벽층(67)상에 저온에서 진공중에서 금속층을 증착하여 두께 6,000Å의 금속층(69)을 형성한다. 상기 금속층(69)은 Al-Si 합금(Al-1% Si 합금) 또는 Al-0.5%, Cu-1% Si 합금과 같은 Si 성분을 함유하는 알루미늄 합금을 사용하여 성형된 제1금속층과 순수알루미늄 또는 Al-Cu 합금(Al-0.5 Cu 합금) 또는 Al-Ti 합금과 같이 Si 성분이 없는 알루미늄합금을 사용하여 형성된 제2금속층으로 구성된 복합층으로서 형성시키거나, Si 성분을 0.5% 이하를 함유하는 금속층을 사용하여 단일층으로 형성할 수 있다. 바람직하게는 0.5% 이하의 Si를 함유하는 알루미늄합금(예; Al-0.2% Si-0.5% Cu 합금)을 사용하는 상기 금속층(69)을 형성한다.
상기 금속은 200℃ 이하의 저온에서 4mTorr 이하의 Ar 분위기에서 스퍼터링법에 의해 100 내지 150Å/sec의 속도로 증착한다. 이때, 기판에 바이어스 전압을 -20V 내지 -200V 정도 가할 수 있다. 상기 금속의 증착은 온도가 낮을수록 표면 자유에너지가 커서 리플로우특성이 양호하다. 따라서, 상기 금속은 가능한 한 저온에서 증착시키는 것이 유리하고, 상온에서 증착시키는 것이 바람직하다.
또한, 접촉구(66)의 측벽에서의 금속층(69)의 피복성을 향상시키기 위하여 보다 낮은 진공하에서 즉 2mTorr 이하의 아르곤 분위기에서, 스퍼터링하거나, 수직 입사되는 입자 성분을 많이 갖도록 스퍼터링할 수 있는 콜리메이트(collimator)를 이용한 콜리메이션 스퍼터링 방법에 의해 3,000Å 정도를 증착한 후, 후속하여 통상의 방법으로 스퍼터링하여 나머지 두개의 금속을 증착하는 다단계 방법에 의해 상기 금속층(69)을 형성할 수 있다. 이러한 경우에, 접촉구(66)의 매몰에서 우수한 효과가 얻어진다. 본 실시예에서 2mTorr의 아르곤 분위기에서 125Å/sec의 증착속도로 상기 금속을 증착시킨다.
제9도는 상기 금속층(69)의 금속으로 접촉구(66)를 매립하는 단계 및 중간 열처리 단계를 나타낸다. 보다 구체적으로, 상기 제8도의 금속층(69)을 형성한 후, 반도체 웨이퍼를 진공브레이크없이 다른 챔버(도시안됨)에 넣고, 후면 가열 방식의 아르곤 전도법을 이용하여 상기 금속층(69)을 약 500∼550℃의 장치 온도에서 약 40초이상, 바람직하게는 1분 30초간 열처리하여 알루미늄 합금 입자들을 접촉구(66)내로 이동시킨다. 이때 상기 금속층(69)의 표면 온도는 상기 장치의 조절온도 보다 낮아서 약 400∼500℃의 온도로 유지된다. 알루미늄원자의 이동은 그 자유에너지를 감소시키고 따라서 표면적을 감소시켜 금속층(69)의 금속으로 접촉구(66)를 완전히 매립하게 된다.
상기 열처리단계는 불활성가스(예：N2, Ar) 또는 환원성가스(예：H2) 분위기에서 수행될 수도 있다. 상기 아루곤 전도법 대신에, RTA(Repid Thermal Annealing)법, 램프가열법등과 같은 다른 열처리법을 사용할 수 있다. 이들 열처리 방법을 단독으로 다른 방법과 조합하여 사용할 수 있다.
제9도에서, 참조번호 69a은 접촉구를 완전히 매립하는 금속층을 나타낸다.
상기에서 접촉구(66)를 완전히 매립한 후, 중간 열처리 단계를 수행한다. 이 단계에서, 반도체 기판(61)을 중간 온도에서 일정시간 동안 유지시킨다. 반도체 기판을 200℃ 이하로 유지시키면, 반도체 기판에 형성된 알루미늄 또는 알루미늄 합금 입자들이 급속한 냉각과정을 거치게 되어 그루빙 현상이 일어나고 온도가 낮을수록 그루빙 현상은 심각하게 되어 바람직하지 않다. 온도가 너무 높으면, 냉각 효율이 떨어진다. 따라서 200 내지 400℃, 바람직하게는 250 내지 350℃의 온도에서 상기 중간 열처리 단계를 수행한다. 또한, 중간 열처리 단계의 기간이 너무 짧으면 냉각 효과가 감소되어 입자의 인장 스트레인을 감소시키는데 불충분하고, 너무 길면 반도체 웨이퍼의 처리량(throughput)이 감소하여 바람직하지 않다. 상기 중간 열처리단계는 20 내지 120초간, 바람직하게는 약 30초간 유지시킨다. 본 실시예에서는, 장치의 조절온도는 약 300℃이고, 반도체 기판(61)의 온도는 약 250℃에서 30초간 상기 중간 열처리 단계를 수행한다.
이와 같이 중간 열처리 단계를 거침으로써, 알루미늄 또는 알루미늄 합금 입자간의 인장 스트레인을 완화하여 금속층(69)의 입자들의 소성 변형을 방지함으로서, 제4b도와 같은 그루빙 현상의 발생을 억제한다.
상기 중간 열처리 단계 후, 반도체 웨이퍼를 테플론으로 제조된 캐리어(carrier; 웨이퍼 카세트라고도 한다)에 넣기 위하여 100℃ 이하로 냉각시킨다. 이때, 상기 냉각은 아르곤이나 냉각수와 같은 냉매를 이용하여 후면 냉각 방식에 의하면 신속하게 냉각시킨다. 이와 같이, 신속하게 냉각시킴으로써, 그루빙현상이 억제된 상태를 유지할 수 있다.
다음에, 후속 포토리토그래피 공정을 향상시키기 위하여 열처리된 금속층(69a)의 표면상에 스퍼터링방법에 의해 질화 티타늄을 200∼500Å의 두께로 증착하여 반사방지막(도시안됨)을 형성한 후, 반도체 장치의 배선패턴을 위하여 소기 레지스트패턴(도시안됨)을 반사방지막상에 통상적인 포토리토그래피 공정에 의해 형성하고, 상기 레지스트패턴을 에칭마스크로 사용하여 반사방지막, 금속층(69a) 및 확산방지막(67)을 순차적으로 에칭하여 반도체 장치의 배선층을 완성한다.
제10도는 상기 실시예 1의 방법에 따라서 수득한 금속층의 표면상태를 나타내는 SEM 사진이다. 본 발명의 실시예 1의 방법에 따라서 수득한 금속층의 구루빙 현상이 억제되어 매우 양호한 표면상태를 나타낸다.
[비교예 1]
상기 중간 열처리 단계를 200℃ 이하의 온도에서 수행하는 것을 제외하고는 상기 실시예 1에서와 동일한 방법으로 금속층을 형성한다.
수득한 금속층을 전자 현미경으로 관찰한 바, 제6도에서와 같이 그루빙 현상이 나타나는 것을 확인하였고, 중간 열치러온도가 낮을수록 그루빙 현상이 심하게 나타났다.
[실시예 2]
실시예 1에서는 테플론으로 제조된 웨이퍼 캐리어를 사용하였기 때문에 반도체 웨이퍼를 캐리어에 넣기전에 100℃ 이하의 온도로 냉각시켜야 했다. 본 실시예에서는 금속으로 제조된 반도체 웨이퍼 캐리어를 사용하는 경우의 실시예를 나타낸다.
실시예 1에서, 확산 방지막(67)을 형성한 후, 중간열처리 단계를 수행한 후, 반도체 웨이퍼를 다른 챔버로 이송시켜 금속층(69)을 형성하는 것을 제외하고는 실시예 1에 기재한 바와 동일한 방법으로 접촉구를 매몰하는 금속층(69a)를 형성한다. 상기 확산 방지막(67)은 열처리 후에, 주상(株狀; columnar)구조를 갖게 되고, 확산 방지막(67)의 입자의 경계 부분 사이에 존재하는 수증기나, Ar, N2등과 같은 불순물을 제거하여 초기증착 단계에 알루미늄 원자의 흡착상태가 양호해져서 우수한 111 배향성을 갖는 알루미늄막이 형성된다. 따라서 그루빙 현상은 일어나지 않게 된다.
다음에, 접촉구(66)를 매몰시킨 후, 반도체 웨이퍼를 금속으로 제조된 웨이퍼 캐리어(카세트)에 넣고 진공중에 방치하여 반도체 웨이퍼를 냉각시킨다. 반도체 웨이퍼 캐리어가 금속으로 된 경우에는 바로 웨이퍼를 캐리어에 넣을 수 있다. 이때, 냉각시간은 2 내지 5분인 것이 바람직하다. 진공중에 반도체 웨이퍼가 방치되어 있기 때문에, 열전도에 의한 반도체 웨이퍼의 냉각은 일어나지 않는다. 따라서, 반도체 웨이퍼는 서서히 냉각하게 된다. 다음에, 후속 반도체 제조 공정을 수행한다. 수득한 금속층의 표면에서 그루빙 현상을 전자 현미경으로 관측한다.
[비교예 2]
상기 중간 열처리 공정을 생략하는 것을 제외하고는 상기 실시예 2에서와 동일한 방법으로 금속층을 형성한다. 수득한 금속층의 표면에서 그루빙 현상을 전자 현미경으로 관측한다.
[비교예 3]
상기 중간 열처리 공정을 접촉구 매몰 단계 후에 수행하는 것을 제외하고는 상기 실시예 2에서와 동일한 방법으로 금속층을 형성한다. 수득한 금속층의 표면에서 그루빙 현상을 전자 현미경으로 관측한다.
[비교예 4]
상기 중간 열처리 공정을 금속층 형성 단계전 뿐만 아니라 접촉구 매몰 단계 후에도 수행하는 것을 제외하고는 상기 실시예 2에서와 동일한 방법으로 금속층을 형성한다. 수득한 금속층의 표면에서 그루빙 현상을 전자 현미경으로 관측한다.
상기 실시예 2 및 비교예 2-4의 그루빙 현상 관측 결과를 하기 표 1에 나타낸다.
상기 표 1로부터, 본 발명의 방법에 의하여 수득한 금속층은 입자간의 경계 부위에서, 그루빙 현상이 발생되지 않아 양호한 표면을 갖게됨을 알 수 있다. 상기에서 중간 열처리 단계를 금속층 형성전에 수행하는 경우에는 접촉구 매몰공정 후, 진공중에서 서서히 냉각하는 것이 바람직하다. 이러한 경우, 양호한 배향성을 갖고 형성된 금속층의 입자들이 리플로우 이후, 서서히 냉각됨으로써 초기 상태와 같은 배향성을 유지할 충분한 기간을 갖게 된다.
상기 중간 열처리는 금속층 형성 단계 전 또는 접촉구의 매몰단계 이후에 선택적으로 수행하는 것이 바람직하고, 비교예 3 및 4에서와 같이, 접촉구의 매몰단계 이후에 상기 중간 열처리 단계를 실시하고 서서히 냉각시키면, 오히려 표면상태가 불량해진다. 이러한 현상은 일정한 배향성을 갖고 형성된 입자들이, 서서히 냉각됨으로써 초기와 같은 배향성을 갖게 되지만, 중간 열처리 단계를 수행하면, 상기 중간 열처리 단계는 오히려 재배향 되는 것을 억제하게 되어 그루빙이 발생하는 것으로 생각된다.
이상, 본 발명에 의하면, 금속층의 고온 리플로우 방법에서 나타난 그루빙 현상의 발생을 억제함으로써, 반도체 장치 금속 배선층의 수율이 증가되고 불량율이 감소한다.
또한, 보다 평활한 표면을 갖는 금속층이 형성되므로 후속 공정이 용이할 뿐만 아니라, 반사 방지막의 형성시에는 반사 방지막의 피복성이 향상되어 금속층의 내약품성 및 내부식성이 향상된다.

Claims (16)

  1. 반도체 기판상에 진공중의 제1온도에서 금속층을 증착하는 단계; 및 상기 금속층을 상기 진공을 깨지않고, 용융점 이하의 상기 제1온도 보다 높은 제2온도에서 열처리하여 상기 금속층의 입자들을 리플로우시키는 단계를 포함하는 반도체 장치의 금속층 형성방법에 있어서, 상기 금속층의 형성방법은 상기 제1온도 내지 상기 제2온도 사이의 제3온도에서 상기 반도체 기판을 일정시간동안 유지시켜 상기 금속층의 입자들 사이의 그루브 형성을 방지하는 중간 열처리 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  2. 제1항에 있어서, 상기 중간 열처리 단계는 상기 금속층을 형성하는 단계 이전에 수행하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  3. 제2항에 있어서, 상기 금속층을 리플로우 시킨 후, 후속 반도체 장치의 제조공정을 수행하는 공정전에, 상기 반도체기판을 진공중에 방치하여 상기 금속층을 서서히 냉각시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  4. 제1항에 있어서, 상기 중간 열처리 단계는 상기 금속층을 리플로우시키는 단계 이후에 수행하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  5. 제4항에 있어서, 상기 중간 열처리 단계 후, 후속 반도체 장치의 제조공정을 수행하는 공정 전에, 상기 반도체 기판을 냉매를 사용하여 상기 금속층을 신속히 냉각시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  6. 제1항에 있어서, 상기 제1온도는 상온 내지 200℃ 이하의 온도인 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  7. 제1항에 있어서, 상기 제2온도는 0.6Tm 내지 Tm(Tm은 상기 금속층을 구성하는 금속의 용융점이다)의 범위인 온도임을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  8. 제1항에 있어서, 상기 제3온도는 200 내지 400℃ 사이의 온도인 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  9. 제1항에 있어서, 상기 중간 열처리 단계는 20초 내지 120초간 수행하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  10. 제1항에 있어서, 상기 금속층을 리플로우하는 단계 후, 상기 리플로우된 금속층상에 반사 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  11. 제10항에 있어서, 상기 반사 방지막은 TiN으로 구성된 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  12. 제1항에 있어서, 상기 금속층은 Si의 함량이 0.5% 이하인 알루미늄 합금으로 구성된 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  13. 반도체 기판을 200 내지 400℃ 사이의 온도에서 일정시간동안 유지시키는 단계; 상기 반도체 기판상에 진공중의 200℃ 이하의 제1온도에서 금속층을 증착하는 단계; 상기 금속층을 상기 진공을 깨지않고, 0.6Tm 내지 Tm(Tm은 상기 금속층을 구성하는 금속의 용융점이다)의 범위의 제2온도에서 열처리하여 상기 금속층의 입자들을 리플로우시키는 단계; 및 상기 반도체 기판을 진공중에 방치하여 상기 금속층을 서서히 냉각시키는 단계를 포함하는 반도체 장치의 금속층 형성 방법.
  14. 제13항에 있어서, 상기 금속층을 리플로우하는 단계 후, 상기 리플로우된 금속층상에 반사 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
  15. 반도체 기판 상에 2000℃ 이하의 제1온도에서 금속층을 증착하는 단계; 상기 금속층을 상기 진공을 깨지않고, 0.6Tm 내지 Tm(Tm은 상기 금속층을 구성하는 금속의 용융점이다)의 범위의 제2온도에서 열처리하여 상기 금속층의 입자들을 리플로우시키는 단계; 상기 금속층을 상기 제1온도와 제2온도 사이의 제3온도에서 일정시간동안 열처리하는 단계; 및 상기 금속층을 냉매를 사용하여 신속히 냉각시키는 단계를 포함하는 반도체 장치의 금속층 형성 방법.
  16. 제15항에 있어서, 상기 금속층을 리플로우하는 단계 후, 상기 리플로우된 금속층상에 반사 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
KR1019930010567A 1993-06-10 1993-06-10 반도체 장치의 금속층 형성방법 KR960011865B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930010567A KR960011865B1 (ko) 1993-06-10 1993-06-10 반도체 장치의 금속층 형성방법
JP15149094A JP3535893B2 (ja) 1993-06-10 1994-06-08 半導体装置の金属層形成方法
US08/257,420 US5665659A (en) 1993-06-10 1994-06-09 Method for forming metal layer of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930010567A KR960011865B1 (ko) 1993-06-10 1993-06-10 반도체 장치의 금속층 형성방법

Publications (2)

Publication Number Publication Date
KR950001993A KR950001993A (ko) 1995-01-04
KR960011865B1 true KR960011865B1 (ko) 1996-09-03

Family

ID=19357198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010567A KR960011865B1 (ko) 1993-06-10 1993-06-10 반도체 장치의 금속층 형성방법

Country Status (3)

Country Link
US (1) US5665659A (ko)
JP (1) JP3535893B2 (ko)
KR (1) KR960011865B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355554B1 (en) 1995-07-20 2002-03-12 Samsung Electronics Co., Ltd. Methods of forming filled interconnections in microelectronic devices
US6238533B1 (en) * 1995-08-07 2001-05-29 Applied Materials, Inc. Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
US5985103A (en) * 1995-12-19 1999-11-16 Micron Technology, Inc. Method for improved bottom and side wall coverage of high aspect ratio features
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
US6436246B1 (en) * 1997-01-27 2002-08-20 Micron Technology, Inc. Collimated sputter deposition monitor using sheet resistance
US6140228A (en) 1997-11-13 2000-10-31 Cypress Semiconductor Corporation Low temperature metallization process
JP3957856B2 (ja) * 1998-02-19 2007-08-15 富士通株式会社 半導体装置の製造方法
US6316356B1 (en) * 1998-03-10 2001-11-13 Micron Technology, Inc. Thermal processing of metal alloys for an improved CMP process in integrated circuit fabrication
US6187667B1 (en) * 1998-06-17 2001-02-13 Cypress Semiconductor Corp. Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit
JP4307592B2 (ja) * 1998-07-07 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体素子における配線形成方法
US6180480B1 (en) 1998-09-28 2001-01-30 International Business Machines Corporation Germanium or silicon-germanium deep trench fill by melt-flow process
US6352620B2 (en) 1999-06-28 2002-03-05 Applied Materials, Inc. Staged aluminum deposition process for filling vias
US6455427B1 (en) 1999-12-30 2002-09-24 Cypress Semiconductor Corp. Method for forming void-free metallization in an integrated circuit
US6969448B1 (en) 1999-12-30 2005-11-29 Cypress Semiconductor Corp. Method for forming a metallization structure in an integrated circuit
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
US6492281B1 (en) * 2000-09-22 2002-12-10 Advanced Micro Devices, Inc. Method of fabricating conductor structures with metal comb bridging avoidance
JP3973467B2 (ja) * 2002-03-20 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7431959B1 (en) * 2003-07-31 2008-10-07 Advanced Cardiovascular Systems Inc. Method and system for irradiation of a drug eluting implantable medical device
US7509738B2 (en) * 2005-01-26 2009-03-31 Honeywell International, Inc. Solid-free-form fabrication of hot gas valve discs
JP4621645B2 (ja) * 2006-08-25 2011-01-26 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2012248613A (ja) 2011-05-26 2012-12-13 Elpida Memory Inc 半導体装置の製造方法
KR101984697B1 (ko) * 2012-12-21 2019-05-31 삼성전자주식회사 그래핀 구조체, 이를 포함한 그래핀 소자 및 그 제조 방법
CN105448654A (zh) * 2014-09-02 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构的制作方法
US10529662B2 (en) * 2018-01-29 2020-01-07 International Business Machines Corporation Method and structure to construct cylindrical interconnects to reduce resistance
US11674216B2 (en) * 2019-12-24 2023-06-13 Applied Materials, Inc. Methods and apparatus for depositing aluminum by physical vapor deposition (PVD) with controlled cooling

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
US5175126A (en) * 1990-12-27 1992-12-29 Intel Corporation Process of making titanium nitride barrier layer
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing

Also Published As

Publication number Publication date
JP3535893B2 (ja) 2004-06-07
US5665659A (en) 1997-09-09
KR950001993A (ko) 1995-01-04
JPH0799170A (ja) 1995-04-11

Similar Documents

Publication Publication Date Title
KR960011865B1 (ko) 반도체 장치의 금속층 형성방법
JP2580096B2 (ja) 半導体装置の製造方法
US5939787A (en) Semiconductor device having a multi-layer contact structure
KR960006340B1 (ko) 반도체 장치 및 그의 제조방법
KR950009934B1 (ko) 반도체 장치의 배선층 형성방법
KR970001883B1 (ko) 반도체장치 및 그 제조방법
EP0552968B1 (en) Semiconductor device including a wiring layer
US5973400A (en) Semiconductor device having a copper wiring layer formed on a base via a barrier layer of amorphous tantalum carbide
US5147819A (en) Semiconductor metallization method
EP0421735B1 (en) Method of Manufacturing a Semiconductor Device
JPH07335759A (ja) 半導体装置およびその形成方法
JPH06140393A (ja) 半導体装置の製造方法及び半導体装置
KR0183729B1 (ko) 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
US6215188B1 (en) Low temperature aluminum reflow for multilevel metallization
US6448172B1 (en) Manufacturing method of forming interconnection in semiconductor device
JPH07135250A (ja) 半導体装置の製造方法
KR20010026044A (ko) 반도체 장치의 금속층 형성 방법
JP2961840B2 (ja) Ａｌ配線構造の製造方法
JP3638678B2 (ja) 配線孔、及び配線孔製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee