JP3725266B2 - 配線形成方法 - Google Patents

配線形成方法 Download PDF

Info

Publication number
JP3725266B2
JP3725266B2 JP31713996A JP31713996A JP3725266B2 JP 3725266 B2 JP3725266 B2 JP 3725266B2 JP 31713996 A JP31713996 A JP 31713996A JP 31713996 A JP31713996 A JP 31713996A JP 3725266 B2 JP3725266 B2 JP 3725266B2
Authority
JP
Japan
Prior art keywords
film
wiring
aluminum
wiring material
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31713996A
Other languages
English (en)
Other versions
JPH10189481A (ja
Inventor
英臣 須沢
邦彦 福地
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP31713996A priority Critical patent/JP3725266B2/ja
Priority to US08/965,624 priority patent/US6171961B1/en
Priority to KR1019970058629A priority patent/KR100485030B1/ko
Publication of JPH10189481A publication Critical patent/JPH10189481A/ja
Priority to US09/704,383 priority patent/US6436827B1/en
Priority to US10/176,206 priority patent/US7163854B2/en
Application granted granted Critical
Publication of JP3725266B2 publication Critical patent/JP3725266B2/ja
Priority to US11/622,114 priority patent/US7470580B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、アルミニウムまたはアルミニウムを主成分とする配線電極を有する半導体装置の作製方法に関する。
【０００２】
【従来の技術】
近年、デバイス素子の高密度集積化に伴ってワンチップ上または同一基板上に数百万個もの大量の半導体装置を作製する必要が高まっている。大量に半導体装置を作製する上で問題となるのは製造歩留りであり、半導体装置動作不良は製造歩留りを大幅に低下させる。その様な半導体装置の動作不良の主な原因の１つとしてはコンタクト不良が挙げられる。
【０００３】
コンタクト不良とは、配線電極と半導体装置との電気的な接続箇所（以後、コンタクトと呼ぶ）が、接続不良を起こした時に生じる動作不良のことである。特に、微細化技術と多層配線技術とにより細い開孔（コンタクトホール）を介して電気的接続を取る必要性が高まってきているのでコンタクト不良は重大な問題となっている。
【０００４】
コンタクト不良の原因は、大別して３つを挙げられる。第１の原因は配線電極を形成する導電性膜と、半導体装置のソース／ドレイン領域（半導体膜）または取り出し電極（導電性膜）とが、オーミック接合により接触していないことが挙げられる。これは、接合面に絶縁性の被膜、例えば金属酸化物等が形成されたりすることによる。
【０００５】
第２の原因は配線電極を形成する導電性膜のカバレッジが悪く、コンタクトホール内で断線していることが挙げられる。この場合、配線電極の成膜方法や成膜条件によって改善を図る必要がある。
【０００６】
また、第３の原因はコンタクトホールの断面形状等に起因する配線電極の断線が挙げられる。コンタクトホールの断面形状は、コンタクト部に覆われた絶縁物（ＳｉＮ、ＳｉＯ2 、有機樹脂膜等）のエッチング条件に強く依存する。
【０００７】
特に、半導体装置の微細化によりコンタクトホールのアスペクト比が高くなるにつれて第２、第３の原因によるコンタクト不良が顕在化する。
【０００８】
【発明が解決しようとする課題】
本明細書で開示する発明は、上記問題を解決してコンタクト不良による半導体装置の動作不良を低減することを課題とする。特に配線電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いた場合にコンタクト不良を排除する技術を提供することを課題とする。
【０００９】
そして、コンタクトの信頼性を改善して長期信頼性の高い半導体装置または電気光学装置を実現する技術を提供することを課題とする。また、同時に製造工程の歩留りの向上を課題とする。
【００１０】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
導電性を有する材料と、
前記導電性を有する材料上に形成された絶縁膜と、
を有する構造に対して、
前記絶縁膜にコンタクトホールを形成し、その底部において前記導電性を有する材料を露呈させる工程と、
少なくとも前記コンタクトホールの底部において前記導電性を有する材料と電気的に接するアルミニウムまたはアルミニウムを主成分とする配線材料を形成する工程と、
前記配線材料の表面に１２〜１５族に属する元素を主成分とする膜を形成する工程と、
加熱処理により前記配線材料を流動化させる工程と、
を少なくとも有し、
前記加熱処理は水素を含む雰囲気において400 ℃以下の温度で行われることを特徴とする。
【００１１】
本発明は特にアルミニウム（Ａｌ）、またはアルミニウムを主成分とする配線材料（アルミニウムに対してスカンジウム、シリコン、銅などを含有させた合金等）に対して１２〜１５族に属する元素を添加することで配線材料を流動化させることでコンタクトホールに対するカバレッジを良好なものとする技術（リフロー技術と呼ぶ）である。
【００１２】
そして、その最大の特徴は加熱処理を水素を含む雰囲気で行うことで、450 ℃以下、好ましくは400 ℃以下（代表的には350 〜400 ℃）の温度でリフロー工程を実施できる点にある。また、本発明者らは条件を最適化することで350 ℃を下回る温度でもリフローさせることが可能であると推測している。
【００１３】
350 ℃という温度は水素化に多用される温度であり、アルミニウム配線にヒロックを発生させない温度という認識がある。また、400 ℃以下という温度は、他の層に形成された配線や絶縁膜（例えば、有機樹脂膜）の熱劣化を低減または防止する上で極めて重要である。
【００１４】
なお、上記本発明の構成において、前記導電性を有する材料とアルミニウムまたはアルミニウムを主成分とする材料との間にチタン（Ｔｉ）膜等の導電膜を挟み込む構造とすると、良好なオーミックコンタクトを確保することができる。
【００１５】
また、前記導電性を有する材料としては、代表的にはアルミニウムまたはアルミニウムを主成分とする材料（例えば、配線等を形成する）あるいは導電性を有する半導体材料（例えば、トランジスタのソース／ドレイン領域を形成する）が挙げられる。勿論、タンタル、タングステン等の金属やチタンシリサイド等も導電性を有する材料に含まれる。
【００１６】
また、リフロー工程において触媒として利用する１２〜１５族に属する元素としては、特にゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、鉛（Ｐｂ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）から選ばれた一種または複数種類のものが有効である。
【００１７】
【発明の実施の形態】
導電性を有する材料の上に成膜された絶縁膜に対してコンタクトホールを形成し、そのコンタクトホールを被覆する様にチタン膜を成膜する。そして、チタン膜上にアルミニウムまたはアルミニウムを主成分とする配線材料を積層する。
【００１８】
さらに、上記配線材料を形成した後、望ましくは大気開放することなく１２〜１５族に属する元素を主成分とする膜を積層する。
【００１９】
そして、水素を含む雰囲気において400 ℃（代表的には350 〜400 ℃) 、0.5 〜2hr の加熱処理を行い、配線材料を流動化（リフロー）させる。流動化した配線材料はコンタクトホール内を流れ込む様にして被覆するので、成膜時に断線不良等を起こしていたとしてもリフロー工程によって改善される。
【００２０】
【実施例】
〔実施例１〕
本実施例では本発明によるリフロー工程の効果について実験結果をもって示すこととする。図１（Ａ）、（Ｂ）に示すのはコンタクトホール内部の断面であり、コンタクトホールの内径は約２μｍ、層間絶縁膜は約0.8 μｍである。また、コンタクトホールを埋め込む配線構造は下層からTi( 1000Å)/Al-Si( 5000 Å)/Sn( 50Å) となっている。
【００２１】
配線材料（Al-Si)を厚めに形成したのはリフロー効果をより顕著に確認できるサンプルを作製するためである。また、３層構造でなる配線の形成は、図５に示した様なマルチチャンバー型のスパッタ装置を用いて連続的に成膜している。
【００２２】
以上の構造でなる配線構造を形成した後、本発明により400 ℃2hr の加熱処理を施しリフロー処理を行った。図１（Ａ）、（Ｂ）は以下の条件における基板についてコンタクトホール断面をＳＥＭにより観察したものである。
（Ａ） リフロー工程前のイニシャル状態
（Ｂ） 100 ％水素雰囲気における400 ℃2hr のリフロー工程後の状態
【００２３】
まず、図１（Ａ）に示すのはリフロー工程前のイニシャル状態のコンタクトホール断面であり、この状態ではコンタクトホール底部（ホール側壁に近い領域）において配線材料の断線不良が確認される。
【００２４】
次に、図１（Ｂ）に示すのは100 ％水素雰囲気において400 ℃2hr のリフロー工程を施した後のコンタクトホール断面である。図１（Ｂ）において明らかな様に、配線形状は均一化されてなだらかなものとなり、コンタクトホール内部における配線材料のコンタクト状態は極めて良好なものとなっていることを確認することができる。
【００２５】
以上の様に、図１（Ａ）、（Ｂ）を見比べれば、本発明のリフロー工程はコンタクトホール内部における配線の断線不良を改善する上で明らかに有効な技術であることが理解できる。そして、リフロー工程が400 ℃という温度で可能であるという事は多層配線構造において使用しうる絶縁膜の選択幅を広げる上で非常に重要な意味を持っているのである。
【００２６】
なお、リフロー工程を水素雰囲気とした場合に配線の流動化が促進される理由は定かではないが、本発明者らは配線（または触媒となる膜）の表面に形成された自然酸化物が水素の還元効果によって配線材料の流動化の妨げとならない程度に除去されたためと推測している。
【００２７】
〔実施例２〕
本実施例では、本発明によるリフロー技術を用いて薄膜トランジスタ（ＴＦＴ）の配線電極を形成する例を示す。説明には図２を用いる。
【００２８】
図２（Ａ）において、２０１は絶縁表面を有する基板であり、本実施例ではガラス基板上に酸化珪素膜を堆積したものを用いる。その上には結晶性珪素膜をパターニングして得られる活性層２０２が配置される。結晶性珪素膜は直接成膜しても良いし、非晶質珪素膜を結晶化させたものでも良い。
【００２９】
また、２０３は酸化珪素膜でなるゲイト絶縁膜、２０４はアルミニウムを主成分とするゲイト電極である。２０５はゲイト電極２０４を陽極酸化して得られる陽極酸化膜であり、ゲイト電極２０４を保護する。
【００３０】
次に、図２（Ａ）の状態が得られたら、一導電性を付与する不純物イオン（リンまたはボロン）を活性層２０２に対して２度に分けて添加する。この工程によりソース領域２０６、ドレイン領域２０７、低濃度不純物領域２０８、２０９、チャネル形成領域２１０が形成される。特に、低濃度不純物領域２０９はＬＤＤ（Lightly Doped Drain)領域と呼ばれる。
【００３１】
以上の作製工程は、本発明者らによる特開平7-135318号公報記載の技術を利用している。詳細は同公報を参照すると良い。
【００３２】
次に、層間絶縁膜２１１として透過性有機樹脂材料（本実施例ではポリイミド）を 1μｍの厚さに成膜する。層間絶縁膜としてポリイミドを用いると配線等の段差を吸収して優れた平坦面が得られる。従って、後に配線材料をリフローさせる際に、段差部で膜厚が極端に薄くなる様なことがない。また、リフロー工程は400 ℃以下で行われるのでポリイミドを劣化させることがない。
【００３３】
なお、層間絶縁膜２１１として窒化珪素膜や酸化珪素膜を用いることも可能である。その場合、成膜方法はプラズマＣＶＤ法または減圧熱ＣＶＤ法によれば良い。ただし、窒化珪素膜を用いる場合、後のコンタクトホール形成の際にエッチングストッパーとなる様に最下層に薄い酸化珪素膜を形成しておくことが好ましい。
【００３４】
そして、層間絶縁膜２１１を成膜したら、コンタクトホール２１２を形成する。本実施例ではコンタクトホールの形成をドライエッチング法により行う。ドライエッチング法によるエッチングは高アスペクト比のコンタクトホールを形成できるので微細化には必要不可欠な技術である。
【００３５】
以上の工程により図２（Ｂ）に示す状態が得られる。図２（Ｂ）の状態が得られたら、層間絶縁膜２１１上にチタン膜２１３を500 〜1000Åの厚さに成膜する。チタン膜２１３はＴＦＴと配線電極とのオーミックコンタクトを良好なものとする効果がある。
【００３６】
その上にアルミニウムを主成分とする配線材料（アルミニウムに対してスカンジウム、シリコン、銅などを含有させた合金等）２１４を3000Åの厚さに成膜する。さらに、後のリフロー工程で必要となる12〜15族に属する元素で構成される金属膜２１５を50〜100 Åの厚さに成膜する。この積層膜は連続成膜であることが望ましい。また、成膜方法はＣＶＤ法またはＰＶＤ法によれば良い。
【００３７】
また、後のリフロー工程を効率良く行うために配線材料２１４中の酸素濃度は 5×1019atoms/cm3 以下、好ましくは 1×1019atoms/cm3 以下（さらに好ましくは 3×1018atoms/cm3 以下）であることが望ましい。この酸素濃度はＳＩＭＳ分析の測定値の最小値で定義される値である。
【００３８】
リフロー工程ではアルミニウム表面の酸化物が流動化を妨げる要因となるため、酸素の存在によって配線材料の流動化が妨げられる可能性がある。従って、配線材料に含有される酸素は極力低減しておくことが望ましい。そのためには、配線材料２１４の成膜を超高真空にまで清浄化されたチャンバー内で行うことが望ましい。
【００３９】
また、上記金属膜２１５を構成する元素としては、Ｇｅ、Ｓｎ、Ｇａ、Ｚｎ、Ｐｂ、Ｉｎ、Ｓｂから選ばれた一種または複数種類のものを用いることができる。これら元素とアルミニウムとでなる合金の二元系相図によると、これら元素はアルミニウムの融点（厳密には流動化する温度）を低下させる触媒元素として機能することが判る。なお、金属膜２１５は単層である必要はなく、例えばゲルマニウムとスズとの積層膜の様な形態を採っても構わない。
【００４０】
以上の構造でなる積層膜を形成した時点の状態を図２（Ｃ）に示す。この時、図２（Ｃ）に示す様に、コンタクトホール２１２のアスペクト比が高いため、コンタクトホールの内部（特に側壁）には配線材料が成膜されにくい。そのため、コンタクトホールの底部において断線不良の発生する確率が高い。
【００４１】
そこで、この状態において配線材料に流動性を持たせるためのリフロー工程を施す。本発明の特徴は、このリフロー工程を水素雰囲気で行う点である。また、リフロー工程の処理温度は400 ℃以下（代表的には350 〜400 ℃）で行い、処理時間は0.5 〜2hr とする。本実施例では水素雰囲気、400 ℃1hr の加熱処理によってリフロー工程を実施する。
【００４２】
このリフロー工程によって配線材料２１４は流動性を有する様になり、コンタクトホール内部を効果的に被覆することが可能となる。その結果、コンタクトホール２１２の側面には十分な膜厚で配線材料２１４が形成され、底部の断線不良も改善される。
【００４３】
また、本発明によるリフロー工程は400 ℃以下という温度で行われるため、アルミニウムを主成分とする配線材料の表面におけるヒロックやウィスカーの発生を抑制することができる。さらには、リフロー工程の際に、活性層を水素化する効果をも期待できる。
【００４４】
以上のリフロー工程によって得られた配線材料をパターニングして、ソース配線２１６、ドレイン配線２１７、ゲイト配線２１８を形成する。そして、全体を水素化して図２（Ｄ）に示す構造のＴＦＴが得られる。
【００４５】
なお、本実施例ではプレーナ型ＴＦＴの作製方法について説明したが、本発明はＴＦＴ構造に拘らず実施できる。即ち、ＴＦＴ構造は図２（Ｄ）に示す構造に限定されるものではなく、例えば逆スタガ型ＴＦＴやサリサイド構造を有する様な構造であっても実施者の必要に応じて本発明を適用することは容易である。
【００４６】
本発明を利用して形成したＴＦＴは、コンタクト不良の可能性が著しく低減されて非常に信頼性の高い動作を実現する。また、本発明を利用することでＴＦＴの製造歩留りが大幅に向上するため、経済的なメリットが大きい。
【００４７】
〔実施例３〕
本実施例は本発明を多層配線構造を有する半導体装置に適用した場合の例である。その一例として層間絶縁膜として透過性有機樹脂材料を用いた場合の構造例を図３に示す。
【００４８】
図３はガラス基板上に形成されたＮチャネル型ＴＦＴ３０１とＰチャネル型ＴＦＴ３０２とを相補的に組み合わせたＣＭＯＳ回路である。ＴＦＴの作製工程は公知の技術によれば良いので、ここでの説明は省略する。
【００４９】
図３において、第１の層間絶縁膜３０３上にはＴＦＴ３０１、３０２と直接的にコンタクトする第１の配線（同じ層に形成される全ての配線を含む）３０４が形成される。まず、この第１の配線３０４を形成する際に本発明を利用することができる。
【００５０】
次に、第２の層間絶縁膜３０５として透過性有機樹材料が堆積されている。そして、その上には第２の配線３０６が形成される。本発明は第２の配線３０６に対しても適用することができる。この事は非常に重要な意味を持っている。
【００５１】
透過性有機樹脂材料としては、ポリイミド、ポリアミド、ポリイミドアミド等が代表的である。層間絶縁膜として透過性有機樹脂材料を使用すると、スピン法によって成膜することができるので容易に膜厚を稼げる上、スループットを向上させることができる。また、比誘電率が低いので配線間の寄生容量を低減することができる。しかし、透過性有機樹脂材料の耐熱性により、成膜後の最大加熱温度は 450℃以下（好ましくは400 ℃以下) の抑える必要がある。
【００５２】
しかしながら、本発明は400 ℃以下（代表的には350 〜400 ℃）で配線材料のリフローを行うことが可能であるので、層間絶縁膜として透過性有機樹脂材料を利用した場合においても問題なくリフロー工程を行うことができる。
【００５３】
従って、図３ではさらに第３の層間絶縁膜３０７として透過性有機樹脂材料を利用し、その上に本発明を用いて第３の配線３０８を形成しているが、熱処理
によって下層の層間絶縁膜が劣化することを防ぐことができる。
【００５４】
また、本実施例では層間絶縁膜として透過性有機樹脂材料を利用する例を示しているが、層間絶縁膜として酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を用いた場合においても同様の事が言える。
【００５５】
以上の様に、本発明を利用することで耐熱性の低い材料を層間絶縁膜として利用することが可能となり、デバイス設計の際の設計マージンを広くすることが可能である。
【００５６】
〔実施例４〕
本発明は単結晶シリコン基板上に形成したＩＧＦＥＴ（絶縁ゲイト型電界効果トランジスタ）に適用することができる。また、単結晶シリコンを活性層とするＳＯＩ構造にも適用することができる。
【００５７】
図４に示す構造は、ＳＯＩ構造を利用した三次元多層構造の半導体装置としてＢｉＣＭＯＳ回路を構成した場合の一例である。ここでは、下層がバイポーラトランジスタであり、上層がＳＯＩ構造の半導体装置で構成されるＣＭＯＳ回路である。
【００５８】
図４において、４０１はＰ型シリコン基板であり、４０２は埋め込みＮ+ 領域、４０３はエピタキシャル成長により形成されたｐウェルであり、埋め込みＮ+ 領域４０２上のｐウェルはＮ型に反転されてコレクタとして機能するｎウェル４０４となっている。また、４０５は埋め込みＮ+ 領域４０２からの取り出し電極となるDeepＮ+ 領域である。また、４０６は通常の選択酸化法で形成されたフィールド酸化膜である。
【００５９】
バイポーラトランジスタを構成するｎウェル４０４には活性ベースとなるｐ- 領域４０７がまず形成され、次いで外部ベースとなるｐ+ 領域４０８、エミッタ領域となるｎ+ 領域４０９が配置される。
【００６０】
そして、コレクタ電極４１１、ベース電極４１２、エミッタ電極４１３を形成してバイポーラトランジスタが構成される。これら電極の形成に本発明を適用することができる。
【００６１】
以上の構成でなるバイポーラトランジスタの上方にはウェハー貼り合わせ技術を用いて得られた単結晶シリコン層を活性層とするＳＯＩ構造のＣＭＯＳ回路が構成されている。４１０で示される層間絶縁膜は接合面（点線で示される）を含んでいる。ここではＣＭＯＳ回路の詳細な説明は省略する。
【００６２】
そして、ＣＭＯＳ回路とバイポーラトランジスタとを配線４１４、４１５で接続してＢｉ−ＣＭＯＳ構造を実現することができる。この時、ＣＭＯＳ回路を構成する配線４１６、４１７およびＣＭＯＳ回路とバイポーラトランジスタとを接続する配線４１４、４１５に対して本発明を適用することができる。
【００６３】
以上の様に、ＳＯＩ構造を利用して三次元的な集積化回路を構成する場合においても別の配線や層間絶縁膜を劣化させることなくリフロー工程を行い、信頼性の高いコンタクトを実現することが可能である。即ち、三次元構造を有する半導体装置を作製するにあたって本発明は極めて有効な技術である。
【００６４】
また、本実施例ではＢｉＣＭＯＳ回路を構成する例を示したが、他にもＤＲＡＭ回路、ＳＲＡＭ回路等のロジック回路に適用し、信頼性の高いＶＬＳＩ回路やＵＬＳＩ回路を実現することができる。
【００６５】
〔実施例５〕
本発明によるリフロー工程を実施する際の加熱処理としてＲＴＡ（ラピッド・サーマル・アニール）を利用することも可能である。
【００６６】
ＲＴＡとは、被処理体に対して赤外光や紫外光等の強光をランプ等により照射するアニール方法である。この特徴として、昇温速度および降温速度が速く、処理時間が数秒〜数十秒と短いため、実質的に最表面の薄膜のみを加熱できることである。即ち、例えばガラス基板上の薄膜のみを1000℃程度の極めて高温でアニールすることが可能となる。
【００６７】
本実施例で示すＲＴＡ技術を応用すれば、ゲイト電極の耐熱性を超えた温度の加熱が可能となるので、リフロー温度の許容範囲が拡がる。従って、リフローに利用する金属元素の選択の幅を広げることができる。
【００６８】
また、ＲＴＡ処理は数秒〜数十秒の極めて短時間で行われるため、生産性の面からも非常に有効な手段である。
【００６９】
〔実施例６〕
本発明は水素雰囲気でリフロー工程を行うことに最大の特徴があるが、通常の加熱処理による場合には水素は分子状または原子状に存在する。本実施例ではリフロー工程の際に水素ラジカルまたは水素イオンを利用する例を示す。
【００７０】
そのためには、水素雰囲気においてプラズマを発生させ、水素を励起させた雰囲気内でリフロー工程を行えば良い。ラジカル化またはイオン化して活性化状態にある水素をリフロー工程に利用することで、リフロー工程の効率を向上させることができる。
【００７１】
また、本実施例は実施例５に示したＲＴＡ技術と組み合わせることも可能である。それによって一層のスループットの向上が期待される。
【００７２】
〔実施例７〕
本実施例では実施例１または実施例２に示した配線電極を構成する積層膜を形成するにあたって図５（Ａ）、（Ｂ）に示す様な構成のマルチチャンバー（クラスターツール）構造の成膜装置を用いる例を示す。
【００７３】
図５（Ａ）、（Ｂ）に示すマルチチャンバー構造の成膜装置は、各反応室に異なる組成（異なる元素の場合も含む）でなるターゲットを設けることで異なる組成の薄膜を連続的に積層することのできるスパッタ装置の一例である。
【００７４】
ここで図５（Ａ）に示すスパッタ装置の簡単な構成を説明する。１０は被処理基板、１１は装置本体となる共通室、１２は基板１０を搬送する搬送機構である。基板１０は装置本体１１に取り付けられたロードロック室１３、１４から搬入・搬出される。なお、１５、１６はロードロック室１３、１４に設置された基板搬送カセットである。さらに、ロードロック室１３、１４はゲイト弁１７、１８によって共通室１１とは密閉遮断することができる。
【００７５】
共通室１１には、第１の反応室１９、第２の反応室２０、第３の反応室２１が設けられており、第１から第３の反応室のそれぞれはゲイト弁２２、２３、２４によって共通室１１と密閉遮断することができる。そして、第１から第３の反応室のそれぞれには、超高真空（ 1×10-8torr以下、好ましくは1 ×10-9torr以下）にまで減圧可能な真空排気ポンプが具備されている（図示せず）。
【００７６】
また、２５で示されるのは加熱室であり、リフロー工程における加熱処理を施すためのチャンバーである。加熱室はスループットを考慮するとＲＴＡ処理の可能な構成とすることが望ましい。勿論、実施例５に示した様な水素ラジカルを発生させるためにプラズマ発生機構を具備した構成としても良い。なお、加熱室２５も共通室１１とはゲイト弁２６によって密閉遮断することができる。
【００７７】
ここで図５（Ａ）に示すスパッタ装置を破線で切断した断面の概略を図５（Ｂ）に示す。なお、図５（Ａ）に示す模式図をより詳細に説明することになるため、図５（Ａ）の断面とは必ずしも一致していないが、基本的に同じスパッタ装置の説明である。
【００７８】
共通室１１に配置された搬送機構１２は上下左右に可変であり、反応室１９〜２１または加熱室２５へと基板１０を搬送する。ここで注意すべきは常に基板１０は主表面（デバイス形成面）が下向きに搬送されるフェイスダウン方式となっている点である。この方式は基板１０へのゴミの付着を低減する上で好ましい。勿論、基板主表面を上向きにするフェイスアップ方式を用いても構わない。
【００７９】
反応室２１はターゲット支持台３１、ターゲット３２、シャッター３３、基板ホルダー３４とで構成されている。基板ホルダー３４はフェイスダウン方式を採用するため基板１０の端部数ミリのみを支持する様に設計されており、基板表面を汚染することがない。その他にもフェイスアップ方式や基板を垂直にして成膜する方式などを用いることができる。
【００８０】
加熱室２５は基板ホルダー３５、加熱ランプ３６、３７とで構成されている。この基板ホルダー３５もフェイスダウン方式を採用している。また、一対の加熱ランプ３６、３７とで基板１０の両面からの加熱が可能である。この装置の場合、加熱ランプ３７が主表面側を加熱するメインランプとなる。勿論、フェイスアップ方式等を用いても構わない。
【００８１】
次に、以上の様な構成でなるスパッタ装置を用いて異なる組成の薄膜でなる積層構造を形成する例を示す。
【００８２】
例えば、第１の反応室１９にＡｌ（またはAl-Si 、Al-Si-Cuなど) ターゲットを設け、第２の反応室２０にＧｅ（またはSn、Gaなど) ターゲットを設け、第３の反応室２１にＴｉ（またはTiN など) ターゲットを設けた構成とする。すると、大気開放しないまま、連続的に各ターゲットを用いて成膜することで、Ti-Al-Ge積層構造やTi-Al-Ge-Ti 積層構造等を得ることが可能となる。
【００８３】
また、反応室の個数を必要に応じて増やしたり減らしたりすることは実施者の自由であり、例えば、第１から第４の反応室までを具備した装置を構成し、Ti-Al-Ge-Sn 積層構造等を得ることも可能である。
【００８４】
リフロー工程において、リフロー処理を施す金属薄膜の表面形状および表面状態は、リフロー工程に大きく影響する重要な因子である。例えば、大気中においてアルミニウムを主成分とする薄膜表面には自然酸化物がただちに形成されるが、この自然酸化物がリフローを阻害する要因ともなる。また、自然酸化物は絶縁性であるので、他の導電性薄膜とのオーミック接触をも阻害する。
【００８５】
しかしながら、本実施例では大気に曝すことなく異なる組成の金属薄膜を積層することが可能であり、上述の様な問題を招くことがない。特に、アルミニウム表面は酸化されやすいので、大気開放しないで積層できるという本実施例の効果は非常に有効である。
【００８６】
〔実施例８〕
本発明は配線構造を必要とするあらゆる半導体装置に適用することが可能である。即ち、絶縁ゲイト型トランジスタ以外にも薄膜ダイオード、バイポーラトランジスタ、サイリスタ、静電誘導型トランジスタ等の半導体装置に対しても適用することは可能である。
【００８７】
なお、本明細書中における半導体装置とは、半導体を利用することで機能する装置全般を指しており、上記の様々な半導体装置で構成される透過型または反射型の電気光学装置（液晶表示装置、ＥＬ表示装置、ＥＣ表示装置等）およびその様な電気光学装置を組み込んだ応用製品をもその範疇に含むものとする。
【００８８】
本実施例では、その応用製品について図例を挙げて説明する。本発明を利用した半導体装置としてはＴＶカメラ、ヘッドマウントディスプレイ、カーナビゲーション、プロジェクション（フロント型とリア型がある）、ビデオカメラ、パーソナルコンピュータ等が挙げられる。簡単な説明を図６を用いて行う。
【００８９】
図６（Ａ）はモバイルコンピュータであり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本発明は表示装置２００５や装置内部に組み込まれる集積化回路２００６に対して適用される。
【００９０】
図６（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。表示装置２１０２は比較的小型のサイズのものが２枚使用される。
【００９１】
図６（Ｃ）はカーナビゲーションであり、本体２１０１、表示装置２１０２、操作スイッチ２１０３、アンテナ２１０４で構成される。本発明は表示装置２１０２や装置内部の集積化回路２１０５に適用できる。表示装置２２０２はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。
【００９２】
図６（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作スイッチ２３０５、アンテナ２３０６で構成される。本発明は表示装置２３０４や装置内部の集積化回路２１０５に適用できる。
【００９３】
図６（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６で構成される。本発明は表示装置２４０２や装置内部の集積化回路２４０７に適用できる。
【００９４】
図６（Ｆ）はフロントプロジェクションであり、本体２５０１、光源２５０２、反射型表示装置２５０３、光学系（ビームスプリッターや偏光子等が含まれる）２５０４、スクリーン２５０５で構成される。スクリーン２５０５は会議や学会発表などのプレゼンテーションに利用される大画面スクリーンであるので、表示装置２５０３は高い解像度が要求される。
【００９５】
また、本実施例に示した電気光学装置以外にも、リアプロジェクションやハンディターミナルなどの携帯型情報端末機器に適用することができる。以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。
【００９６】
【発明の効果】
アルミニウムを主成分とする配線電極にコンタクトを形成する際に、１２〜１５族に属する元素を用いたリフロー工程を施すことにより、当該元素の作用によって確実なコンタクトを形成することができる。その結果、あらゆる構造の半導体装置においても良好なコンタクトをとることが可能となり、半導体装置の信頼性を大幅に向上させることができる。
【００９７】
また、その際にリフロー工程を400 ℃以下、代表的には350 〜400 ℃という低い温度で行うことが可能であるため、リフロー工程による他層の配線や絶縁膜の熱劣化を防ぐことができる。また、多層配線構造を有する半導体装置を作製するにあたって使用する絶縁膜材料の選択幅を広げることができる。
【図面の簡単な説明】
【図１】 薄膜の断面形状を説明するための写真。
【図２】 半導体装置の作製工程を示す図。
【図３】 半導体装置の構造を示す図。
【図４】 半導体装置の構造を示す図。
【図５】 マルチチャンバー型の成膜装置を示す図。
【図６】 応用製品としての半導体装置を示す図。
【符号の説明】
２０６ ソース領域
２０７ ドレイン領域
２１１ 層間絶縁膜
２１２ コンタクトホール
２１３ チタン膜
２１４ アルミニウム膜
２１５ ゲルマニウム膜
２１６〜２１８ 配線電極

Claims (4)

  1. 有機樹脂膜に形成されたコンタクトホールに形成された酸素濃度が５×１０19ａｔｏｍｓ／ｃｍ3以下でアルミニウムまたはアルミニウムを主成分とする配線材料上に接して、Ｇｅ、Ｓｎ、Ｇａ、Ｐｂ、Ｉｎ、Ｓｂのうちの一つまたは複数の元素を有する膜をマルチチャンバー構造の成膜装置を用いて該配線材料と連続して大気開放することなく形成し、前記マルチチャンバー構造の成膜装置に備えられた加熱室での加熱処理により前記配線材料を流動化させる際、前記加熱処理は水素を含む雰囲気において４００℃以下の温度で行われることを特徴とする配線形成方法。
  2. 有機樹脂膜に形成されたコンタクトホールに形成された酸素濃度が５×１０19ａｔｏｍｓ／ｃｍ3以下でアルミニウムまたはアルミニウムを主成分とする配線材料上に接してゲルマニウム膜をマルチチャンバー構造の成膜装置を用いて該配線材料と連続して大気開放することなく形成し、前記マルチチャンバー構造の成膜装置に備えられた加熱室での加熱処理により前記配線材料を流動化させる際、前記加熱処理は水素を含む雰囲気において４００℃以下の温度で行われることを特徴とする配線形成方法。
  3. 請求項１又は請求項２において、前記有機樹脂膜はポリイミドを成膜してなることを特徴とする配線形成方法。
  4. 請求項１乃至請求項３のいずれか一において、前記配線材料はチタン膜上に形成されることを特徴とする配線形成方法。
JP31713996A 1996-11-07 1996-11-13 配線形成方法 Expired - Fee Related JP3725266B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP31713996A JP3725266B2 (ja) 1996-11-07 1996-11-13 配線形成方法
US08/965,624 US6171961B1 (en) 1996-11-07 1997-11-06 Fabrication method of a semiconductor device
KR1019970058629A KR100485030B1 (ko) 1996-11-07 1997-11-07 반도체장치의제조방법
US09/704,383 US6436827B1 (en) 1996-11-07 2000-10-31 Fabrication method of a semiconductor device
US10/176,206 US7163854B2 (en) 1996-11-07 2002-06-18 Fabrication method of a semiconductor device
US11/622,114 US7470580B2 (en) 1996-11-07 2007-01-11 Fabrication method of a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31132296 1996-11-07
JP8-311322 1996-11-07
JP31713996A JP3725266B2 (ja) 1996-11-07 1996-11-13 配線形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004263988A Division JP3813621B2 (ja) 1996-11-07 2004-09-10 半導体装置、液晶表示装置及びｅｌ表示装置の作製方法

Publications (2)

Publication Number Publication Date
JPH10189481A JPH10189481A (ja) 1998-07-21
JP3725266B2 true JP3725266B2 (ja) 2005-12-07

Family

ID=26566681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31713996A Expired - Fee Related JP3725266B2 (ja) 1996-11-07 1996-11-13 配線形成方法

Country Status (3)

Country Link
US (4) US6171961B1 (ja)
JP (1) JP3725266B2 (ja)
KR (1) KR100485030B1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
JP2001196380A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
US6909111B2 (en) 2000-12-28 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
US6696360B2 (en) * 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
DE10123770A1 (de) * 2001-05-16 2002-12-05 Infineon Technologies Ag Verfahren zur Herstellung einer DRAM-Zelle mit epitaktisch vergrössertem Abstand zwischen Trenchkontakt und Transfertransistor sowie entsprechende Halbleiterstruktur
JP4509622B2 (ja) * 2003-03-26 2010-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
JP4481135B2 (ja) * 2003-10-06 2010-06-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
EP1523043B1 (en) 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
WO2006041144A1 (en) 2004-10-13 2006-04-20 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of semiconductor device
US20070052021A1 (en) * 2005-08-23 2007-03-08 Semiconductor Energy Laboratory Co., Ltd. Transistor, and display device, electronic device, and semiconductor device using the same
JP5255756B2 (ja) * 2005-08-23 2013-08-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7335955B2 (en) * 2005-12-14 2008-02-26 Freescale Semiconductor, Inc. ESD protection for passive integrated devices
DE102006060669B4 (de) * 2005-12-27 2010-09-09 Lothar Griesser Katalytische Verdampfung von flüssigen Brennstoffen
US8471390B2 (en) 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8207589B2 (en) 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US8089125B2 (en) * 2007-06-07 2012-01-03 Advanced Micro Devices, Inc. Integrated circuit system with triode
WO2011013493A1 (en) * 2009-07-28 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Inspection method and manufacturing method of light-emitting device
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
WO2011135896A1 (ja) * 2010-04-27 2011-11-03 シャープ株式会社 半導体装置及びその製造方法
JP2012146861A (ja) * 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
US9281221B2 (en) * 2012-11-16 2016-03-08 Taiwan Semiconductor Manufacturing Company Limited Ultra-high vacuum (UHV) wafer processing

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103297A (en) 1976-12-20 1978-07-25 Hughes Aircraft Company Light-insensitive matrix addressed liquid crystal display system
JPS5842448B2 (ja) 1978-08-25 1983-09-20 セイコーエプソン株式会社 液晶表示パネル
US4239346A (en) 1979-05-23 1980-12-16 Hughes Aircraft Company Compact liquid crystal display system
JPS58101439A (ja) 1981-12-12 1983-06-16 Toshiba Corp 半導体装置の製造方法
JPS58144888A (ja) 1982-02-23 1983-08-29 セイコーインスツルメンツ株式会社 行列形液晶表示装置
JPS592352A (ja) 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
JPS5972745A (ja) 1982-10-19 1984-04-24 Matsushita Electric Ind Co Ltd 半導体装置
JPS601846A (ja) 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
JPH0693166B2 (ja) 1984-09-05 1994-11-16 株式会社日立製作所 液晶素子
JPS61141174A (ja) 1984-12-13 1986-06-28 Seiko Epson Corp 固体撮像装置
JPS6353949A (ja) 1986-08-25 1988-03-08 Hitachi Ltd 金属配線の形成方法
KR900005610Y1 (ko) 1987-04-16 1990-06-28 이형곤 차압 2중 진공 씨스템
JPS6437585A (en) 1987-08-04 1989-02-08 Nippon Telegraph & Telephone Active matrix type display device
JPS6450028A (en) 1987-08-21 1989-02-27 Nec Corp Thin film transistor substrate
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
US5327001A (en) 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH01156725A (ja) 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
US4949141A (en) 1988-02-04 1990-08-14 Amoco Corporation Vertical gate thin film transistors in liquid crystal array
JPH01283839A (ja) 1988-05-10 1989-11-15 Seiko Epson Corp 半導体装置
JPH02109341A (ja) 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
CA1313563C (en) 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
JPH02158133A (ja) 1988-12-12 1990-06-18 Oki Electric Ind Co Ltd アルミニウム電極配線の形成方法
US5051570A (en) 1989-01-20 1991-09-24 Nec Corporation Liquid crystal light valve showing an improved display contrast
NL8900989A (nl) 1989-04-20 1990-11-16 Philips Nv Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam.
US5246782A (en) * 1990-12-10 1993-09-21 The Dow Chemical Company Laminates of polymers having perfluorocyclobutane rings and polymers containing perfluorocyclobutane rings
US5056895A (en) 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
KR960001601B1 (ko) 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JP2561384B2 (ja) 1990-11-02 1996-12-04 山形日本電気株式会社 半導体装置の製造方法
KR950001360B1 (ko) 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JP2841976B2 (ja) 1990-11-28 1998-12-24 日本電気株式会社 半導体装置およびその製造方法
JP3240678B2 (ja) 1992-02-28 2001-12-17 ソニー株式会社 配線形成方法
JP2819938B2 (ja) 1992-05-13 1998-11-05 日本電気株式会社 半導体装置の製造方法
JP3202362B2 (ja) * 1992-07-21 2001-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5808315A (en) * 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
KR950009934B1 (ko) * 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
JP2924506B2 (ja) 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
DE4400200C2 (de) * 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
JP3357700B2 (ja) 1993-01-05 2002-12-16 株式会社東芝 半導体装置の製造方法
KR0131179B1 (ko) * 1993-02-22 1998-04-14 슌뻬이 야마자끼 전자회로 제조프로세스
KR960011865B1 (ko) 1993-06-10 1996-09-03 삼성전자 주식회사 반도체 장치의 금속층 형성방법
EP0923138B1 (en) * 1993-07-26 2002-10-30 Seiko Epson Corporation Thin -film semiconductor device, its manufacture and display sytem
JP3214186B2 (ja) 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3219573B2 (ja) 1993-11-11 2001-10-15 三洋電機株式会社 半導体装置の製造方法
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
JP2655471B2 (ja) 1993-11-17 1997-09-17 日本電気株式会社 半導体装置の製造方法
US6475903B1 (en) * 1993-12-28 2002-11-05 Intel Corporation Copper reflow process
JPH07283166A (ja) 1994-02-20 1995-10-27 Semiconductor Energy Lab Co Ltd コンタクトホールの作製方法
JPH0837235A (ja) 1994-07-22 1996-02-06 Nippon Steel Corp 金属配線形成方法
JP3464285B2 (ja) 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5779925A (en) 1994-10-14 1998-07-14 Fujitsu Limited Plasma processing with less damage
KR0161116B1 (ko) 1995-01-06 1999-02-01 문정환 반도체 장치의 금속층 형성방법
JPH08250746A (ja) * 1995-03-13 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5610100A (en) 1995-04-13 1997-03-11 Texas Instruments Inc. Method for concurrently forming holes for interconnection between different conductive layers and a substrate element or circuit element close to the substrate surface
KR0179827B1 (ko) 1995-05-27 1999-04-15 문정환 반도체 소자의 배선 형성방법
US5641974A (en) 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JP3725266B2 (ja) * 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
JP3999837B2 (ja) * 1997-02-10 2007-10-31 Ｔｄｋ株式会社 有機エレクトロルミネッセンス表示装置
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor

Also Published As

Publication number Publication date
KR100485030B1 (ko) 2005-08-04
US6436827B1 (en) 2002-08-20
JPH10189481A (ja) 1998-07-21
KR19980042180A (ko) 1998-08-17
US20070111511A1 (en) 2007-05-17
US6171961B1 (en) 2001-01-09
US7470580B2 (en) 2008-12-30
US20020197866A1 (en) 2002-12-26
US7163854B2 (en) 2007-01-16

Similar Documents

Publication Publication Date Title
JP3725266B2 (ja) 配線形成方法
US5094981A (en) Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
US10741554B2 (en) Third type of metal gate stack for CMOS devices
US9666573B1 (en) Methods of forming integrated circuitry
TW200302439A (en) Light emitting device and method of manufacturing the same
US6455891B2 (en) Semiconductor device and method for manufacturing the same
CN111653520B (zh) 形成三维集成布线结构的方法及其半导体结构
CN114050148A (zh) 嵌入有纳米晶体的电容器
US20080105926A1 (en) Thin film transistor and fabrication method thereof
JP3813621B2 (ja) 半導体装置、液晶表示装置及びｅｌ表示装置の作製方法
US8441021B2 (en) Display device and manufacturing method thereof
JP4434644B2 (ja) 薄膜トランジスタの製造方法と、この薄膜トランジスタを備える表示装置の製造方法
KR101830193B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR100485031B1 (ko) 반도체장치 제작방법
JPH09260668A (ja) 薄膜トランジスタおよびその製造方法
JP3382130B2 (ja) 薄膜トランジスタの製造方法
US12020982B2 (en) Metal based hydrogen barrier
US11942447B2 (en) Storage layers for wafer bonding
TWI853934B (zh) 基於金屬的氫氣阻障
JP2638685B2 (ja) 半導体装置及びその製造方法
JPH0542137B2 (ja)
JP2004165174A (ja) 多層ゲート構造の形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050609

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees