JPS592352A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS592352A
JPS592352A JP57111128A JP11112882A JPS592352A JP S592352 A JPS592352 A JP S592352A JP 57111128 A JP57111128 A JP 57111128A JP 11112882 A JP11112882 A JP 11112882A JP S592352 A JPS592352 A JP S592352A
Authority
JP
Japan
Prior art keywords
alloy
film
contact hole
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57111128A
Other languages
English (en)
Inventor
Katsuya Okumura
勝弥 奥村
Takashi Sato
隆 佐藤
Masaaki Ueda
植田　正昭
Toshinobu Araki
新木　俊宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57111128A priority Critical patent/JPS592352A/ja
Priority to EP83105623A priority patent/EP0097848B1/en
Priority to DE8383105623T priority patent/DE3366564D1/de
Priority to US06/502,265 priority patent/US4502210A/en
Publication of JPS592352A publication Critical patent/JPS592352A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に関し、特にコンタクト
ホールな介して半導体本体等と接続する電極配線の形成
技術を改良［７た半導体装置の製造方法に係る。
〔発明の技術的背景とその問題点〕
近年、半導体装置は増々高密度化、微細化する傾向にあ
る。これに伴ってプロセル技術も複雑となり、半導体基
板上に、複雑な厚い絶縁膜が何層にも重なり、これら絶
縁膜に基板の素子領域を外部に取出すためのコンタクト
ホールな数多く形成しなければならない。かかるコンタ
クトホールの形成においては、高密度化、微細化の観点
から、寸法を可能な限り小さくすると共に正確な開口が
要求される。このようなことから、従来、アンダーカッ
トの起こらないリアクティブイオンエツチング法に代Ｊ
−Ｌ−、代表される異方性エツチングによりコンタクト
ホールな形成する方法が行なわれている。これを、ｖ１
１図図示のｎチャンネル間０８　トランジスタのソース
、ドレイン領域のコンタクトホール形成を例にして以下
に説明する。
まず、ｐ型半導体基板１に底部にト俟型反転防止層２を
有するフィールド酸化膜３を形成し、これらフィールド
酸化膜３で分離された島状の基板１領域にゲート酸化膜
４・・・を介して例゛えは多結晶シリコンからなるゲー
ト電極５・・−を形成する。つづいて、ゲート電極５・
・・及びフィールド酸化膜３をマスクとしてｎ型不純物
、例えば砒素を基板１にイオン注入し、活性化してｎ＋
型のソース領域６・・・、ドレイン領域７・・・を形成
する。ひきつづき、全面に厚いＣＶＤ−８ｉｎ２膜８、
リン硅化ガラス膜（ＰＳＧ膜）９を順次堆積した後、前
記ソース、ドレイン領域６・・・、７・・一部上のＣＶ
Ｄ−８１０２膜８及びＰ８（］膜９部分をＲＩＢ　を用
いたフォトエツチング技術により急峻な側面を有する微
細なコンタクトホール１０・・・を開口する。この後、
全面に電極配線材料膜としてのＡｌ膜１１を真空蒸着し
、バターニングしてソース１．ドレイン領域を外部に取
出すためのＡＪ配線（図示せず）を形成する。しかしな
がら、かかる方法にあっては、ＣＶＤ−８ＩＯ６膜８と
Ｐ８Ｇ膜印とからなる厚い絶縁膜に極めて小さい（例え
ば１μｍ２以下の）コンタクトホール１０・・・を開口
すると、同第１図に示す如く人！膜の蒸着時、ＡＪがコ
ンタクトホール１０・・・中まで到達せず、ソース、ド
レイン領域６・・・、７・・・との接触が得られなくな
る。
上述した問題点を回避するために半導体基板を加熱しな
からＡＪ膜を蒸着してステップ力パレイジを改鉾するこ
とが行なわれている。しかしながら、この方法では例え
コンタクトホール底部まで膜形成されても急峻な側面に
は非常に薄くしか膜形成されないため、信頼性上問題と
なる。
〔発明の目的〕
本発明はコンタクトホールの微細化による高密度化と、
電極配線をコンタクトホールを介して半導体基体等と良
好に５接触させることによって高信頼性を達成した半導
体装置の製造方法を提供しようとするものである。
〔発明の概要〕
本発明は半導体基体等の上の絶縁膜にＲ１１１等の異方
性エツチングにより急峻な側面を有する微細なコンタク
トホールを開口し、全面にＡＪ膜もしくはＡ１合金膜を
被覆し、溶融して微細なコンタクトホール内全体なＡ、
ｌもしくはＡ１合金で埋込んだ後、そのまま、或いは絶
縁膜の表面のＡｌｌｌ１１もしくはＡ／合金膜を除去し
、再度、ＡＪ膜もしくはＡ１合金膜を被覆し、パターニ
ングを行なうことによって、半導体基体等と微細なコン
タクトホール内に埋込んだＡＪもしくはＡ６合金を介し
て接続したＡＪもしくはＡ７合金からなる電極配線を形
成することを骨子とする。
〔発明の実施例〕
実施例１ 本実施例１は第２図（ａｌ〜ｆｅ）図示の如くｎチャン
ネルＭＯ８ＬＳＩの製造に適した例である。
中　まず、ｐ型シリコン基板２１のフィールド形成予定
部に戸型不純物、例えばボロンを選択的にイオン注入し
た後、選択酸化処理を施してフィールド酸化膜２２を形
成すると共に、該酸化膜２２と接する基板２１部分にト
型反転防止層２３を形成した。つづいて、熱酸化処理を
施してフィールド酸化膜２２で分離された島状の基板２
１領域に薄い酸化膜を成長させた後、全面に砒素ドープ
多結晶シリコン膜を堆積した。
ひとつづき、フォトエツチング技術により多結晶シリコ
ン膜をパターニング［７てゲート電極２４・・・を形成
し、該ゲート電極２４・・・をマスクとして薄い酸化膜
をエツチングしてゲー　ト酸化膜２５・・・を形成した
後、ゲート電極２４・・・及びフィールド酸化膜２２を
マスクとしてｎ型不純物、例えば砒素を島状の基板２１
領域にイオン注入し、活性化してｎ型のソース、ドレイ
ン領域２６・・・、２７・・・を形成した（第２図（ａ
１図示）。
ｆｉｉ）　　次イーｃ、全ｔ　ニＣＶＩ）　−８ｉ　０
１　　膜２８及びＰＳＧ　膜２９を順次堆積した後、Ｒ
ＩＢ　を用いたフォトエツチング技術によりソース、ド
レイン領域２６・・・、２７・・・の一部に対応するＰ
８Ｇ膜２９及びＣＶＤ−８１０，膜２８部分を選択的に
エツチング除去して急峻な側面を有する微細だコンタク
トホール３０・・・を形成した（第２図（ｂ）図示）。
（ｉｉｉ）　　次いで、シリコン基板２１を例えば３５
０℃に加熱した状態でＡＡ！　−Ｓ　Ｉ　　合金（８ｉ
；１１．３原子％、融点５７７℃）をスパッタ法により
蒸着した。この時、第２図（Ｃ）に示す如くコンタクト
ホール３０・・・が深く、微細なため、蒸着したｋｌ−
８１合金膜３１はコンタクトホール３０“。
の底部及び側面に薄くしか付着しない。つづいて、酸素
や水等の酸化性ガスを除去するために高真空下（ＩＱ　
　Ｔｏｒｒ以下）３２ｊま残留ガス圧が１０”Ｔｏｒｒ
　　以下のＡｒ　ガス雰囲気下で５９０℃の温度にて熱
処理した。この時、Ａｌ−８＋合金膜３１が溶融して１
−８１合金がコンタクトホール３０・・・内に侵入し、
Ａｌ−８ｉ合金によりコンタクトホール３０・・・内金
体が埋込まれた。
ひきつづき、ＰＥＧ膜２９表面のＡｌ−８１合金膜３１
をエッチバックしてコンタクトホール３０・・・内にＡ
Ｊ−８１重合体３２・・・を残存させた後、再度、スパ
ッタ法によりＡ、１−８１合金膜３−、ｔ（８１；１原
子％）を蒸着した（第２図（ｄ１図示）。その後、Ａｔ
−８１合金膜３３をパターニングしてソース、ドレイン
領域２６・・・、１７・・・とコンタクトホール３０・
・・内に埋込んだムｌ−８ム合金体３２・・・を介して
接続したＡＪ−８１合金配線３４・・・を形成し、ｎチ
ャンネルＭＯ８Ｌ８Ｉを製造した（第２図（ε）図示）
。
しかして、本発明によればＡＪ−８１合金膜３１の蒸着
後、溶融することにより急峻な側面を有する微細なコン
タクトホール３０・・・内にＡＪ−８１合金を埋込み、
Ｐ８Ｇ８Ｇ膜２面のＡＪＩ−８１合金Ｎ！ＪＪをエッチ
パックにより除去してコンタクトホール、９０・・・内
にＡＪ−８１重合体３２・・・を残存させ、再度、Ａｌ
１−８４合金膜、９３の蒸着、パターニングを行なうこ
とによって、ソース、ドレイン領域２６・・・、２ｒ・
・・とコンタクトホール３０・・・内のＡＪ−８ｉ合金
体、ｑＪｌ・・・を介して充分な接触が図られたＡｌ−
８１合金配線３４・・・を形成できるため、高密度化と
高信頼性化とを達成したｎチャンネルＭＯ８Ｌβ■を得
ることができる。
実施例２ 本実施例２は第３図（ａｌ〜（ｆ１図示の如くｎチャン
ネルＭＯ８ＬＳＩの製造に適用した例である。
（１）　　まず、実施例１の（１）工程と同様な方法に
よりゲート電極２４・・・、ソース、ト°レイン領域２
６・・・、２７・・・を形成した後、熱酸化処理を施し
て砒素ドープ多結晶シリコンからなるゲート電極２４・
・・周囲に厚い熱酸化膜３５・・・、及び露出した基板
２１表面に薄い熱酸化膜３６・・・を成長させた（第３
図（ａ１図示）。
（：１）次いで、基板２ノ表面の薄い熱酸化膜３６・・
・を除去し、ソース、ドレイン領域２６・・・。
２７・・・の大部分を露出させた後、全面にＰｔ膜３７
を′Ａ着させた（第３図（ｂ１図示）。つづいて、Ｎ、
雰囲気中で熱処理を施した。この時、露出した基板２１
表面と接触したＰ　を膜、シフ部分において、ｐｔと８
ｉとが反応してＰｔ　ｓ　ｉ２層３８・・・が形成され
た。この後、フィールド酸化膜２２上及びゲート電極２
４・・・周囲の厚い熱酸゛化膜Ｓ５上の残存したｐｔ膜
を土水等により除去した（第３図（Ｃ）図示）。
（ｉｉｉ）　　次いで、実施例１と同様、全面にＣＶＤ
−５ム０８膜２８．１３８　Ｇ　膜３９を順次堆積し、
更に急峻な側面を有する微細なコンタクトホール３０・
・・を形成した後、基板２１を加熱した状態でＡｄ−８
１合金１１１％　、９１をスパッタ法により全面に蒸着
［７た（第３図（ｄ１図示）。つづいて、実施例１と同
様、非酸化性の雰囲気下にて５９０℃の温度で処理して
Ａｌ１−８ム合金ＰＩＡＳＺを溶融させてｋｌ−８ｅ合
金をコンタクトホール３０・・・内に侵入させてコンタ
クトホール３０・・・全体を埋込み、史にＰＳＧ膜２９
表面のＡ７Ｉ−８ｅ合金膜３１をエッチバックしてコン
タクトホール３０内にＡＪ−８４合金体、１２・・・を
残存させた後。
再度、スパッタ法によりＡＪ−８ｅ合金膜３３を全面に
蒸着した（＠３図ｆｅ）図示）。この後。
Ａｌ−５ｔ　合金膜、ｑ　ｓをパターニングしてソース
。
ドレイン領Ｍ　２ｅ−、ｚｙ−・・　とコンタクトホー
ル３０・・・内のｈｌ−８ｅ合金体３２・・・を介して
接続した人ＩＪ−８ｉ合金配線３４・−を形成してｎチ
ャンネルＭＯｆ９ＬＳＩを製造した（第３図（ｆ）図示
）、。
したして、本実施例２によれば、実施例１と人１−８ｉ
合金体３２−・−を介してソース、ドレイン領域２Ｂ＝
、２７・−・どの十分な接触による高信頼性とを達成し
たｎチャンネルＭＯ８ＬＳＩを得ることができるヶ また、前述した実施例１の方法では人Ｊ−８ｉ合金膜３
１を溶融させて人１−８ｉ合金をコンタクトホール３θ
・・・内全体に侵入させ、埋込む工程において、人７ｌ
−８ｉ合金といえども、その合金とコンタクトホール３
０・−・から露出したシリコン基板２１が反応して、人
４の突き抜（±、ひいてはソース、ドレイン領域２６−
．２７・−のジャングション破壊を招く恐れがある。こ
れに対し、実施例２ではソース、ドレイン領域２６・−
１２７−表面の大部分（少なくともコンタクトホール３
０−から露出する部分）ｌ−ＰｔＳｔ、層３８・・・が
形成されているため、前記人１−８４合金膜、９１の溶
融によるλ１−８１合金のコンタクトホール３０内への
侵入に際し、バリアとして作用する。その結果、ｊＬＪ
の突き抜けによるソース、ドレイン領域２６・・・、２
７・・・のジャンクション破壊を防止できる。特に、素
子の微細化に伴なうソース、ドレイン領域の接合深さが
浅くなった場合、有効である。更に、コンタクトホール
３０・・・底部に低抵抗のＰｔ８１１層３８・・・を形
成することにより、コンタクトホール３ｏ・・・の微細
化によるＡＪ−８＋合金配線３４・・・を引出すＡＪ−
８１重合体３２・・・とソース、ドレイン領域２６・・
・、２７・・・の接触抵抗の増大を抑制でき、高速動作
化が可能となる。
実施例３ 本実施例は第４図（ａ）　、　（ａ）　’　＃　（ｂ）
図示の如く多層配線に適用した例である。
（１）　　まず、図示しない半導体基板上の第１絶縁膜
４１表面に第１層のＡＩ配線４２を形成した。つづいて
、段差部４３を有する第２絶膜膜４４を堆積した後、Ｒ
ＩＦｉ　を用いたフォトエツチング技術によりエツチン
グして急峻な側面を有するコンタクトホール４５を開孔
した。ひきつづき、ｋｌ−８＋合金膜をスパッタ法によ
り蒸着した後、前記コンタクトホール４５及び段差部４
３付近に残るようにパターニングしてＡｌ−８１合金膜
パターン４６□、４６！　　を形成した（第４図（ａ）
　、　（ａ）　’図示）。なお、第４図（ａ）′は同ｉ
ａ１図の平面図である。
（ＩＩ）次いで、実施例１と同様、非酸化性雰囲気で５
９０℃の温度にて熱処理を施してＡｊ−８＋合金膜パタ
ーン４６．．４６．　　を溶融させてコンタクトホール
４５内全体を埋込んだ人１−Ｓム合金体４６．′及び段
差部４３にも、１−８１重合体４６！′を形成した。な
お、この工程において、＠１層のＡＩ配線４２は融点が
６５０℃　程度であるため溶融しない。この後、全面に
ムｌ−８！合金膜をスパッタ法により蒸着し、パターニ
ングして前記コンタクトホール４５内のＡＡｔ−８ｅ合
金体４６１′を介して第１層のＡＪ配線４２と接続した
第２層のＡｌ−８１台金配線４７を形成した（第４図（
ｂ）図示）。
しかして、本実施例３によれば第１層のＡＩ配線４２と
良好に接続したｋｌ−８１合金配線４１を形成できる。
しかも第２絶縁膜４４の段差部４３には溶融したＡｌ−
８＋金合金４６□′が形成されているため、該段差部４
．９でのＡｌ−８１合金配線４７を段切れを防止できる
。
なお、上記実施例ではＡ４合金としてＡＪ−８１を用い
たが、ＡＪ−Ｃｕ、Ａｌ−８ムーＣｕなどのＡ１合金を
用いてもよい。
上記実施例２ではバリア層としてｐｔｓｔ、層を用いた
が、パラジウム、八ツニウム、タンタル、チタン、ニッ
ケル、ニオブ、ジルコニウム、バナジウム、モリブデン
、タングステン等の金属層、これらのシリサイド層、合
金層を用いてもよい。また、コンタクトホールの開口後
、金属フッ化物（例えばＷＦ、）の選択気相成長により
ソース、ドレイン領域表面のコンタクト部にタングステ
ンを蒸肴してもよい。
〔発明の効果〕
以上詳述した如く、本発明によれば半導体基体等と急峻
な側面を有する微細なコンタクトホール円全体に埋込ん
だＡｌもしくはＡ１合金を介して接続したＡＩＩもしく
はＡ７合金からなる電極配線を形成でき、ひいては高密
度化と高信頼性化とを達成した半導体装置の製造方法を
提供できる。
【図面の簡単な説明】
第１図は従来の急峻な段差を有する微細なコンタクトホ
ールが形成されたｎチャンネルＭＯ８ＬＳＩ　　の断面
図、第２図（ａ）〜ｔｅｌは本発明の実施例１における
ｎチャンネルＭＯ８ＬＳＩの製造工程を示す断面図、第
３図（ａ）〜ｆｆｌは本発明の実施ｆａ）の平面図であ
る。 ２１・・・ｐ型シリコン基板、２２・・フィールド酸化
膜、２４・・・ゲート電極、２５・・・ゲート酸化膜、
２６・・・ｎ＋型ソース領域、２７・・・ｎ＋型　ドレ
イン領域％　２８・・・ＣＶＤ−８目り膜、２９・・・
ＰＳＧ膜、　３０．４５・・・コンタクトホール、３１
゜３３・・・ＡＪ−８＋合金膜１．９２　、４６．’　
、　４６！’・・・Ａｌ−８１重合体、３４．４７・・
・ＡＪ−８１合金配線、４２・・・Ａｎ配線。 出願人代理人　　弁理士　鈴　江　武　彦−２４９− Ｃす ＾　　（’Ｊ 手続補正書 昭和５７年・７”２９日 特許庁長官　　若杉和夫　　殿 １、事件の表示 特願昭５７−１１１１２８　ｔ ２　発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係　特許出願人 （３０７）　　東京芝浦電気株式会社 ４、代理人 ６、補正の対象 ｒＪＩＪＩＩｌ書２図面 ７、補正の内容

Claims (4)

    【特許請求の範囲】
  1. （１）　　半導体基体又は第１電極配線上の絶縁膜を選
    択的に除去してコンタクトホールな形成する工程と、全
    面にＡＩ膜もしくはＡ１合金膜を被覆した後、溶融させ
    て前記コンタクトホール内をＡＪもしくはＡ４合金で全
    て埋込む工程と、再度、Ａｌ膜もしくはＡ１合金膜を被
    覆し、バターニングを行なって前記半導体基体又は第１
    電極配線と前記コンタクトホール内に埋込んだｋｌもし
    くはＡ７合金を介して接続したＡｎもしくはＡｌ１合金
    からなる第２電極配線を形成する工程とを具備したこと
    を特徴とする半導体装置の製造方法。
  2. （２）１回目のＡＩ膜もしくはＡ１合金膜を被覆し、こ
    れをコンタクトホール付近に残るようにバターニングし
    た後溶融させることを特徴とする特許請求の範囲＠１項
    記載の半導体装置の製造方法。
  3. （３）１回目のＡＩ膜もしくはＡ１合金膜を被覆し、溶
    融させてコンタクトホール内をＡｌもしくはＡ７合金で
    全て埋込む工程の後、絶縁膜上のＡＩ膜もしくは、１合
    金膜を除去することを特徴とする特許請求の範囲第１項
    記戦の半導体装置の製造方法。
  4. （４）　　コンタクトホール内をＡＩもしくはＡ１合金
    で埋込む前に、少なくともコンタクトホールから露出す
    る半導体基体の表面に白金、パラジウム、八ツニウム、
    タンタル、チタン、ニッケル、ニオブ、ジルコニウム、
    バナジウム、モリブデン、タングステンから選ばれる金
    属層、又はこれらの合金層或いはこれらのシリサイド層
    を形成することを特徴とする特許請求の範囲第１項記載
    の半導体装置の製造方法。
JP57111128A 1982-06-28 1982-06-28 半導体装置の製造方法 Pending JPS592352A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57111128A JPS592352A (ja) 1982-06-28 1982-06-28 半導体装置の製造方法
EP83105623A EP0097848B1 (en) 1982-06-28 1983-06-08 Method for manufacturing semiconductor device
DE8383105623T DE3366564D1 (en) 1982-06-28 1983-06-08 Method for manufacturing semiconductor device
US06/502,265 US4502210A (en) 1982-06-28 1983-06-08 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57111128A JPS592352A (ja) 1982-06-28 1982-06-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS592352A true JPS592352A (ja) 1984-01-07

Family

ID=14553149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57111128A Pending JPS592352A (ja) 1982-06-28 1982-06-28 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4502210A (ja)
EP (1) EP0097848B1 (ja)
JP (1) JPS592352A (ja)
DE (1) DE3366564D1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127657A (ja) * 1984-07-18 1986-02-07 Hitachi Ltd 配線構造体およびその製造方法
JPS6189648A (ja) * 1984-10-08 1986-05-07 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6285446A (ja) * 1985-10-09 1987-04-18 Mitsubishi Electric Corp 半導体装置における金属配線の形成方法
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
JPS6348843A (ja) * 1986-08-19 1988-03-01 Fujitsu Ltd アルミニウム配線形成方法
JPH08148686A (ja) * 1994-11-22 1996-06-07 Nec Corp 薄膜トランジスタおよびその製造方法
US6307267B1 (en) 1997-12-26 2001-10-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720908A (en) * 1984-07-11 1988-01-26 Texas Instruments Incorporated Process for making contacts and interconnects for holes having vertical sidewalls
JPS61194747A (ja) * 1985-02-22 1986-08-29 Mitsubishi Electric Corp 樹脂封止型半導体集積回路装置
US4681795A (en) * 1985-06-24 1987-07-21 The United States Of America As Represented By The Department Of Energy Planarization of metal films for multilevel interconnects
US4714686A (en) * 1985-07-31 1987-12-22 Advanced Micro Devices, Inc. Method of forming contact plugs for planarized integrated circuits
JPS62102559A (ja) * 1985-10-29 1987-05-13 Mitsubishi Electric Corp 半導体装置及び製造方法
JPS6381948A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 多層配線半導体装置
US4966870A (en) * 1988-04-14 1990-10-30 International Business Machines Corporation Method for making borderless contacts
IT1225623B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Formazione di contatti autoallineati senza l'impiego di una relativa maschera
NL8900010A (nl) * 1989-01-04 1990-08-01 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JP2623812B2 (ja) * 1989-01-25 1997-06-25 日本電気株式会社 半導体装置の製造方法
US5208186A (en) * 1989-02-09 1993-05-04 National Semiconductor Corporation Process for reflow bonding of bumps in IC devices
US4922322A (en) * 1989-02-09 1990-05-01 National Semiconductor Corporation Bump structure for reflow bonding of IC devices
JPH03270233A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 金属配線層の平坦化方法
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
US5932289A (en) 1991-05-28 1999-08-03 Trikon Technologies Limited Method for filling substrate recesses using pressure and heat treatment
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
EP0583876B1 (en) * 1992-07-27 1999-02-17 STMicroelectronics, Inc. Planar contact with a void
US5365082A (en) * 1992-09-30 1994-11-15 Texas Instruments Incorporated MOSFET cell array
US5310700A (en) * 1993-03-26 1994-05-10 Integrated Device Technology, Inc. Conductor capacitance reduction in integrated circuits
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
US6090701A (en) 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JPH08191054A (ja) * 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置及びその製造方法
US6001729A (en) * 1995-01-10 1999-12-14 Kawasaki Steel Corporation Method of forming wiring structure for semiconductor device
US5637525A (en) * 1995-10-20 1997-06-10 Micron Technology, Inc. Method of forming a CMOS circuitry
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6225218B1 (en) * 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
US6576976B2 (en) 1997-01-03 2003-06-10 Integrated Device Technology, Inc. Semiconductor integrated circuit with an insulation structure having reduced permittivity
US6136687A (en) * 1997-11-26 2000-10-24 Integrated Device Technology, Inc. Method of forming air gaps for reducing interconnect capacitance
US6025260A (en) * 1998-02-05 2000-02-15 Integrated Device Technology, Inc. Method for fabricating air gap with borderless contact
US6235630B1 (en) * 1998-08-19 2001-05-22 Micron Technology, Inc. Silicide pattern structures and methods of fabricating the same
US6223432B1 (en) * 1999-03-17 2001-05-01 Micron Technology, Inc. Method of forming dual conductive plugs
US6218271B1 (en) * 1999-10-08 2001-04-17 United Microelectronics Corp. Method of forming a landing pad on the drain and source of a MOS transistor
US6757971B2 (en) * 2001-08-30 2004-07-06 Micron Technology, Inc. Filling plugs through chemical mechanical polish
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101206608B1 (ko) * 2009-11-17 2012-11-29 (주)엘지하우시스 유리기판의 레이저 실링장치
CN105990116A (zh) * 2015-02-03 2016-10-05 联华电子股份有限公司 一种制作半导体元件的方法
US10522403B2 (en) 2018-01-11 2019-12-31 Globalfoundries Inc. Middle of the line self-aligned direct pattern contacts

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS495283A (ja) * 1972-04-28 1974-01-17
JPS5240969A (en) * 1975-09-29 1977-03-30 Toshiba Corp Process for production of semiconductor device
JPS54121082A (en) * 1978-03-13 1979-09-19 Nec Corp Manufacture of semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3889359A (en) * 1973-12-10 1975-06-17 Bell Telephone Labor Inc Ohmic contacts to silicon
US4045594A (en) * 1975-12-31 1977-08-30 Ibm Corporation Planar insulation of conductive patterns by chemical vapor deposition and sputtering
US4258078A (en) * 1978-06-22 1981-03-24 Bell Telephone Laboratories, Incorporated Metallization for integrated circuits
US4272561A (en) * 1979-05-29 1981-06-09 International Business Machines Corporation Hybrid process for SBD metallurgies
US4327477A (en) * 1980-07-17 1982-05-04 Hughes Aircraft Co. Electron beam annealing of metal step coverage
US4362597A (en) * 1981-01-19 1982-12-07 Bell Telephone Laboratories, Incorporated Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS495283A (ja) * 1972-04-28 1974-01-17
JPS5240969A (en) * 1975-09-29 1977-03-30 Toshiba Corp Process for production of semiconductor device
JPS54121082A (en) * 1978-03-13 1979-09-19 Nec Corp Manufacture of semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127657A (ja) * 1984-07-18 1986-02-07 Hitachi Ltd 配線構造体およびその製造方法
JPS6189648A (ja) * 1984-10-08 1986-05-07 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6285446A (ja) * 1985-10-09 1987-04-18 Mitsubishi Electric Corp 半導体装置における金属配線の形成方法
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
JPS6348843A (ja) * 1986-08-19 1988-03-01 Fujitsu Ltd アルミニウム配線形成方法
JPH08148686A (ja) * 1994-11-22 1996-06-07 Nec Corp 薄膜トランジスタおよびその製造方法
US5888856A (en) * 1994-11-22 1999-03-30 Nec Corporation Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen
US6307267B1 (en) 1997-12-26 2001-10-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US6720253B2 (en) 1997-12-26 2004-04-13 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having an aluminum wiring layer

Also Published As

Publication number Publication date
DE3366564D1 (en) 1986-11-06
US4502210A (en) 1985-03-05
EP0097848A1 (en) 1984-01-11
EP0097848B1 (en) 1986-10-01

Similar Documents

Publication Publication Date Title
JPS592352A (ja) 半導体装置の製造方法
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
JPS61226959A (ja) 半導体装置およびその製造方法
JPS61144872A (ja) 半導体装置
JPS59200418A (ja) 半導体装置の製造方法
JPH04196122A (ja) 半導体装置の製造方法
JPS5923544A (ja) 半導体装置の製造方法
JPH03292765A (ja) 半導体装置の製造方法
JPS6197975A (ja) 半導体装置の製造方法
JP3067433B2 (ja) 半導体装置の製造方法
JPH02170424A (ja) 半導体装置の製造方法
JPH0283920A (ja) 半導体装置の製造方法
JPH0254524A (ja) 半導体装置の製造方法
JPH02210833A (ja) 半導体装置の製造方法
JPH0271515A (ja) 導電配線の形成方法
JPS6151941A (ja) 電極・配線膜の製造方法
JPS62200747A (ja) 半導体装置の製造方法
JPS60782B2 (ja) 半導体装置の製造方法
JPH06291077A (ja) 半導体装置及びその製造方法
JPH03133129A (ja) 半導体装置の製造方法
JPS58182244A (ja) 半導体装置の製造方法
JPH021922A (ja) 半導体装置の製造方法
JPS62299049A (ja) 半導体装置の製造方法
JPH11297824A (ja) 半導体装置及びその製造方法
JPH05251384A (ja) 半導体装置及びその製造方法