JPS6189648A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6189648A
JPS6189648A JP21187484A JP21187484A JPS6189648A JP S6189648 A JPS6189648 A JP S6189648A JP 21187484 A JP21187484 A JP 21187484A JP 21187484 A JP21187484 A JP 21187484A JP S6189648 A JPS6189648 A JP S6189648A
Authority
JP
Japan
Prior art keywords
melting point
hole
layer
low melting
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21187484A
Other languages
English (en)
Inventor
Kiyoshi Sakagami
阪上　潔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21187484A priority Critical patent/JPS6189648A/ja
Publication of JPS6189648A publication Critical patent/JPS6189648A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体基板の下層配線に、眉間絶縁膜に設
けたスルーホール部で上層配線を結合接続する半導体装
置の製造方法に関する０〔従来の技術〕 従来のこの種の半導体装置の製造方法は、第２図（ａ）
〜（ｄ）に工程順に示す要部断面図のようにしていた。
まず、第２図（ａ）に示すように、半導体基板（以下「
基板」と称する）（１）上忙配線導電材によりスパッタ
法などで被膜を施し、エツチングにより一層目配線（２
）を形成する。
ついで、第２図（ｂ）のように、基板（１）と一層目配
線（２）の上に眉間絶縁膜（３）を形成する０つづいて
、第Ｚａ（Ｃ）のように、層間絶縁膜（３）にエツチン
グによりスルーホール（４）をあける。
さらに、第２図（ｄ）のように、配線導電材によりスパ
ッタ法などで全面に被膜を施し、エツチングにより一層
目配線（５）を形成する。
〔発明が解決しようとする問題点〕
上記従来方法では、層間絶縁膜（３）は絶縁上厚さを相
尚厚くしてあシ、スルーホール（４）が深くなっている
ため、二層目配線（５）形成時に、スルーホール（４）
部で中央が深く落込んでくびれが生じ、断線やエレクト
ロマイグレーションによる不良が生じる問題点があった
。
この発明は、このような問題点を解決するためになされ
たもので、上層配線が層間絶縁膜のスルーホール部でく
びれが生じるのをなくシ、断線やエレクトロマイグレー
ションによる不良をなくする半導体装置の製造方法を得
ることを目的としている。
〔間照点を解決するための手段〕
この発明にかかる半導体装置の製造方法は、層間絶縁層
に形成したスルーホール部に低融点金属層を形成して埋
め、加熱処理して低融点金属層の表面の段差を小さくシ
、上層配線にスルーホール部でくびれが生じないように
したものであるＯ〔作用〕 この発明においては、層間絶縁膜のスルーホール部が低
融点金属層によって埋められ、加熱処理により低融点金
属層が溶融し表面が平たんに近づきくびれがなくされる
。こうして、この上に形成された上層配線がスルーホー
ル部でのくびれがなくはれる。
〔実施例〕
この発明の一実施例による半導体装置の製造方法を、第
１図（ａ）〜（ｅ）に工程順に示す要部断面図により説
明する。まず、第１図（ａ）に示すように、上記従来の
方法と同様にして、半導体基板（１）上（Ｃ下層配線を
なす一層目配線（２）を形成し、これらの上に層間絶縁
膜（３）を形成する。
ついで、第１図（ｂ）のように、層間絶縁膜（３）にエ
ツチングによりスルーホール（４）を形成するＯつづい
て、第１図（Ｃ）のように、低融点金属により蒸着法な
どで全面に金屓膜を形成し、エツチングによりスルーホ
ール（４）部とこの周囲を残し、他部をエツチング除去
する。こうしてスルーホール（４）部に低融点金属層Ｑ
ＯＩを形成する０つぎに、半導体基板（１１を低融点金
属の融点まで加熱する。すると、低融点金ＲＦｄ　Ｑθ
）が溶融しくぼみが埋められ表面が平たんに近づく。こ
の状態を第１図（ｉ）に示す。
さらに、第１図（ｅ）のように、配線導電材によ）スパ
ッタ法などで全面に被膜し、エツチングにより上層配線
をなす二層目配線αηを形成する０こうして、二層目配
線ｕ１）はスルーホール（４）部での落込みがなくなり
、くびれがなくされる。
な２、上記実施例では、多層配線として一層目配線（２
）と二層目配線（６）の場合を示したが、上記一実施例
の方法を繰返すことにより、三１層以上の配線の場合に
も適用できるものである。
〔発明の効果〕
以上のように、この発明の方法によれば、居間絶縁油に
形成したスルーホール部に低融点金属層を形成して埋め
、加熱処理して低融点金属層の表面の段差を小さくした
ので、上層配線のスルーホール部でのくびれがなくなり
、断線やエレクトロマイグレーションによる不良がなく
され、信頼性が向上きれる。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）はこの発明による半導体装置の製
造方法の一実施例を工程順に示す要部断面図、第２図（
ａ）〜（ｄ）は従来の半導体装置の等遣方法を工程順に
示す要部断面図でちる。

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板上に下層配線を形成し層間絶縁膜を介し上
    層配線を形成し、上記層間絶縁膜に形成してあるスルー
    ホール部で上記上層配線を上記下層配線に結合する半導
    体装置の製造方法において、上記層間絶縁膜に形成した
    スルーホール部を低融点金属層の形成により埋め、加熱
    処理して上記低融点金属層を溶融し表面のくぼみをなら
    し、この状態の層間絶縁膜上に上記上層配線を形成する
    半導体装置の製造方法。
JP21187484A 1984-10-08 1984-10-08 半導体装置の製造方法 Pending JPS6189648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21187484A JPS6189648A (ja) 1984-10-08 1984-10-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21187484A JPS6189648A (ja) 1984-10-08 1984-10-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6189648A true JPS6189648A (ja) 1986-05-07

Family

ID=16613046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21187484A Pending JPS6189648A (ja) 1984-10-08 1984-10-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6189648A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process

Similar Documents

Publication Publication Date Title
JPS6189648A (ja) 半導体装置の製造方法
JPS61180458A (ja) 半導体装置の製造方法
JP3249071B2 (ja) 半導体装置の製造方法
JPS63275142A (ja) 半導体装置の製造方法
JP3203926B2 (ja) 配線形成法
JPS6347952A (ja) 半導体装置
JPH0334675B2 (ja)
JPS63196063A (ja) 半導体装置
JPS6148940A (ja) 半導体装置の電極形成方法
JPH02231735A (ja) 半導体装置
JPH02285659A (ja) 半導体装置
JPH0234929A (ja) 半導体装置の製造方法
JPH01145835A (ja) 半導体装置の製造方法
JPH031539A (ja) 半導体装置の製造方法
JPH05343531A (ja) 半導体装置及びその製造方法
JPH07245345A (ja) 配線形成法
JPH03228333A (ja) 半導体装置の製造方法
JPH0499030A (ja) 半導体装置
JPH01307244A (ja) 半導体装置の製造方法
JPS63273334A (ja) 半導体装置の製造方法
JPS63164448A (ja) 半導体装置の製造方法
JPS63308346A (ja) 半導体装置
JPS6285446A (ja) 半導体装置における金属配線の形成方法
JPH01223749A (ja) 半導体装置の製造方法
JPS6136949A (ja) 多層配線方法