JPS6136949A - 多層配線方法 - Google Patents
多層配線方法Info
- Publication number
- JPS6136949A JPS6136949A JP15826784A JP15826784A JPS6136949A JP S6136949 A JPS6136949 A JP S6136949A JP 15826784 A JP15826784 A JP 15826784A JP 15826784 A JP15826784 A JP 15826784A JP S6136949 A JPS6136949 A JP S6136949A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- wiring
- layer
- polycrystalline silicon
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は半導体装置における多層配線方法に関するも
のである。
のである。
半導体集積回路において、多層配線構造が用いられるこ
とがある。
とがある。
従来の一般的な多層配線構造を第２図に示す。
図において１は、電気的機能を有する半導体素子を含む
シリコン々どの半導体基板で、その表面上に５ｉ（ｈ々
どによる第１の絶縁膜２を形成し、電極取出しのための
開孔部をこの第１の絶縁［２に設けた後にアルミニウム
Ａｌ々どからなる第１の配線層３を第１絶縁膜２上に形
成する。続いて無機または有機物からなる第２の絶縁膜
４を形成し、上部配線層との接触を得るための開孔部５
をこの第２の絶縁膜４に設け、さらにとの開孔部５を介
して第１配線層３と電気的に接触するＡＩなどからなる
第２の配線層６を形成して２層配線構造となる。
シリコン々どの半導体基板で、その表面上に５ｉ（ｈ々
どによる第１の絶縁膜２を形成し、電極取出しのための
開孔部をこの第１の絶縁［２に設けた後にアルミニウム
Ａｌ々どからなる第１の配線層３を第１絶縁膜２上に形
成する。続いて無機または有機物からなる第２の絶縁膜
４を形成し、上部配線層との接触を得るための開孔部５
をこの第２の絶縁膜４に設け、さらにとの開孔部５を介
して第１配線層３と電気的に接触するＡＩなどからなる
第２の配線層６を形成して２層配線構造となる。
３層以上についても上記の工程を繰り返すことによって
つくることができる。
つくることができる。
上記のような多層配線構造においては、開孔部５を介し
た第１配線層３と第２配線層６の電気的接触が得られ難
いという問題がある。この原因は、第１配線層３を形成
した後の第２配線層６を形成するに至る１での工程にお
いて、開孔部５上に第１配線層６の酸化物などの薄い絶
縁膜が生成して、上下の配線層間の電気的接触を妨げて
いると考えられる。
た第１配線層３と第２配線層６の電気的接触が得られ難
いという問題がある。この原因は、第１配線層３を形成
した後の第２配線層６を形成するに至る１での工程にお
いて、開孔部５上に第１配線層６の酸化物などの薄い絶
縁膜が生成して、上下の配線層間の電気的接触を妨げて
いると考えられる。
この発明は、上記のような欠点を除去するために成され
たもので、第１配線層上に多結晶シリコン膜を設けるこ
とにより、開孔部に絶縁膜が生成するのを防ぐことがで
き、しかも上下の配線層間の電気的接触が確実に得られ
るような多層配線法を提供することを目的としている。
たもので、第１配線層上に多結晶シリコン膜を設けるこ
とにより、開孔部に絶縁膜が生成するのを防ぐことがで
き、しかも上下の配線層間の電気的接触が確実に得られ
るような多層配線法を提供することを目的としている。
以下、この発明の実施例について説明する。
第１図（ａｔ、 ｆｂｌは本発明の一実施例による製造
工程を示すものである。
工程を示すものである。
まず、（ａ）Ｋ示すように、電気的機能を有する半導体
素子を含む半導体基板７の表面に、第１の絶Ｒ膜８を形
成し、電極取出しのための開孔部をこの第１の絶縁膜に
設けた後に、Ａｌなどから々る第１の配線層９を第１絶
縁膜８上に形成する。この後、直ちに多結晶シリコン層
などからなる多結晶牛導体層１０を第１配線層９上に形
成する。さらに第２の税緑膜１１を形成し、上部配線層
との接触を得るための開孔部１２を第２の絶縁膜に設け
る。
素子を含む半導体基板７の表面に、第１の絶Ｒ膜８を形
成し、電極取出しのための開孔部をこの第１の絶縁膜に
設けた後に、Ａｌなどから々る第１の配線層９を第１絶
縁膜８上に形成する。この後、直ちに多結晶シリコン層
などからなる多結晶牛導体層１０を第１配線層９上に形
成する。さらに第２の税緑膜１１を形成し、上部配線層
との接触を得るための開孔部１２を第２の絶縁膜に設け
る。
続いて、（ｂ）に示すように、開孔部１２を介して多結
晶シリコン層】０と接触する第２の配線層１３を形成す
る。この後熱処理を行なうことによシ、多結晶シリコン
層１０はＡｌとシリコンの合金となり、特に開孔部１２
下にある多結晶晶シリコン層１４は第１及び第２の配線
ノー９および１３の双方のＡｌとシリコンとの合金化が
起こり、第１配線層９と第２配線層１３との電気的接触
が確実となる。
晶シリコン層】０と接触する第２の配線層１３を形成す
る。この後熱処理を行なうことによシ、多結晶シリコン
層１０はＡｌとシリコンの合金となり、特に開孔部１２
下にある多結晶晶シリコン層１４は第１及び第２の配線
ノー９および１３の双方のＡｌとシリコンとの合金化が
起こり、第１配線層９と第２配線層１３との電気的接触
が確実となる。
次に、この発明の作用について説明する。
第１図（ａ）において、多結晶シリコン層１ｏが第１配
線層９を覆った構造になっておシ、また、この多結晶シ
リコン層１ｏを除去することなく第１図（ｂｌＯように
第２配線層１３を形成するので、第１配線層９＃−ｉ多
結晶シリコン層１ｏの形成後は一度屯露出することがな
い。従って、第１配線層９の表面が酸化されるなどして
、絶縁膜が形成されるのを防ぐことができる。
線層９を覆った構造になっておシ、また、この多結晶シ
リコン層１ｏを除去することなく第１図（ｂｌＯように
第２配線層１３を形成するので、第１配線層９＃−ｉ多
結晶シリコン層１ｏの形成後は一度屯露出することがな
い。従って、第１配線層９の表面が酸化されるなどして
、絶縁膜が形成されるのを防ぐことができる。
また、多結晶シリコン層１ｏの表面に生成したシリコン
の酸化膜等はフッ酸で除去することができる。さらに１
例えば４３０ ’Ｃ程度で熱処理を行なえば、多結晶シ
リコン層１ｏはＡＩとの合金となり、第１配線層９と第
２配線層１３とは十分に低い抵抗で電気的接触を得るこ
とができる。
の酸化膜等はフッ酸で除去することができる。さらに１
例えば４３０ ’Ｃ程度で熱処理を行なえば、多結晶シ
リコン層１ｏはＡＩとの合金となり、第１配線層９と第
２配線層１３とは十分に低い抵抗で電気的接触を得るこ
とができる。
また、上記実施例では配線材料としてＡＩを用いたが、
多結晶シリコンと合金をつくるものであれば、他の金属
またはシリコン等を含んだ合金であってもよい。
多結晶シリコンと合金をつくるものであれば、他の金属
またはシリコン等を含んだ合金であってもよい。
以上のようにこの発明によれば、第１配線層上に第２配
線層を確実に電気的接続を保って形成することができる
。
線層を確実に電気的接続を保って形成することができる
。
第１図（ａｔ 、 （ｂｌ ｉｉ′この発明に基づく製
造工程を示す断面図、第２図は従来の一般的な多層配線
構造の半導体装置の断面図である。 １・・・・・・半導体基板 ２・・・・・・第１絶
縁層３・・・・・・第１配線層 ４・・・・・・第
２絶縁層５−・・・−開孔部 ６・・・・・・
第２配線層７−・・・・半導体基板 ８・・・・・
・第１絶縁層９・・・・・・第１配線層 １０・・
・・・・多結晶シリコン層１１−−・・・・第２絶縁層
１２・・・・・・開孔部１３・・・・・・第２配線
層
造工程を示す断面図、第２図は従来の一般的な多層配線
構造の半導体装置の断面図である。 １・・・・・・半導体基板 ２・・・・・・第１絶
縁層３・・・・・・第１配線層 ４・・・・・・第
２絶縁層５−・・・−開孔部 ６・・・・・・
第２配線層７−・・・・半導体基板 ８・・・・・
・第１絶縁層９・・・・・・第１配線層 １０・・
・・・・多結晶シリコン層１１−−・・・・第２絶縁層
１２・・・・・・開孔部１３・・・・・・第２配線
層
Claims (1)
- 半導体基板表面に第１の配線層を形成し、該配線層を
含む基板表面を絶縁膜で被覆し、前記第１配線層の一部
分を露出させる開孔部を前記絶縁膜に形成し、該開孔部
を介して前記第１配線層の前記一部分に電気的に接触す
る第２の配線層を前記絶縁膜上に形成する多層配線方法
において、前記第１配線層形成後に、前記第１配線層上
の少くとも前記一部分を含む領域に多結晶半導体を形成
し、さらに前記第２配線層を形成した後に熱処理を行な
うことによつて前記開孔部内の前記多結晶半導体と前記
開孔部上の前記第２配線層及び前記多結晶半導体下の前
記第１配線層とを合金化することを特徴とする多層配線
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15826784A JPS6136949A (ja) | 1984-07-28 | 1984-07-28 | 多層配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15826784A JPS6136949A (ja) | 1984-07-28 | 1984-07-28 | 多層配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6136949A true JPS6136949A (ja) | 1986-02-21 |
Family
ID=15667874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15826784A Pending JPS6136949A (ja) | 1984-07-28 | 1984-07-28 | 多層配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6136949A (ja) |
-
1984
- 1984-07-28 JP JP15826784A patent/JPS6136949A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0418702B2 (ja) | ||
| US4710398A (en) | Semiconductor device and manufacturing method thereof | |
| JPS63289837A (ja) | 半導体装置の製造方法 | |
| JPS6136949A (ja) | 多層配線方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS6386455A (ja) | 半導体装置 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS6151918A (ja) | 半導体装置の製造方法 | |
| JPH0122989B2 (ja) | ||
| JPS60227444A (ja) | 半導体装置 | |
| JPS5933873A (ja) | 半導体素子の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5910063B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPH09270425A (ja) | 半導体装置及びその製造方法 | |
| JPS641055B2 (ja) | ||
| JPS59194432A (ja) | 半導体装置の製造方法 | |
| JPS59229866A (ja) | 半導体装置 | |
| JPS6295869A (ja) | 半導体装置 | |
| JPS6037742A (ja) | 半導体装置の製造方法 | |
| JPS6146051A (ja) | 配線方法 |