JPS6297348A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6297348A
JPS6297348A JP14702385A JP14702385A JPS6297348A JP S6297348 A JPS6297348 A JP S6297348A JP 14702385 A JP14702385 A JP 14702385A JP 14702385 A JP14702385 A JP 14702385A JP S6297348 A JPS6297348 A JP S6297348A
Authority
JP
Japan
Prior art keywords
film
aluminum
alloy
silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14702385A
Other languages
English (en)
Inventor
Tetsuro Matsuda
哲朗 松田
Shohei Shima
昇平 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14702385A priority Critical patent/JPS6297348A/ja
Publication of JPS6297348A publication Critical patent/JPS6297348A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の属する技術分野] 本発明は半導体装置の製造方法に係り、特に配線層の形
成に関するものである。
[従来の技術およびその問題点] 半導体技術の進歩と共に超LSIはじめ半導体装置の高
集積化が進められてきており、配線層の形成においても
高精度の微細パターン形成技術が要求されている。
従来、集積回路における配線層の形成に際しては、一般
に次に示すような方法が知られている。
まず、例えば所定の素子領域(図示せず)の形成された
基板201上に絶縁膜として二酸化硅素膜202を形成
する。続いてアルミニウムー硅素合金をスパッタ法によ
り堆積せしめた後、写真食刻法により所望の形状にバタ
ーニングし、第2図(a)に示す如く配線層パターン2
03を形成する。
ところで、この方法では、上述の如くして配線層パター
ン203を形成した後、通常は配線層の電気的特性を向
上させるだめの熱処理工程すなわちシンタ一工程を施す
。また、更にその他の熱工程を施すことも多いが、熱処
理工程で、配線層表面が溶けて第2図(b)に示す如く
突起204が発生し、近隣の導体層(配線パターン)あ
るいは上層配線等と電気的短絡Aを起すことがあった。
このことは集積回路の信頼性の低下あるいは歩留りの低
下を招くことが多く、各配線層パターンは近隣の導体層
あるいは上層配線との距離が充分に大きくなるように形
成しなければならず、高集積化をはばむ原因となってい
た。
[発明の目的] 本発明は、前記実情に鑑みてなされたもので、配線層表
面に突起が発生するのを抑制し、半導体装置の信頼性の
向上および歩留りの向上をはかることを目的とする。
[発明の概要] そこで、本発明では、集積回路等の配線層の形成にあた
り、第1の金属からなる配線層パターンを形成した後、
この配線層パターンの上面および側面に被覆層を形成し
、配線層パターンの表面に突起が発生するのを防止しよ
うとするもので、配線層パターンの形成後、全面に第、
2の金属層を形成し更に、配線層パターンとこの第2の
金属層との接する部分でこれらを合金化することによっ
て被覆層の形成を行ない、一方路縁膜上の第2の金属層
は酸化によって絶縁化するようにしている。
[発明の効果] 本発明によれば、配線層パターン形成後基板表面全体に
被膜を形成し、配線層パターンの表面ではこの被膜との
間で合金化を行なうと共に、絶縁膜上の被膜は酸化によ
って絶縁化するようにし配線層パターンを被覆保護する
ようにしているため配線層表面に突起が発生するのを防
ぐことができ、集積回路における信頼性および歩留りの
向上をはかることができる。
また、各配線層パターン間の距離を短く設定しても信頼
性を充分に維持することができ、高集積化が容易に実現
可能となる。
更に、この配線層パターンは表面が合金層で被覆されて
いるため、高温に耐え得、大電力用のデバイスにも使用
可能である。
[発明の実施例] 以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
第1図(a)乃至(C)は、所定の素子領域の形成され
たシリコン基板101上に配線層パターンを形成する工
程を示す図である。
まず、第1図(a)に示す如く、所定の素子領域の形成
されたシリコン基板101の表面に絶縁膜として膜厚8
000人の二酸化硅素WA102を形成した後、(必要
に応じてスルーホール(図示せず)を穿孔し、)アルミ
ニウムー硅素合金103をスパッタ法により8000人
堆積し、これを写真食刻法により所望の形状にパターニ
ングすることによりアルミニウムー硅素合金パターン1
03′を形成する。
次いで、第1図(b)示す如く、スパッタ法により、膜
厚200人のタンタル薄膜104を表面全体に形成する
この後、希釈された酸素雰囲気中で450°C130分
の熱処理を施すことにより、第1図(C)に示す如く、
アルミニウムー硅素合金パターン103′上のタンタル
薄膜は、アルミニウムー硅素合金と反応してアルミニウ
ムー硅素−タンタル合金膜105と化し、一方、二酸化
硅素膜102上のタンタル薄膜は完全に酸化され酸化タ
ンタル膜106となり絶縁膜化され、配線層パターンが
完成する。
このようにして形成された配線層パターンは表面がアル
ミラム−タンタル−硅素合金で被覆されているため、そ
の後に熱処理工程を経た場合にも突起が発生することは
ほとんどなかった。
その結果、配線の信頼性が大幅に向上し、配線のパター
ン設計を行なう際の自由度も大きくなる。
また、この方法では、不要部(配線層パターン表面以外
)のタンタル薄膜は選択的に除去される必要はなく、酸
化すればよいため、工程が簡略化できる。
なあ、実施例においては、配線層パターン形成用の第1
の金属として、アルミニウムー硅素合金を使用したが、
本発明はアルミニウムあるいは他のアルミニウム合金、
鉛等、低融点金属を用いる場合に有効な方法である。
また、被覆層(第2の金属膜)としてタンタル薄膜を用
いたが、この他モリブデン、タングステン等地の金属で
もよい。
更に、実施例では、希釈された酸素ガス雰囲気中で45
0℃、30分間の熱処理を行なうことにより、アルミニ
ウムー硅素合金パターン103′上のタンタル薄膜10
4の合金化と、二酸化硅素102上のタンタル薄膜10
4の酸化を同時に行なうようにしたが、加熱による合金
化を行なった後、酸素を導入しつつ加熱することにより
酸化を行なうというふうに別工程としてもよい。また、
加熱温度、加熱時間等の処理条件についても何ら実施例
に限定されるものではなく、使用する金属あるいは合金
の種類に応じて適宜選択可能である。
加えて、この方法は、多層配線を行なう場合にも適用可
能であり、層間絶縁膜の形成等が高温工程を伴う場合に
も既に形成される配線層パターンの劣化を生じることな
く、信頼性を維持することがて゛きる。また、絶縁膜上
のタンタル薄膜(第2の金属膜)は選択的に除去される
のではなく、酸化によって絶縁化されてそのまま残留す
る構造であるため表面の段差が増大することがないため
、多層配線の場合に特に優れた効果を奏効するものであ
る。
【図面の簡単な説明】
第1図(a)乃至(b)は、本発明実施例の配線層パタ
ーンの形成工程図、第2図(a>は従来の配線層パター
ンを示す図、第2図(b)は熱処理後の従来の配線層パ
ターンを示す図である。 201・・・基板、202・・・二酸化硅素膜、203
・・・配線層パターン、204・・・突起、101・・
・シリコン基板、102・・・二酸化硅素膜、103・
・・アルミニウムー硅素合金、103′・・・アルミニ
ウムー硅素合金パターン、104・・・タンタル薄膜、
105・・・アルミニウムー硅素−タンタル合金膜、’
106・・・酸化タンタル膜。 第1図(a) 第1図(b) 第1図(C) 手続ネ甫正書(方式) 昭和61年11月27日

Claims (4)

    【特許請求の範囲】
  1. (1)所定の素子領域が形成されると共に、少なくとも
    表面の1部が絶縁性物質から構成されている基板の一主
    面に配線層を形成するに際し、第1の金属膜を形成しこ
    れをパターニングすることにより配線パターンを形成す
    る工程と、全面に第2の金属膜を形成する工程と、 前記配線パターンとこれをとり囲む前記第2の金属膜と
    を合金化すべく基板を加熱する熱処理工程と、 前記絶縁性物質上の前記第2の金属膜を酸化する酸化処
    理工程とを含むことを特徴とする半導体装置の製造方法
  2. (2)前記熱処理工程と前記酸化処理工程は、酸化雰囲
    気中において基板を加熱することによって同時に進行せ
    しめられる工程であることを特徴とする特許請求の範囲
    第(1)項記載の半導体装置の製造方法。
  3. (3)前記第1の金属膜はアルミニウム又はアルミニウ
    ム合金からなることを特徴とする特許請求の範囲第(1
    )項記載の半導体装置の製造方法。
  4. (4)前記第2の金属膜は高融点金属膜からなることを
    特徴とする特許請求の範囲第(1)項又は第(2)項記
    載の半導体装置の製造方法。
JP14702385A 1985-07-04 1985-07-04 半導体装置の製造方法 Pending JPS6297348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14702385A JPS6297348A (ja) 1985-07-04 1985-07-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14702385A JPS6297348A (ja) 1985-07-04 1985-07-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6297348A true JPS6297348A (ja) 1987-05-06

Family

ID=15420794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14702385A Pending JPS6297348A (ja) 1985-07-04 1985-07-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6297348A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482547A (en) * 1987-09-24 1989-03-28 Tadahiro Omi Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482547A (en) * 1987-09-24 1989-03-28 Tadahiro Omi Semiconductor device

Similar Documents

Publication Publication Date Title
JPS61142739A (ja) 半導体装置の製造方法
US5093710A (en) Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
JPS6297348A (ja) 半導体装置の製造方法
JPS6381948A (ja) 多層配線半導体装置
JP3064454B2 (ja) 半導体装置の製造方法
JPS5873136A (ja) 半導体デバイスの製造方法
KR890004875B1 (ko) 반도체 다층배선 장치의 제조방법
KR100222124B1 (ko) 반도체 소자의 금속 배선 형성방법
JPS6149439A (ja) 半導体装置の製造方法
JPS5966150A (ja) 半導体装置およびその製造方法
JPH0342837A (ja) 半導体装置の製造方法
JPH03169018A (ja) 半導体集積回路の製造方法
JPH01200651A (ja) 半導体装置の製造方法
JPH118307A (ja) 半導体集積回路の製造方法
JPH02285659A (ja) 半導体装置
JPS58110055A (ja) 半導体装置
JPS60115265A (ja) 半導体装置及びその製造方法
JPH0341732A (ja) 半導体装置の製造方法
JPS6143855B2 (ja)
JPS62296443A (ja) 半導体装置及びその製造方法
JPH0666312B2 (ja) 半導体装置の製造方法
JPH04159756A (ja) 半導体装置の製造方法
JPH04288834A (ja) 半導体装置の製造方法