JPH03169018A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH03169018A
JPH03169018A JP31010389A JP31010389A JPH03169018A JP H03169018 A JPH03169018 A JP H03169018A JP 31010389 A JP31010389 A JP 31010389A JP 31010389 A JP31010389 A JP 31010389A JP H03169018 A JPH03169018 A JP H03169018A
Authority
JP
Japan
Prior art keywords
aluminum
layer
heat treatment
oxide film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31010389A
Other languages
English (en)
Inventor
Shigeru Murakami
茂 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31010389A priority Critical patent/JPH03169018A/ja
Publication of JPH03169018A publication Critical patent/JPH03169018A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の製造方法に関し、特に配線層
の形成方法に関する。
〔従来の技術〕
半導体集積回路では、半導体基板上に形成された半導体
素子を絶縁層を介して設けられた配線層によって相互に
接続している。配線層は、一般にアルミニウムあるいは
アルミニウム合金が用いられているが、近年、回路素子
の高集積化による配線パターンの微細化に伴って、配線
の信頼性低下の問題が顕在化してきた。
この対策として、アルミニウムあるいは、アルミニウム
合金層と、高融点金属あるいは高融点金属の珪化物層と
を積層し、金属原子のマイグレーション耐性を向上した
構造をもつ、配線層も用いられた様になった。そして、
配線層を形成した後に水素雰囲気中で熱処理が行われ、
最後にパッシベーションの為の絶縁膜が形成される。
すなわち、第2図に示す様に不純物拡散層3とフィール
ド酸化膜2を備えたシリコン基板1上に層間絶縁膜4を
形成した後、配線接続の為のコンタンクト開口5を設け
、アルミニウム配線層6を形成する。第2図はアルミニ
ウム単層配線、第3図はアルミニウム配線層6とタング
ステンシリサイド膜10を積層した配線の場合である。
次に熱処理が行われるが、アルミニウムと基板のシリコ
ンとの激しい相互反応を抑える為、通常アルミニウムに
は、1%程度のシリコンが添加される。最後にカバー膜
としてシリコン窒化膜7を形成し、電極パッドに開口を
設けて装置が完成する。
ここで、配線形成後の熱処理は装置の製造過程ので膜成
長やプラズマ処理等で、半導体素子が受けるストレスや
ダメージの回復と、半導体素子と配線の接続に於いてオ
ーミック接触を得る為のもので、通常400゜Cで10
〜20分程度の処理が行われる。
〔発明が解決しようとする課題〕
上述した従来の配線層形成後の熱処理は、配線層が露出
した状態で行われる為、アルミニウム表面にヒロックと
呼ばれる突起6Aを生じる。したがってカバー膜の被覆
性が損われ、装置の信頼性を低下させる原因となる。
また第3図の様に、アルミニウム層の上部にタングステ
ンシリサイドPA10等の高融点金属が積層した配線構
造に於いては、アルミニウム層の上面のヒロツクは抑え
られるが、横方向への突起6Aの発生が激しくなり、配
線間で電気的な短絡を生じるという欠点がある。
〔課題を解決するための手段〕
本発明の半導体集積回路の製造方法は、半導体素子領域
を備えた半導体基板上に金属配線層を設ける工程と、こ
の金属配線層上に第1の絶縁層を形成した後熱処理を施
す工程と、熱処理が施された第1の絶縁層上に第2の絶
縁層を形成する工程とを含んで構戒される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を説明するための半導体チッ
プの断面図である。
シリコン基板1上に、フィールド酸化膜2と不純物拡散
層3を形成した後、眉間絶縁膜として気相戒長法により
リンガラス層4を成長させる。次に、フォトレジストを
マスクにCF4系のガスプラズマ中でリンガラス層4を
選択エッチングし、所望の位置にコンタクト開口5を設
ける.次に、スパッタリング法により1%のシリコンを
含むアルミニウム配線層6を0.5μmの厚さに形成し
、フォトレジストをマスクにCCl4系のガスプラズマ
中でエッチグし、アルミニウム配線層6をパターンニン
グする。
次に第1の絶縁膜としてプラズマ気相成長法または光気
相戒長法によりシリコン酸化膜7を0.1μm成長した
後、水素雰囲気中で400℃]0分の熱処理を行う。こ
の場合、アムミニウム配線層6の表面はシリコン酸化膜
7で覆われている為、熱処理によるアルミニウムのヒロ
ックの発生は無い。その後、装置表面のパッシベーショ
ン膜として十分な膜厚を得る為、第2の絶縁膜としてシ
リコン窒化M8を1.0μmの厚さに成長させる。
上記実施例では、第1の絶縁膜の形成にプラズマ気相成
長法または光気相戒長法を用いたが、スバッタリング法
によりシリコン酸化膜を形成してもよい。実施例で用い
た気相戒長法の場合は、膜或長時に3 0 0 ’C程
度の温度が加わるが、スパッタリング法では常温に近い
温度で膜形成ができる為、ヒロックの発生をより完全に
抑制できるという利点がある。
尚、第1及び第2の絶縁膜は必ずしもシリコン酸化膜や
シリコン窒化膜である必要はなく、約300℃以下の温
度で形成できる絶縁膜であれば良い。
〔発明の効果〕
以上説明したように本発明は、配線パターン形成後直ち
に低温で第1の絶縁膜を形成することにより、後工程で
の熱処理によるアルミニウムヒロックの発生を抑制でき
る。このため配線間での電気的短絡を生じることが無く
、また絶縁膜のパッシベーション効果を低下させること
も無くなる。
従って生産歩留りと、信頼性の高い半導体集積回路が得
られるという効果がある。
【図面の簡単な説明】 第1図は本発明の一実施例を説明するための半導体チッ
プの断面図、第2図及び第3図は従来例を説明するため
の半導体チップの断面図である。 1・・・シリコン基板、2・・・フィールド酸化膜、3
・・・不純物拡散層、4・・・リンガラス層、5・・・
コンタクト開口、6・・・アルミニウム配線層、7・・
・シリコン酸化膜、8・・・シリコン窒化膜、10・・
・タングステンシリサイド膜、

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子領域を備えた半導体基板上に金属配線層
    を設ける工程と、この金属配線層上に第1の絶縁層を形
    成した後熱処理を施す工程と、熱処理が施された第1の
    絶縁層上に第2の絶縁層を形成する工程とを含むことを
    特徴とする半導体集積回路の製造方法。 2、プラズマ気相成長法または光気相成長法またはスパ
    ッタリング法により第1の絶縁層を形成する請求項1の
    半導体集積回路の製造方法。
JP31010389A 1989-11-28 1989-11-28 半導体集積回路の製造方法 Pending JPH03169018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31010389A JPH03169018A (ja) 1989-11-28 1989-11-28 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31010389A JPH03169018A (ja) 1989-11-28 1989-11-28 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH03169018A true JPH03169018A (ja) 1991-07-22

Family

ID=18001219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31010389A Pending JPH03169018A (ja) 1989-11-28 1989-11-28 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH03169018A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148046A (ja) * 2004-11-24 2006-06-08 Hynix Semiconductor Inc 半導体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148046A (ja) * 2004-11-24 2006-06-08 Hynix Semiconductor Inc 半導体素子の製造方法

Similar Documents

Publication Publication Date Title
JPS61142739A (ja) 半導体装置の製造方法
KR920005701B1 (ko) 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
JPS5815250A (ja) 半導体装置の製造方法
JPS5950113B2 (ja) 半導体装置
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
CA1238429A (en) Low resistivity hillock free conductors in vlsi devices
JPS6364057B2 (ja)
JPS62113421A (ja) 半導体装置の製造方法
JPS5961146A (ja) 半導体装置の製造方法
JPH03169018A (ja) 半導体集積回路の製造方法
JP2001110782A (ja) 半導体装置の製造方法
JPS61156872A (ja) 半導体装置
JPS5873136A (ja) 半導体デバイスの製造方法
JPH0878414A (ja) 半導体装置およびその製造方法
US20050136664A1 (en) Novel process for improved hot carrier injection
JPH01192140A (ja) 半導体集積回路装置
JPS62241373A (ja) 半導体装置
JPH02170431A (ja) 半導体装置の製造方法
JPS6125217B2 (ja)
JPS6297348A (ja) 半導体装置の製造方法
JPS6127658A (ja) 半導体装置及びその製造方法
JPH04348054A (ja) 半導体装置の製造方法
JPH0491429A (ja) 半導体装置の製造方法
JPS61226958A (ja) 半導体装置およびその製造法
JPS60219772A (ja) 半導体装置の製造方法