JPS5961146A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5961146A JPS5961146A JP17137482A JP17137482A JPS5961146A JP S5961146 A JPS5961146 A JP S5961146A JP 17137482 A JP17137482 A JP 17137482A JP 17137482 A JP17137482 A JP 17137482A JP S5961146 A JPS5961146 A JP S5961146A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- semiconductor device
- contact hole
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法に係わり。
詳しくは配線形成方法の改良に関する。
半導体装置、特に集積回路においては、高集積度を達成
するため、素子寸法の小形化が必要となる。最近では、
光露光技術や電子ビーム露光技術等の進歩により、１ミ
クロン或いはサブミクロン寸法の素子が研究開発されて
いる。これに伴い、電気的接続をとるための孔（コンタ
クトホール）も１ミクロン程度の寸法を実現する必要が
高まっている。
するため、素子寸法の小形化が必要となる。最近では、
光露光技術や電子ビーム露光技術等の進歩により、１ミ
クロン或いはサブミクロン寸法の素子が研究開発されて
いる。これに伴い、電気的接続をとるための孔（コンタ
クトホール）も１ミクロン程度の寸法を実現する必要が
高まっている。
コンタクトホールの寸法が２ミクロン程度の場合、半導
体装置の製造は一般に次のようにして行われる。まず、
素子形成工程が施された半Ｊｊ体基板上に絶縁物として
のシリコン酸化膜な被着したのち、ゲッタリング効果の
あるＰＳＧ膜をさらに被着し、１〜１．５［μｍ〕の絶
縁膜を形成する。次いで、１ｏｏｏ（’ｃ）程度の高温
で熱処理したのち、絶縁膜の所定の部分にコンタクトホ
ールな開孔する。続いて、蒸着法やスパッタ法等を用い
、全面にＡｅ−８ｉ合金膜を１〔μｍ〕程度彼着する。
体装置の製造は一般に次のようにして行われる。まず、
素子形成工程が施された半Ｊｊ体基板上に絶縁物として
のシリコン酸化膜な被着したのち、ゲッタリング効果の
あるＰＳＧ膜をさらに被着し、１〜１．５［μｍ〕の絶
縁膜を形成する。次いで、１ｏｏｏ（’ｃ）程度の高温
で熱処理したのち、絶縁膜の所定の部分にコンタクトホ
ールな開孔する。続いて、蒸着法やスパッタ法等を用い
、全面にＡｅ−８ｉ合金膜を１〔μｍ〕程度彼着する。
次いで、Ａｌ−８１合金膜上にフォトレジスト膜からな
る配線パターン（レジストパターン）を形成し、このレ
ジストパターンをマスクとして１例えばＣＣ＃ ４＋
” Ｚ ２混合ガスによりドライエツチングを行うこと
によって配線層が形成される。この後、基板全体を５０
０ Ｃ℃）程度に加熱することによって、素子とＡＡ−
８ｉ合金膜とのオーミック接触が得られ、配線層による
電気的接続が可能となる。
る配線パターン（レジストパターン）を形成し、このレ
ジストパターンをマスクとして１例えばＣＣ＃ ４＋
” Ｚ ２混合ガスによりドライエツチングを行うこと
によって配線層が形成される。この後、基板全体を５０
０ Ｃ℃）程度に加熱することによって、素子とＡＡ−
８ｉ合金膜とのオーミック接触が得られ、配線層による
電気的接続が可能となる。
ところが、このような配線形成方法を１ミクロン或いは
サブミクロン寸法のコンタクトホールに適用した場合、
コンタクトホール内のＡＡ−Ｓ ｉ合金膜の被着性が悪
化し、第１図に示す如（コンタクトホール内のＡＡ−８
ｉ合金膜の膜厚が極端に薄くなる。このため、配線の信
頼性が低−Ｆ Ｌ 、素子動作に問題を生じる。なお。
サブミクロン寸法のコンタクトホールに適用した場合、
コンタクトホール内のＡＡ−Ｓ ｉ合金膜の被着性が悪
化し、第１図に示す如（コンタクトホール内のＡＡ−８
ｉ合金膜の膜厚が極端に薄くなる。このため、配線の信
頼性が低−Ｆ Ｌ 、素子動作に問題を生じる。なお。
第１図中１はシリコン基相、２は拡散層、３は絶縁膜、
４はコンタクトホール、５は導体膜（ＡＡ Ｓ ｉ合
金膜）を示している。また、半導体装置が小形高性能化
するに伴い拡散層２０深さＸｉは浅くなり０．２〜０１
〔μｍ〕程度のものも必要とされるが、この場合ｈｐ−
８ｉ膜５と拡散層２とが萌ｇ己５００ （℃］の加熱時
に反応し接合を破壊したり、リーク電流が増大する等の
問題も発生する。さら：二、上記加熱後にＡ ／＝
Ｓ １合金膜５中の拡散層２の近傍にＡＡ−Ｓ ｉ中の
８１が析出し、コンタクトホール部分で配線の゛心気抵
抗が増大する等の不都合も招いた。
４はコンタクトホール、５は導体膜（ＡＡ Ｓ ｉ合
金膜）を示している。また、半導体装置が小形高性能化
するに伴い拡散層２０深さＸｉは浅くなり０．２〜０１
〔μｍ〕程度のものも必要とされるが、この場合ｈｐ−
８ｉ膜５と拡散層２とが萌ｇ己５００ （℃］の加熱時
に反応し接合を破壊したり、リーク電流が増大する等の
問題も発生する。さら：二、上記加熱後にＡ ／＝
Ｓ １合金膜５中の拡散層２の近傍にＡＡ−Ｓ ｉ中の
８１が析出し、コンタクトホール部分で配線の゛心気抵
抗が増大する等の不都合も招いた。
一方、 （ｇｌｅｃｔｒｏｃｈｅｍｉｃｌＩＩ ５ｏ
ｃｉｅｔｙ １９８２Ｓｐｒｉｎｇ Ｍｅｅｔｉｎｇ
Ｂｘｔｅｎｃｌｅｄ Ａｂｓｔｒｕｃｔ Ａ ２２８
）に見られるように、第２図に示す如（ＡＡ等の８体膜
５の下に多結晶シリコン膜６を形成する方法が考えられ
ている。しかしながら、この種の方法では多結晶シリコ
ン膜６の存在（二より。
ｃｉｅｔｙ １９８２Ｓｐｒｉｎｇ Ｍｅｅｔｉｎｇ
Ｂｘｔｅｎｃｌｅｄ Ａｂｓｔｒｕｃｔ Ａ ２２８
）に見られるように、第２図に示す如（ＡＡ等の８体膜
５の下に多結晶シリコン膜６を形成する方法が考えられ
ている。しかしながら、この種の方法では多結晶シリコ
ン膜６の存在（二より。
コンタクトホール４での配線抵抗が増大してしまい、さ
らしＡｌと８ｉとの反応により信頼性が低下すると云う
欠点は依然として残されている。さらに、エレクトロマ
イグレーＶヨンも発生し易い。すなわち、ＡＩ！／中（
−アニールや通電等によりＡＡと８１との合金が形成さ
れると、その部分の抵抗が高いために発熱し易くなり。
らしＡｌと８ｉとの反応により信頼性が低下すると云う
欠点は依然として残されている。さらに、エレクトロマ
イグレーＶヨンも発生し易い。すなわち、ＡＩ！／中（
−アニールや通電等によりＡＡと８１との合金が形成さ
れると、その部分の抵抗が高いために発熱し易くなり。
最悪の場合は断線に至ると云う問題があった。
また、コンタクトホール４内での抵抗増大を防ぐには、
多結晶シリコン膜６に不純物をドープすることが必要と
なるが、この場合イオン注入工程や熱工程等が必要とな
り工程の複雑化を招く。さらに、Ｃ−ＭＯ８型半導体装
置の異なる４電タイプの高ａ度拡散餉域間或いは多結晶
シリコンゲート間を配線層で接続する場合、Ａβ配線下
の多結晶シリコン膜に異なるタイプの不純物ｔドープし
、多結晶シリコン膜の導電タイプを変える必要があり、
その工程が一層複雑化する等の問題があった。
多結晶シリコン膜６に不純物をドープすることが必要と
なるが、この場合イオン注入工程や熱工程等が必要とな
り工程の複雑化を招く。さらに、Ｃ−ＭＯ８型半導体装
置の異なる４電タイプの高ａ度拡散餉域間或いは多結晶
シリコンゲート間を配線層で接続する場合、Ａβ配線下
の多結晶シリコン膜に異なるタイプの不純物ｔドープし
、多結晶シリコン膜の導電タイプを変える必要があり、
その工程が一層複雑化する等の問題があった。
また、この種の従来方法では、配線層形成後の基板表面
の財１凸が大きくなり、後工程であるパッシベーション
膜の形成工程や２層目以後の配線形成工程の信頼性が低
下する等の問題もあった。
の財１凸が大きくなり、後工程であるパッシベーション
膜の形成工程や２層目以後の配線形成工程の信頼性が低
下する等の問題もあった。
本発明の目的は、微細なコンタクトホールを用いる際に
おける導体膜の膜厚減少及びＡＡ、とＳｉとの反応等に
起因する配線抵抗の増大を防止することがＣき、配線の
信頼性向上及び集積度向上をはかり得る半導体装置の製
造方法を提供することにある。
おける導体膜の膜厚減少及びＡＡ、とＳｉとの反応等に
起因する配線抵抗の増大を防止することがＣき、配線の
信頼性向上及び集積度向上をはかり得る半導体装置の製
造方法を提供することにある。
本発明の骨子は、ＡＡ等の導体膜下に高融点金属若しく
はそのシリサイド膜を形成することにある。
はそのシリサイド膜を形成することにある。
すなわち本発明は、コンタクトホールを介して導体膜と
の電気的接続をとる半導体装置の製造方法において、素
子形成工程が施された半導体基板上に被着された絶縁膜
の所定部分にコンタクトホールな形成したのち、気相成
長法を用い全面に高融点金属若しくは高融点金属シリサ
イドからなる第１の導体膜を′ｆ＆着し１次いでこの第
ｌの導体膜上に低融点金属からなる第２の導体膜を被着
し５次いでこのり４２の導体膜を加熱浴融し、しかるの
ち上記第２及び第１の導体膜を所望パターンに選択エツ
チングするようにした方法である。
の電気的接続をとる半導体装置の製造方法において、素
子形成工程が施された半導体基板上に被着された絶縁膜
の所定部分にコンタクトホールな形成したのち、気相成
長法を用い全面に高融点金属若しくは高融点金属シリサ
イドからなる第１の導体膜を′ｆ＆着し１次いでこの第
ｌの導体膜上に低融点金属からなる第２の導体膜を被着
し５次いでこのり４２の導体膜を加熱浴融し、しかるの
ち上記第２及び第１の導体膜を所望パターンに選択エツ
チングするようにした方法である。
また本発明は、素子形成工程が施された半導体基板上に
被着された絶縁膜の所定部分にコンタクトホールな形成
したのち、気相成長法を用い全面に多結晶シリコン膜な
被着し、次いで気相成長法を用いこの多結晶シリコン膜
上に高融点金属からなる第１の導体膜をＩｌ、着し１次
いで上記多結晶シリコン膜と第１の導体膜とを反応させ
て高融点金属シリサイド膜を形成し１次いでこの高融点
金属シリサイド膜上に低融点金属からなる第２の導体膜
を被着し、次いでこの第２の導体膜を加熱浴融し、しか
るのち上記第２の温体膜及び高融点金属シリサイド膜を
所望パターンに選択エツチングするようにした方法であ
る。
被着された絶縁膜の所定部分にコンタクトホールな形成
したのち、気相成長法を用い全面に多結晶シリコン膜な
被着し、次いで気相成長法を用いこの多結晶シリコン膜
上に高融点金属からなる第１の導体膜をＩｌ、着し１次
いで上記多結晶シリコン膜と第１の導体膜とを反応させ
て高融点金属シリサイド膜を形成し１次いでこの高融点
金属シリサイド膜上に低融点金属からなる第２の導体膜
を被着し、次いでこの第２の導体膜を加熱浴融し、しか
るのち上記第２の温体膜及び高融点金属シリサイド膜を
所望パターンに選択エツチングするようにした方法であ
る。
本発明によれは、絶縁膜に形成したコンタクトボールに
気相成長法により高融点金属若しくはそのシリサイドを
被着しているので、コンタクトホールが微細な場合にあ
ってもコンタクトホール部における電気的接続の信頼性
が向上する。ここで、信頼性が向−Ｅする第１の理由は
。
気相成長法により高融点金属若しくはそのシリサイドを
被着しているので、コンタクトホールが微細な場合にあ
ってもコンタクトホール部における電気的接続の信頼性
が向上する。ここで、信頼性が向−Ｅする第１の理由は
。
気相成長法を用いているので微細コンタクトホール部で
の弗１の導体膜の被着形状が改善され。
の弗１の導体膜の被着形状が改善され。
スパッタ蒸着法に比べ局所的に被着膜厚が薄くなること
が少ないためである。第２の理由は。
が少ないためである。第２の理由は。
コンタクトホール内部での電気的接続が高融照合１＃４
若しくはそのシリサイドでなされており。
若しくはそのシリサイドでなされており。
通常の５００〔℃〕程度の熱処理に起因するＡＡと８ｉ
との反応がなく、さらにｐ型Ｓｉ層がコンタクトホール
内部に成長してコンタクト抵抗を高くする等のことがな
いためである。また、ＡＡ等の配線層（第２の導体膜）
の下に高融点金属若しくはそのシリサイド膜が形成され
ているので、エレクトロマイグレーンヨソが発生し難く
なる。
との反応がなく、さらにｐ型Ｓｉ層がコンタクトホール
内部に成長してコンタクト抵抗を高くする等のことがな
いためである。また、ＡＡ等の配線層（第２の導体膜）
の下に高融点金属若しくはそのシリサイド膜が形成され
ているので、エレクトロマイグレーンヨソが発生し難く
なる。
また、第２の導体膜を加熱溶融してコンタクトホール部
での表面凹凸を小さくすることができ、その後の工程に
おける加工性の向上をはかり得る。さらに、第２の導体
膜の下層に高融点金属若しくは高融点シリサイドを用い
ることにより、下層に多結晶シリコン膜を用いる場合に
比して Ｃ−ＭＯ８半導体装置におけるｐ 拡散領域と
ｎ＋拡散領域とのオーミック接続を容易（ニすることが
できる。
での表面凹凸を小さくすることができ、その後の工程に
おける加工性の向上をはかり得る。さらに、第２の導体
膜の下層に高融点金属若しくは高融点シリサイドを用い
ることにより、下層に多結晶シリコン膜を用いる場合に
比して Ｃ−ＭＯ８半導体装置におけるｐ 拡散領域と
ｎ＋拡散領域とのオーミック接続を容易（ニすることが
できる。
なお、コンタクトホール内に形成する第１の導体膜の膜
厚が一定限度を超えるとオーバ／％ング形状となり、所
謂「丁」が発生することになる。このため、気相成長法
により被着する第１の導体膜の膜厚りは、コンタクトホ
ールの開孔寸法Ａの１／３す、下（１１（Ａｐ３）とす
るのが望ましい。さらに、−ヒ記「す」の発生を防１１
−することからは、コンタクトホールの」二部に１■口
佃１に広がるテーパを付けるのが望ましい。このテーパ
を・１−１けることは配線１−の凹凸を小さくするにも
有効である。また、第２の導体膜による配線層の表ｉ１
ｒ＋凹凸をより小さくすることから、第２の４体膜をコ
ンタクトホール内のみに残存させるのが望ましい。
厚が一定限度を超えるとオーバ／％ング形状となり、所
謂「丁」が発生することになる。このため、気相成長法
により被着する第１の導体膜の膜厚りは、コンタクトホ
ールの開孔寸法Ａの１／３す、下（１１（Ａｐ３）とす
るのが望ましい。さらに、−ヒ記「す」の発生を防１１
−することからは、コンタクトホールの」二部に１■口
佃１に広がるテーパを付けるのが望ましい。このテーパ
を・１−１けることは配線１−の凹凸を小さくするにも
有効である。また、第２の導体膜による配線層の表ｉ１
ｒ＋凹凸をより小さくすることから、第２の４体膜をコ
ンタクトホール内のみに残存させるのが望ましい。
〔発明の実施イｙｌｌ ］
第３図（、Ｉ）〜ｆｆｌは本発明の一実施例に係わる半
導体装置＋す造工程を示″ｔ１チ面図である。まず。
導体装置＋す造工程を示″ｔ１チ面図である。まず。
第３図ｆａｌに示す如くｐ型シリコン２に板１上に素子
形Ｉ成工程を廊す。ここで、図中２はフィールド酸化膜
、３はＭＯＳ）ランジヌタのゲート電橋、４はゲート酸
化膜、５はソース若しくはドレインを形成するｎ＋拡散
層であり、２６は他（７）ＭＯＳ）ランジスタのソース
若しくはドレイ次に、第３図ｆｂ）に示す如く全面にシ
リコン酸化膜（絶縁膜）２７を１〔μｍ〕膜厚に被着し
。
形Ｉ成工程を廊す。ここで、図中２はフィールド酸化膜
、３はＭＯＳ）ランジヌタのゲート電橋、４はゲート酸
化膜、５はソース若しくはドレインを形成するｎ＋拡散
層であり、２６は他（７）ＭＯＳ）ランジスタのソース
若しくはドレイ次に、第３図ｆｂ）に示す如く全面にシ
リコン酸化膜（絶縁膜）２７を１〔μｍ〕膜厚に被着し
。
このシリコン酸化膜２７の拡散層２５，２６上に位置す
る部分に開孔寸法１〔μｍ〕のコンタクトホール２８を
それぞれ形成した。次いで。
る部分に開孔寸法１〔μｍ〕のコンタクトホール２８を
それぞれ形成した。次いで。
気相成長法を用い第３１ｇ１（Ｃ＋に示す如く全面にモ
リブデン膜（第１の導体膜）２９を０．２Ｃμｍ〕膜厚
に被着した。このとき、モリブデン膜２９はコンタクト
ホール２８内部でも略０．２Ｃμｍ〕の膜厚が保たれる
ことになる。また、モリブデン膜２９の膜厚Ｄ（Ｄ＝０
．２μｍ ）をコンタクトホール２８の開口寸法Ａ（Ａ
２１μｍ）の１／３以下（Ｄ（Ａｐ３）としたので、コ
ンタクトホール２８内部に「す」が発生する等の不都合
は生じなかった。
リブデン膜（第１の導体膜）２９を０．２Ｃμｍ〕膜厚
に被着した。このとき、モリブデン膜２９はコンタクト
ホール２８内部でも略０．２Ｃμｍ〕の膜厚が保たれる
ことになる。また、モリブデン膜２９の膜厚Ｄ（Ｄ＝０
．２μｍ ）をコンタクトホール２８の開口寸法Ａ（Ａ
２１μｍ）の１／３以下（Ｄ（Ａｐ３）としたので、コ
ンタクトホール２８内部に「す」が発生する等の不都合
は生じなかった。
次に、スパッタ蒸着法を用い第３図Ｆｄｌに示Ｔ如（全
面にＡＡ−Ｚｎｎ合金膜第２の導体膜）３０を０．８〔
μｍ〕の膜厚に蒸着した。ここで。
面にＡＡ−Ｚｎｎ合金膜第２の導体膜）３０を０．８〔
μｍ〕の膜厚に蒸着した。ここで。
Ａ ｐ ＝ Ｚ ｎ合金膜３０の成分比は適当に選択す
ることか可能であり、その際融点を６００（’Ｃ）以下
にすることが好ましい。次いで、店体をアルゴンガス雰
囲気中で５００ （’ＣＦに加熱しＡｐ−Ｚｎ合金膜３
０を溶徴し、第３図（ｅ）に示すコンタクトホール２８
を平（１−１化する。
ることか可能であり、その際融点を６００（’Ｃ）以下
にすることが好ましい。次いで、店体をアルゴンガス雰
囲気中で５００ （’ＣＦに加熱しＡｐ−Ｚｎ合金膜３
０を溶徴し、第３図（ｅ）に示すコンタクトホール２８
を平（１−１化する。
次に、所望の配線用レジストパターンを形成し、このパ
ターンケマスクとしてＡ ｐ −Ｚ ｎ合金膜３０及び
モリブデン膜２９をエツチングし、第３図ｆｆ）に示す
如く配線層を形成した。その後。
ターンケマスクとしてＡ ｐ −Ｚ ｎ合金膜３０及び
モリブデン膜２９をエツチングし、第３図ｆｆ）に示す
如く配線層を形成した。その後。
全面（＝パッシベーション膜を被覆し、所望領域に開孔
を形成することにより、電極の取り付けが可能となり半
導体装置が完成することになる。
を形成することにより、電極の取り付けが可能となり半
導体装置が完成することになる。
かくして作成された半導体装置では、コンタクトホール
２８の開化寸法が１〔μｍ〕と極めて小さいにも拘わら
ず、コンタクトホール２８内での配線層の膜厚が極端に
薄くなることを防止でき、配線の信頼性向上をはかり得
る。しかも、コンタクトホール２８の開孔寸法をさらに
小さくすることも可能となり、集積度の向上全はかり得
る等の効果な奏する。また、第１Ｑ）４体膜として多結
晶シリコンを用いた場合におけるＡ、６−８．ｔの反応
や工程の複雑化を招くこともなく、その実用性は極めて
大きい。
２８の開化寸法が１〔μｍ〕と極めて小さいにも拘わら
ず、コンタクトホール２８内での配線層の膜厚が極端に
薄くなることを防止でき、配線の信頼性向上をはかり得
る。しかも、コンタクトホール２８の開孔寸法をさらに
小さくすることも可能となり、集積度の向上全はかり得
る等の効果な奏する。また、第１Ｑ）４体膜として多結
晶シリコンを用いた場合におけるＡ、６−８．ｔの反応
や工程の複雑化を招くこともなく、その実用性は極めて
大きい。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記コンタクトホールの形状は矩形に限る
ものではなく、零才宴芸＃す１≠開口側に広がったテー
パを有するものであってもよい。また、実施例では第２
の導体膜を加熱溶融したのち、配線のパターニングを行
ったが、このパターニング前に第４図に示す如くコンタ
クトホール以外の第２の導体膜を除去し、再度第２の導
体膜ｓｏ’を被着するよう１′″−してもよい。この場
合第４図からも明らかなように塞板表面の凹凸をより一
層緩和することが可能となる。さらに、同一導電型の拡
散層１）イの接続に限らず、＠５図に示す如く異なるｉ
Ａ導電型拡散層間の接続に適用することも可能である。
い。例えば、前記コンタクトホールの形状は矩形に限る
ものではなく、零才宴芸＃す１≠開口側に広がったテー
パを有するものであってもよい。また、実施例では第２
の導体膜を加熱溶融したのち、配線のパターニングを行
ったが、このパターニング前に第４図に示す如くコンタ
クトホール以外の第２の導体膜を除去し、再度第２の導
体膜ｓｏ’を被着するよう１′″−してもよい。この場
合第４図からも明らかなように塞板表面の凹凸をより一
層緩和することが可能となる。さらに、同一導電型の拡
散層１）イの接続に限らず、＠５図に示す如く異なるｉ
Ａ導電型拡散層間の接続に適用することも可能である。
なお、第５図はＣ−ＭＯ８インバータの例を示し１図中
３１はｎウェル、３２けｐ＋拡散層を示している。
３１はｎウェル、３２けｐ＋拡散層を示している。
また、気相成長法により形成する第１の導体膜はモリブ
デンに限るものではなく、タングステン、チタン及びタ
ンタル等の高融点金属であればよく、さらにはこれらの
シリサイドであってもよい。ここで、高融点金属シリサ
イドを形成する方法としでは１例えば第６図に示す如く
前記第３図（ｂｌに示す工程の後、全面に多結晶シリコ
ン膜３３を気相成長法により被着し、この上に第１の導
体膜２９を被着し、その後これらを反応させてミリサイ
ド化することも可能である。さらに、第２の導体膜はＡ
ｐ−Ｚｎ合金膜に限るものではなく、アルミニウム、そ
の他低抵抗で融点の低いものであればよい。また、第１
及び第２の導体膜の膜厚等は、コンタクトポールの開孔
寸法、その他の条件に応じで適宜変更ｉ」能である。′
皮するに不発明はその要旨を逸脱しない範囲で、神々変
形して実施することができる。
デンに限るものではなく、タングステン、チタン及びタ
ンタル等の高融点金属であればよく、さらにはこれらの
シリサイドであってもよい。ここで、高融点金属シリサ
イドを形成する方法としでは１例えば第６図に示す如く
前記第３図（ｂｌに示す工程の後、全面に多結晶シリコ
ン膜３３を気相成長法により被着し、この上に第１の導
体膜２９を被着し、その後これらを反応させてミリサイ
ド化することも可能である。さらに、第２の導体膜はＡ
ｐ−Ｚｎ合金膜に限るものではなく、アルミニウム、そ
の他低抵抗で融点の低いものであればよい。また、第１
及び第２の導体膜の膜厚等は、コンタクトポールの開孔
寸法、その他の条件に応じで適宜変更ｉ」能である。′
皮するに不発明はその要旨を逸脱しない範囲で、神々変
形して実施することができる。
ａ を図及び第２図はそれぞれ従来方法の問題点を説明
するための断面図、第３図（ａ）〜（ｆｌは本発明の一
実施例に係わる半導体装置製造工程を示す断面図、第４
因乃至第６図はそれぞれ変形例を説明するための断ｉｉ
Ｉ因である。 ２）・・・シリコン基板（半刑体基＠）、２２・・・フ
ィールド酸化膜、２３・・・ゲート電極、２４・・・ゲ
ート酸化膜、２５．２６・・・ｎ＋拡散層、２７・・・
シリコン酸化膜（絶縁膜）、２８・・・コンタクトホー
ル、２９・・・モリブデン膜（第１の導体膜）。 ３０・・・Ａ７．−Ｚｎ合金膜（第２の導体膜）。 ３ノ・・・ｎウェル、３２・・・ｐ十拡散層、３３・・
・多結晶シリコン膜。
するための断面図、第３図（ａ）〜（ｆｌは本発明の一
実施例に係わる半導体装置製造工程を示す断面図、第４
因乃至第６図はそれぞれ変形例を説明するための断ｉｉ
Ｉ因である。 ２）・・・シリコン基板（半刑体基＠）、２２・・・フ
ィールド酸化膜、２３・・・ゲート電極、２４・・・ゲ
ート酸化膜、２５．２６・・・ｎ＋拡散層、２７・・・
シリコン酸化膜（絶縁膜）、２８・・・コンタクトホー
ル、２９・・・モリブデン膜（第１の導体膜）。 ３０・・・Ａ７．−Ｚｎ合金膜（第２の導体膜）。 ３ノ・・・ｎウェル、３２・・・ｐ十拡散層、３３・・
・多結晶シリコン膜。
Claims (6)
- （１）素子形成工程が施された半導体基板上に被着され
た絶縁膜の所定部分にコンタクトホールを形成する工程
と、気相成長法を用い上記絶縁膜及び基板上に高融点金
Ｊ＾若しくは高融点金属シリサイドからなる第１の導体
膜な被着する工程と、上記第１の導体股上に低融点金属
からなる第２の導体膜な被ｓ１−る工程と、上記第２の
導体膜を溶融せしめる工程と１次いで上記第２及び第１
の導体膜を所望パターンに選択エツチングする工程とを
具備したことを特徴とする半導体装置の製造方法。 - （２） 前記第１の導体膜のＰＭ厚りは、前記コンタ
クトホールのうちの最小寸法なＡとするときＤ（Ａ／３ に設定されたことを特徴とする特許請求の範囲ｍ１項記
載の半導体装置の製造方法。 - （３） 前記第２の導体膜を被着する工程は、気相成
長法を用いることである特許請求の範囲第１項記載の半
導体装置の製造方法。 - （４）素子形成工程が施された半導体基板上に被着され
た絶縁膜の所定部分にコンタクトホールを形成する工程
と、気相成長法を用い上記絶縁膜及び基板上に多結晶シ
リコン膜な被着する工程と、気相成長法を用い上記多結
晶シリコン膜上に高融点金属からなる第１の導体膜を被
着する工程と、上記多結晶シリコン膜と第１の導体膜と
を反応させて高融点金属シリサイド膜を形成１−る工程
と、上記高融点金属シリサイド膜上に低融点金属からな
る第２の導体膜を被着する工程と、上記第２の導体膜を
溶融せしめる工程と１次いで上ｉ；８第２の導体膜及び
高融点金属シリサイド膜を所望パターンに選択エツチン
グする工程とを具備したことを特徴とする半導体装置の
製造方法。 - （５） 前記第１の導体膜の膜厚りは、前記コンタク
トホールのうちの最小寸法ＹＡとするときＤ＜ＡＡ３ に設定されたことを特徴とする特許請求の範囲第４項記
載の半導体装置の製造方法。 - （６） …Ｉ紀第２の導体膜な被着する工程は、気相
成長法を用いることである特許請求の範囲第４項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17137482A JPS5961146A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17137482A JPS5961146A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961146A true JPS5961146A (ja) | 1984-04-07 |
Family
ID=15921993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17137482A Pending JPS5961146A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961146A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131542A (ja) * | 1985-12-03 | 1987-06-13 | Nec Corp | 多層配線の形成方法 |
| JPS6397253U (ja) * | 1986-12-12 | 1988-06-23 | ||
| JPS63316456A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS6448447A (en) * | 1987-08-19 | 1989-02-22 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPH04209572A (ja) * | 1990-12-07 | 1992-07-30 | Nec Corp | 半導体装置 |
| US5250465A (en) * | 1991-01-28 | 1993-10-05 | Fujitsu Limited | Method of manufacturing semiconductor devices |
| US5266521A (en) * | 1991-03-20 | 1993-11-30 | Samsung Electronics Co., Ltd. | Method for forming a planarized composite metal layer in a semiconductor device |
| US5466971A (en) * | 1992-07-08 | 1995-11-14 | Seiko Epson Corporation | Semiconductor device having a multilayer interconnection layer |
| JP2007099412A (ja) * | 2005-09-30 | 2007-04-19 | Sato Corp | 剥離装置 |
| WO2014077324A1 (ja) * | 2012-11-16 | 2014-05-22 | 日産化学工業株式会社 | ポリグリコール酸樹脂組成物 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120142A (en) * | 1980-02-25 | 1981-09-21 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1982
- 1982-09-30 JP JP17137482A patent/JPS5961146A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120142A (en) * | 1980-02-25 | 1981-09-21 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131542A (ja) * | 1985-12-03 | 1987-06-13 | Nec Corp | 多層配線の形成方法 |
| JPS6397253U (ja) * | 1986-12-12 | 1988-06-23 | ||
| JPS63316456A (ja) * | 1987-06-19 | 1988-12-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS6448447A (en) * | 1987-08-19 | 1989-02-22 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPH04209572A (ja) * | 1990-12-07 | 1992-07-30 | Nec Corp | 半導体装置 |
| US5250465A (en) * | 1991-01-28 | 1993-10-05 | Fujitsu Limited | Method of manufacturing semiconductor devices |
| US5266521A (en) * | 1991-03-20 | 1993-11-30 | Samsung Electronics Co., Ltd. | Method for forming a planarized composite metal layer in a semiconductor device |
| US5466971A (en) * | 1992-07-08 | 1995-11-14 | Seiko Epson Corporation | Semiconductor device having a multilayer interconnection layer |
| JP2007099412A (ja) * | 2005-09-30 | 2007-04-19 | Sato Corp | 剥離装置 |
| WO2014077324A1 (ja) * | 2012-11-16 | 2014-05-22 | 日産化学工業株式会社 | ポリグリコール酸樹脂組成物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4551908A (en) | Process of forming electrodes and interconnections on silicon semiconductor devices | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| US4801559A (en) | Process for forming planar wiring using polysilicon to fill gaps | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JPS5961146A (ja) | 半導体装置の製造方法 | |
| JP3023853B2 (ja) | 半導体装置の製造方法 | |
| KR960002061B1 (ko) | 반도체 장치의 배선층 형성방법 | |
| JPH0578181B2 (ja) | ||
| JPH0454393B2 (ja) | ||
| JPH06267959A (ja) | 半導体装置の製造方法 | |
| US5686323A (en) | Method of manufacturing a semiconductor device having an out diffusion preventing film | |
| JPS62154784A (ja) | 半導体装置 | |
| JPH0766203A (ja) | 半導体装置の製造方法 | |
| JPS639658B2 (ja) | ||
| JPS59208772A (ja) | 半導体装置の製造方法 | |
| JPS61156837A (ja) | 半導体装置の製造方法 | |
| JPS59161072A (ja) | 半導体装置 | |
| JPS59111367A (ja) | 半導体装置の製造方法 | |
| JPH0349230A (ja) | 半導体装置とその製造方法 | |
| JPS59121978A (ja) | 半導体装置の製造方法 | |
| JPH0677162A (ja) | 半導体装置とその製法 | |
| JPS63116A (ja) | 半導体装置の製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 |