JPH04209572A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04209572A JPH04209572A JP40624190A JP40624190A JPH04209572A JP H04209572 A JPH04209572 A JP H04209572A JP 40624190 A JP40624190 A JP 40624190A JP 40624190 A JP40624190 A JP 40624190A JP H04209572 A JPH04209572 A JP H04209572A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- layer
- atoms
- conductor
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 13
- 239000000956 alloy Substances 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 12
- 229910052802 copper Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052681 coesite Inorganic materials 0.000 abstract description 10
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 10
- 229910052682 stishovite Inorganic materials 0.000 abstract description 10
- 229910052905 tridymite Inorganic materials 0.000 abstract description 10
- 229910000881 Cu alloy Inorganic materials 0.000 abstract description 7
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 230000004888 barrier function Effects 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- 230000008018 melting Effects 0.000 abstract description 4
- 238000002844 melting Methods 0.000 abstract description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 3
- 229910018594 Si-Cu Inorganic materials 0.000 abstract 1
- 229910008465 Si—Cu Inorganic materials 0.000 abstract 1
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 239000010703 silicon Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XAGFODPZIPBFFR-BJUDXGSMSA-N Aluminum-26 Chemical compound [26Al] XAGFODPZIPBFFR-BJUDXGSMSA-N 0.000 description 1
- -1 aluminum-silicon-copper Chemical compound 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１］
【産業上の利用分野】この発明は、半導体装置、特に半
導体基板上の別個の半導体装置間に電気的接続を形成す
るのに用いられるコンタクトホール、スルーホールおよ
び導体層に関するものである。 ［０００２］
導体基板上の別個の半導体装置間に電気的接続を形成す
るのに用いられるコンタクトホール、スルーホールおよ
び導体層に関するものである。 ［０００２］
【従来の技術】現在の半導体装置は、不純物拡散層と金
属層との間のコンタクトホール、またはスパッタ技術を
用いて半導体基板上にデポジットされた、アルミニウム
とシリコンとの合金またはアルミニウムとシリコンと銅
との合金が充填される異なる金属層間のスルーホールを
有している。 ［０００３］
属層との間のコンタクトホール、またはスパッタ技術を
用いて半導体基板上にデポジットされた、アルミニウム
とシリコンとの合金またはアルミニウムとシリコンと銅
との合金が充填される異なる金属層間のスルーホールを
有している。 ［０００３］
【発明が解決しようとする課題】アルミニウム導体中で
はアルミニウム原子のエレクトロ・マイグレーションが
生じる。これは、供給電流中の電子の運動量がアルミニ
ウム原子へ与えられることによる。特にコーナおよびス
テップにおけるような高電流密度の領域で、前記運動量
がアルミニウム原子をマイグレートする。コーナおよび
ステップでの導体カバレージの不良は、また、エレクト
ロ・マイグレーションによる欠陥に寄与することになる
。アルミニウム原子のマイグレーションは、最終的に、
空所部および成長部を残し、このため導体中に開回路お
よび短絡回路を形成するという欠点がある。 ［０００４］この発明の目的は、従来技術のこのような
欠点を除去した半導体装置を提供することにある。 ［０００５］
はアルミニウム原子のエレクトロ・マイグレーションが
生じる。これは、供給電流中の電子の運動量がアルミニ
ウム原子へ与えられることによる。特にコーナおよびス
テップにおけるような高電流密度の領域で、前記運動量
がアルミニウム原子をマイグレートする。コーナおよび
ステップでの導体カバレージの不良は、また、エレクト
ロ・マイグレーションによる欠陥に寄与することになる
。アルミニウム原子のマイグレーションは、最終的に、
空所部および成長部を残し、このため導体中に開回路お
よび短絡回路を形成するという欠点がある。 ［０００４］この発明の目的は、従来技術のこのような
欠点を除去した半導体装置を提供することにある。 ［０００５］
【課題を解決するための手段】この発明の半導体装置は
、絶縁体層で被覆された第１の導体層を表面に有する半
導体基板と、前記絶縁体層中に下側の第１の導体層に至
るまで開口されたホールとを有し、前記ホールは、アル
ミニウムとゲルマニウムと銅との合金よりなる第２の導
体層で埋め込まれていることを特徴とする。 ［０００６］
、絶縁体層で被覆された第１の導体層を表面に有する半
導体基板と、前記絶縁体層中に下側の第１の導体層に至
るまで開口されたホールとを有し、前記ホールは、アル
ミニウムとゲルマニウムと銅との合金よりなる第２の導
体層で埋め込まれていることを特徴とする。 ［０００６］
【作用】純アルミニウムおよびアルミニウム・シリコン
合金は、良好な耐エレクトロ・マイグレーション性を有
していない。これは、一部には、アルミニウム原子およ
びシリコン原子の原子量が比較的小さいことによる。数
個の原子の原子量を、以下に示す。 ［０００７］ 原子 原子量 アルミニウム ２６． ９８ シリコン ２８．０９ 銅 ６３．５５ ゲルマニウム ７２．５９ アルミニウムまたはシリコンの原子量の２倍より大きい
原子量を有する銅を加えると、耐エレクトロ・マイグレ
ーション性が改善される。これは、銅原子のマイグレー
ションが、アルミニウム原子またはシリコン原子のマイ
グレーションよりも大きな運動量を必要とするからであ
る。銅原子は、アルミニウム粒界て偏析し、アルミニウ
ム原子およびシリコン原子を元の位置に保持する。 ［０００８］Ａｌ−１％Ｓｉの共通導体合金を考えた場
合、シリコン成分を、シリコンの２．５倍より大きい原
子量を有するゲルマニウムで置き換え、および銅成分を
加えると、銅原子およびゲルマニウム原子は、アルミニ
ウム原子を元の位置に保持するように作用する。 ［０００９］さらに、ゲルマニウムはシリコンよりも低
い融点を有している。この低い融点は、高温度スパッタ
リング中に合金をリフローするのを助ける。リフロース
パッタされた導体は、普通にスパッタされた導体よりも
、より良好なステップ・カバレージを有している。した
がって、Ａｌ−１％Ｇｅ−０，５％Ｃｕ導体合金は、Ａ
ｌ−１％ＳｉまたはＡｌ−１％５ｉ−０，５％Ｃｕ導体
合金よりも高い耐エレクトロ・マイグレーション性を有
している。 ［００１０１
合金は、良好な耐エレクトロ・マイグレーション性を有
していない。これは、一部には、アルミニウム原子およ
びシリコン原子の原子量が比較的小さいことによる。数
個の原子の原子量を、以下に示す。 ［０００７］ 原子 原子量 アルミニウム ２６． ９８ シリコン ２８．０９ 銅 ６３．５５ ゲルマニウム ７２．５９ アルミニウムまたはシリコンの原子量の２倍より大きい
原子量を有する銅を加えると、耐エレクトロ・マイグレ
ーション性が改善される。これは、銅原子のマイグレー
ションが、アルミニウム原子またはシリコン原子のマイ
グレーションよりも大きな運動量を必要とするからであ
る。銅原子は、アルミニウム粒界て偏析し、アルミニウ
ム原子およびシリコン原子を元の位置に保持する。 ［０００８］Ａｌ−１％Ｓｉの共通導体合金を考えた場
合、シリコン成分を、シリコンの２．５倍より大きい原
子量を有するゲルマニウムで置き換え、および銅成分を
加えると、銅原子およびゲルマニウム原子は、アルミニ
ウム原子を元の位置に保持するように作用する。 ［０００９］さらに、ゲルマニウムはシリコンよりも低
い融点を有している。この低い融点は、高温度スパッタ
リング中に合金をリフローするのを助ける。リフロース
パッタされた導体は、普通にスパッタされた導体よりも
、より良好なステップ・カバレージを有している。した
がって、Ａｌ−１％Ｇｅ−０，５％Ｃｕ導体合金は、Ａ
ｌ−１％ＳｉまたはＡｌ−１％５ｉ−０，５％Ｃｕ導体
合金よりも高い耐エレクトロ・マイグレーション性を有
している。 ［００１０１
【実施例］実施例１
図１に示すように、ｎ形またはｐ形不純物拡散層５を、
シリコン基板６内に形成し、化学気相成長法を用いてシ
リコン基板の表面上にＳｉ０２層４をデポジットする。 リソグラフィ法およびエツチング法を用いて、ＳｉＯ２
層４を経て拡散層５に至るコンタクトホール３を開口す
る。 ［００１１１次に、約１１００ｎ厚さのＴｉＮの障壁層
１と、約５００ ｎｍ厚さのＡｌ−１％Ｇｅ−０，５％
ＣＵ合金層２を、アルゴン・プラズマを用いて真空中の
類似材料のターゲットからスパッタリングにより、Ｓｉ
Ｏ２層表面を経てコンタクトホール３内にデポジットす
る。 ［００１２１次に、これら２つの層１，２をパターン形
成しエツチング除去して、拡散層とメタライゼーション
層との間に相互接続を形成する。 ＣＯ０１３］実施例２ 図２に示すように、約５００ ｎｍ厚さのＡｌ−１％Ｇ
ｅ−〇、５％Ｃｕ合金よりなる第１の金属層１１を、ア
ルゴン・プラズマを用いて真空中の類似の材料のターゲ
ットからスパッタリングにより、シリコン基板１３上の
第１のＳｉ０２層１２上にデポジットする。リソグラフ
ィ法およびエツチング法を用いて、第１の金属層１１を
パターン形成する。 ［００１４１次に、第２のＳｉ０２層１４を、化学気相
成長法を用いてデポジットする。リソグラフィ法および
エツチング法を用いて、Ｓｉ０２層１４を経て第１の金
属層１１に至るスルーホール１５を開口する。約１μｍ
厚さのＡｌ−１％Ｇｅ Ｏ，５％Ｃｕ合金よりなる第
２の金属層１６を、Ｓｉ０２層１４の表面を経てスルー
ホール１５内にデポジットする。 ［００１５］第２の金属層１６をパターン形成し、エツ
チング除去して、第１の金属層１１と第２の金属層１６
との間に相互接続を形成する。 ［００１６］ 【発明の効果】アルミニウムおよびシリコンの原子量に
比べて銅およびゲルマニウムの原子量は大きいので、Ａ
１−Ｓｉ合金に銅を加え、シリコンをゲルマニウムで置
き換えることにより、アルミニウム耐エレクトロ・マイ
グレーション性を増大させることができる。シリコンに
比べてゲルマニウムの融点は低いので、スパッタリング
中にリフローが発生する温度を低減し、これにより処理
温度が低下し装置の信頼性を改善できる。
シリコン基板６内に形成し、化学気相成長法を用いてシ
リコン基板の表面上にＳｉ０２層４をデポジットする。 リソグラフィ法およびエツチング法を用いて、ＳｉＯ２
層４を経て拡散層５に至るコンタクトホール３を開口す
る。 ［００１１１次に、約１１００ｎ厚さのＴｉＮの障壁層
１と、約５００ ｎｍ厚さのＡｌ−１％Ｇｅ−０，５％
ＣＵ合金層２を、アルゴン・プラズマを用いて真空中の
類似材料のターゲットからスパッタリングにより、Ｓｉ
Ｏ２層表面を経てコンタクトホール３内にデポジットす
る。 ［００１２１次に、これら２つの層１，２をパターン形
成しエツチング除去して、拡散層とメタライゼーション
層との間に相互接続を形成する。 ＣＯ０１３］実施例２ 図２に示すように、約５００ ｎｍ厚さのＡｌ−１％Ｇ
ｅ−〇、５％Ｃｕ合金よりなる第１の金属層１１を、ア
ルゴン・プラズマを用いて真空中の類似の材料のターゲ
ットからスパッタリングにより、シリコン基板１３上の
第１のＳｉ０２層１２上にデポジットする。リソグラフ
ィ法およびエツチング法を用いて、第１の金属層１１を
パターン形成する。 ［００１４１次に、第２のＳｉ０２層１４を、化学気相
成長法を用いてデポジットする。リソグラフィ法および
エツチング法を用いて、Ｓｉ０２層１４を経て第１の金
属層１１に至るスルーホール１５を開口する。約１μｍ
厚さのＡｌ−１％Ｇｅ Ｏ，５％Ｃｕ合金よりなる第
２の金属層１６を、Ｓｉ０２層１４の表面を経てスルー
ホール１５内にデポジットする。 ［００１５］第２の金属層１６をパターン形成し、エツ
チング除去して、第１の金属層１１と第２の金属層１６
との間に相互接続を形成する。 ［００１６］ 【発明の効果】アルミニウムおよびシリコンの原子量に
比べて銅およびゲルマニウムの原子量は大きいので、Ａ
１−Ｓｉ合金に銅を加え、シリコンをゲルマニウムで置
き換えることにより、アルミニウム耐エレクトロ・マイ
グレーション性を増大させることができる。シリコンに
比べてゲルマニウムの融点は低いので、スパッタリング
中にリフローが発生する温度を低減し、これにより処理
温度が低下し装置の信頼性を改善できる。
【図１】本発明の第１の実施例を示す半導体装置の断面
図である。
図である。
【図２】本発明の第２の実施例を示す半導体装置の断面
図である。 【符号の説明１ １ ＴｉＮ障壁層 ２ Ａｈ−１％Ｇｅ−０゜５％Ｃｕ合金層３ コンタ
クトホール ４ ＳｉＯ２層 ５ 不純物拡散層 ６ シリコン基板 １１ 第１の金属層 １２第１のＳｉＯ２層 １３ シリコン基板 １４ 第２のＳｉＯ２層 １５ スルーホール １６ 第２の金属層
図である。 【符号の説明１ １ ＴｉＮ障壁層 ２ Ａｈ−１％Ｇｅ−０゜５％Ｃｕ合金層３ コンタ
クトホール ４ ＳｉＯ２層 ５ 不純物拡散層 ６ シリコン基板 １１ 第１の金属層 １２第１のＳｉＯ２層 １３ シリコン基板 １４ 第２のＳｉＯ２層 １５ スルーホール １６ 第２の金属層
Claims (1)
- 【請求項１】絶縁体層で被覆された第１の導体層を表面
に有する半導体基板と、前記絶縁体層中に下側の第１の
導体層に至るまで開口されたホールとを有し、前記ホー
ルは、アルミニウムとゲルマニウムと銅との合金よりな
る第２の導体層で埋め込まれている半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40624190A JPH04209572A (ja) | 1990-12-07 | 1990-12-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40624190A JPH04209572A (ja) | 1990-12-07 | 1990-12-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04209572A true JPH04209572A (ja) | 1992-07-30 |
Family
ID=18515855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40624190A Pending JPH04209572A (ja) | 1990-12-07 | 1990-12-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04209572A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330427A (ja) * | 1995-05-27 | 1996-12-13 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| GB2314457A (en) * | 1996-06-17 | 1997-12-24 | Hyundai Electronics Ind | Metal wiring of semiconductor devices and method for forming the same |
| DE10032792A1 (de) * | 2000-06-28 | 2002-01-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Verdrahtung für Kontaktlöcher |
| US6424045B2 (en) * | 1996-09-25 | 2002-07-23 | Kabushiki Kaisha Toshiba | Semiconductor device with pure copper wirings and method of manufacturing a semiconductor device with pure copper wirings |
| CN102815658A (zh) * | 2011-06-08 | 2012-12-12 | 台湾积体电路制造股份有限公司 | 半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158916A (ja) * | 1982-03-16 | 1983-09-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5961146A (ja) * | 1982-09-30 | 1984-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62104165A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | 半導体装置 |
| JPH0291970A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | 配線用アルミニウム薄膜導体 |
-
1990
- 1990-12-07 JP JP40624190A patent/JPH04209572A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158916A (ja) * | 1982-03-16 | 1983-09-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5961146A (ja) * | 1982-09-30 | 1984-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62104165A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | 半導体装置 |
| JPH0291970A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | 配線用アルミニウム薄膜導体 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330427A (ja) * | 1995-05-27 | 1996-12-13 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| GB2314457A (en) * | 1996-06-17 | 1997-12-24 | Hyundai Electronics Ind | Metal wiring of semiconductor devices and method for forming the same |
| US6424045B2 (en) * | 1996-09-25 | 2002-07-23 | Kabushiki Kaisha Toshiba | Semiconductor device with pure copper wirings and method of manufacturing a semiconductor device with pure copper wirings |
| DE10032792A1 (de) * | 2000-06-28 | 2002-01-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Verdrahtung für Kontaktlöcher |
| US6602788B2 (en) | 2000-06-28 | 2003-08-05 | Infineon Technologies Ag | Process for fabricating an interconnect for contact holes |
| CN102815658A (zh) * | 2011-06-08 | 2012-12-12 | 台湾积体电路制造股份有限公司 | 半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| KR0180330B1 (ko) | 반도체장치의 배선구조 및 그 제조방법 | |
| US6103624A (en) | Method of improving Cu damascene interconnect reliability by laser anneal before barrier polish | |
| US7892976B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5286676A (en) | Methods of making integrated circuit barrier structures | |
| US6506668B1 (en) | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability | |
| GB2257564A (en) | Metal contacts in semiconductor devices | |
| US20020102809A1 (en) | Method of making a mim capacitor with self-passivating plates | |
| US9875966B1 (en) | Method and structure of forming low resistance interconnects | |
| US6555461B1 (en) | Method of forming low resistance barrier on low k interconnect | |
| US5880023A (en) | Process for formation of wiring layer in semiconductor device | |
| US7790599B2 (en) | Metal cap for interconnect structures | |
| JPH04209572A (ja) | 半導体装置 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| US9685370B2 (en) | Titanium tungsten liner used with copper interconnects | |
| JP3488586B2 (ja) | 半導体装置の製造方法 | |
| US11004736B2 (en) | Integrated circuit having a single damascene wiring network | |
| US20090269929A1 (en) | Non-plasma capping layer for interconnect applications | |
| JPH05102154A (ja) | 半導体装置 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JPH03262125A (ja) | 半導体装置 | |
| JP3014887B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0669205A (ja) | 半導体装置の製造方法 | |
| KR100247645B1 (ko) | 반도체 소자의 금속 배선 방법 |