JPS58158916A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58158916A
JPS58158916A JP4245782A JP4245782A JPS58158916A JP S58158916 A JPS58158916 A JP S58158916A JP 4245782 A JP4245782 A JP 4245782A JP 4245782 A JP4245782 A JP 4245782A JP S58158916 A JPS58158916 A JP S58158916A
Authority
JP
Japan
Prior art keywords
mixed
gas
substrate
metal
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4245782A
Other languages
English (en)
Inventor
Takashi Ito
隆司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4245782A priority Critical patent/JPS58158916A/ja
Publication of JPS58158916A publication Critical patent/JPS58158916A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ta)  発明の技術分野 本発明は半導体装置の製造方法に係り、特にアルミニウ
ムよりな゛る電極・配線の形成方法に関する。
(bl  従来技術と問題点 従来半導体装置の電極・配線は、アルミニウム(AN)
などの金属を真空蒸着法やスパッタ法により基板表面に
被着せしめ、形成された金属薄膜をフォトエツチング法
によって選択的に除去することにより形成していた。
これらの方法は簡単に比較的良質な金属薄膜を得ること
が出来るが、LSIのように微細な素子を高密度に集積
化する場合には、基板表面に各種の薄膜が積層されるた
め、基板表面の凹凸が激しくなり、しばしばその段差の
部分で配線の断線を生じ、半導体装置の製造歩留や信頼
度の低下を招く。
上記断を生じる原因は、真空蒸着法やスパッタ法が粒子
の飛翔に方向性を有するためであって、そのためセルフ
シャドー効果と呼ばれる現象を生じ、基板表面の凹凸!
部や壁面を金属薄膜で一様に被覆することが出来ないこ
とによる。
この問題を解消するには、アルミニウム(A7りをプラ
ズマ気相成長(CVD)法に・より被着せしめる方法が
用いられる。
ところがエレクトロマ、イグレーシロンによるアルミニ
ウム(AIl)電極・配線の断線が生じ・るのを防ぐに
は、アルミニウム(AIl)中に銅(Cu)等を数〔%
〕含ませることが必要である。
このようにアルミニウム(/lり薄膜中に銅(Cu)等
を含有せしめることは、前述の真空蒸着法やスバ・シタ
法では可能であるが、段差部を十分に被覆し得るプラズ
マCVD法では未だ実用に供し得る方法が見出されてい
ない。
(C)  発明の目的 本発明の目的は段差部を均一に被覆し、しかも鋼(Cu
)等の他の金属を含有してエレクトロマイグレーシロン
を生じることのない、アルミニウム(/l)電極・配線
を形成し得る半導体装置の製造方法を提供することにあ
る。
+d)  発明の構成 アルミニウムのハロゲン化合物もしくはアルキル化合物
と、′銅、銀、マグネシウ°ム、亜鉛、ガリウム、ゲル
マニウム、シリコンの中から選ばれた少なくとも一つの
元素のハロゲン化合物もしくはアルキル化合物との混合
気体をプラズマ解離せしめることにより、前記アルミニ
ウムと前記選ばれた少なくと声一つの元素との固溶体よ
りなる薄膜を被処理基板上に形成する工程を含むことに
ある。
+e+  発明の実施例 以下本発明を一実施例により説明する。
第1図は本発明の一実施例に使用したプラズマCVD装
置を示す要部断面図で、1は被処理基板で例えばシリコ
ン(St)基板、2は上記シリコン(Si)基板を搭載
する石英ホルダ、3は石英よりなる反応管、4はキャッ
プ、5は電熱ヒータ、6は商周波コイル、7は排気口、
8は反応ガス導入口であ、以上ば従来のプラズマCVD
装置と変るところはない。本実施例では上記ガス導入口
8よリアルミニウム(AJ)及び混合する金属のハロゲ
ン化合物またはアルキル化合物の供給装置を付設した。
即ち、11はAl化合物の供給装置で、内部に/l化合
物2例えば塩化アルミニウム(AAC4!5)12を収
容する。このAβCI!、は常温では個体であるので、
ヒータ13で凡そ120(’C)に加熱し、溶融してお
く、14は混合する金属の供給装置で、内部に混合する
金属1例えば四塩化珪素(SiC1l、)15を収容す
る。この5iCJ、’15は冷却器16により凡そ一2
O(”C)に冷却して液化する。
次に本実施例のアルミニウム(AJ)電極・配線の形成
方法を説明する。
同図に示す如く多数のSi基板1を搭載したホルダ2を
電熱ヒータ5に対応する所定位置に挿入し、排気ロアよ
り排気しながらガス導入口8より上記AlCl!、に5
iCj!、を混合したガスを水素(Hl)をキャリアガ
スとして導入し、内部の圧力(反応圧力)を凡そ1(T
or−r)とする。
上記反応ガスは、本実施例ではAlC1,,12及びS
 iCl 415内にそれぞれH3を約20(mff/
分〕の割合で導入してバブルせしめることにより、AI
ICEl、及び5iCIt4を気化せしめて送出し、更
にこれをH,(流量凡そ11/分)で希釈して反応管3
内に導入した。
一方Si基板1は電熱ヒータ5により凡そ300(”C
)に加熱する。このようにして高周波コイル6より凡そ
l  (kW)の高周波電力を印加する。
これにより上記導入された反応ガスはプラズマ解鈍し、
Siが一様に混合した。11がSi基板1表面に被着し
、第2図に見られる如く基板1表面にA7!とSiの固
溶体よりなる薄1120が形成される。
このあとは通常の工程に従って進めてよく、即ち所定の
パターンに従ってフォトエツチングを行い、上記薄膜2
0を選択的に除去する工程を経て第3図に示すように、
所望のA/電極・配線21が得られる。
なお第2図及び第3図において、22は二酸化シリコン
(Sin、 )膜等の絶縁膜、23は電極窓である。
このようにして本実施例により得られた半導体装置は、
段差部においてもほぼ一様な厚さに形成され、しかもS
i等所望の金属を数〔%〕金含有るAl電極・配線を具
備する。従って従来の製造方法により得られた半導体装
置におけるような、段差部での断線も、エレクトロマイ
グレーシコンによる断線も防止され、製造歩留及び信頼
度が著しく向上する。
なお本発明を実施するに際し、Alに混合する金属はS
tに限定されるものではなく、銅(Cu)、銀(Ag)
、マグネシウム(Mg)、亜鉛(Zn)、ガリウム(G
a)、ゲルマニウム(Ce)、シリコン(Si)の中か
ら選択して使用し得る。
また本発明は反応ガスとしてAJ及び上記混合金属の、
ハロゲン化合物またはアルキル化合物を用いて実施する
のが望ましい。即ち、Alのハロゲン化合物を用いる場
合には、Cu、 A’g、 M g =Zn、Ga、G
e、Stのハロゲン化合物を使用し、 AIlのアルキ
ル化合物を用いる場合には、Zn、Ga、   Ge、
Siのアルキル化合物を使用して実施し得る。なお混合
する金属は一種類であっても、二種類以上であっても良
い。
更に上記一実施例に示した反応圧及び流量や温度は本発
明を限定するものではなく、金属の混合率や形成するA
g膜の厚さ等に応じて種々選択し得るものである。
ffl  発明の詳細 な説明した如く本発明により、基板表面の凹凸による断
線及びエレクトロマイグレーシコンによる断線のいずれ
も防止され、半導体装置の製造歩留、及び信頼度が向上
する。
【図面の簡単な説明】
第1図は本発明の一実施例に使用したプラズマCVDv
t[を示す要部断面図、第2図及び第3図は上記一実施
例の製造工程を示す要部断面図である。

Claims (1)

    【特許請求の範囲】
  1. アルミニウムのハロゲン化合物もしくはアルキル化合物
    と、綱、銀、マグネシウム、亜鉛、ガリウふ、ゲルマニ
    ウム、シリコンの中がら選ばれた少なくとも一つの元素
    のハロゲン化合物もしくはアルキル化合物との混合気体
    をプラズマ解離せしめることにより、前記アルミニウム
    と前記選ばれた少なくとも一つの元素との固溶体よりな
    る薄膜を被処理基板上に形成する工程を含むことを特徴
    とする半導体装置の製造方法。
JP4245782A 1982-03-16 1982-03-16 半導体装置の製造方法 Pending JPS58158916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4245782A JPS58158916A (ja) 1982-03-16 1982-03-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4245782A JPS58158916A (ja) 1982-03-16 1982-03-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58158916A true JPS58158916A (ja) 1983-09-21

Family

ID=12636594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4245782A Pending JPS58158916A (ja) 1982-03-16 1982-03-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58158916A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0417357A (ja) * 1990-05-10 1992-01-22 Nec Corp 半導体装置とその製造方法
JPH0423319A (ja) * 1990-05-14 1992-01-27 Nec Corp 半導体装置とその製造方法
JPH04162569A (ja) * 1990-10-25 1992-06-08 Nec Corp 半導体装置の製造方法
JPH04209572A (ja) * 1990-12-07 1992-07-30 Nec Corp 半導体装置
JPH0620998A (ja) * 1992-04-30 1994-01-28 Internatl Business Mach Corp <Ibm> 相互接続構造及びその製造方法
GB2314457A (en) * 1996-06-17 1997-12-24 Hyundai Electronics Ind Metal wiring of semiconductor devices and method for forming the same
US6245661B1 (en) * 1990-05-31 2001-06-12 Canon Kabushiki Kaisha Method of producing a wiring for a semiconductor circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5189384A (ja) * 1975-02-03 1976-08-05

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5189384A (ja) * 1975-02-03 1976-08-05

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0417357A (ja) * 1990-05-10 1992-01-22 Nec Corp 半導体装置とその製造方法
JPH0423319A (ja) * 1990-05-14 1992-01-27 Nec Corp 半導体装置とその製造方法
US6245661B1 (en) * 1990-05-31 2001-06-12 Canon Kabushiki Kaisha Method of producing a wiring for a semiconductor circuit
JPH04162569A (ja) * 1990-10-25 1992-06-08 Nec Corp 半導体装置の製造方法
JPH04209572A (ja) * 1990-12-07 1992-07-30 Nec Corp 半導体装置
JPH0620998A (ja) * 1992-04-30 1994-01-28 Internatl Business Mach Corp <Ibm> 相互接続構造及びその製造方法
GB2314457A (en) * 1996-06-17 1997-12-24 Hyundai Electronics Ind Metal wiring of semiconductor devices and method for forming the same

Similar Documents

Publication Publication Date Title
JPH0573254B2 (ja)
JP3404536B2 (ja) 低温プラズマエンハンスによる集積回路形成方法
EP0493002A1 (en) Process for forming deposition film
JP2002505804A (ja) 高アスペクト比を持つ珪素半導体デバイス接点を金属化する方法及び装置
JPH10504604A (ja) 回転サセプタを用いた低温プラズマエンハンス化学気相成長法による薄膜形成方法及び装置
JP2001523043A (ja) PE−CVD−Tiとインサイチュウプラズマ窒化を使用した、タングステンプラグ技術における窒化チタン膜堆積の排除
JP2002512437A (ja) 付着力が高められた銅の堆積方法
WO1999063590A9 (en) A method for treating a deposited film for resistivity reduction
KR100727205B1 (ko) 플라즈마 성막 방법 및 그 장치
EP0498580A1 (en) Method for depositing a metal film containing aluminium by use of alkylaluminium halide
US5653810A (en) Apparatus for forming metal film and process for forming metal film
JPH04257227A (ja) 配線形成方法
JPS58158916A (ja) 半導体装置の製造方法
JPH0794425A (ja) 金属薄膜の形成方法および金属薄膜の形成装置
JPS5948952B2 (ja) 金属薄膜の形成方法
JP2001520314A (ja) 金属被膜の化学蒸着法
JP2002057126A (ja) 半導体装置とその製造方法
JPH07114203B2 (ja) 半導体装置の製造方法
JPH0279446A (ja) スルーホールへの金属穴埋め方法
JP3488498B2 (ja) 半導体装置における金属薄膜形成方法
JP3189767B2 (ja) 銅配線の製造方法
JPH0521385A (ja) アルミニウム合金薄膜の製造方法
JP3522738B2 (ja) 化学気相成長による金属薄膜形成方法
JP2831770B2 (ja) 堆積膜形成法
JPH11256318A (ja) 導電性薄膜及びその形成方法、並びに、半導体装置及びその製造方法