JPH0279446A - スルーホールへの金属穴埋め方法 - Google Patents

スルーホールへの金属穴埋め方法

Info

Publication number
JPH0279446A
JPH0279446A JP22991988A JP22991988A JPH0279446A JP H0279446 A JPH0279446 A JP H0279446A JP 22991988 A JP22991988 A JP 22991988A JP 22991988 A JP22991988 A JP 22991988A JP H0279446 A JPH0279446 A JP H0279446A
Authority
JP
Japan
Prior art keywords
substrate
gas
metal
hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22991988A
Other languages
English (en)
Inventor
Susumu Tsujiku
都竹 進
Eisuke Nishitani
英輔 西谷
Hide Kobayashi
秀 小林
Osamu Kasahara
修 笠原
Hiroki Nezu
広樹 根津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22991988A priority Critical patent/JPH0279446A/ja
Publication of JPH0279446A publication Critical patent/JPH0279446A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上の絶縁膜に基板の下地金属の一部を露
出させるために設けたスルーホールを、金属の選択CV
Dにより穴埋めする金属穴埋め方法に係り、特にLSI
に用いられる多層配線間接続用などの微細なスルーホー
ルを歩留まり良く金属で穴埋めするために好適なスルー
ホールへの金属穴埋め方法に関する。
〔従来の技術〕
LSHの高集積化に伴い、素子−配線間あるいは各配線
間を接続する配線設計の困難性が増大し、その解決手段
として多層配線が不可欠な技術となり、下層配線と、絶
縁膜を介して設けた上層配線とを接続するために、必要
に応じて、絶縁膜に微細なスルーホールを設け、このス
ルーホールを導体で穴埋めする方法がとられている。ス
ルーホールを穴埋めする方法としては幾つかの方法があ
るが、その中で、スルーホール径が微細な場合にも穴埋
め性の良好な方法として、金属、特にタングステン(W
)の選択CVDが実用上、最も期待されている方法であ
る。
タングステン(W)の選択CVDは、250℃以上に加
熱した試料上にフッ化タングステン(wF&)ガスおよ
び水素(H2)ガス混合ガスを導入、接触させて、下記
のいずれかの反応により。
下地金属(ここではアルミニウム(Al)の場合を示す
。)上にタングステン(W)膜を成長させる方法である
WF、+2Au−+W+2AQF3   ・・・(1)
WF、+3H2→W+ 6 HF      ・・・(
2)Sun、等の絶縁1摸上では、(1)の反応は生起
せず、また(2)の反応も700℃以下の温度では進行
しないため、タングステン(以下、rWJと記す。)が
アルミニウム(以下、「AQ」と記す。)上でのみ選択
成長し、スルーホールの穴埋めが達成されることになる
Wの選択CVDに関するこれまでの記載文献としては、
例えば、セミコンダクター・ワールド(S emico
nduCむor World)  1985年12月号
64−71頁の記載あるいはジャーナル・オブ・ザ・エ
レクトロケミカル・ソサエティ第131巻(1984年
)1427−1433頁(J、E]、−ectroch
amical 5ocj、ety 131  (198
4)pp1427−1433)に記載のものがある。
〔発明が解決しようとする課題〕
しかしながら、前記従来技術においては、選択CVDに
よってWを成長させようとする基地金属表面の処理につ
いて十分な配慮がなされておらず、そのためスルーホー
ルにおける導通が不十分となったり、また逆に、隣接す
るスルーホール間の短絡を生ずるなどの問題があった。
すなわち、スルーホールを形成した直後の下地金属表面
は、スルーホールを設けるために施したホトエツチング
プロセスに伴う汚れ′が付着していたり、酸化物、例え
ば下地金属AQの場合AQ20.などが形成されている
ことなどにより清浄な而となっていないため、Wの成長
が進行せず。
導通不良の原因となる。
また、下地金属表面を清浄化する方法として、フッ酸(
HF)によるウェットエツチング処理、あるいはAr”
イオンによるスパッタエツチング処理があるが、前者の
場合、フッ素により下地配線の腐食を生ずること、また
後者の場合、下地金属表面を物理的に除去するため、清
浄な下地金属面を露出させることはできるが、同時に、
飛散した下地金属がスルーホールの側壁部あるいは絶縁
膜表面に付着するため、Wの選択CVDにおいて、その
付着部でもWの成長が進行し、そのW膜によって隣接ス
ルーホールが短終するなどの結果を生ずることになる。
さらに、絶縁膜上に形成されたW膜は剥離しやすいもの
であり、ウェハ上にごみとなって残り、歩留まり低下の
原因となる。
本発明の目的は、前記従来技術の問題を解決し。
選択性が良好で、露出下地と穴埋め金属間の導通性の良
好な穴埋めを実施得るスルーホールへの金属穴埋め方法
を提供することにある。
〔課題を解決するための手段〕
前記目的は、基板の下地金属の一部を露出させた露出下
地の前処理として、少なくとも水素(1−1、)ガスプ
ラズマによる還元処理を施した後、当該基板を大気中に
さらすことなく、当該基板に対して連続的に金属の選択
CVD処理を行なうことにより、達成される。
また、前記目的は基板の下地金属として、AQを主成分
としたものを用いることにより、より一層良好に達成さ
れる。
さらに、前記目的は水素(以下、rH2Jと記す。)プ
ラズマの生起に、H2ガスにAr、Kr等の希ガス、C
Q、等のハロゲンガス、ccp、、。
CF、、 NF、等のハロゲン化合物ガスを添加したガ
スを使用することにより、より有効に達成される。
〔作用〕
本発明では、多層配線を形成するために設けられたスル
ーホールの露出下地の金属膜の表面に存在する酸化膜あ
るいは汚れ付着物が、H2ガスプラズマにさらされるこ
とにより還元され、除去される。その後、大気にさらす
ことなく連続的に前記したW等の選択CVD処理を施す
ことにより、清浄な下地金属の表面に金属が堆積するた
め、導通抵抗の低い配線間の接続が可能となり、露出下
地と穴埋め金属の間の導通性の良好な穴埋めを行なうこ
とができる。
また、本発明では基板の下地金属として、AQを主成分
とする金属を用いることにより、より一層良好に露出下
地と穴埋め金属間の導通性の良好な穴埋めを施すことが
可能となる。
さらに1本発明ではH2ガスプラズマの生起に、H2ガ
スにAr、Kr等の希ガス、CQ2等のハロゲンガス、
CCQ4.CF4.NFl等のハロゲン化合物ガスを添
加したガスを使用し、プラズマ化して露出下地を前処理
することにより、H2ガスプラズマの還元作用に加え、
希ガスプラズマの物理的スパッタリング、ハロゲンガス
やハロゲン化合物ガスプラズマのケミカルエツチング作
用が生ずるため、露出下地の酸化膜や汚れ付着物が効果
的に除去され、したがってより効果的に露出下地と穴埋
め金属間の導通性の良好な穴埋めを行なうことができる
〔実施例〕
以下、本発明の実施例を図面により説明する。
第1図〜第3図(A)、(B)は本発明の一実施例を示
すもので、第1図は本発明方法の一例を示すフローチャ
ート、第2図は本発明方法を実施するための装置の概要
を示す図、第3図(A)。
(B)は本発明方法による処理を施す前と施した後の、
基板の下地金属の一部を露出させるために設けたスルー
ホール部分の拡大断面図である。
本発明方法を実施するための第2図に示す装置は、前処
理室1と、成膜室7とを有している。前記前処理室1と
、成膜室7とにわたって、基板搬送手段(図示せず)が
設けられている。前処理室1と成膜室7間には、ゲート
弁6が設けられている。 前記前処理室1および成膜室
7は、真空ポンプ(図示せず)により、例えば10−′
3Pa程度に真空排気されるようになっている。
前記前処理室1の内部には、上、下部に電極4゜5が配
置されている。前記電極4,5は、高周波電源3に接続
されている。また、前処理室1にはガス導入口を通じて
、この実施例ではH2ガスを供給し得るようになってい
る。そして、前記下部の電極5の上面には、処理すべき
基板2を載置するようになっている。
前記基板搬送手段は、前処理室1で処理された基板2を
大気にさらすことなく、ゲート弁6を通じて成膜室7へ
搬送するようになっている。なお、成膜室7に搬入され
た基板を第2図中に符号2aを付けて示している。
前記成膜室7の上部には、基板2aを所定温度に加熱す
るためのハロゲンランプ8と、ハロゲンランプ8の赤外
線を通す石英窓9とが設けられている。また、成膜室7
の内部には、基板2aの支持体10と、ガス導入口12
と、遮光板13とが配置されている。前記基板2aの支
持体10と、成膜室7の壁11と、遮光板13とは水冷
されており、その結果基板2aの表面を除いて、成1漢
室7の内壁の表面温度は、実質的に成膜反応が進行しな
い温度まで低下している。さらに、成膜室7には前記ガ
ス導入口12を通じて、この実施例ではH2ガスとWF
、ガスとを供給し得るようになっている。
次に、前記装置を使用して実施するスルーホールへの金
屑穴埋め方法のプロセスを、第1図に従って説明する。
まず、前処理室1ではステップ20により電極5上に処
理すべき基板2を設置する。
この基板2には、第3図(A)に示すごとく、下地金属
としてのAQ配、1!14上に、プラズマCVD法等に
より基板上の絶縁膜としてSiO2膜15膜形5した後
、ホトエツチングによりスルーホール16が設けられて
いる。このスルーホール16は、例えば1μm角で深さ
1.2μmの微細穴である。また、スルーホール16に
はAfl配線14上に、下地金属の一部を露出させた露
出下地としての、AQの自然酸化膜17が付着している
次に、第1図に示すステップ21で前処理室1内を1O
−3Pa程度まで真空排気する。
ついで、ステップ22で前処理室1内にH2ガスを導入
する。
続いて、ステップ23では高周波電源3により前処理室
1内の電極4,5に高周波電力を印加し、放電を生起さ
せ、H2ガスプラズマを発生させる。
これにより、基板2に前処理が施され、基板2の下地金
属の一部を露出させた露出下地としての、第3図(A)
に示すAQの自然酸化膜17がH2ガスプラズマの還元
処理により除去される。
前記ステップ23で所定時間放電させた後、ステップ2
4でH,ガスの導入および高周波電力の印加を停止し、
放電を停止するとともに、前処理室1内の真空排気を停
止する。
次に、第1図に示すステップ25で前処理室1と成膜室
7間に設けられたゲート弁6を開ける。
そして、前処理室1で前処理を施した基板2を大気にさ
らすことなく、基板搬送手段(図示せず)により前処理
室1から成膜室7内に搬送し、その基板2aを成膜室7
内の支持体10上に載置する。
基板2aを支持体10上に載置した後、基板搬送手段を
ゲート弁6から前処理室1内に戻し、ゲート弁6を閉じ
る。
その間、ステップ26で成膜室7内を所定の真空度、例
えば1O−3Pa程度に真空排気する。
ついで、ステップ27で第1図に示すガス導入口12を
通じて成膜室7内にH2ガスを導入する。
さらに、ステップ28でハロゲンランプ8を点灯し、石
英窓9を通じて支持体10上の基板2aの表面に赤外線
を照射し、基板2aを所定温度に加熱する。
基板2aを所定温度に加熱し、た後、ステップ29でガ
ス導入口12から成膜室7内に、この実施例ではH2ガ
スにWF、ガスを加えて導入する。
続いて、ステップ3oで基板2aに対して金属の選択C
VD処理を行なう。この金属の選択CVDにより、第3
図(B)に示すように、下地金属の一部を露出させた露
出下地であるAQ配線1−4上に、Wを選択成長させ、
スルーホール16をWで穴埋めする。
この成膜室7での処理時には、基板2aは水冷されてい
る支持体10により支持され、また成膜室7の壁11も
水冷され、さらに赤外線が成膜室7の壁11に直接照射
されないように、水冷の遮光板13で遮られている。こ
れにより、基板2aの表面を除いて成膜室7の壁11お
よび備品は実質的に成膜反応が進行しない温度に低下さ
れている。
前記ステップ30によりWを所定厚さに成長させた後、
ステップ31でH2ガス、WFGガスの導入を停止させ
るとともに、第2図に示すハロゲンランプ8を消灯する
ついで、ステップ32で真空排気を停止し、続いてステ
ップ33でスルーホール16をWの選択CVDにより穴
埋めした基板2aを冷却する。
基板2aを冷却した後、最後にステップ34により成膜
室7から基板2aを取り出し、Wの穴埋め処理を終了す
る。
次に、前記プロセスにおける処理条件の具体的実施類、
を説明する。
〈実施例1〉 第2図に示すごとき装置を使用し、第1図に示すプロセ
スに従い、かつ次のような条件で処理した。
(1)前処理室での処理条件 ・高周波印加型カニ300W −H2ガス流量  : 100secm・ガス圧力  
 : 0 、5 Torr・処理時間   : 0 、
2.n1n(2)成膜室での処理条件 ・基板温度   =450℃ ・ガス圧力   : 1 、5 Torr−WF、ガス
流量 :3secm ・H,ガス流量  : 500secm・処理時間  
 :5m1n なお、基板としては、下地AQ配線上でプラズマCVD
法等により5in2膜を形成した後、ホトエツチングに
より1μm角の微細なスルーホール(深さ1.2μm)
を多数個開口させたテスト用基板を用いた。
この実施例1において、前処理を行なう前の基板では、
第3図(A)に示すように、露出下地であるスルーホー
ル部分のAQ配線14上にAQの自然酸化膜17が付着
していた。
この自然酸化膜17は、前処理室内でのH2ガスプラズ
マ処理によって除かれ、引き続いて成膜室内でH2ガス
とWF、ガスとにより、基板に対してWの選択CVD処
理を施すことによって、第3図(B)に示すように、A
Q配線14の上に直接W膜18が成長し、スルーホール
16を穴埋めすることができた。
この実施例1によりWII18で穴埋めを実施した基板
におけるスルーホール16の導通部の導通抵抗は、1μ
m角のスルーホール1個当り0.1〜0.12Ωと良好
な値を示した。また、絶縁膜である5in2膜15上へ
のW膜の成長は見られず、選択性も良好であった。
〈実施例2〉 実施例1と同一の装置、基板を用い、H2ガろ★Cu2
20%入りH2ガスに代え、第1図に示すプロセスに従
って処理を行なった。処理条件も実施例1と同様である
が、プラズマ処理時間はQ 、 2 lll1nから0
 、1 minに短縮した。得られた金属穴埋め部分の
導通抵抗は1μm角のスルーホールに対し0.1〜0.
12Ωと良好で、穴埋めの選択性も良好であった。
くその他の実施例〉 なお、本発明では前記実施例の装置1条件にのみ制約さ
れることなく、Wの選択成膜が可能なコールドウオール
型CVD成膜室およびH2ガスプラズマ処理が可能な前
処理室と、両者間を基板の真空搬送ができる基板搬送手
段を有するWの選択CVD装置全てについて、処理条件
を選ぶことにより使用できる。
また、H2ガスプラズマを生成する方法も平行平板電極
に高周波電力を印加させる方法の他、ECRマイクロ波
プラズマ法等、半導体プロセスに適用あるいは適用が検
討されている方法一般を用いることができる。
さらに、対象となる選択CVDの系および金属も前記実
施例のWF、−H,系によるWの選択CVDに限ること
なく、金属の選択CVDの可能なシステム、例えばWF
r、−8in、系によるWの選択CVDt MoFl、
−H,系によるMoの選択CVD。
アルキルAQを原料とするAQの選択CVDにも本発明
が適用できることは言うまでもない。
さらにまた、本発明ではH2ガスプラズマの生起に、H
2ガスにAr、Kr等の希ガス、CQ、等のハロゲンガ
ス、CCU4.CF、、NF、等のハロゲンガスを添加
したガスを使用し、プラズマ化して露出下地を前処理し
ても良い。この場合には。
H2ガスプラズマの還元作用に加え、希ガスプラズマの
物理的スパッタリング作用、ハロゲンプラズマのケミカ
ルエツチング作用が生ずるため、基板の下地金属の酸化
膜や汚れ付着物を除去する作用を、より一層促進させる
ことができる。
〔発明の効果〕
以上説明した本発明の請求項1記載の発明によれば、基
板の下地金属の一部を露出させた露出下゛埠の前処理と
して、少なくともH3ガスプラズマによる還元処理を施
した後、当該基板を大気中にさらすことなく、当該基板
に対して連続的に金属の選択CVD処理を行なうように
しているので、多層配線を形成するために設けられたス
ルーホールの露出下地の金属膜の表面に存在する酸化膜
あるいは汚れ付着物が、H2ガスプラズマにさらされる
ことにより還元されて除去され、その後大気にさらすこ
となく連続的に前記したW等の選択CVD処理を施すこ
とにより、清浄な下地金属の表面に金属が堆積するため
、導通抵抗の低い配線間の接続が可能となり、露出下地
と穴埋め金属の間の導通性の良好な穴埋めを行ない得る
効果がある。
これにより、微細なスルーホールへの金属穴埋めが必要
なLSIの多層配線の信頼性の向上に寄与するところ大
なる効果がある。
また、本発明の請求項2記載の発明によれば。
基板の下地金属として、AQを主成分とする金属を用い
ることにより、より一層良好に露出下地と穴埋め金属間
の導通性の良好な穴埋めを施し得る効果がある。
さらに、本発明の請求項3記載の発明によれば。
H2ガスプラズマの生起に、H2ガスにAr、Kr等の
希ガス、CQ□等のハロゲンガス、CCU4゜CF4.
 NF、等のハロゲン化合物ガスを添加したガスを使用
し、プラズマ化して露出下地を前処理することにより、
H2ガスプラズマの還元作用に加え、希ガスプラズマの
物理的スパッタリング、ハロゲンガスやハロゲン化合物
ガスプラズマのケミカルエツチング作用が生ずるため、
露出下地の酸化膜や汚れ付着物が効果的に除去され、し
たがってより効果的に露出下地と穴埋め金属間の導通性
の良好な穴埋めを行ない得る効果がある。
【図面の簡単な説明】
第1図〜第3図(A)、CB)は本発明の一実施例を示
すもので、第1図は本発明方法の一例を示すフローチャ
ート、第2図は本発明方法を実施するための装置の概要
を示す図、第3図(A)。 (B)は本発明方法による処理を施す前と施した後の、
基板の下地金属の一部を露出させるために設けたスルー
ホール部分の拡大断面図である。 1・・・前処理室、2,2a・・・基板、3・・・高周
波電源、4.5・・・電極、7・・・成膜室、8・・・
ハロゲンランプ、10・・・基板の支持体、12・・・
ガス導入口、13・・・遮光板、14・・・AQ配線、
15・・・SiO□膜、16・・・スルーホール、17
・・・AQの自然酸化膜、18・・・W膜、20〜34
・・・処理のステップ。 晃/囚 見2区

Claims (1)

  1. 【特許請求の範囲】 1、基板上の絶縁膜に基板の下地金属の一部を露出させ
    るために設けたスルーホールを、金属の選択CVDによ
    り穴埋めする金属穴埋め方法において、前記下地金属の
    一部を露出させた露出下地の前処理として、少なくとも
    水素(H_2)ガスプラズマによる還元処理を施した後
    、当該基板を大気中にさらすことなく、当該基板に対し
    て連続的に金属の選択CVD処理を行なうことを特徴と
    するスルーホールへの金属穴埋め方法。 2、前記下地金属の主成分が、アルミニウム(Al)で
    あることを特徴とする請求項1記載のスルーホールへの
    金属穴埋め方法。 3、前記水素(H_2)ガスプラズマを生起させるため
    に使用するガスが、水素(H_2)ガスに希ガス、ハロ
    ゲンガス、ハロゲン化合物ガスのうちの1つあるいはそ
    れらの混合物を添加したガ載のスルーホールへの金属穴
    埋め方法。
JP22991988A 1988-09-16 1988-09-16 スルーホールへの金属穴埋め方法 Pending JPH0279446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22991988A JPH0279446A (ja) 1988-09-16 1988-09-16 スルーホールへの金属穴埋め方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22991988A JPH0279446A (ja) 1988-09-16 1988-09-16 スルーホールへの金属穴埋め方法

Publications (1)

Publication Number Publication Date
JPH0279446A true JPH0279446A (ja) 1990-03-20

Family

ID=16899795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22991988A Pending JPH0279446A (ja) 1988-09-16 1988-09-16 スルーホールへの金属穴埋め方法

Country Status (1)

Country Link
JP (1) JPH0279446A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236778A (ja) * 1991-01-14 1992-08-25 Ngk Insulators Ltd ハニカム構造体押出用口金の製造方法
JPH05102076A (ja) * 1991-03-06 1993-04-23 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06169018A (ja) * 1992-11-30 1994-06-14 Nec Corp 半導体装置の製造方法
US6001736A (en) * 1995-03-02 1999-12-14 Kawasaki Steel Corporation Method of manufacturing semiconductor device and an apparatus for manufacturing the same
JP2009224808A (ja) * 1997-12-30 2009-10-01 Applied Materials Inc サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法
WO2011016512A1 (ja) * 2009-08-06 2011-02-10 株式会社 アルバック 半導体装置の製造方法及び半導体装置の製造装置
US20210249273A1 (en) * 2018-05-08 2021-08-12 Sony Semiconductor Solutions Corporation Etching method of oxide semiconductor film, oxide semiconductor workpiece, and electronic device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236778A (ja) * 1991-01-14 1992-08-25 Ngk Insulators Ltd ハニカム構造体押出用口金の製造方法
JPH05102076A (ja) * 1991-03-06 1993-04-23 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06169018A (ja) * 1992-11-30 1994-06-14 Nec Corp 半導体装置の製造方法
US6001736A (en) * 1995-03-02 1999-12-14 Kawasaki Steel Corporation Method of manufacturing semiconductor device and an apparatus for manufacturing the same
JP2009224808A (ja) * 1997-12-30 2009-10-01 Applied Materials Inc サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法
WO2011016512A1 (ja) * 2009-08-06 2011-02-10 株式会社 アルバック 半導体装置の製造方法及び半導体装置の製造装置
JP5518866B2 (ja) * 2009-08-06 2014-06-11 株式会社アルバック 半導体装置の製造方法
US20210249273A1 (en) * 2018-05-08 2021-08-12 Sony Semiconductor Solutions Corporation Etching method of oxide semiconductor film, oxide semiconductor workpiece, and electronic device
US12074030B2 (en) * 2018-05-08 2024-08-27 Sony Semiconductor Solutions Corporation Etching method of oxide semiconductor film, oxide semiconductor workpiece, and electronic device

Similar Documents

Publication Publication Date Title
US5498768A (en) Process for forming multilayer wiring
JP3228746B2 (ja) シランを用いないcvdにより窒化チタン上にタングステンを核生成する方法
EP0216157B1 (en) A method of depositing metal contact regions on a silicon substrate
JPH02218125A (ja) 半導体基板上に耐熱金属を選択的に堆積する方法
KR100727205B1 (ko) 플라즈마 성막 방법 및 그 장치
JPH04221822A (ja) 堆積膜形成法
JPH04257227A (ja) 配線形成方法
KR100379308B1 (ko) 불소 첨가 탄소막으로 이루어지는 절연막을 구비하는반도체 디바이스 및 그 제조 방법
JPH0279446A (ja) スルーホールへの金属穴埋め方法
JPH06204191A (ja) 金属プラグ形成後の表面処理方法
JP2882339B2 (ja) タングステンcvd反応室内のエッチング方法
JP5184644B2 (ja) 湿式エッジ洗浄を強化するためのベベルプラズマ処理
JPH0793293B2 (ja) 後処理方法
JPH07114203B2 (ja) 半導体装置の製造方法
JP2726438B2 (ja) 薄膜形成装置
JPH04206526A (ja) スルーホールへの金属穴埋め方法
JP3931394B2 (ja) プラズマ処理装置およびプラズマ処理方法
JPH1098041A (ja) 半導体装置の製造方法
JPH097969A (ja) 微細孔への金属穴埋め方法
JPH04155850A (ja) 微細孔への金属孔埋め方法
JP2954219B2 (ja) 半導体装置の製造プロセスに適用される改良された選択cvd
JPS6211227A (ja) 半導体装置の製造方法
JPH04196343A (ja) 金属による微細孔の埋め込み方法
JPH04157721A (ja) プラズマエッチング方法
JP3403595B2 (ja) 配線材料の加工方法