JPH04206526A - スルーホールへの金属穴埋め方法 - Google Patents

スルーホールへの金属穴埋め方法

Info

Publication number
JPH04206526A
JPH04206526A JP32909590A JP32909590A JPH04206526A JP H04206526 A JPH04206526 A JP H04206526A JP 32909590 A JP32909590 A JP 32909590A JP 32909590 A JP32909590 A JP 32909590A JP H04206526 A JPH04206526 A JP H04206526A
Authority
JP
Japan
Prior art keywords
substrate
film
metal
hole
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32909590A
Other languages
English (en)
Inventor
Susumu Tsujiku
都竹 進
Eisuke Nishitani
英輔 西谷
Takafumi Tokunaga
徳永 尚文
Takeshi Tamaru
田丸 剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32909590A priority Critical patent/JPH04206526A/ja
Publication of JPH04206526A publication Critical patent/JPH04206526A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上の絶縁膜に基板の下地金属の一部を露
出させるために設けたスルーホールを、金属の選択CV
Dにより穴埋めする金属穴埋め方法に係り、特にLSI
に用いられる多層配線間i続用などの微細なスルーホー
ルを歩留まり良く金属で穴埋めするために好適なスルー
ホールへの金属穴埋め方法に関する。
〔従来の技術〕
LSIの高集積化に伴い、素子−配線間あるいは各配線
間を接続する配線設計の困難性が増大し、その解決手段
として多層配線が不可欠な技術となり、下層配線と、絶
縁膜を介して設けた上層配線とを接続するために、必要
に応じて、絶縁膜(こ微細なスルーホールを設け、この
スルーホールを導体で穴埋めする方法がとられている。
スルーホールを穴埋めする方法としては幾つかの方法が
あるが、その中で、スルーホール径が微細な場合にも穴
埋め性の良好な方法として、金属、特にタングステン(
W)の選択CVDが実用上、最も期待されている方法で
ある。
タングステン(W)の選択CVDは、250℃以上に加
熱した試料上にフン化タングステン(WF6)ガスおよ
び水素(H2)ガス混合ガスを導入、接触させて、下記
のいずれかの反応により、下地金属(ここではアルミニ
ウム(A9)の場合を示す。)上にタングステン(W)
膜を成長させる方法である。
WF6+2AQ→W+2AQF3   ・・・(1)W
F、+3H2→W+6HF     ・・ (2)Si
02等の絶縁膜上では、(1)の反応は生起せず、また
(2)の反応も700℃以下の温度では進行しないため
、タングステン(以下、「W」と記す。)がアルミニウ
ム(以下、FAI2J と記す。)上でのみ選択成長し
、スルーホールの穴埋めが達成されることになる。
Wの選択CVDに関するこれまでの記載文献としては、
例えば、セミコンダクター・ワールド(Semicon
ductor World) 1985年12月号64
−71頁の記載あるいはジャーナル・オブ・ザ・エレク
トロケミカル・ソサエティ第131巻(1984年)1
427−1433頁(J、EI−ec+tocbemi
cal 5ocie[131(1984)pp1472
−1433)に記載のものがある。
〔発明が解決しようとする課題〕
しかしながら、前記従来技術においては、選択CVDに
よってWを成長させようとする下地金属表面の処理につ
いて十分な配慮がなされておらず、そのためスルーホー
ルにおける導通が不十分となったり、また逆に、隣接す
るスルーホール間の短絡を生ずるなどの問題があった。
すなわち、スルーホールを形成した直後の下地金属表面
は、スルーホールを設けるために施したホトエツチング
プロセスに伴う汚れが付着していたり、酸化物、例えば
下地金属AQの場合Aβ203などが形成されているこ
となどにより清浄な面となっていないため、Wの成長が
進行せず、導通不良の原因となる。
゛ また、下地金属表面を清浄化する方法として、フン
酸(HF)によるウェットエツチング処理、あるいはA
r“イオンによるスパンタエッチング処理があるが、前
者の場合、フッ素により下地配線の腐食を生ずること、
また後者の場合、下地金属表面を物理的に除去するため
、清浄な下地金属面を露出させることはできるが、同時
に、飛散した下地金属がスルーホールの側壁部あるいは
絶縁膜表面に封着するため、Wの選択CVDにおいて、
その付着部でもWの成長が進行し、そのW膜によって隣
接スルーホールが短絡するなどの結果を生ずることにな
る。同様の現象は絶縁膜上に金属性の汚れが付着残留し
た場合にも生ずる。
さらに、絶縁膜上に形成されたW膜は剥離しやすいもの
であり、ウェハ上にごみとなって残り、歩留まり低下の
原因となる。
本発明の目的は、前記従来技術の問題を解決し、選択性
が良好で、露出下地と穴埋め金属間の導通性の良好な穴
埋めを実施得るスルーホールへの金属穴埋め方法を提供
することにある。
〔課題を解決するための手段〕
前記目的は、基板の下地金属の一部を露出させた露出下
地の前処理として、3ふツ化塩素(ClFs)ガスによ
るライトエッチ前処理を施した後、当該基板を大気中に
さらすことなく、当該基板に対して連続的に金属の選択
CVD処理をhなうことにより、達成される。
〔作用〕
本発明では、多層配線を形成するために設けられたスル
ーホールの露出下地の金属膜の表面に存在する酸化膜あ
るいは汚れ付着物が、CQF3ガスのライトエツチング
により除去される。その後大気にさらすことなく連続的
に前記したW等の選択CVD処理を施すことにより、清
浄な下地金属表面に金属が堆積するため、導通抵抗の低
い配線間の接続が可能となり、露出下地と穴埋め金属の
間の導通性の良好な穴埋めを行なうことができる。
さらに本発明では、前処理にプラズマを用いないため、
イオン衝撃によって生じた絶縁膜の損傷、例えばSiO
□表面上への81ダングリンホンドの生成、基づく絶縁
膜上でのW膜形成、すなわち選択性の劣化が生じない。
〔実施例〕
以下、本発明の実施例を図面により説明する。
第1図〜第3図(A)、(B)は本発明の一実施例を示
すもので、第1図は本発明方法の一例を示すフローチャ
ート、第2図は本発明方法を実施するための装置の概要
を示す図、第3図(A)。
(B)は本発明方法による処理を施す前と施した後の、
基板の下地金属の一部を露出させるために設けたスルー
ホール部分の拡大断面図である。
本発明方法を実施するための第2図に示す装置は、前処
理室1と、成膜室7とを有している。前記前処理室lと
、成膜室7とにわたって、基板搬送手段(図示せず)が
設けられている。前処理室1と成膜室7間には、ゲート
弁6が設けられている。前記前処理室1および成膜室7
は、真空ポンプ(図示せず)により、例えば103Pa
程度に真空空排気されるようになっている。
前記前処理室1の内部には、ガスシャワー4及び基板加
熱ステージ5が配置されている。基板加熱ステージ5の
内部にはヒータ5aが内蔵されておリヒタ電源3に持続
されている。また、前処理室1にはガス導入口を通じて
、 Cl2F、ガスを供給し得るようになっている。そ
して、前記下部の電極5の上面には、処理すべき基板2
を載置するようになっている。
前記基板搬送手段は、前処理室1で処理された基板2を
大気にさらすことなく、ゲート弁6を通じて成膜室7へ
搬送するようになっている。なお、成膜室7に搬入され
た基板を第2図中に符号2aを付けて示している。
前記成膜室7の上部には、基板2aを所定温度に加熱す
るためのハロゲンランプ8と、ハロゲンランプ8の赤外
線を通す石英窓9とが設けられている。また、成膜室7
の内部には、基板2aの支持体10と、ガス導入口12
と、遮光板13とが配置されている。前記基板2aの支
持体1oと、成膜室7の壁11と、遮光板13とは水冷
されており、その結果基板2aの表面を除いて、成膜室
7の内壁の表面温度は、実質的に成膜反応が進行しない
温度まで低下している。さらに、成膜室7には前記ガス
導入口12を通じて、この実施例ではH2ガスとWF、
ガスとを供給し得るようになっている。
次に、前記装置を使用して実施するスルーホールへの金
属穴埋め方法のプロセスを、第1図に従って説明する。
まず、前処理室1ではステップ20により基板加熱ステ
ージ5上に処理すべき基板2を設置する。
この基板2には、第3図(A)に示すごとく、下地金属
としてのAQ配線14上に、プラズマCVD法等により
基板上の絶縁膜としてSiO□膜15全15した後、ホ
トエツチングによりスルーホール16が設けられている
。このスルーホール16は、例えば1μm角で深さ1.
2μmの微細穴である。また、スルーホール16にはA
n配線14上に、下地金属の一部を露出させた露出下地
としての、AQの自然酸化膜17が付着している。
次に、第1図に示すステップ21で前処理室1内を1O
−3Pa程度まで真空排気する。
ついで、ステップ22で前処理室1内の基板2を基板加
変ステージ5内のヒータ5aに電流を流すことにより加
熱する。
続いて、ステップ23でCQF3ガスを前処理室内に導
入する。 CuF2は基板上で反応し。
絶縁膜表面をライトエッチし、表面へ汚れ成分を除去す
る。また、これにより、基板2の下地金属の一部を露出
させた露出下地としての、第3図(A)に示すAQの自
然酸化膜17もCQF3ガスのライトエッチ処理により
除去される。
前記ステップ23で所定時間前処理をした後、ステップ
24でCQF3ガスの導入を停止するとともに、前処理
室1内に真空排気を停止する。
次に、第1図に示すステップ25で前処理室1と成膜室
7間に設けられたゲート弁6を設ける。
そして、前処理室1で前処理を施した基板2を大気にさ
らすことなく、基板搬送手段(図示せず)により前処理
室1から成膜室7内に搬送し、その基板2aを成膜室7
内の支持体10上に載置する。
基板2aを支持体10上に載置した後、基板搬送手段を
ゲート弁6から前処理室1内に戻し、ゲート弁6を閉じ
る。
その間、ステップ26で成膜室7内を所定の真空度、例
えば10−”P a程度に真空排気する。
ついで、ステップ27で第1図に示すガス導入口12を
通じて成膜室7内にH2ガスを導入する。
さらに、ステップ28でハロゲンランプ8を点灯し、石
英窓9を通じて支持体10上の基従2aの表面に赤外線
を照射し、基板2aを所定温度に加熱する。
基板2aを所定温度に加熱した後、ステップ29でガス
導入口12から成膜室7内に、この実施例ではH2ガス
にWF6ガスを加えて導入する。
続いて、ステップ30で基板2aに対して金属の選択C
VD処理を行なう。この金属の選択CVDにより、第3
図(B)に示すように、下地金属の一部を露出させた露
出下地であるAQ配線14上に、Wを選択成長させ、ス
ルーホール16をWで穴埋めする。
この成膜室7での処理時には、基板2aは水冷されてい
る支持体10により支持され、また成膜室7の壁11も
水冷され、さらに赤外線が成膜室7の壁11に直接照射
されないように、水冷の遮光板13で遮られている。こ
れにより、基板2aの表面を除いて成膜室7の壁11お
よび備品は実質的に成膜反応が進行してない温度に低下
されている。
前記ステップ30によりWを所定厚さに成長させた後、
ステップ31でH2ガス、WF6ガスの導入を停止させ
るとともに、第2図に示す/10ゲンランプ8を消灯す
る。
ついで、ステップ32で真空排気を停止し、続いてステ
ップ33でスルーホール16をWの選択CVDにより穴
埋めした基板2aを冷却する。
基板2aを冷却した後、最後にステップ34により成膜
室7から基板2aを取り出し、Wの穴埋め処理を終了す
る。
次に、前記プロセスにおける処理条件の具体的実施例を
説明する。
(1)前処理室での処理条件 ・基板加熱温度   7200℃ ・CQF3ガス流量 : 100sccrn・ガス圧力
     :0.5Torr・処理時間     :Q
、2m1n (2)成膜室での処理条件 ・基板温度     :450℃ ・ガス圧力     :1.5Totr拳WF、ガス流
量  +3secm −H2ガス流量   : 500scem・処理時間 
    : 5m1n なお、基板としては、下地AQ配線上でプラズマCVD
法等により5i02膜を形成した後、ホトエツチングに
より1μm角の微細なスルーホール(深さ1.2μm)
を多数個開口させたテスト用基板を用いた。
この実施例において、前処理を行なう前の基板では、第
3図(A)に示すように、露出下地であるスルーホール
部分のAQ配線14上にAQの自然酸化膜17及び絶縁
膜表面上の汚れ35が付着していた。
この自然酸化膜17及び汚れ35は、前処理室内でのC
QF3WF3ガストエツチング処理によって除かれ、引
き続いて成膜室内でH2ガスWF6ガスとにより、基板
に対してWの選択CVD処理を施すことによって、第3
図(B)に示すように、AQ配線14の上に直接W膜1
8が成長し、スルーホール16を穴埋めすることができ
た。
この実施例1によりW膜18で穴埋めを実施した基板に
おけるスルーホール16の導通部の導通抵抗は、1μm
角のスルーホール1個当り0.1〜0.12Ωと良好な
値を示した。また、絶縁膜である5i02膜15上への
W膜の成長は見られず、選択性も良好であった。
なお、本発明では前記実施例の装置、条件にのみ制約さ
れることなく、Wの選択成膜が可能なコールドウオール
型CVD成膜室およびCQF3WF3ガスチング処理が
可能な前処理室と、両者間を基板の真空搬送ができる基
板搬送手段を有するWの選択CVD装置全てについて、
処理条件を選ぶことにより使用できる。
また、CQF3前処理に先立ち、Arスパッタエンチ、
ハロゲンプラズマエッチ等の前処理を行なうこともでき
る。これらのプラズマ処理によって生じた絶縁膜表面の
損傷は前記した絶縁膜表面上の汚れと同様にCQF3前
処理で除去され選択性が低下することはない。
さらに、対象となる選択CVDの系および金属も前記実
施例のWF6−H2系によるWの選択CvDに限ること
なく、金属の選択CVDの可能なシステム、例えばWF
6−3iH4系によるWの選択CVD、MoF6  H
z系によるMOの選択CVD、アルキルAQを原料とす
るAQの選択CVDにも本発明が適用できることは言う
までもない。
〔発明の効果〕
以上説明した本発明によれば、基板の下地金属の一部を
絶縁膜より露出させた露出下地の前処理として、 (l
F3ガスによるライトエッチ前処理を施した後、当該基
板に対して連続的に金属の選択CVD処理を行なうよう
にしているので、多層配線を形成するために設けられた
スルーホールの露出下地の金属膜の表面に存在する酸化
膜あるいは汚れ付着物および絶縁膜上の汚れ成分が、 
CQF3ガスによりエツチング除去され、その後大気に
さらすことなく連続的に前記したW等の選択CVD処理
を施すことにより、清浄な下地金属の表面に金属が堆積
するため、導通抵抗の低い配線間の接続が可能となり、
露出下地と穴埋め金属の間の導通性の良好な穴埋めを行
ない得る効果がある。さらに本前処理は、絶縁膜上の汚
れを除くため、選択性の向上が可能となる。これにより
、微細なスルーホールへの金属穴埋めが必要なLSIの
多層配線の信頼性の向上に寄与するところ大なる効果が
ある。
【図面の簡単な説明】
第1図は本発明方法の一例を示すフローチャート、第2
図は本発明方法を実施するための装置の概要を示す図、
第3図(A)、(B)は本発明方法による処理を施す前
と施した後の、基板の下地金属の一部を露出させるため
に設けたスルーホール部分の拡大断面図である。 符号の説明 1・・・前処理室、2,2a・・・・基板、3・・・・
・・ヒータ電源、5・・・・・・基板加熱ステージ、7
・・・・・成膜室、8・・・・・ハロゲンランプ、10
・・・・・・基板の支持体、12・・・・ガス導入口、
13・・・・遮光板、14・・・・・AQ配線、15・
・・5i02膜、16・・・スルーホール、17・・・
・・AQの自然酸化膜、18・・W膜、20〜34・・
・・処理のステップ。 第 I 刀 !52図 C17F3 ↓ 肩 3【 (A) 、3s /7  /δ   J5 /4 7g /4. Δノ屋乙釆賽 ts−−5iθ2R隻 /♂−wWL

Claims (1)

    【特許請求の範囲】
  1. 1.基板上の絶縁膜に基板の下地金属の一部を露出させ
    るために設けたスルーホールを、金属の選択CVDによ
    り穴埋めする金属穴埋め方法において、前記下地金属の
    一部を露出させた露出下地の前処理として、3フッ化塩
    素(ClF_3)ガスによるライトエッチ処理を施した
    後、当該基板を大気中にさらすことなく、当該基板に対
    して連続的に金属の選択CVD処理を行なうことを特徴
    とするスルーホールへの金属穴埋め方法。
JP32909590A 1990-11-30 1990-11-30 スルーホールへの金属穴埋め方法 Pending JPH04206526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32909590A JPH04206526A (ja) 1990-11-30 1990-11-30 スルーホールへの金属穴埋め方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32909590A JPH04206526A (ja) 1990-11-30 1990-11-30 スルーホールへの金属穴埋め方法

Publications (1)

Publication Number Publication Date
JPH04206526A true JPH04206526A (ja) 1992-07-28

Family

ID=18217558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32909590A Pending JPH04206526A (ja) 1990-11-30 1990-11-30 スルーホールへの金属穴埋め方法

Country Status (1)

Country Link
JP (1) JPH04206526A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022660A1 (fr) * 1998-10-14 2000-04-20 Tokyo Electron Limited Procede et appareil de traitement de surface
US6503842B2 (en) * 1996-09-16 2003-01-07 Micron Technology, Inc. Plasmaless dry contact cleaning method using interhalogen compounds

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503842B2 (en) * 1996-09-16 2003-01-07 Micron Technology, Inc. Plasmaless dry contact cleaning method using interhalogen compounds
US7033946B2 (en) 1996-09-16 2006-04-25 Micron Technology, Inc. Plasmaless dry contact cleaning method using interhalogen compounds
US7371263B2 (en) 1996-09-16 2008-05-13 Micron Technology, Inc. Plasmaless dry contact cleaning method using interhalogen compounds
WO2000022660A1 (fr) * 1998-10-14 2000-04-20 Tokyo Electron Limited Procede et appareil de traitement de surface
US7094703B2 (en) 1998-10-14 2006-08-22 Tokyo Electron Limited Method and apparatus for surface treatment
US7146744B2 (en) 1998-10-14 2006-12-12 Tokyo Electron Limited Method and apparatus for surface treatment

Similar Documents

Publication Publication Date Title
US6346489B1 (en) Precleaning process for metal plug that minimizes damage to low-κ dielectric
EP0216157B1 (en) A method of depositing metal contact regions on a silicon substrate
US5498768A (en) Process for forming multilayer wiring
KR0139793B1 (ko) 막형성 방법
EP1081751A2 (en) Methods of pre-cleaning dielectric layers of substrates
KR100377672B1 (ko) 반도체장치및그제조방법
KR20000035640A (ko) 반도체 구조물에서의 저온 구리 리플로우를 개선하기 위한구조물 및 방법
JPH11220021A (ja) 半導体装置の製造方法
JPH04221822A (ja) 堆積膜形成法
TWI452629B (zh) A method of repairing a low dielectric film, a semiconductor manufacturing apparatus, and a memory medium
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
US7014887B1 (en) Sequential sputter and reactive precleans of vias and contacts
KR19990014078A (ko) Cvd 장치의 챔버 클리닝 방법
KR20010033959A (ko) 불소 첨가 탄소막으로 이루어지는 절연막을 구비하는반도체 디바이스 및 그 제조 방법
JPH0279446A (ja) スルーホールへの金属穴埋め方法
JPH04206526A (ja) スルーホールへの金属穴埋め方法
JP2726438B2 (ja) 薄膜形成装置
JPH0246731A (ja) 半導体装置の製造方法
JP3931394B2 (ja) プラズマ処理装置およびプラズマ処理方法
JPH1098041A (ja) 半導体装置の製造方法
JPH08213322A (ja) イオン衝撃増強リフロー
JPH04155850A (ja) 微細孔への金属孔埋め方法
JPH097969A (ja) 微細孔への金属穴埋め方法
JPS6211227A (ja) 半導体装置の製造方法
JPH0294631A (ja) 薄膜形成方法及び薄膜形成装置