JPH0246731A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0246731A
JPH0246731A JP19822088A JP19822088A JPH0246731A JP H0246731 A JPH0246731 A JP H0246731A JP 19822088 A JP19822088 A JP 19822088A JP 19822088 A JP19822088 A JP 19822088A JP H0246731 A JPH0246731 A JP H0246731A
Authority
JP
Japan
Prior art keywords
thin film
metal thin
deposited
metal
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19822088A
Other languages
English (en)
Other versions
JPH07114203B2 (ja
Inventor
Hiroshi Yamamoto
浩 山本
Jun Onoe
尾上 順
Takao Kakiuchi
垣内 孝夫
Tsutomu Fujita
勉 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19822088A priority Critical patent/JPH07114203B2/ja
Publication of JPH0246731A publication Critical patent/JPH0246731A/ja
Publication of JPH07114203B2 publication Critical patent/JPH07114203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものであり、特
に低い抵抗と高い信頼性を持つ金属配線を備えた、集積
度の高い半導体装置の製造方法に関する。
従来の技術 従来の半導体装置の製造方法を用いて半導体装置を製造
する場合、金属配線は、抵抗が低く加工が容易なアルミ
ニウム(以下AIと記す)もしくはA1合金の薄膜を加
工することによって作製されるのが通例であった。また
AIもしくはA1合金薄膜の堆積はスパッタ法を用いて
行われるのが通例であった。
ただしこのような金属配線には微細化された場合に信頼
製が劣化するという問題点があり、その改善のために、
タングステン(以下Wと記す)、モリブデン、タンタル
などの高融点金属もしくはタングステンシリサイドなど
の高融点金属合金と組み合わせた構造の使用が提案され
ている。 (1)AI薄膜もしくはA1合金薄膜と、高
融点金属もしくは高融点金属合金の薄膜とを積層した金
属薄膜を細線に加工した金属配線(例えば、D、  S
G  a  r  d  n  e  r   他、 
アイ イイ トラン号°クション オン エレクトロン
 テ°ハ゛イス (IEEE  Tan5action
  on  Electron  Devlcis) 
  vol、     32、 1985、  p、 
  174)、(2)A1合金薄膜を細線に加工した後
にその上面および側面に高融点金属薄膜もしくは高融点
金属合金薄膜を堆積した金属配線(例えば、H,P。
W、   He  y 他、  1 9 8  B イ
ンシーナショナル エレクトロン テ°バイス ミーテ
ィンク゛ (International   Ele
ctron   Device   Meeting)
、  Technical  Digestl 1)、
50)などがその例である。
なおこれらの高融点金属薄膜や高融点金属合金薄膜はス
パッタ法で堆積される場合とchemical  Va
por  deposition(以下CVDと略記す
る)法で堆積される場合とがあった。この−例を以下に
示す。
従来例工 第14図には従来の方法によって製造した半導体装置の
第1の例の断面図を、第15図には従来の方法によって
半導体装置を製造する工程の一例の断面図をそれぞれ示
す。
まずSiウェハ1の表面に下地絶縁膜3を・堆積し、必
要な位置にコンタクト孔4を開孔する(第6図(a))
。次に第1の金属薄膜としてA1合金薄膜5をスパッタ
法で堆積する。このA1合金薄膜表面にはスパッタ装置
から取り出して大気にさらすことにより表面酸化膜6が
形成されている(第15図(b))。またコンタクト孔
4側壁においてA1合金薄膜5はオーバーハング形状を
なす。
次にアルゴン(図中にはArと記す)イオンによるスパ
ッタエッチを行い、A1合金薄膜5の表面酸化膜6を除
去する(第15図(C))。この処理は基板主面に対し
て80″程度以上の角度を持つ表面に対しては効果を持
たないため、フンタクト孔4内の垂直に近い角度を持つ
表やオーバーハング形状をなした表面においては表面酸
化膜6が残留する。
続いて上記の処理を行った半導体基板表面を大気にさら
すことなく、例えばWFsと水素を含む雰囲気中でCV
Dを行いA1合金薄膜5表面にW薄膜9を堆積する(第
15図(d))。この時コンタクト孔4の部分のA1合
金薄膜6表面に表面酸化M6が残留しているため、W薄
膜堆積の遅れ時間が長くなり、W薄膜9の膜厚が他の部
分に比較して薄くなる。極端な場合にはW薄膜9はこの
部分に全く堆積しない。
このあとA1合金薄膜5とW薄膜9とが積層した金属薄
膜を配線形杖に加工するいとによって第14図の構造の
半導体装置を得る。しかし第14図の半導体装置の金属
導線は、特にコンタクト孔4の部分において、A1合金
薄膜5およびW薄膜9が薄くなっているため、低い信頼
性しか持たない。
従来例2 第1θ図には従来の方法によって製造した半導体装置の
第2の例の断面図を示す。
本例ではA1合金薄膜5の表面処理を全く行わずにW薄
膜9を堆積した例を示す。このため第15図の場合とは
異なり、A1合金薄膜6の表面酸化膜6の厚さは試料全
体においてほぼ同一であり、従ってW薄膜9堆積の際の
遅れ時間もほぼ同一であったために、コンタクト孔4の
部分にもW薄膜9はほぼ同一の厚さに堆積した。しかし
詳細に見れば表面酸化膜厚は不均一性を持ち、その影響
によってW薄膜9の膜厚均一性は良くない。またA1合
金薄膜5とW薄膜9との界面に絶縁性の表面酸化膜6が
存在しているため、コンタクト抵抗その他の電気特性も
本発明の方法を用いて作製した半導体装置に比較して劣
っている。
発明が解決しようとする課題 半導体装置の微細化が進行するにつれて、例えばコンタ
クト孔部やゲート電極側部の様に急峻な段差を有する基
板上に金属配線を形成することが必要になってきている
。ところがスパッタ法で堆積したAl薄膜やA1合金薄
膜は段差被覆性に乏しいため、段差部分で膜厚が極めて
薄くなり、配線を形成した場合の断面積が極めて小さく
なる。
このためこの部分で断線が生じたり、エレクトロマイグ
レーシロンやストレスマイグレーション等に対する信頼
性が劣化したりする可能性が大きくなる。この問題の改
善のために高融点金属や高融点金属合金の利用が提案さ
れているのであるが、しかし高融点金属薄膜や高融点金
属合金薄膜もスパッタ法で堆積したのではやはり段差被
覆性に乏しく十分な効果を得ることができない。このた
め微細化された半導体装置においては、段差被覆性に優
れたCVD法で堆積した高融点金属薄膜や高融点金属合
金薄膜を利用して信頼性を向上させることが必要になる
ところがCVD法には基板表面状態の影響を強く受ける
問題がある。例えばAl薄膜やA1合金薄膜の表面には
、堆積後大気にさらすことによって極めて短時間の内に
アルミナ(AlaOaの化学式で表記される)を主体と
する厚さ22−3層程度の表面酸化膜が成長する。この
表面上にCVD法で高融点金属膜や高融点金属合金薄膜
を堆積した場合、例えば原料ガス供給後もある遅れ時間
の間は堆積がまったく生じない(以下この時間を堆積遅
れ時間と記述する)という問題が発生する。
しかも表面酸化膜厚には不均一性が大きく、試料間の再
現性にも乏しい。このため、堆積された高融点金属薄膜
や高融点金属合金薄膜の膜厚均一性や再現性が悪化する
という問題が発生する。さらに電導性に乏しい酸化膜が
界面に残留するため、電気特性も悪化する。AIもしく
はA1合金以外の金属薄膜上にも同様に表面酸化膜が成
長するこため、その上に高融点金属薄膜や高融点金属合
金薄膜を堆積する場合にも以上のような問題は同様に発
生する。
従ってCVD法で高融点金属や高融点金属合金薄膜を均
一にかつ再現性よく堆積するためには、基板表面の酸化
膜を除去する処理を行うことが重要である。
そのために従来−膜内に行われていた方法の一つとして
弗酸溶液によるエツチングがある。しかしこの方法では
エツチング後の表面を大気にさらしたときに再び表面酸
化膜が形成されるため、顕著な効果は得られない(例え
ば鴨志1)他、1982年、応物学会、18a−D−9
)。その上、Al薄膜もしくはA1合金薄膜が侵され、
断線不良発生にいたる可能性も大きい。
またアルゴンイオンを用いたスパッタエツチング法も、
例えば2層の金属配線層間を接続する層間コンタクト形
成においては検討されている(日経マイクロデバイス、
1988年6月、p、58)。
ところがこの方法では物理的なスパッタ作用によって表
面酸化膜の除去を行うため、基板主面に対して80°程
度以上の傾斜を持つ表面に対してはほとんど効果を持た
ない。従って、アルゴンスパッタエツチングは信頓性改
善の目的で高融点金属薄膜や高融点金属合金薄膜を堆積
する場合の表面処理方法としては適さない。AI薄膜や
A1合金薄膜の表面は、段差を持った基板上にスパッタ
法で堆積した場合、その段差被覆性の乏しさのために基
板表面よりもさらに急峻な段差を持ち、オーバーハング
形状をとることも頻繁に生じるのに対して、アルゴンス
パッタエツチングはそのような部分に対してまったく効
果を持たないからである。
これに対して、高周波放電によって作製したハロゲン化
合物もしくは水素を含む活性種や、紫外光の照射によっ
て作製した水素の活性種によってAIもしくはその他の
金属の表面酸化膜除去が可能であることが報告されてい
る(例えば、 (1)小1)他、昭和54年電子通信学
会総合全国大会、2−28、 (2)山水 他、昭和5
7年電子通信学会総合全国大会、2−233、(3)入
京、公開特許公報、昭E!3−9953)。これらの方
法は活性種の化学的作用を利用しているため、段差上に
堆積した金属膜の表面に対しても効果を持つと期待でき
る。しかし、これらの方法を金属配線の信頼性を向上さ
せる目的で利用することが提案されたことはなかった。
また無水弗酸を利用した気相エツチングも有効な表面処
理方法として提案されている(例えば月刊Sem1co
nductor  WorlcL  1988年3月、
p、121)。これは化学的作用のみを利用するもので
あり、段差上に堆積した金属膜の表面に対しても効果を
持つと期待できる。
しかもこの方法で処理した表面は、少なくともシリコン
(以下Siと記す)表面においては、処理後大気にさら
した時の表面酸化膜の再成長が抑制されることが報告さ
れている。しかし、この方法を金属表面を処理する方法
として検討した例はなかうたO 本発明者は以上のような従来の半導体装置の製造方法の
諸欠点に鑑みて種々考案した結果、本発明を完成するに
至ったものである。
課題を解決するための手段 請求項1または2記載の半導体装置の製造方法では、段
差を有する基板上にスパッタ法で堆積されたAI薄膜も
しくはA1合金薄膜から成る第1の金属薄膜表面は水素
、ハロゲンもしくはそれらの化合物の内の少なくとも一
種の活性種を含む雰囲気中で処理され、その後、基板表
面を大気にさらすことなく、高融点金属薄膜もしくは高
融点金属合金薄膜がCVD法で堆積されるものである。
請求項3または4記載の半導体装置の製造方法では、段
差を有する基板上にスパッタ法で堆積されたAI薄膜も
しくはA1合金薄膜から成る第1の金属薄膜表面は無水
フッ酸ガスを含む雰囲気中で処理され、その後、高融点
金属薄膜もしくは高融点金属合金薄膜がCVD法で堆積
されるものである。
請求項5記載の半導体装置の製造方法では、段差を育す
る基板上にスパッタ法でAI薄膜もしくはA1合金薄膜
から成る第1の金属薄膜が堆積された後、基板表面を大
気にさらすことなく、高融点金属薄膜もしくは高融点金
属合金薄膜がCVD法で堆積され、その後、第1の金属
薄膜と高融点金属薄膜もしくは高融点金属合金薄膜とが
積層きれた金属薄膜を配線形状に加工されるものである
作用 請求項1または2記載の半導体装置の製造方法では、A
I薄膜もしくはA1合金薄膜から成る第1の金属薄膜表
面が水素、ハロゲンもしくはそれらの化合物の内の少な
くとも一種の活性種を含む雰囲気中で処理されるため、
段差上に堆積された、急峻な傾斜を基板表面に有する部
分においても表面酸化膜が除去される。しかもその後、
基板表面を大気にさらすことなく、表面酸化膜の存在し
ない状態を保ったままCVD法による高融点金属薄膜も
しくは高融点金属合金薄膜堆積が行われるため、段差上
においても均一性および再現性に優れた高融点金属薄膜
もしくは高融点金属合金薄膜が得られる。
請求項3または4記載の半導体装置の製造方法では、A
I薄膜もしくはA1合金薄膜から成る第1の金属薄膜表
面が無水弗酸ガスを含む雰囲気中で処理されるため、段
差上に堆積された、急峻な傾斜を基板表面に存する部分
においても表面酸化膜が除去され、しかもその後、基板
表面を大気にさらした時の表面酸化膜の再成長も抑制さ
れる。
このため表面酸化膜の存在しない表面上にCVD法によ
る高融点金属薄膜もしくは高融点金属合金薄膜堆積が行
われ、段差上においても均一性および再現性に優れた高
融点金属薄膜もしくは高融点金属合金薄膜が得られる。
請求項5記載の半導体装置の製造方法では、A】薄膜も
しくはA1合金薄膜から成る第1の金属薄膜堆積後、基
板表面を大気にさらすことなく、酸化膜の存在しない表
面上にCVD法による高融点金属薄膜もしくは高融点金
属合金薄膜堆積が行われる。このため、段差上において
も均一性および再現性に優れた高融点金属薄膜もしくは
高融点金属合金薄膜が得られる。
実施例 以下図面に基づいて本発明についてさらに詳しく説明す
る。
実施例1 第1図には本発明の特許請求の範囲第(1)項の方法に
よって製造した半導体装置の第1の例の断面図を示す。
ここでは第1の金属薄膜としてA1合金薄膜5を、第2
の金属薄膜としてW薄膜を使用した例を示した。この様
にA1合金薄膜とW薄膜とを組み合わせることにより、
信顆性が高(かつ抵抗が低い金属配線を得ることができ
る。なおSiウェハ1中には半導体装置として必要なさ
まざまな構造が形成されているが、第1図では拡散層2
のみを示した。
第2図には本発明の請求項1の方法によって半導体装置
を製造する工程の1例の断面図を示す。
まずSiウェハ1の表面に下地絶縁膜3を堆積し、必要
な位置にコンタクト孔4を開孔する(第2図(a))。
次に第1の金属薄膜としてA1合金薄膜5をスパッタ法
で堆積する。このA1合金薄膜表面にはスパッタ装置か
ら取り出して大気にさらすことにより表面酸化膜6が形
成されている(第2図(b))。また、スパッタ法で堆
積した金属薄膜は段差被覆性に乏しく、かつ第2図では
コンタクト孔4側壁を垂直に加工したため、コンタクト
孔が微細化され直径2μm程度以下になった場合には、
第2図(b)に示された様にコンタクト孔4側壁におい
てA1合金薄膜5はオーバーハング形状をなす。
次に活性水素ガスを含む雰囲気中での処理を行い、 A l *Os+f3 H→2 A I + 3 Hs
O↑の反応によってA1合金薄膜の表面酸化膜6を除去
する(第2図(C))。この反応は等方的に進行するた
め、コンタクト孔4側壁のオーバーハング形状をなした
表面におい°ても除去される。
続いて上記の処理を行った半導体基板表面を大気にさら
すことなく、例えば六弗化タングステン(以下WFsと
記す)と水素を含む雰囲気中でCVDを行いA1合金薄
膜5表面にW薄膜9を堆積する(第2図(d))。この
時A1合金薄膜6表面に表面酸化膜6が存在しないため
W薄膜9は均一にかつ再現性よく堆積され、さらに電気
特性も良好になる。そして最後にA1合金薄膜5とW薄
膜9との積層金属薄膜を配線の形状に加工することによ
って第1図の構造の半導体装置を得る。
なお第1図および第2図にはには第1の金属薄膜として
A1合金薄膜を使用した例のみを示したが、AI薄膜を
使用することも、AI薄膜もしくはA1合金薄膜と、高
融点金属薄膜もしくは高融点金属合金薄膜とを積層した
金属薄膜を使用することも可能である。また第1図およ
び第2図には第2の金属薄膜としてW薄膜を使用した例
のみを示した□が、他の高融点金属例えばモリブデン、
タンタル等の薄膜を使用することも、タングステンシリ
サイド、モリブデンシリサイド、窒化チタン等の高融点
金属合金薄膜を使用することも可能である。さらに第2
図にはW薄膜堆積をWFsと水素とを含む雰囲気中で行
った例のみを示したが、WF6とシランとを含むガス中
で行うことにより堆積速度および生産性を向上させるこ
とが可能である。
第2図の工程の内A1合金薄膜5表面の処理とW薄膜9
堆積は例えば第3図に示された様な構成を持つ装置を用
いて実施される。第2図(b)の形状の半導体基板32
はまず導入槽21を通して表面処理槽22の試料台31
に装着される。この状態でガスシステム29から表面処
理槽22に水素(図中にはH2と記す)、アンモニア(
図中にはNHaと記す)等のガスが供給されるとともに
水銀ランプ26を用いて紫外光が照射されることによっ
て作られた活性水素を含むガス雰囲気で、半導体基板3
2の表面が処理される。次に半導体基板32はバルブ2
5を通してW堆積槽23に移され試料台31に装着され
る。この状態でハロゲンランプ27を点灯し、赤外光に
よって半導体基板32を300℃程度に加熱し、WF6
、水素、シラン(図中には5iHAと記す)等を含むガ
ス雰囲気にさらしてW薄膜の堆積を行う。最後に取り出
し槽24を通して第2図(d)の形状に加工された半導
体基板を取り出す。
なお第3図には独立した表面処理槽とW堆積槽とを備え
た装置の例のみを示したが、表面処理およびW堆積を同
一の槽内で行うことも可能である。
また第3図には表面処理槽として水素を含むガスに紫外
光を照射して活性種を含むガス雰囲気を得るもののみを
示したが、例えば弗素ガス、塩素ガス等のハロゲンガス
もしくはフロン等のハロゲン化合物ガスに紫外光を照射
して得た活性ハロゲンもしくは活性ハロゲン化合物を含
むガス雰囲気を利用することも可能である。また例えば
第4図に示された様な構成の槽を第3図の表面処理槽2
2の位置に取り付けた装置を用いれば、水素ガスにプラ
ズマを印加することによって得た活性水素を含むガス雰
囲気中で処理を行うことも可能である。
第5図にはAI合金薄膜上にW薄膜の堆積を行った際に
観測された堆積遅れ時間を、表面処理を行わなかった場
合および弗酸溶液もしくは活性水素による表面処理を行
った場合について比較したグラフを示す。ただしW堆積
はWFsおよび水素ガスを用いたCVD法で行い、基板
温度は280°Cとした。
第5図から表面処理を行わなかった場合には10分程度
の極めて長い堆積遅れ時間が存在することがわかる。こ
れはA1合金薄膜表面に酸化膜が存在することに由来す
る。この遅れ時間は試料内での不均一性が大きく、かつ
履歴によって変化する。しかも金属配線の信顆性を向上
させる目的で使用するW薄膜の膜厚は1100n程度以
下と薄いため、この現象はW薄膜厚の均一性や再現性を
極度に悪化させる。特にこの問題はWFeとシランとを
含むガス雰囲気を用いて高い速度で堆積を行う場合に顕
著になる。
第5図からはまた、弗酸溶液処理を行った場合には、表
面処理を行わなかった場合に比較すると短縮されるもの
の、まだ5分以上の堆積遅れ時間が存在する場合がある
ことがわかる。これは弗酸溶液で表面層を除去したのち
に大気にさらした際に再成長した表面酸化膜がAI合金
薄膜表面に存在することに由来する。このため弗酸溶液
による表面処理を行っても均一にかつ再現性よくW薄膜
を堆積することは困難である。
これに対して活性水素による表面処理を行った場合には
堆積遅れ時間が2分以下と極めて短くなることが第5図
かられかる。この結果は活性水素による処理を行ったA
I合金薄膜表面にはほとんど酸化膜が存在しないことを
示している。このため、活性水素による処理を行うこと
によってW薄膜堆積を均一にかつ再現性よく行うことが
可能になる。
なお第5図では省略したがアルゴンイオンによるスパッ
タエツチングを表面処理として行った場合には基板主面
に対して平行に近い表面においては、活性水素処理を行
った場合とほぼ同等の短い堆積遅れ時間が観察された。
しかしこの方法は当然、基板主面に対して高い角度を有
する表面に対しては有効ではない。スパッタ収率が極度
に低下するためである。実際、80°程度以上の角度を
なす表面においては顕著な堆積遅れ時間短縮は観察され
なかった。
以上の結果から活性水素を用いた表面処理が金属薄膜表
面の酸化膜を除去する方法として極めて有効であること
、および本出願の請求項1または2記載の方法が高い信
頼性を持つ金属配線を備えた半導体装置を製造するため
に極めて有効であることは明かである。
実施例2 第6図は本発明の請求項1の方法によって製造した半導
体装置の第2の例を示す断面図である。
ここでは第2図に示された工程によってA1合金薄膜5
とW薄膜θ−1とが積層された金属薄膜を配線形状に加
工したのちにもう一度W薄膜9−2を堆積することによ
って、上面のみではなく側面もW薄膜で被覆された金属
配線を備えた半導体装置を製造した例を示す。
このように上面および側面を高融点金属薄膜もしくは高
融点金属合金薄膜で被覆することによって、第1図に示
された半導体装置に備えられた上面のみを被覆した金属
配線に比較して、さらに信頼性の高い金属配線を得るこ
とが可能である。
実施例3 第7図は本発明の請求項1の方法によって製造した半導
体装置の第3の例を示す断面図である。
ここではコンタクト孔4の上部に傾斜をつけ、さらにそ
の下部に埋め込みW膜10を堆積し、A1合金薄膜5堆
積の際の基板表面段差を減少させた例を示す。このため
第1図、第2図および第6図の場合とは異なって、A1
合金薄膜5表面にはオーバーハングは形成されない。し
かしこの場合にも基板主面に対してほぼ垂直な部分が存
在し、例えばアルゴンスパッタエツチングを表面処理と
して用いることによってはW薄膜8を均一にかつ再現性
よ<A1合金薄膜5上に堆積することは困難である。そ
れに対して活性水素もしくは活性ハロゲンによる表面処
理を行った場合には基板主面に対してほぼ垂直な部分の
表面酸化膜も除去し、W薄膜8の堆積を均一かつ再現性
よく行うことができる。
実施例4 第8図は本発明の請求項1の方法によって製造した半導
体装置の第4の例を示す断面図である。
ここでは本発明の方法を第二層目の金属配線を作製する
工程において適用した例を示す。
なお本発明の方法を3層以上の金属配線層を有する半導
体装置の製造に適用することも可能であることは言うま
でもない。
実施例5 第9図には本発明の請求項2の方法によって半導体装置
を製造する工程の1例の断面図を示す。
まずSiウェハ1の表面に下地絶縁膜3を堆積し、必要
な位置にコンタクト孔4を開孔する(第9図(a))。
次に第1の金属薄膜としてA1合金薄膜5をスパッタ法
で堆積し、配線形状に加工してA1合金細線14を得る
。A1合金細線14表面には表面酸化膜6が形成されて
いる(第9図(b))。
次に活性水素ガスを含む雰囲気中での処理を行いA1合
金細線工4の表面酸化膜6を除去する(第9図(C))
。この反応は等方的に進行するため、コンタクト孔4側
壁のオーバーハング形状をなした表面においても、また
垂直に形成されたA1合金細線側面においても表面酸化
[8は除去される。
続いて上記の処理を行った半導体基板表面を大気にさら
すことなく、例えばWFaと水素を含む雰囲気中でCV
Dを行いA1合金細線14の上面および側面にW薄膜9
を堆積する(第9図(d))。
この時A1合金細線14表面に酸化膜が存在しないため
W薄膜9は上面および側面上に均一にかつ再現性よく堆
積され、さらに電気特性も良好になる。
この様に垂直な側面上にに高融点金属薄膜もしくは高融
点金属合金薄膜を堆積する場合には、従来の方法で側面
上の表面酸化膜を除去することは極めて困難であり、法
2発明の方法が特に有効である。
実施例6 第10図には本発明の請求項3の方法によって半導体装
置を製造する工程の1例の断面図を示す。
まずSiウェハ1の表面に下地絶縁膜3を堆積し、必要
な位置にコンタクト孔4を開孔する(第10図(a))
。次に第1の金属薄膜としてA1合金薄膜5をスパッタ
法で堆積する。このA1合金薄膜表面にはスパッタ装置
から取り出して大気にさらすことにより表面酸化膜6が
形成されている(第10図(b))。またコンタクト孔
4側壁においてA1合金薄膜5はオーバーハング形状を
なす。
次に無水弗酸ガスを含む雰囲気中での処理を行い、例え
ば A l a Oa + 6 HF  →2 A I +
 3 HaO↑+3F2↑の反応によってA1合金薄膜
5の表面酸化膜6を除去する(第10図(C))。この
反応は等方向に進行するため、コンタクト孔4側壁のオ
ーバーハング形状をなした表面においても表面酸化膜8
は除去される。
続いて例えばWFsと水素を含む雰囲気中でCvDを行
いA1合金薄膜5表面にW薄膜9を堆積する(第10図
(d))。この時A1合金薄膜5表面に酸化膜が存在し
ないためW薄膜9は均一にかつ再現性よく堆積され、さ
らに電気特性も良好になる。そして最後にA1合金薄膜
5とW薄膜9との積層金属薄膜を配線の形状に加工する
ことによって第1図に示されたものと同様な構造を持つ
半導体装置を得る。
なお無水弗酸ガスによる処理を行ったAI合金薄膜表面
には多量の弗素が存在しているために、処理後表面を大
気にさらしても再酸化はほとんど進行しない。このため
処理後半導体基板表面を大気にさらしてからW薄膜9堆
積を行っても、均一にかつ再現性よく堆積することが可
能である。また、処理後大気にさらすことなくW薄膜9
の堆積を行えば、さらに均一性および再現性を向上させ
ることが可能である。
第10図の工程の内A1合金薄膜5表面の処理工程は例
えば第11図に示された様な構成の装置を用いて実施さ
れる。第10図(b)の形状の半導体基板32は試料台
31に装着される。この状態でガスシステム29から無
水弗酸(図中にはHFと記す)および水蒸気(図中には
H2Oと記す)のガスが供給され、半導体基板31の表
面処理が行われる。
実施例7 第12図には本発明の請求項4の方法によって半導体装
置を製造する工程の1例の断面図を示す。
まずSiウェハ1の表面に下地絶縁膜3を堆積し、必要
な位置にコンタクト孔4を開孔する(第12図(a))
。次に第1の金属薄膜としてA1合金薄膜5をスパッタ
法で堆積し、配線形状に加工してA1合金細線14を得
る。A1合金細線14表面には表面酸化M6が形成され
ている(第12図(b))。
次に無水弗酸ガスを含む雰囲気中での処理を行い、A1
合金細線14の表面酸化膜6を除去する(第12図(C
))。この反応は等方向に進行するため、コンタクト孔
4側壁のオーバーハング形状をなした表面においても、
また垂直に形成されたAI合金細線14側面においても
表面酸化膜6は除去される。
続いて例えばWFaと水素を含む雰囲気中でCVDを行
いA1合金薄膜5表面にW薄膜9を堆積する(第12図
(d))。この時A1合金薄膜5表面に酸化膜が存在し
ないためW薄膜9は均一にかつ再現性よく堆積され、さ
らに電気特性も良好なる。
この様に垂直な側面上にに高融点金属薄膜もしくは高融
点金属合金薄膜を堆積する場合には、従来の方法で側面
上の表面酸化膜を除去することは極めて困難であり、本
発明の方法が特に宵効である。
実施例8 第13図には本発明の請求項5の方法によって半導体装
置を製造する工程の1例の断面図を示す。
まずSiウェハ1の表面に下地絶縁膜3を堆積し、必要
な位置にコンタクト孔4を開孔する(第13図(a))
。次に第1の金属薄膜としてA1合金薄膜5をスパッタ
法で堆積する。続いて例えばWFaと水素を含む雰囲気
中でCVDを行いAl合金薄膜5表面にW薄膜9を堆積
する(第13図(C))。この時A1合金薄膜5表面に
酸化膜が存在しないためW薄膜9は均一にかつ再現性よ
く堆積され、さらに電気特性も良好になる。そして最後
にA1合金薄膜5とW薄膜9との積層金属薄膜を配線の
形状に加工することによって第13図(d)の半導体装
置を得る。
第3図の工程の内A1合金薄膜5の堆積とW薄膜9堆積
は、例えばスパッタ堆積槽とCVD堆積槽とが移送槽を
通じて結合された装置を使用することによって実施する
ことが可能である。
発明の効果 本発明の半導体装置の製造方法は以上の様な構成による
ものであり、いずれの特許請求の範囲の方法を用いた場
合にも、スパッタ法を用いて堆積した第1の金属薄膜表
面上に、高融点金属もしくは高融点金属合金から成る第
2の金属薄膜を均一にかつ再現性よく堆積することが可
能であり、半導体装置の微細化が進行するにつれて深刻
になる金属配線の信頼性低下の問題を解決するために極
めて有効である。しかもその方法は容易なものであり、
生産性を大きく低下させることはない。
従って本発明の半導体装置の製造方法は、産業上極めて
価値の高いものである。
【図面の簡単な説明】
第1図は請求項1記載の半導体装置の製造方法によって
製造した半導体装置の断面図、第2図は同方法による半
導体装置製造工程の断面構成図、第3図は同工程で半導
体装置を製造するために使用される装置の構成概念図、
第4図は表面処理工程を実施するための装置の構成概念
図、第5図はAI合金薄膜上にW薄膜の堆積を行った際
に観測された堆積遅れ時間と表面処理方法との関係を示
す特性図、第6図は本発明の方法によって製造した半導
体装置の第2の例の断面図、第7図は本発明の方法によ
って製造した半導体装置の第3の例の断面図、第8図は
本発明の方法によって製造した半導体装置の第4の例の
断面図、第9図は請求項2記載の半導体装置の製造方法
による製造工程断面図、第10図は請求項3記載の半導
体装置の製造方法による製造工程断面図、第11図は無
水弗酸ガスによる表面処理を行うための装置の構成概念
図、第12図は請求項4の半導体装置の製造方法による
製造工程断面図、第13図は請求項5記載の半導体装置
の製造方法による製造工程断面図、第14図は従来の方
法によって製造した半導体装置の第1の例の断面図、第
15図は従来の方法によって半導体装置を製造する工程
断面図、第16図は従来の方法によって製造した半導体
装置の第2の例の断面図である。 1・・・Stウェハ、2・・・拡散層、3・・・下地絶
縁膜、4・・・コンタクト孔、5・・・A1合金薄膜、
9・・・W薄膜。 第1図 代理人の氏名 弁理士 粟野重孝 はか1名第 図 Zqカスシステム 34高高う皮電19ヒ 30′F9ト気口 区 訝 第 図 友面熟埋方示 第 図 第 図 弔 図 第11図 第13図 第14図 第16図

Claims (5)

    【特許請求の範囲】
  1. (1)段差を有する基板上に第1の金属薄膜を堆積する
    工程と、前記第1の金属薄膜表面を水素、ハロゲンもし
    くはそれらの化合物の内の少なくとも一種の活性種を含
    む雰囲気中で処理する工程と、前記第1の金属薄膜上に
    第2の金属薄膜を堆積する工程を含み、かつ第1の金属
    薄膜がスパッタ法を用いて堆積したアルミニウム薄膜も
    しくはアルミニウム合金薄膜であるか、またはそれらを
    含む積層薄膜であり、第2の金属薄膜がchemica
    lvapordeposition法を用いて堆積した
    高融点金属薄膜もしくは高融点金属合金薄膜であり、か
    つ前記処理工程と第2の金属薄膜堆積工程との間に、基
    板表面を大気にさらす工程を含まないことを特徴とする
    半導体装置の製造方法。
  2. (2)第1の金属薄膜を配線形状に加工した後に活性種
    を含む雰囲気中での処理工程を実施することを特徴とす
    る請求項1記載の半導体装置の製造方法。
  3. (3)段差を有する基板上に第1の金属薄膜を堆積する
    工程と、前記第1の金属薄膜表面を無水弗酸ガスを含む
    雰囲気中で処理する工程と、前記第1の金属薄膜上に第
    2の金属薄膜を堆積する工程とを含み、かつ第1の金属
    薄膜がスパッタ法を用いて堆積したアルミニウム薄膜も
    しくはアルミニウム合金薄膜であるか、またはそれらを
    含む積層薄膜であり、第2の金属薄膜がCVD(che
    micalvapordeposition)法を用い
    て堆積した高融点金属薄膜もしくは高融点金属合金薄膜
    であることを特徴とする半導体装置の製造方法。
  4. (4)第1の金属薄膜を配線形状に加工した後に無水フ
    ッ酸ガスによる処理工程を実施することを特徴とする請
    求項3記載の半導体装置の製造方法。
  5. (5)段差を有する基板上に第1の金属薄膜を堆積する
    工程と、前記第1の金属薄膜上に第2の金属薄膜を堆積
    する工程と、前記第1および第2の金属薄膜が積層され
    た金属薄膜を配線形状に加工する工程とを含み、かつ第
    1の金属薄膜がスパッタ法を用いて堆積したアルミニウ
    ム薄膜もしくはアルミニウム合金薄膜であるか、または
    それらを含む積層薄膜であり、第2の金属薄膜がCVD
    (chemicalvapordeposition)
    法を用いて堆積した高融点金属薄膜もしくは高融点金属
    合金薄膜であり、かつ前記第1の金属薄膜堆積工程と第
    2の金属薄膜堆積工程との間に、基板表面を大気にさら
    す工程を含まないことを特徴とする半導体装置の製造方
    法。
JP19822088A 1988-08-09 1988-08-09 半導体装置の製造方法 Expired - Fee Related JPH07114203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19822088A JPH07114203B2 (ja) 1988-08-09 1988-08-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19822088A JPH07114203B2 (ja) 1988-08-09 1988-08-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0246731A true JPH0246731A (ja) 1990-02-16
JPH07114203B2 JPH07114203B2 (ja) 1995-12-06

Family

ID=16387500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19822088A Expired - Fee Related JPH07114203B2 (ja) 1988-08-09 1988-08-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07114203B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474457A (ja) * 1990-07-17 1992-03-09 Toshiba Corp 半導体装置及びその製造方法
JPH05129230A (ja) * 1991-10-31 1993-05-25 Fujitsu Ltd タングステン膜の形成方法
US5435044A (en) * 1993-04-16 1995-07-25 Yoshida Kogyo K.K. Cord tightening device
US5521418A (en) * 1990-07-17 1996-05-28 Kabushiki Kaisha Toshiba Semiconductor device and a method of manufacturing same
US5569628A (en) * 1993-01-25 1996-10-29 Matsushita Electric Industrial Co., Ltd. Semiconductor device fabrication method
USRE36441E (en) * 1991-07-16 1999-12-14 Kabushiki Kaisha Toshiba Semiconductor device and a method of manufacturing same
KR100587054B1 (ko) * 2002-07-19 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 비아 매립 방법
JP2009224485A (ja) * 2008-03-14 2009-10-01 Toyota Central R&D Labs Inc ダイオードとその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474457A (ja) * 1990-07-17 1992-03-09 Toshiba Corp 半導体装置及びその製造方法
US5521418A (en) * 1990-07-17 1996-05-28 Kabushiki Kaisha Toshiba Semiconductor device and a method of manufacturing same
USRE36441E (en) * 1991-07-16 1999-12-14 Kabushiki Kaisha Toshiba Semiconductor device and a method of manufacturing same
JPH05129230A (ja) * 1991-10-31 1993-05-25 Fujitsu Ltd タングステン膜の形成方法
US5569628A (en) * 1993-01-25 1996-10-29 Matsushita Electric Industrial Co., Ltd. Semiconductor device fabrication method
US5435044A (en) * 1993-04-16 1995-07-25 Yoshida Kogyo K.K. Cord tightening device
KR100587054B1 (ko) * 2002-07-19 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 비아 매립 방법
JP2009224485A (ja) * 2008-03-14 2009-10-01 Toyota Central R&D Labs Inc ダイオードとその製造方法

Also Published As

Publication number Publication date
JPH07114203B2 (ja) 1995-12-06

Similar Documents

Publication Publication Date Title
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
JP3216345B2 (ja) 半導体装置及びその作製方法
JPH06140372A (ja) 半導体装置の製造方法
JP2000195954A (ja) 半導体装置およびその製造方法
JPH08250497A (ja) 半導体装置の金属配線層の形成方法
JPH0577327B2 (ja)
JPH04221822A (ja) 堆積膜形成法
US6787462B2 (en) Method of manufacturing semiconductor device having buried metal wiring
US6391774B1 (en) Fabrication process of semiconductor device
JPH10308360A (ja) 半導体装置の製造方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US20020173144A1 (en) Method of manufacturing a semiconductor device
JPH0246731A (ja) 半導体装置の製造方法
JP4007822B2 (ja) 配線構造の形成方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JP2003234412A (ja) 誘導マイクロコンポーネントの組み込まれた電子コンポーネントの製造方法
JP2000252278A (ja) 半導体装置およびその製造方法
JPH1032248A (ja) タングステン膜形成法
JPH04100221A (ja) 半導体装置の製造方法
JP2937998B1 (ja) 配線の製造方法
JPH0666286B2 (ja) シリコン含有金属膜の形成方法
JP3087692B2 (ja) 半導体装置の製造方法
JPH0864676A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees