JPH08250497A - 半導体装置の金属配線層の形成方法 - Google Patents
半導体装置の金属配線層の形成方法Info
- Publication number
- JPH08250497A JPH08250497A JP8042974A JP4297496A JPH08250497A JP H08250497 A JPH08250497 A JP H08250497A JP 8042974 A JP8042974 A JP 8042974A JP 4297496 A JP4297496 A JP 4297496A JP H08250497 A JPH08250497 A JP H08250497A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- layer
- forming
- semiconductor device
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 84
- 239000002184 metal Substances 0.000 title claims abstract description 84
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 38
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 49
- 238000005229 chemical vapour deposition Methods 0.000 claims description 29
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 20
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 11
- 238000009832 plasma treatment Methods 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000007740 vapor deposition Methods 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 2
- 239000010408 film Substances 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 239000010409 thin film Substances 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 238000009499 grossing Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 71
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 10
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910010303 TiOxNy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】 （修正有）
【課題】新規な半導体装置の金属配線層の形成法の提
供。 【解決手段】 絶縁膜の形成された半導体基板上に金属
配線及びコンタクトホールの形成される部位を限定した
後、限定された金属配線及びコンタクトホール領域を有
する結果物構造上に順次にオーミック層及び障壁層を形
成する。障壁層が形成された結果物の全面に電子サイク
ロトロン共鳴（ＥＣＲ）食刻および SiH4プラズマ処理
を連続に施し、化学気相蒸着（ＣＶＤ）方法で金属配線
部位及びコンタクトホール部位の内部にのみアルミニウ
ムを蒸着したのち、絶縁膜の表面に存在する物質層を食
刻する。ＥＣＲ食刻により金属配線及びコンタクトホー
ル部位の側壁の表面を滑らかにすると共に、アルミニウ
ムの核生成及び成長が均一で迅速に起こるようにし、 S
iH4 プラズマ処理により金属配線部位およびコンタクト
ホール部位の内部にのみＣＶＤアルミニウムを成長でき
る。
供。 【解決手段】 絶縁膜の形成された半導体基板上に金属
配線及びコンタクトホールの形成される部位を限定した
後、限定された金属配線及びコンタクトホール領域を有
する結果物構造上に順次にオーミック層及び障壁層を形
成する。障壁層が形成された結果物の全面に電子サイク
ロトロン共鳴（ＥＣＲ）食刻および SiH4プラズマ処理
を連続に施し、化学気相蒸着（ＣＶＤ）方法で金属配線
部位及びコンタクトホール部位の内部にのみアルミニウ
ムを蒸着したのち、絶縁膜の表面に存在する物質層を食
刻する。ＥＣＲ食刻により金属配線及びコンタクトホー
ル部位の側壁の表面を滑らかにすると共に、アルミニウ
ムの核生成及び成長が均一で迅速に起こるようにし、 S
iH4 プラズマ処理により金属配線部位およびコンタクト
ホール部位の内部にのみＣＶＤアルミニウムを成長でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の金属配
線層の形成方法に係り、特に化学気相蒸着（Chemical V
apor Deposition 、以下「ＣＶＤ」という。）アルミニ
ウムを用いて金属コンタクトホールの埋没および金属配
線層を同時に形成する半導体装置の金属配線層の形成方
法に関する。
線層の形成方法に係り、特に化学気相蒸着（Chemical V
apor Deposition 、以下「ＣＶＤ」という。）アルミニ
ウムを用いて金属コンタクトホールの埋没および金属配
線層を同時に形成する半導体装置の金属配線層の形成方
法に関する。
【０００２】
【従来の技術】半導体装置の配線構造が多層化するにつ
れて、横方向と同じ比率でコンタクトホールの縦方向の
幾何学的なサイズを縮めることが困難になるため、アス
パクト比は増えつつある。これにより、既存の金属配線
層の形成方法を使用する場合、非平坦化、不良な段差塗
布性、残留性金属短絡、低収率および信頼性の劣化など
のような種々の問題が生ずるに至った。
れて、横方向と同じ比率でコンタクトホールの縦方向の
幾何学的なサイズを縮めることが困難になるため、アス
パクト比は増えつつある。これにより、既存の金属配線
層の形成方法を使用する場合、非平坦化、不良な段差塗
布性、残留性金属短絡、低収率および信頼性の劣化など
のような種々の問題が生ずるに至った。
【０００３】したがって、最近はこのような問題を解消
するための新たな配線技術として金属コンタクトホール
の埋没と金属配線層を同時に形成する、所謂「二重波形
（Dual Damascene) 」技術を使用している。この二重波
状技術ではブランケット−ＣＶＤタングステン（Ｗ）を
使用することが一般的である。図１Ａ〜図２Ｅは従来の
二重波状技術による半導体装置の金属配線層の形成方法
を説明するための断面図である。
するための新たな配線技術として金属コンタクトホール
の埋没と金属配線層を同時に形成する、所謂「二重波形
（Dual Damascene) 」技術を使用している。この二重波
状技術ではブランケット−ＣＶＤタングステン（Ｗ）を
使用することが一般的である。図１Ａ〜図２Ｅは従来の
二重波状技術による半導体装置の金属配線層の形成方法
を説明するための断面図である。
【０００４】図１Ａを参照すると、所定の段差物（図示
せず）の形成されたシリコン基板１０上に絶縁層１２を
形成した後、その上に層間絶縁膜１４として酸化膜を所
定の厚さに蒸着する。次いで、この結果物上に金属配線
層を形成するための第１フォトレジストパターン１６を
形成したのち、これをマスクとして使用して前記層間絶
縁膜１４を食刻する。
せず）の形成されたシリコン基板１０上に絶縁層１２を
形成した後、その上に層間絶縁膜１４として酸化膜を所
定の厚さに蒸着する。次いで、この結果物上に金属配線
層を形成するための第１フォトレジストパターン１６を
形成したのち、これをマスクとして使用して前記層間絶
縁膜１４を食刻する。
【０００５】図１Ｂを参照すると、前記第１フォトレジ
ストパターン１６を取り除いた後、結果物上にコンタク
トホールを形成するための第２フォトレジストパターン
１８を形成する。次いで、この第２フォトレジストパタ
ーン１８をマスクとして使用して層間絶縁膜１４及び絶
縁層１２を食刻する。図１Ｃを参照すると、前記第２フ
ォトレジストパターン１８を食刻した後、結果物上にチ
タン（Ｔｉ）及び窒化チタン（ＴｉＮ）をスパッタリン
グ方法又はＣＶＤ方法で順に蒸着してオーミック層（図
示せず）及び障壁層２０を形成する。
ストパターン１６を取り除いた後、結果物上にコンタク
トホールを形成するための第２フォトレジストパターン
１８を形成する。次いで、この第２フォトレジストパタ
ーン１８をマスクとして使用して層間絶縁膜１４及び絶
縁層１２を食刻する。図１Ｃを参照すると、前記第２フ
ォトレジストパターン１８を食刻した後、結果物上にチ
タン（Ｔｉ）及び窒化チタン（ＴｉＮ）をスパッタリン
グ方法又はＣＶＤ方法で順に蒸着してオーミック層（図
示せず）及び障壁層２０を形成する。
【０００６】図２Ｄを参照すると、前記障壁層２０の形
成された結果物上にブランケットタングステンをＣＶＤ
方法により蒸着してタングステン層２１を形成する。図
２Ｅを参照すると、前記層間絶縁膜１４の上部のタング
ステン層２１を化学機械ポリイング（Chemical Mechani
cal Polishing 、以下「ＣＭＰ」という。）方法で食刻
することにより、金属コンタクトホールをタングステン
で埋没させると共にタングステン配線を形成する。
成された結果物上にブランケットタングステンをＣＶＤ
方法により蒸着してタングステン層２１を形成する。図
２Ｅを参照すると、前記層間絶縁膜１４の上部のタング
ステン層２１を化学機械ポリイング（Chemical Mechani
cal Polishing 、以下「ＣＭＰ」という。）方法で食刻
することにより、金属コンタクトホールをタングステン
で埋没させると共にタングステン配線を形成する。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
た従来の二重波状技術による金属配線層の形成方法によ
ると、次のような問題が生じる。第一に、金属プラグと
して使用されるタングステンの比抵抗がアルミニウムよ
り高いため（アルミニウムの比抵抗は 2.7〜 3.3μΩcm
であり、タングステンの比抵抗は５〜６μΩcmである）
金属配線の形成速度が遅延するという問題を生ずる。
た従来の二重波状技術による金属配線層の形成方法によ
ると、次のような問題が生じる。第一に、金属プラグと
して使用されるタングステンの比抵抗がアルミニウムよ
り高いため（アルミニウムの比抵抗は 2.7〜 3.3μΩcm
であり、タングステンの比抵抗は５〜６μΩcmである）
金属配線の形成速度が遅延するという問題を生ずる。
【０００８】第二に、タングステンは円柱状構造で成長
するので、コンタクトホールの内部に不整合による継ぎ
目（seam) が形成される。したがって、後続くＣＭＰ工
程を施す時、前記継ぎ目部位で食刻率が速くなり、Ｖの
字形のバレー（valley）がタングステン配線の中心部に
形成されるという問題を生ずる（図２Ｄ及び図２Ｅ参
照）。
するので、コンタクトホールの内部に不整合による継ぎ
目（seam) が形成される。したがって、後続くＣＭＰ工
程を施す時、前記継ぎ目部位で食刻率が速くなり、Ｖの
字形のバレー（valley）がタングステン配線の中心部に
形成されるという問題を生ずる（図２Ｄ及び図２Ｅ参
照）。
【０００９】第三に、タングステンの硬度がアルミニウ
ムの硬度より大きくて、前記タングステンを数千Åの厚
さに蒸着するのでＣＭＰ方法で食刻する時、アルミニウ
ムに比して工程の所要時間が長くなるという問題を生ず
る。したがって、本発明の目的は前述した従来の方法の
問題点を解決し得る半導体装置の金属配線層の形成方法
を提供することにある。
ムの硬度より大きくて、前記タングステンを数千Åの厚
さに蒸着するのでＣＭＰ方法で食刻する時、アルミニウ
ムに比して工程の所要時間が長くなるという問題を生ず
る。したがって、本発明の目的は前述した従来の方法の
問題点を解決し得る半導体装置の金属配線層の形成方法
を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に本発明は、絶縁膜の形成された半導体基板上に金属配
線層を形成する方法において、前記絶縁膜に金属配線及
びコンタクトホールの形成される部位を限定する段階
と、前記限定された金属配線及びコンタクトホール領域
を有する結果物の構造上に順次にオーミック層及び障壁
層を形成する段階と、前記障壁層の形成された結果物の
全面に電子サイクロトロン共鳴（ElectronCyclotron Re
sonance、以下「ＥＣＲ」という。）食刻および SiH4
プラズマ処理を連続に施す段階と、ＣＶＤ方法で前記金
属配線部位及びコンタクトホール部位の内部にのみアル
ミニウムを蒸着する段階と、前記絶縁膜の表面に存在す
る物質層を食刻する段階とを備える。
に本発明は、絶縁膜の形成された半導体基板上に金属配
線層を形成する方法において、前記絶縁膜に金属配線及
びコンタクトホールの形成される部位を限定する段階
と、前記限定された金属配線及びコンタクトホール領域
を有する結果物の構造上に順次にオーミック層及び障壁
層を形成する段階と、前記障壁層の形成された結果物の
全面に電子サイクロトロン共鳴（ElectronCyclotron Re
sonance、以下「ＥＣＲ」という。）食刻および SiH4
プラズマ処理を連続に施す段階と、ＣＶＤ方法で前記金
属配線部位及びコンタクトホール部位の内部にのみアル
ミニウムを蒸着する段階と、前記絶縁膜の表面に存在す
る物質層を食刻する段階とを備える。
【００１１】前記障壁層を形成した後、前記障壁層上に
他の障壁層を形成する段階をさらに備えることが望まし
い。前記ＥＣＲ食刻はアルゴン（Ａｒ）ガス、水素（Ｈ
2 ）ガス又はアルゴンと水素との混合ガスのいずれか一
つを使用して施すことができ、アルゴンガスを使用した
ＥＣＲ食刻は−７０Ｖのバイアス電圧および 2.4GHz, 1
000kW のマイクロウェーブ電力を使用して６０秒以内に
施すことが望ましい。前記 SiH4 プラズマ処理は３５０
℃の基板温度及び１００Ｗの電力条件で施すことが望ま
しい。
他の障壁層を形成する段階をさらに備えることが望まし
い。前記ＥＣＲ食刻はアルゴン（Ａｒ）ガス、水素（Ｈ
2 ）ガス又はアルゴンと水素との混合ガスのいずれか一
つを使用して施すことができ、アルゴンガスを使用した
ＥＣＲ食刻は−７０Ｖのバイアス電圧および 2.4GHz, 1
000kW のマイクロウェーブ電力を使用して６０秒以内に
施すことが望ましい。前記 SiH4 プラズマ処理は３５０
℃の基板温度及び１００Ｗの電力条件で施すことが望ま
しい。
【００１２】前記アルミニウム蒸着段階は大気圧より低
い圧力を使用する化学気相蒸着チャンバで施し、前記チ
ャンバの全体圧力を１torr以下に保つことが望ましい。
前記アルミニウム蒸着段階は３５０℃以下の温度で施す
ことが望ましい。また、前記目的を達成するために本発
明は、絶縁膜の形成された半導体基板上に金属配線層を
形成する方法において、前記絶縁膜に金属配線及びコン
タクトホールの形成される部位を限定する段階と、前記
限定された結果物上に障壁層を形成する段階と、前記障
壁層の形成された結果物の全面にＥＣＲ食刻および SiH
4プラズマ処理を連続に施す段階と、ＣＶＤ方法で前記
金属配線部位及びコンタクトホール部位の内部にのみア
ルミニウムを蒸着する段階と、前記アルミニウムの蒸着
された結果物上に物理蒸着方法で金属層を形成する段階
と、前記金属層の形成された結果物の全面に熱処理を施
す段階と、前記絶縁間膜の表面に存在する物質層を食刻
する段階とを備える。
い圧力を使用する化学気相蒸着チャンバで施し、前記チ
ャンバの全体圧力を１torr以下に保つことが望ましい。
前記アルミニウム蒸着段階は３５０℃以下の温度で施す
ことが望ましい。また、前記目的を達成するために本発
明は、絶縁膜の形成された半導体基板上に金属配線層を
形成する方法において、前記絶縁膜に金属配線及びコン
タクトホールの形成される部位を限定する段階と、前記
限定された結果物上に障壁層を形成する段階と、前記障
壁層の形成された結果物の全面にＥＣＲ食刻および SiH
4プラズマ処理を連続に施す段階と、ＣＶＤ方法で前記
金属配線部位及びコンタクトホール部位の内部にのみア
ルミニウムを蒸着する段階と、前記アルミニウムの蒸着
された結果物上に物理蒸着方法で金属層を形成する段階
と、前記金属層の形成された結果物の全面に熱処理を施
す段階と、前記絶縁間膜の表面に存在する物質層を食刻
する段階とを備える。
【００１３】前記熱処理は、前記金属層を形成したの
ち、大気露出なしに連続に４５０〜６００℃の温度で１
０分以下に施すことが望ましい。前記金属層を構成する
物質として、銅（Ｃｕ）、チタン（Ｔｉ）、パラジウム
（Ｐｄ）およびタングステン（Ｗ）よりなる群から選ば
れたいずれか一つを使用することが望ましい。
ち、大気露出なしに連続に４５０〜６００℃の温度で１
０分以下に施すことが望ましい。前記金属層を構成する
物質として、銅（Ｃｕ）、チタン（Ｔｉ）、パラジウム
（Ｐｄ）およびタングステン（Ｗ）よりなる群から選ば
れたいずれか一つを使用することが望ましい。
【００１４】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳細に説明する。図３Ａ〜図４Ｇは本発明による半
導体装置の金属配線層の形成方法を説明するための断面
図である。図３Ａは層間絶縁膜１４の形成及び金属配線
部位を限定する段階を示す。所定の段差構造物（図示せ
ず）の形成されたシリコン基板１０上に絶縁物質、例え
ば酸化物を蒸着して絶縁層１２を形成する。その後、前
記結果物を平坦化させるために絶縁物質、例えば酸化物
を厚く蒸着して層間絶縁膜１４を形成する。次いで、前
記層間絶縁膜１４上にフォトレジストを塗布し、これを
露光及び現像して金属配線層を形成するための第１フォ
トレジストパターン１６を形成する。次に、前記第１フ
ォトレジストパターン１６をマスクとして使用して前記
層間絶縁膜１４を食刻することにより金属配線部位を限
定する。
明を詳細に説明する。図３Ａ〜図４Ｇは本発明による半
導体装置の金属配線層の形成方法を説明するための断面
図である。図３Ａは層間絶縁膜１４の形成及び金属配線
部位を限定する段階を示す。所定の段差構造物（図示せ
ず）の形成されたシリコン基板１０上に絶縁物質、例え
ば酸化物を蒸着して絶縁層１２を形成する。その後、前
記結果物を平坦化させるために絶縁物質、例えば酸化物
を厚く蒸着して層間絶縁膜１４を形成する。次いで、前
記層間絶縁膜１４上にフォトレジストを塗布し、これを
露光及び現像して金属配線層を形成するための第１フォ
トレジストパターン１６を形成する。次に、前記第１フ
ォトレジストパターン１６をマスクとして使用して前記
層間絶縁膜１４を食刻することにより金属配線部位を限
定する。
【００１５】図３Ｂはコンタクトホール部位を限定する
段階を示す。前記第１フォトレジストパターン１６を取
り除いた後、結果物上に再びフォトレジストを塗布し、
これを露光及び現像してコンタクトホールを形成するた
めの第２フォトレジストパターン１８を形成する。次い
で、前記第２フォトレジストパターン１８をマスクとし
て使用して層間絶縁膜１４及び絶縁層１２を食刻するこ
とにより、コンタクトホール部位を限定する。
段階を示す。前記第１フォトレジストパターン１６を取
り除いた後、結果物上に再びフォトレジストを塗布し、
これを露光及び現像してコンタクトホールを形成するた
めの第２フォトレジストパターン１８を形成する。次い
で、前記第２フォトレジストパターン１８をマスクとし
て使用して層間絶縁膜１４及び絶縁層１２を食刻するこ
とにより、コンタクトホール部位を限定する。
【００１６】図３Ｃは障壁層２０を形成する段階を示
す。前記第２フォトレジストパターン１８を取り除いた
後、前記限定された金属配線部位及びコンタクトホール
部位を、例えば硫酸（ H2SO4）及び希釈されたＨＦ溶液
で洗浄して前記部位の底面のシリコン基板上に存在する
有機物及び自然酸化膜を取り除く。次いで、前記結果物
上にチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）をスパッ
タリング方法又はＣＶＤ方法で順に蒸着することによ
り、コンタクト抵抗を軽減するためのオーミック層１９
及び後続く工程で形成されるプラグとシリコン基板との
界面における相互拡散を防止するための障壁層２０を形
成する。次に、前記結果物を炉で熱処理してTiOxNy 形
態の強化した障壁層を形成する。
す。前記第２フォトレジストパターン１８を取り除いた
後、前記限定された金属配線部位及びコンタクトホール
部位を、例えば硫酸（ H2SO4）及び希釈されたＨＦ溶液
で洗浄して前記部位の底面のシリコン基板上に存在する
有機物及び自然酸化膜を取り除く。次いで、前記結果物
上にチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）をスパッ
タリング方法又はＣＶＤ方法で順に蒸着することによ
り、コンタクト抵抗を軽減するためのオーミック層１９
及び後続く工程で形成されるプラグとシリコン基板との
界面における相互拡散を防止するための障壁層２０を形
成する。次に、前記結果物を炉で熱処理してTiOxNy 形
態の強化した障壁層を形成する。
【００１７】図３ＤはＥＣＲ食刻及び SiH4 プラズマ処
理を施す段階を示す。高真空の保たれたスパッタリング
チャンバ又はＣＶＤチャンバで薄膜の窒化チタンよりな
る障壁層を追加に蒸着したのち、前記結果物を直進性の
優れたアルゴン、水素又はアルゴンと水素との混合ガス
よりなるＥＣＲプラズマで食刻することにより、金属配
線部位及びコンタクトホール部位の側壁に存在する障壁
層２０の表面を滑らかにすると共に、チタンリーチ（Ｔ
ｉ−rich）窒化チタン膜２０を形成する。この際、前記
ＥＣＲ食刻をアルゴンガスを用いて施す場合、バイアス
電圧−７０Ｖ、周波数2.45 GHzおよび電力 1000kW のマ
イクロウェーブ電力条件で６０秒以下に食刻を施す。
理を施す段階を示す。高真空の保たれたスパッタリング
チャンバ又はＣＶＤチャンバで薄膜の窒化チタンよりな
る障壁層を追加に蒸着したのち、前記結果物を直進性の
優れたアルゴン、水素又はアルゴンと水素との混合ガス
よりなるＥＣＲプラズマで食刻することにより、金属配
線部位及びコンタクトホール部位の側壁に存在する障壁
層２０の表面を滑らかにすると共に、チタンリーチ（Ｔ
ｉ−rich）窒化チタン膜２０を形成する。この際、前記
ＥＣＲ食刻をアルゴンガスを用いて施す場合、バイアス
電圧−７０Ｖ、周波数2.45 GHzおよび電力 1000kW のマ
イクロウェーブ電力条件で６０秒以下に食刻を施す。
【００１８】一般に、窒化チタン層上にＣＶＤアルミニ
ウムを蒸着する場合、チタンは触媒的機能を有している
が、前記窒化チタン層の表面全体に核生成のためのチタ
ンが均一に存しないので、極めて粗い表面のＣＶＤアル
ミニウムが成長するようになる。即ち、窒化チタン層の
表面に存在するチタンによりＣＶＤアルミニウムが急速
に成長しその表面が粗くなるので、成長が不均一になっ
て金属配線部位及びコンタクトホール部位内にボイド
（void) が形成され得る。したがって、本発明では直進
性の優れたＥＣＲ食刻処理で金属配線部位及びコンタク
トホール部位の側壁を滑らかにすると共に、その表面を
チタンの充分な状態にすることにより、前記側壁全体で
均一に核生成を起こらせることができる。次の表ＥＣＲ
食刻の前後にＸＰＳを用いて分析した窒化チタン層の表
面の組成を示す。
ウムを蒸着する場合、チタンは触媒的機能を有している
が、前記窒化チタン層の表面全体に核生成のためのチタ
ンが均一に存しないので、極めて粗い表面のＣＶＤアル
ミニウムが成長するようになる。即ち、窒化チタン層の
表面に存在するチタンによりＣＶＤアルミニウムが急速
に成長しその表面が粗くなるので、成長が不均一になっ
て金属配線部位及びコンタクトホール部位内にボイド
（void) が形成され得る。したがって、本発明では直進
性の優れたＥＣＲ食刻処理で金属配線部位及びコンタク
トホール部位の側壁を滑らかにすると共に、その表面を
チタンの充分な状態にすることにより、前記側壁全体で
均一に核生成を起こらせることができる。次の表ＥＣＲ
食刻の前後にＸＰＳを用いて分析した窒化チタン層の表
面の組成を示す。
【００１９】
【表１】
【００２０】前記表を参照すれば、窒化チタンの蒸着
後、アルゴンＥＣＲ食刻を施すことにより、窒化チタン
層の表面でチタンの量が相対的に増えることがわかる。
次いで、前記ＥＣＲ食刻を施したのち、結果物を大気露
出なしに連続に SiH4プラズマに数十秒間露出させる。
この際、シリコン基板の位置するサセプタ（susceptor)
の温度を３５０℃で加熱し、１００Ｗの電力をかける。
前記 SiH4 プラズマは露出される面積が比較的広い表面
にのみ接触され、比較的狭い領域、即ち金属配線部位及
びコンタクトホール部位の側壁及び底面には接触されな
いので、前記金属配線部位及びコンタクトホール部位を
除いた障壁層２０上に薄膜のシリコン層２２が形成され
る。
後、アルゴンＥＣＲ食刻を施すことにより、窒化チタン
層の表面でチタンの量が相対的に増えることがわかる。
次いで、前記ＥＣＲ食刻を施したのち、結果物を大気露
出なしに連続に SiH4プラズマに数十秒間露出させる。
この際、シリコン基板の位置するサセプタ（susceptor)
の温度を３５０℃で加熱し、１００Ｗの電力をかける。
前記 SiH4 プラズマは露出される面積が比較的広い表面
にのみ接触され、比較的狭い領域、即ち金属配線部位及
びコンタクトホール部位の側壁及び底面には接触されな
いので、前記金属配線部位及びコンタクトホール部位を
除いた障壁層２０上に薄膜のシリコン層２２が形成され
る。
【００２１】図４ＥはＣＶＤアルミニウムプラグ２４を
形成する段階を示す。前記 SiH4 プラズマ処理の完了さ
れた結果物を、高真空状態の保たれたＣＶＤアルミニウ
ム蒸着チャンバに入れ込んだ後、３２０℃以下の温度で
数分以下にアルミニウムソース気体、例えばジメチルア
ルミニウムヒドリド（Dimethyl Aluminium Hydride;Ｄ
ＭＡＨ）又は５％のトリメチルアルミニウム（Trimethy
l Aluminum；ＴＭＡ）を含有するＤＭＡＨを運搬気体で
ある水素（Ｈ2 ）と共に流す。その結果、前記SiH4 プ
ラズマの接触しない金属配線部位及びコンタクトホール
部位の側壁及び底面上にアルミニウムが成長するように
なり、前記金属配線部位及びコンタクトホール部あの内
部にのみＣＶＤアルミニウムプラグ２４が形成される。
形成する段階を示す。前記 SiH4 プラズマ処理の完了さ
れた結果物を、高真空状態の保たれたＣＶＤアルミニウ
ム蒸着チャンバに入れ込んだ後、３２０℃以下の温度で
数分以下にアルミニウムソース気体、例えばジメチルア
ルミニウムヒドリド（Dimethyl Aluminium Hydride;Ｄ
ＭＡＨ）又は５％のトリメチルアルミニウム（Trimethy
l Aluminum；ＴＭＡ）を含有するＤＭＡＨを運搬気体で
ある水素（Ｈ2 ）と共に流す。その結果、前記SiH4 プ
ラズマの接触しない金属配線部位及びコンタクトホール
部位の側壁及び底面上にアルミニウムが成長するように
なり、前記金属配線部位及びコンタクトホール部あの内
部にのみＣＶＤアルミニウムプラグ２４が形成される。
【００２２】図４Ｆは金属層２６を形成する段階を示
す。具体的に、金属配線のみ存在する場合にも金属配線
部位の側壁を障壁層２０が取り囲んでいるので、シリコ
ンや銅（Ｃｕ）をドーピングすることなく、純粋なアル
ミニウムだけで金属配線を形成しても優秀な信頼性を確
保し得る。しかしながら、必要ならば前記ＣＶＤアルミ
ニウムプラグ２４の形成された結果物を大気露出なし
に、スパッタチャンバに移動させて１００Åの厚さ以下
の銅薄膜を蒸着し、４５０℃で５分以下に高温熱処理を
加えてＣＶＤアルミニウム内に銅及び周囲のシリコンを
拡散させることにより、Ａｌ−Ｓｉ−Ｃｕ合金のプラグ
２４ａを形成することができる。
す。具体的に、金属配線のみ存在する場合にも金属配線
部位の側壁を障壁層２０が取り囲んでいるので、シリコ
ンや銅（Ｃｕ）をドーピングすることなく、純粋なアル
ミニウムだけで金属配線を形成しても優秀な信頼性を確
保し得る。しかしながら、必要ならば前記ＣＶＤアルミ
ニウムプラグ２４の形成された結果物を大気露出なし
に、スパッタチャンバに移動させて１００Åの厚さ以下
の銅薄膜を蒸着し、４５０℃で５分以下に高温熱処理を
加えてＣＶＤアルミニウム内に銅及び周囲のシリコンを
拡散させることにより、Ａｌ−Ｓｉ−Ｃｕ合金のプラグ
２４ａを形成することができる。
【００２３】図４Ｇは前記層間絶縁膜１４上に存在する
物質層、即ち SiH4 プラズマ処理により形成された薄膜
のシリコン層２２、金属層２６及び障壁層２０の一部分
をＣＭＰ方法で取り除く段階を示す。図５Ａ〜図５Ｄは
それぞれ、窒化チタン（ＴｉＮ）の処理方法及び下地膜
による化学気相蒸着（ＣＶＤ）アルミニウムの蒸着特性
を示すグラフである。図５Ａは窒化チタンを蒸着した場
合を、図５Ｂは前記蒸着炉で４５０℃で３０分間の熱処
理を行った場合を、図５Ｃは前記熱処理後、３５０℃で
３０秒間１００Ｗで SiH4 プラズマ処理を行った場合
を、図５Ｄは（１１１）方向の単結晶シリコン層の場合
を示す。
物質層、即ち SiH4 プラズマ処理により形成された薄膜
のシリコン層２２、金属層２６及び障壁層２０の一部分
をＣＭＰ方法で取り除く段階を示す。図５Ａ〜図５Ｄは
それぞれ、窒化チタン（ＴｉＮ）の処理方法及び下地膜
による化学気相蒸着（ＣＶＤ）アルミニウムの蒸着特性
を示すグラフである。図５Ａは窒化チタンを蒸着した場
合を、図５Ｂは前記蒸着炉で４５０℃で３０分間の熱処
理を行った場合を、図５Ｃは前記熱処理後、３５０℃で
３０秒間１００Ｗで SiH4 プラズマ処理を行った場合
を、図５Ｄは（１１１）方向の単結晶シリコン層の場合
を示す。
【００２４】前記図５Ａ〜図５Ｄからわかるように、Ｃ
ＶＤアルミニウムの蒸着温度を２４０℃から３２０℃に
増やすと、窒化チタン層上では温度に係わらず、ＣＶＤ
アルミニウムが成長する反面（図５Ａ及び図５Ｂ参
照）、単結晶シリコン層上では一定温度以上でのみＣＶ
Ｄアルミニウムの成長が観察された（図５Ｄ参照）。し
かしながら、 SiH4 プラズマ処理を行った場合には、３
２０℃までＣＶＤアルミニウムが蒸着されなかったが、
その以上の温度では小粒子状のアルミニウムの成長が見
だされた（図５Ｃ参照）。
ＶＤアルミニウムの蒸着温度を２４０℃から３２０℃に
増やすと、窒化チタン層上では温度に係わらず、ＣＶＤ
アルミニウムが成長する反面（図５Ａ及び図５Ｂ参
照）、単結晶シリコン層上では一定温度以上でのみＣＶ
Ｄアルミニウムの成長が観察された（図５Ｄ参照）。し
かしながら、 SiH4 プラズマ処理を行った場合には、３
２０℃までＣＶＤアルミニウムが蒸着されなかったが、
その以上の温度では小粒子状のアルミニウムの成長が見
だされた（図５Ｃ参照）。
【００２５】
【発明の効果】以上前述したように、本発明による半導
体装置の金属配線層の形成方法によると、ＥＣＲ食刻の
表面処理を施して金属配線部位及びコンタクトホール部
位の側壁表面を滑らかにすると共に、アルミニウムの核
生成及び成長が均一で迅速に起こるようにしたのち、 S
iH4 プラズマ処理を施して金属配線部位及びコンタクト
トホール部位を除いた残り領域上でアルミニウムが成長
されないようにする。したがって、ボイドの発生しない
金属配線層を形成することができる。
体装置の金属配線層の形成方法によると、ＥＣＲ食刻の
表面処理を施して金属配線部位及びコンタクトホール部
位の側壁表面を滑らかにすると共に、アルミニウムの核
生成及び成長が均一で迅速に起こるようにしたのち、 S
iH4 プラズマ処理を施して金属配線部位及びコンタクト
トホール部位を除いた残り領域上でアルミニウムが成長
されないようにする。したがって、ボイドの発生しない
金属配線層を形成することができる。
【００２６】また、通常的に金属を選択的に蒸着するた
めには下地膜の相異なる場合にのみ可能なので、従来の
二重波状技術による金属配線層の形成方法によれば、窒
化チタン障壁層がウェーハの全面に蒸着されている状態
で金属配線部位及びコンタクトホール部位にのみ選択的
にタングステンプラグを形成することがでぎない。さら
に、本発明によると、前記図３Ｃから４Ｆまでの工程段
階をＣＶＤ及びスパッタリング設備と共にモジュール化
しているクラスタ（cluster)形態の設備で連続に行える
ので（前記設備は現在一般的に普及されている）、１段
階または２段階程度の単純な工程でスループットの遅れ
なしに工程を行うことができる。
めには下地膜の相異なる場合にのみ可能なので、従来の
二重波状技術による金属配線層の形成方法によれば、窒
化チタン障壁層がウェーハの全面に蒸着されている状態
で金属配線部位及びコンタクトホール部位にのみ選択的
にタングステンプラグを形成することがでぎない。さら
に、本発明によると、前記図３Ｃから４Ｆまでの工程段
階をＣＶＤ及びスパッタリング設備と共にモジュール化
しているクラスタ（cluster)形態の設備で連続に行える
ので（前記設備は現在一般的に普及されている）、１段
階または２段階程度の単純な工程でスループットの遅れ
なしに工程を行うことができる。
【００２７】本発明は前記の実施例に限定されず、多く
の変形が本発明の技術的思想内で当分野での通常の知識
を持つ者により可能なことは明白である。
の変形が本発明の技術的思想内で当分野での通常の知識
を持つ者により可能なことは明白である。
【図１】（Ａ）〜（Ｃ）は従来の方法による半導体装置
の金属配線層の形成方法を説明するための断面図であ
る。
の金属配線層の形成方法を説明するための断面図であ
る。
【図２】（Ｄ）及び（Ｅ）は従来の方法による半導体装
置の金属配線層の形成方法を説明するための断面図であ
る。
置の金属配線層の形成方法を説明するための断面図であ
る。
【図３】（Ａ）〜（Ｄ）は本発明による半導体装置の金
属配線層の形成方法を説明するための断面図である。
属配線層の形成方法を説明するための断面図である。
【図４】（Ｅ）〜（Ｇ）は本発明による半導体装置の金
属配線層の形成方法を説明するための断面図である。
属配線層の形成方法を説明するための断面図である。
【図５】（Ａ）〜（Ｄ）はそれぞれ、窒化チタン（Ｔｉ
Ｎ）の処理方法および下地膜による化学気相蒸着（ＣＶ
Ｄ）アルミニウムの蒸着特性を示すグラフである。
Ｎ）の処理方法および下地膜による化学気相蒸着（ＣＶ
Ｄ）アルミニウムの蒸着特性を示すグラフである。
Claims (11)
- 【請求項１】 絶縁膜の形成された半導体基板上に金属
配線層を形成する方法において、 前記絶縁膜に金属配線及びコンタクトホールの形成され
る部位を限定する段階と、 前記限定された金属配線及びコンタクトホール領域を有
する結果物の構造上に順次にオーミック層及び障壁層を
形成する段階と、 前記障壁層の形成された結果物の全面に電子サイクロト
ロン共鳴食刻およびＳｉＨ4 プラズマ処理を連続に施す
段階と、 化学気相蒸着方法で前記金属配線部位及び前記コンタク
トホール部位の内部にのみアルミニウムを蒸着する段階
と、 前記絶縁膜の表面に存在する物質層を食刻する段階とを
備えることを特徴とする半導体装置の金属配線層の形成
方法。 - 【請求項２】 前記障壁層を形成した後、前記障壁層上
に他の障壁層を形成する段階を備えることを特徴とする
請求項１記載の半導体装置の金属配線層の形成方法。 - 【請求項３】 前記電子サイクロトロン共鳴食刻をアル
ゴンガス、水素ガスまたはアルゴンと水素との混合ガス
のいずれか一つを使用して施すことを特徴とする請求項
１記載の半導体装置の金属配線層の形成方法。 - 【請求項４】 前記アルゴンガスを使用した電子サイク
ロトロン共鳴食刻は−７０Ｖのバイアス電圧及び１００
０ｋＷ，２．４ＧＨｚのマイクロウェーブ電力を使用し
て６０秒以内に施すことを特徴とする請求項３記載の半
導体装置の金属配線層の形成方法。 - 【請求項５】 前記 SiH4 プラズマ処理は３５０℃の基
板温度および１００Ｗの電力条件で施すことを特徴とす
る請求項１記載の半導体装置の金属配線層の形成方法。 - 【請求項６】 前記アルミニウム蒸着段階は大気圧より
低い圧力を使用する化学気相蒸着チャンバで施すことを
特徴とする請求項１記載の半導体装置の金属配線層の形
成方法。 - 【請求項７】 前記化学気相蒸着チャンバで全体圧力を
１torr以下に保つことを特徴とする請求項６記載の半導
体装置の金属配線層の形成方法。 - 【請求項８】 前記アルミニウム蒸着段階は３５０℃以
下の温度で施すことを特徴とする請求項１記載の半導体
装置の金属配線層の形成方法。 - 【請求項９】 絶縁膜の形成された半導体基板上に金属
配線層を形成する方法において、 前記絶縁膜に金属配線及びコンタクトホールの形成され
る部位を限定する段階と、 前記限定された結果物上に障壁層を形成する段階と、 前記障壁層の形成された結果物の全面に電子サイクロト
ロン共鳴食刻および SiH4 プラズマ処理を連続に施す段
階と、 化学気相蒸着方法で前記金属配線部位及び前記コンタク
トホール部位の内部にのみアルミニウムを蒸着する段階
と、 前記アルミニウムの蒸着された結果物上に物理蒸着方法
で金属層を形成する段階と、 前記金属層の形成された結果物の全面に熱処理を施す段
階と、 前記絶縁間膜の表面に存在する物質層を食刻する段階と
を備えることを特徴とする半導体装置の金属配線層の形
成方法。 - 【請求項１０】 前記熱処理は、前記金属層を形成した
のち、大気露出なしに連続に４５０〜６００℃の温度で
１０分以下に施すことを特徴とする請求項９記載の半導
体装置の金属配線層の形成方法。 - 【請求項１１】 前記金属層を構成する物質は、銅、チ
タン、パラジウムおよびタングステンよりなる群から選
ばれたいずれか一つを使用することを特徴とする請求項
９記載の半導体装置の金属配線層の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004381A KR0144913B1 (ko) | 1995-03-03 | 1995-03-03 | 반도체장치의 금속배선층 형성방법 |
| KR1995P4381 | 1995-03-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250497A true JPH08250497A (ja) | 1996-09-27 |
| JP3607398B2 JP3607398B2 (ja) | 2005-01-05 |
Family
ID=19409186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04297496A Expired - Fee Related JP3607398B2 (ja) | 1995-03-03 | 1996-02-29 | 半導体装置の金属配線層の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5960320A (ja) |
| JP (1) | JP3607398B2 (ja) |
| KR (1) | KR0144913B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11260920A (ja) * | 1997-12-22 | 1999-09-24 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| EP0987752A2 (en) * | 1998-09-18 | 2000-03-22 | International Business Machines Corporation | Improved-reliability damascene interconnects and process of manufacture |
| KR100585063B1 (ko) * | 1999-06-15 | 2006-05-30 | 삼성전자주식회사 | 선택적 전기도금공정을 이용한 금속층 형성방법 |
| JP2008141051A (ja) * | 2006-12-04 | 2008-06-19 | Ulvac Japan Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100215847B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 반도체 장치의 금속 배선 및 그의 형성 방법 |
| DE19621855C2 (de) * | 1996-05-31 | 2003-03-27 | Univ Dresden Tech | Verfahren zur Herstellung von Metallisierungen auf Halbleiterkörpern unter Verwendung eines gepulsten Vakuumbogenverdampfers |
| KR100414306B1 (ko) * | 1996-12-30 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체장치의금속콘택방법 |
| KR20000076081A (ko) * | 1997-03-10 | 2000-12-26 | 야마모토 카즈모토 | 반도체 장치의 배선 형성 방법 및 반도체 장치 |
| JPH11220025A (ja) * | 1998-02-03 | 1999-08-10 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US6057230A (en) * | 1998-09-17 | 2000-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dry etching procedure and recipe for patterning of thin film copper layers |
| US6207545B1 (en) * | 1998-11-30 | 2001-03-27 | Taiwan Semiconductor Manufacturing Corporation | Method for forming a T-shaped plug having increased contact area |
| US6194307B1 (en) * | 1999-04-26 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Elimination of copper line damages for damascene process |
| US6251770B1 (en) | 1999-06-30 | 2001-06-26 | Lam Research Corp. | Dual-damascene dielectric structures and methods for making the same |
| US6103569A (en) * | 1999-12-13 | 2000-08-15 | Chartered Semiconductor Manufacturing Ltd. | Method for planarizing local interconnects |
| US6274483B1 (en) | 2000-01-18 | 2001-08-14 | Taiwan Semiconductor Manufacturing Company | Method to improve metal line adhesion by trench corner shape modification |
| US6491978B1 (en) * | 2000-07-10 | 2002-12-10 | Applied Materials, Inc. | Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors |
| KR100366633B1 (ko) * | 2000-10-20 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법 |
| KR100368320B1 (ko) * | 2000-12-28 | 2003-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| JP2003124211A (ja) * | 2001-09-28 | 2003-04-25 | Agere Systems Inc | エレクトロマイグレーションを減す構造及び方法 |
| US6673718B1 (en) * | 2002-11-27 | 2004-01-06 | Samsung Electronics Co., Ltd. | Methods for forming aluminum metal wirings |
| WO2004066383A1 (en) * | 2003-01-20 | 2004-08-05 | Systems On Silicon Manufacturing Company Pte Ltd | Titanium underlayer for lines in semiconductor devices |
| US7763987B2 (en) * | 2007-02-27 | 2010-07-27 | Qimonda Ag | Integrated circuit and methods of manufacturing a contact arrangement and an interconnection arrangement |
| US8252679B2 (en) * | 2010-02-10 | 2012-08-28 | United Microelectronics Corp. | Semiconductor process |
| US9177826B2 (en) * | 2012-02-02 | 2015-11-03 | Globalfoundries Inc. | Methods of forming metal nitride materials |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2926864B2 (ja) * | 1990-04-12 | 1999-07-28 | ソニー株式会社 | 銅系金属膜のエッチング方法 |
| US5486492A (en) * | 1992-10-30 | 1996-01-23 | Kawasaki Steel Corporation | Method of forming multilayered wiring structure in semiconductor device |
| US5705430A (en) * | 1995-06-07 | 1998-01-06 | Advanced Micro Devices, Inc. | Dual damascene with a sacrificial via fill |
| US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
-
1995
- 1995-03-03 KR KR1019950004381A patent/KR0144913B1/ko not_active IP Right Cessation
-
1996
- 1996-02-29 JP JP04297496A patent/JP3607398B2/ja not_active Expired - Fee Related
- 1996-03-04 US US08/610,442 patent/US5960320A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11260920A (ja) * | 1997-12-22 | 1999-09-24 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| EP0987752A2 (en) * | 1998-09-18 | 2000-03-22 | International Business Machines Corporation | Improved-reliability damascene interconnects and process of manufacture |
| EP0987752A3 (en) * | 1998-09-18 | 2003-10-22 | International Business Machines Corporation | Improved-reliability damascene interconnects and process of manufacture |
| KR100585063B1 (ko) * | 1999-06-15 | 2006-05-30 | 삼성전자주식회사 | 선택적 전기도금공정을 이용한 금속층 형성방법 |
| JP2008141051A (ja) * | 2006-12-04 | 2008-06-19 | Ulvac Japan Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5960320A (en) | 1999-09-28 |
| KR960035795A (ko) | 1996-10-28 |
| KR0144913B1 (ko) | 1998-08-17 |
| JP3607398B2 (ja) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3607398B2 (ja) | 半導体装置の金属配線層の形成方法 | |
| US5356835A (en) | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer | |
| US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| US6803310B2 (en) | Method for forming a plug metal layer | |
| JP3083934B2 (ja) | 表面感受性を低減したオゾン／ｔｅｏｓ酸化シリコン膜の堆積方法 | |
| US6255216B1 (en) | Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition | |
| US6458684B1 (en) | Single step process for blanket-selective CVD aluminum deposition | |
| US6120844A (en) | Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer | |
| US7186638B2 (en) | Passivation processes for use with metallization techniques | |
| US6319728B1 (en) | Method for treating a deposited film for resistivity reduction | |
| US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
| US6025269A (en) | Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JP3208124B2 (ja) | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 | |
| US5977636A (en) | Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride | |
| WO2002046489A1 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| JPH07115073A (ja) | 半導体装置の製造方法 | |
| US5989633A (en) | Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| US6632737B1 (en) | Method for enhancing the adhesion of a barrier layer to a dielectric | |
| JP3129251B2 (ja) | コンタクトプラグ形成方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| WO1998043284A1 (en) | Titanium metal treatment method, method of forming an electrically conductive interconnect, and method of reducing contact resistance of an elemental titanium contact | |
| JPH08162534A (ja) | 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |