KR100414306B1 - 반도체장치의금속콘택방법 - Google Patents

반도체장치의금속콘택방법 Download PDF

Info

Publication number
KR100414306B1
KR100414306B1 KR1019960076376A KR19960076376A KR100414306B1 KR 100414306 B1 KR100414306 B1 KR 100414306B1 KR 1019960076376 A KR1019960076376 A KR 1019960076376A KR 19960076376 A KR19960076376 A KR 19960076376A KR 100414306 B1 KR100414306 B1 KR 100414306B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
film
metal contact
gas
tin film
Prior art date
Application number
KR1019960076376A
Other languages
English (en)
Other versions
KR19980057106A (ko
Inventor
김호성
오세준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960076376A priority Critical patent/KR100414306B1/ko
Publication of KR19980057106A publication Critical patent/KR19980057106A/ko
Application granted granted Critical
Publication of KR100414306B1 publication Critical patent/KR100414306B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법
2. 발명이 해결하려고 하는 기술적 과제
종래의 텅스텐막의 증착 공정 중 핵 생성층 증착에 필요한 접합층 역할을 하는 TiN막의 표면적이 상대적으로 작기 때문에 텅스텐막 핵 생성층의 접착력 저하 및 후속 텅스텐막 벌크(bulk)층 형성을 어렵게하여 콘택내 키홀(key hole) 등을 유발하고, 나아가 보이드(void)를 생성시킴으로써 반도체 장치의 신뢰도를 저하시키는 문제점이 있었음.
3. 발명의 해결방법의 요지
본 발명은 Ti/TiN막 및 텅스텐막 구조의 금속 콘택 형성시, 텅스텐막 증착전에 TiN막 표면을 플라즈마 처리함으로써 TiN막의 장벽 특성 및 텅스텐 막의 매립 특성 확보하는 반도체 장치의 금속 콘택방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치의 금속 콘택 형성에 이용됨

Description

반도체 장치의 금속 콘택방법
본 발명은 반도체 장치의 금속 콘택방법에 관한 것으로, 특히 장벽 금속인 Ti/TiN막 및 텅스텐막 구조의 금속 콘택방법에 관한것이다.
종래에는 통상적인 스퍼터링 방식으로 장벽 금속인 Ti/TiN막을 증착하고, 고온의 반응로 또는 급열처리 장비를 이용하여 열처리 한후, 화학 기상 증착 방식으로 텅스텐막을 증착하여 금속 콘택을 형성시켜 왔다.
일반적으로, 텅스텐막의 증착 공정 중 핵 생성층 증착에 필요한 접합층 역할을 하는 TiN막의 표면적이 상대적으로 작기 때문에 텅스텐막 핵 생성층의 접착력 저하 및 후속 텅스텐막 벌크(bulk)층 형성을 어렵게하여 콘택내 키홀(key hole) 등을 유발하고, 나아가 보이드(void)를 생성시킴으로써 반도체 장치의 신뢰도를 저하시키는 요인이 된다.
첨부된 도면 도 1은 종래 기술에 따라 형성된 반도체 장치의 금속 콘택 단면의 전자 현미경(SEM : Scanning Electron Microscope) 사진으로써, 도면 부호 A는 보이드를 나타낸 것이다.
본 발명은 Ti/TiN막 및 텅스텐막 구조의 금속 콘택 형성시, 텅스텐막 증착전에 TiN막 표면을 플라즈마 처리함으로써 TiN막의 장벽 특성 및 텅스텐 막의 매립 특성 확보하는 반도체 장치의 금속 콘택방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따라 형성된 반도체 장치의 금속 콘택 단면의 전자 현미경 사진,
도 2A 내지 도 2C는 본 발명의 일실시예에 따른 반도체 장치의 금속 콘택 공정도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 실리콘 기판 11 : 활성 영역
12 : 층간 절연막 13 : Ti막
14 : TiN막 15 : 텅스텐막
상기와 같은 목적을 달성하기 위하여 본 발명은 반도체 기판 상에 형성된 소정의 층간 절연막을 선택적 식각하여 콘택홀을 형성하는 단계, 전체구조 상부에 Ti막 및 TiN막을 차례로 형성하는 단계, Ar 가스, N2가스, O2가스, NF3가스 중 적어도 하나 이상을 포함하는 가스를 사용하여 형성한 플라즈마를 이용하여 상기 TiN막 표면을 플라즈마 처리하는 단계, 및 상기 TiN막 상부에 텅스텐막을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 2A 내지 도 2C를 참조하여 본 발명의 일실시예를 상술한다.
먼저, 도 2A에 도시된 바와 같이 활성 영역(11)이 형성된 실리콘 기판(10) 상에 층간 절연막(12)을 증착하고, 실리콘 기판(10) 상의 활성 영역(11)에 접촉되는 콘택홀을 형성한 다음, 전체구조 상부에 장벽 금속 및 접합층 역할을 하는 Ti막/TiN막(13,14)을 차례로 증착한다. 이때, TiN막(14)의 두께는 약 500Å 내지 약 1000Å으로 한다.
다음으로, 도 2B에 도시된 바와 같이 TiN막(14)과 이후 증착되는 텅스텐막과의 계면 저항을 낮추고 접착 특성을 개선하기 위하여 약 300℃ 내지 약 500℃ 온도 범위에서 플라즈마 처리하여 TiN막(14) 표면을 거칠게 만든다. 이때, 플라즈마는 Ar 가스, N2가스, O2가스, NF3가스 중 어느 하나를 사용하여 형성하거나, 상기한 가스들을 적어도 둘 이상 혼합하여 사용할 수도 있다. 이러한 플라즈마 처리를 실시함으로써 TiN막(14)의 표면을 활성화시키고, 표면적을 증가시켜 이후의 텅스텐막 핵 생성층 증착을 용이하게하여 후속 텅스텐막 벌크층의 콘택 내에 키홀이 유발되는 것을 방지하고, 이로인한 보이드 발생을 억제함으로써 매립 특성을 향상시킬 수 있다.
이어서, 도 2C에 도시된 바와 같이 TiN막(14) 상부에 화학 기상 증착 방식을 사용하여 텅스텐막(15)을 증착한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 본 발명은 텅스텐막 증착전에 장벽 금속인 TiN막 표면을 플라즈마 처리함으로써 장벽 금속막의 특성을 향상시키고, 이후 형성되는 금속 콘택 내의 보이드를 방지하는 효과가 있으며, 이로 인한 반도체 장치의 신뢰도 향상을 기대할 수 있다.

Claims (3)

  1. 반도체 기판 상에 형성된 소정의 층간 절연막을 선택적 식각하여 콘택홀을 형성하는 단계;
    전체구조 상부에 Ti막 및 TiN막을 차례로 형성하는 단계;
    Ar 가스, N2가스, O2가스, NF3가스 중 적어도 하나 이상을 포함하는 가스를 사용하여 형성한 플라즈마를 이용하여 상기 TiN막 표면을 플라즈마 처리하는 단계; 및
    상기 TiN막 상부에 텅스텐막을 형성하는 단계
    를 포함하여 이루어진 반도체 장치의 금속 콘택방법.
  2. 제 1 항에 있어서,
    상기 TiN막은
    500Å 내지 1000Å 두께인 것을 특징으로하는 반도체 장치의 금속 콘택방법.
  3. 제 1 항에 있어서,
    상기 플라즈마 처리하는 단계는
    300℃ 내지 500℃ 온도 범위에서 수행하는 것을 특징으로하는 반도체 장치의 금속 콘택방법.
KR1019960076376A 1996-12-30 1996-12-30 반도체장치의금속콘택방법 KR100414306B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960076376A KR100414306B1 (ko) 1996-12-30 1996-12-30 반도체장치의금속콘택방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960076376A KR100414306B1 (ko) 1996-12-30 1996-12-30 반도체장치의금속콘택방법

Publications (2)

Publication Number Publication Date
KR19980057106A KR19980057106A (ko) 1998-09-25
KR100414306B1 true KR100414306B1 (ko) 2004-03-30

Family

ID=37499278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960076376A KR100414306B1 (ko) 1996-12-30 1996-12-30 반도체장치의금속콘택방법

Country Status (1)

Country Link
KR (1) KR100414306B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837615B2 (en) 2020-09-11 2023-12-05 Samsung Electronics Co., Ltd. Image sensor with increased gate pattern width

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007985A (ko) * 1992-09-07 1994-04-28 김광호 반도체장치의 배선층 형성방법
JPH06140372A (ja) * 1992-10-27 1994-05-20 Nec Corp 半導体装置の製造方法
KR960035795A (ko) * 1995-03-03 1996-10-28 김광호 반도체장치의 금속배선층 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007985A (ko) * 1992-09-07 1994-04-28 김광호 반도체장치의 배선층 형성방법
KR950009934B1 (ko) * 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
JPH06140372A (ja) * 1992-10-27 1994-05-20 Nec Corp 半導体装置の製造方法
KR960035795A (ko) * 1995-03-03 1996-10-28 김광호 반도체장치의 금속배선층 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837615B2 (en) 2020-09-11 2023-12-05 Samsung Electronics Co., Ltd. Image sensor with increased gate pattern width

Also Published As

Publication number Publication date
KR19980057106A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
JPH0697111A (ja) バリアメタルの形成方法
US6812134B1 (en) Dual layer barrier film techniques to prevent resist poisoning
JP2000058544A (ja) 半導体装置及びその製造方法
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
KR100218728B1 (ko) 반도체 소자의 금속 배선 제조방법
KR100205301B1 (ko) 금속배선구조 및 형성방법
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
US5943599A (en) Method of fabricating a passivation layer for integrated circuits
KR100414306B1 (ko) 반도체장치의금속콘택방법
KR100430687B1 (ko) 반도체소자의금속배선형성방법
KR100220936B1 (ko) 반도체 소자의 금속배선 형성방법
US7488681B2 (en) Method for fabricating Al metal line
KR100451493B1 (ko) 반도체소자의금속배선형성방법
JP2871943B2 (ja) 半導体装置の製造方法
KR100370781B1 (ko) 반도체소자의금속배선제조방법
KR100406562B1 (ko) 금속배선형성방법
KR100266871B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
KR100399978B1 (ko) 반도체소자의베리어금속층형성방법
KR100274748B1 (ko) 반도체소자의 장벽 금속막 형성방법
KR960006436B1 (ko) 반도체장치의 콘택플러그 형성방법
EP0225224A2 (en) After oxide metal alloy process
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
KR0143705B1 (ko) 수소이온 침투에 의한 로드저항 감소가 억제된 반도체장치
KR950005258B1 (ko) 블랭킷 cvd 텅스텐 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee