KR100218728B1 - 반도체 소자의 금속 배선 제조방법 - Google Patents

반도체 소자의 금속 배선 제조방법 Download PDF

Info

Publication number
KR100218728B1
KR100218728B1 KR1019950039165A KR19950039165A KR100218728B1 KR 100218728 B1 KR100218728 B1 KR 100218728B1 KR 1019950039165 A KR1019950039165 A KR 1019950039165A KR 19950039165 A KR19950039165 A KR 19950039165A KR 100218728 B1 KR100218728 B1 KR 100218728B1
Authority
KR
South Korea
Prior art keywords
tin layer
layer
contact
semiconductor device
metal wiring
Prior art date
Application number
KR1019950039165A
Other languages
English (en)
Other versions
KR970030327A (ko
Inventor
김정태
박흥락
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950039165A priority Critical patent/KR100218728B1/ko
Priority to TW085113237A priority patent/TW382764B/zh
Priority to GB9622538A priority patent/GB2306777B/en
Priority to DE19645033A priority patent/DE19645033C2/de
Priority to JP8292015A priority patent/JP2760490B2/ja
Priority to CN96120181A priority patent/CN1075244C/zh
Publication of KR970030327A publication Critical patent/KR970030327A/ko
Application granted granted Critical
Publication of KR100218728B1 publication Critical patent/KR100218728B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 제조방법에 관한 것으로서, 반도체기판상에 하부 도전층을 노출시키는 콘택을 구비하는 층간절연막을 형성한 후, 상기 콘택을 통하여 하부 도전층과 접촉되는 CVD-TiN층을 형성하고 상기 TiN층을 N2나 H2또는 그 혼합가스 분위기의 플라즈마로 표면을 처리하여 저저항화시키는 공정을 반복적으로 진행한 후, 상기 TiN층을 전면 이방성식각하여 콘택홀의 내측을 메우는 TiN층만으로 된 저저항의 콘택 플러그를 형성하고, 상기 콘택 플러그와 접촉되는 금속배선을 형성하였으므로, TiN층이 CVD 방법으로 얇은 두께로 나누어 형성되므로 단차피복성이 향상되어 콘택내에 보이드의 생성이 방지되고, 공정이 간단하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 금속배선 제조방법
제1도는 종래 기술에 따른 금속배선이 형성되어 있는 반도체소자의 단면도.
제2a도 내지 제2f도는 본 발명의 일실시예에 따른 반도체소자의 금속배선 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 층간절연막
3 : 콘택홀 4 : 장벽금속층
4A : Ti층 4B : TiN층
5 : Al 계열 금속층 6 : 반사방지막
7 : 보이드 9 : TiN층
10 : 콘택 플러그
본 발명은 반도체소자의 금속배선 제조방법에 관한 것으로서, 특히 비교적 비저항이 큰 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성되는 TiN층을 콘택을 메우는 플러그로 형성하되 증착 공정의 중간에 N2/H2분위기에서 플라즈마 처리하여 비저항을 감소시켜 공정이 간단하고 단차피복성이 우수하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 제조방법에 관한 것이다.
반도체소자의 고집적화에 따라 반도체소자의 내부에서 상하의 도전배선을 연결하는 콘택홀은 자체의 크기와 주변배선과의 간격이 감소되고, 콘택 홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가한다.
일반적으로 반도체소자의 금속배선으로는 다른 재료들에 비해 증착 공정이 간단하고, 저저항의 특성을 갖는 Al 계열 금속이 주로 사용되는데, Al 계열 금속배선 콘택의 경우에는 금속층과 접촉되는 부분에서의 스파이크나 불순물의 확산을 방지하기 위하여 콘택면과 금속배선의 사이에 Ti/TiN 적층 구조의 장벽금속(barrier metal)층을 형성한다.
제1도는 종래 기술에 따른 금속배선이 형성되어 있는 반도체소자의 단면도이다.
먼저, 소자분리 산화막(도시되지 않음)과 게이트전극 및 소오스/드레인전극 등의 MOS 트랜지스터(도시하지 않음)를 구비하는 반도체기판(1)상에 층간절연막(2)을 형성하고, 상기 반도체기판(1)에서 메탈 콘택으로 예정되어있는 부분 상측의 층간절연막(2)을제거하여 콘택홀(3)을 형성한다.
그 다음 상기 콘택홀(3)을 통하여 상기 반도체기판(1)과 접촉되는 장벽금속층(4)을 Ti층(4A)/TiN(4B)층의 적층 구조로 스퍼터링등의 물리기상증착(physical vapor deposition; 이하 PVD) 방법으로 형성한다. 이때 상기 Ti층(4A)이 반도체기판(1)과 도전 배선간의 콘택 저항을 감소시키고, TiN층(4B)은 접촉면에서의 Al계열 금속의 스파이크를 방지한다.
또한 상기 장벽금속층(4)중 TiN(4B)은 주상구조를 가지므로 다량의 보이드가 존재하며, 상기 주상구조의 바운더리 및 보이드로 C, H, O, N 등의 원자 반경이 적은 원소들이 잘 침투하는데, 이를 미리 채우기 위하여 스터핑 공정을 실시하기도 한다. 상기 스터핑 공정은 상기 구조의 반도체기판을 열처리 튜브에 탑재한 후, Ar, N2혹은 Ar+N2가스의 수백 mTorr ∼대기압 분위기에서 수시간씩 열처리하여 원자들을 주상조직의 틈새에 침투시킨다.
그 다음 상기 장벽 금속층(4)상에 주금속층인 Al 계열 금속층(5)을 형성하고, 상기 Al 계열 금속층(5)상에 TiN으로된 반사방지막(6)을 형성한다. 이때 상기 콘택홀(3)의 애스팩트비가 증가되어 상기 Al 합금층(5)의 단차피복성이 떨어져 콘택홀(3)의 내부에 보이드(7)가 형성된다.
상기와 같은 종래 기술에 따른 반도체소자의 금속배선 제조방법은 주금속층과 하부도전층간의 접촉 특성을 향상시키기 위하여 Ti/TiN 적층구조의 장벽금속층을 형성하여야 하고, 주금속층으로 사용되는 Al 계열 금속의 반사율이 높아 후속 리소그래피 공정의 안정성 향상을 위해 반사방지막을 형성하여야 하는등 공정이 복잡하고, 장벽 금속층의 주상조직에 의한 결함 발생을 방지하기 위하여 스터핑 공정을 실시하여야 하므로 공정수율이 떨어지는 문제점이 있다.
또한 PVD 방법으로 형성되는 주금속층인 Al 계열 금속의 단차피복성이 악화되어 콘택의 내부에 보이드가 생성되어 소자의 신뢰성을 떨어뜨리는 다른 문제점이 있다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 금속배선 콘택으로서 CVD 방법으로 형성되는 TiN층을 플러그로 사용하되 저항을 감소시키기 위하여 수소/질소 가스 분위기에서 플라즈마 처리를 실시하고, 그 상측에 Al 계열 금속배선을 형성하여 공정이 간단하고, 단차피복성이 향상되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 제조 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 제조방법은,
반도체기판 상부에 콘택홀이 구비된 층간 절연막을 형성하는 공정과, 전표면상에 CVD 방법으로 TiN층을 소정 두께로 형성하고 상기 TiN층을 예정된 분위기에서 플라즈마 처리하여 TiN층의 저항을 감소시키는 공정을 반복적으로 진행하여 다수의 TiN층 적층 구조로 콘택홀을 매립하는 공정과, 상기 TiN층을 전면 이방성식각하여 콘택홀 외부의 TiN층을 제거함으로써 콘택홀을 매립하는 TiN층 패턴으로 콘택 플러그를 형성하는 공정과, 상기 콘택 플러그에 접촉되어 하부 도전층과 연결되는 금속배선을 형성하는 공정을 구비하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 금속배선 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제2a도 내지 제2f도는 본 발명에 따른 반도체 소자의 금속배선 제조 공정도이다.
먼저, 소정구조, 예를 들어 소자분리 산화막과 MOS 트랜지스터등이 형성되어 있는 반도체기판(1)상에 층간절연막(2)을 형성하고, 상기 반도체기판(1) 상측의 구조물중에서 상부 금속배선과의 콘택으로 예정되어있는 부분, 예를 들어 워드라인 스트랩과 연결되는 워드선이나, 상측의 금속층과 연결되는 하부 금속층등의 구조물 상측의 층간절연막(2)을 제거하여 콘택홀(3)을 형성한다.
그다음 상기 구조의 전표면에 콘택 저항 감소를 위한 층으로서 비교적 얇은 두께, 예를 들어 50∼300Å 정도 두께의 Ti층(4A)을 PVD방법으로 형성한다 (제2a도 참조).
그후 상기 Ti층(4A)상에 제1TiN층(9A)을, 예를 들어 100∼1000Å 정도 두께로 형성한다.
이때 상기 Ti층(4A)은 형성하지 않을 수도 있으며, 상기 제1TiN층(9A)은 액체 소스인 테트라키스 디메틸 아미노 타이타늄(Ti(N(CH3)2)4; 이하 TDMAT라 칭함)나 테트라키스 디에틸아미노 타이타늄(Ti(N(C2H5)2)4)나 각각의 소스에 NH3/NF3가스와의 혼합가스를 소스로하여 고온 열분해시키고, He나 N2를 캐리어 가스로 하여 CVD 방법으로 한다.
그리고, 상기 제1TiN층(9A)의 증착 조건은 TDMAT를 포함하는 캐리어 가스의 압력을 0.1∼50torr, 증착온도를 300∼600℃, 증착시간을 50∼1000초 정도로 한다.
그 다음 상기 제1TiN층(9A)을 N2나 H2또는 그 혼합가스 분위기의 플라즈마로 표면을 처리하면 표면에서 약 50∼600Å 정도 두께가 플라즈마 처리되어 저저항화 된다.
이때 상기 N2나 H2또는 그 혼합가스 유량을 50∼700sccm으로 하고, 0.1∼20torr의 압력, 플라즈마 처리 온도는 50∼600℃, 플라즈마의 RF파워는 50∼1000W 정도로 하여 실시한다.
상기와 같은 플라즈마 처리에 의해 TiN층의 비저항이 약 수천∼수만 μΩcm에서 수백 μΩcm 이하로 감소된다. 이는 TDMAT 소스의 고온 열분해 증착시 소스의 불완전한 열분해로 인하여 TiN 박막내에 다량의 탄소 및 산소가 포함되어 있어 비저항이 높아지는데 반하여, 플라즈마 처리를 하면 TiN 박막내에 불완전하게 결합되어 있는 탄소나 산소 원자들이 수소 이온과 결합되어 CH3, CH4,H2O 등의 형태로 외부로 발산되고, 빈자리를 질소 이온들이 채워져 보다 많은 TiN 결합이 만들어져 비저항이 감소되기 때문이다.(제2b도 참조).
그후, 상기 제1TiN층(9A)상에 제2TiN층(9B)을 형성하고, 상기와 같은 조건에서 다시 플라즈마 처리하여 상기 제2TiN층(9B)의 일부 또는 전부를 저저항화한 후, (제2c도 참조), 상기 제2TiN층(9B)상에 제3TiN층(9C)을 형성하고, 재차 플라즈마 처리하여 저저항화 시킨다.(제2d도 참조).
그 다음 상기 제3 내지 제1TiN층(9C),(9B),(9A)을 순자척으로 전면 이방성 식각하여 상기 Ti층(4A)을 노출시키고 상기 콘택홀(3)의 내측을 메우는 제3 내지 제1TiN층(9C),(9B),(9A) 패턴으로된 콘택 플러그(10)를 형성한다.(제2e 도참조).
그후, 상기 구조의 전표면에 Al 계열 금속층(5)을 PVD 방법으로 형성한 후, Ti층(4A)과 함게 패턴닝하여 상기 콘택 플러그(10)와 접촉되는 Ti층(4A) 패턴 및 Al 계열 금속층(5) 패턴으로된 도전배선을 형성한다.(제2f도 참조).
상기에서는 세차례의 TiN층 증착 및 플라즈마 처리 공정을 예로 들었으나, 한번에 증착되는 TiN층의 두께를 얇게하여 다수의 적층구조로 TiN층을 실시하면 저저항 TiN층의 비율이 증가되어 금속배선의 저항이 감소된다.
상기에서는 금속배선 콘택인 메탈콘택을 예로 들었으나, 금속배선간 콘택인 비아 콘택에서도 본 발명의 사상에 따른 기술을 적용할 수 있음은 물론이다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 금속배선 제조방법은 반도체 기판상에 하부 도전층을 노출시키는 콘택을 구비하는 층간절연막을 형성 한 후, 상기 콘택을 통하여 하부도전층과 접촉되는 CVD-TiN 층을 형성하고 상기 TiN층을 N2나 H2또는 그 혼합가스 분위기의 플라즈마로 표면을 처리하여 저저항화시키는 공정을 반복적으로 진행한 후, 상기 TiN층을 전면 이방성식각하여 콘택홀의 내측을 메우는 TiN층만으로 된 저저항의 콘택 플러그를 형성하고, 상기 콘택 플러그와 접촉되는 금속배선을 형성하였으므로, TiN층이 CVD 방법으로 얇은 두께로 나누어 형성되므로 단차피복성이 향상되어 콘택내에 보이드의 생성이 방지되고, 공정이 간단하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (8)

  1. 반도체기판 상부에 콘택홀이 구비된 층간 절연막을 형성하는 공정과, 전표면상에 CVD 방법으로 TiN층을 소정 두께로 형성하고 상기 TiN층을 예정된 분위기에서 플라즈마 처리하여 TiN층의 저항을 감소시키는 공정을 반복적으로 진행하여 다수의 TiN층 적층 구조로 콘택홀을 매립하는 공정과, 상기 TiN층을 전면 이방성식각하여 콘택홀 외부의 TiN층을 제거함으로써 콘택홀을 매립하는 TiN층 패턴으로 콘택 플러그를 형성하는 공정과, 상기 콘택 플러그에 접촉되어 하부 도전층과 연결되는 금속배선을 형성하는 공정을 구비하는 반도체소자의 금속배선 제조방법.
  2. 제1항에 있어서, 상기 구조의 TiN층과 층간 절연막의 사이에 PVD-Ti층을 형성하여 콘택 저항을 감소시키는 것을 특징으로 하는 반도체소자의 금속배선 제조방법.
  3. 제2항에 있어서, 상기 Ti층을 50∼300Å두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 제조방법.
  4. 제1항에 있어서, 상기 TiN 층을 100∼1000Å 정도의 두께로 다수번 형성하는 것을 특징으로 하는 반도체소자의 금속배선 제조방법.
  5. 제1항에 있어서, 상기 TiN 층의 형성을 액체 소스인 TDMAT나 TDEAT 또는 각각의 소스에 NH3/NF3가스가 혼합된 혼합가스를 소스로하여 고온 열분해시키고, He 나 N2를 캐리어 가스로하여 압력을 0.1∼50torr, 증착온도를 300∼600℃, 증착시간을 50∼1000초 정도로 하여 CVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 제조방법.
  6. 제1항에 있어서, 상기 TiN 층을 플라즈마 처리하여 저저항화하는 공정은 N2나 H2또는 그 혼합가스 분위기의 플라즈마로 표면을 처리하여 형성하는 것을 특징으로 하는 반도체소자의 금속배선 제조방법.
  7. 제6항에 있어서, 상기 저저항화되는 TiN층의 두께가 50∼600Å인 것을 특징으로 하는 반도체소자의 금속배선 제조방법.
  8. 제6항에 있어서, 상기 플라즈마 처리 공정을 N2나 H2또는 그 혼합가스 유량을 50∼700sccm으로 하고, 0.1∼20torr의 압력, 플라즈마 처리 온도는 50∼600℃, 플라즈마의 RF 파워는 50∼1000W 정도로 하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 제조방법.
KR1019950039165A 1995-11-01 1995-11-01 반도체 소자의 금속 배선 제조방법 KR100218728B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950039165A KR100218728B1 (ko) 1995-11-01 1995-11-01 반도체 소자의 금속 배선 제조방법
TW085113237A TW382764B (en) 1995-11-01 1996-10-30 Method for forming a metal wire
GB9622538A GB2306777B (en) 1995-11-01 1996-10-30 Method for forming metal wire
DE19645033A DE19645033C2 (de) 1995-11-01 1996-10-31 Verfahren zur Bildung eines Metalldrahtes
JP8292015A JP2760490B2 (ja) 1995-11-01 1996-11-01 半導体素子の金属配線製造方法
CN96120181A CN1075244C (zh) 1995-11-01 1996-11-01 制作金属线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039165A KR100218728B1 (ko) 1995-11-01 1995-11-01 반도체 소자의 금속 배선 제조방법

Publications (2)

Publication Number Publication Date
KR970030327A KR970030327A (ko) 1997-06-26
KR100218728B1 true KR100218728B1 (ko) 1999-09-01

Family

ID=19432609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039165A KR100218728B1 (ko) 1995-11-01 1995-11-01 반도체 소자의 금속 배선 제조방법

Country Status (6)

Country Link
JP (1) JP2760490B2 (ko)
KR (1) KR100218728B1 (ko)
CN (1) CN1075244C (ko)
DE (1) DE19645033C2 (ko)
GB (1) GB2306777B (ko)
TW (1) TW382764B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558034B1 (ko) * 1999-06-30 2006-03-07 주식회사 하이닉스반도체 텅스텐 비트라인 형성시 플러그의 손상을 방지할 수 있는 반도체 소자 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291343B1 (en) * 1994-11-14 2001-09-18 Applied Materials, Inc. Plasma annealing of substrates to improve adhesion
GB2322963B (en) * 1996-09-07 1999-02-24 United Microelectronics Corp Method of fabricating a conductive plug
KR100226742B1 (ko) * 1996-12-24 1999-10-15 구본준 반도체 소자의 금속배선 형성 방법
NL1005653C2 (nl) * 1997-03-26 1998-09-29 United Microelectronics Corp Werkwijze voor het fabriceren van een geleidende contactpen.
US5969425A (en) * 1997-09-05 1999-10-19 Advanced Micro Devices, Inc. Borderless vias with CVD barrier layer
US6037252A (en) * 1997-11-05 2000-03-14 Tokyo Electron Limited Method of titanium nitride contact plug formation
US6432479B2 (en) 1997-12-02 2002-08-13 Applied Materials, Inc. Method for in-situ, post deposition surface passivation of a chemical vapor deposited film
KR100458295B1 (ko) * 1997-12-30 2005-04-06 주식회사 하이닉스반도체 반도체소자의콘택플러그형성방법
US6436819B1 (en) * 2000-02-01 2002-08-20 Applied Materials, Inc. Nitrogen treatment of a metal nitride/metal stack
DE10208714B4 (de) * 2002-02-28 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für einen Kontakt für eine integrierte Schaltung
JP2006344684A (ja) 2005-06-07 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
KR100885186B1 (ko) * 2007-05-03 2009-02-23 삼성전자주식회사 확산 베리어 필름을 포함하는 반도체 소자의 형성 방법
CN101459121B (zh) * 2007-12-13 2010-06-09 中芯国际集成电路制造(上海)有限公司 通孔及通孔形成方法
JP5872904B2 (ja) * 2012-01-05 2016-03-01 東京エレクトロン株式会社 ＴｉＮ膜の成膜方法および記憶媒体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPS62265718A (ja) * 1986-05-13 1987-11-18 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04216621A (ja) * 1990-12-18 1992-08-06 Seiko Instr Inc 薄膜の堆積方法
US5175126A (en) * 1990-12-27 1992-12-29 Intel Corporation Process of making titanium nitride barrier layer
US5089438A (en) * 1991-04-26 1992-02-18 At&T Bell Laboratories Method of making an article comprising a TiNx layer
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium
AU3726593A (en) * 1992-02-26 1993-09-13 Materials Research Corporation Ammonia plasma treatment of silicide contact surfaces in semiconductor devices
EP0571691B1 (en) * 1992-05-27 1996-09-18 STMicroelectronics S.r.l. Metallization over tungsten plugs
US5416045A (en) * 1993-02-18 1995-05-16 Micron Technology, Inc. Method for chemical vapor depositing a titanium nitride layer on a semiconductor wafer and method of annealing tin films
KR0144956B1 (ko) * 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
JPH0926387A (ja) * 1995-07-11 1997-01-28 Tokyo Seimitsu Co Ltd 液体比重検出方法及び加工液比重検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558034B1 (ko) * 1999-06-30 2006-03-07 주식회사 하이닉스반도체 텅스텐 비트라인 형성시 플러그의 손상을 방지할 수 있는 반도체 소자 제조 방법

Also Published As

Publication number Publication date
JPH09172083A (ja) 1997-06-30
GB9622538D0 (en) 1997-01-08
GB2306777B (en) 2000-03-08
JP2760490B2 (ja) 1998-05-28
CN1075244C (zh) 2001-11-21
DE19645033A1 (de) 1997-05-07
TW382764B (en) 2000-02-21
DE19645033C2 (de) 2002-09-12
CN1151610A (zh) 1997-06-11
KR970030327A (ko) 1997-06-26
GB2306777A (en) 1997-05-07

Similar Documents

Publication Publication Date Title
KR100220935B1 (ko) 메탈 콘택 형성방법
US5899740A (en) Methods of fabricating copper interconnects for integrated circuits
JP2978748B2 (ja) 半導体装置の製造方法
KR100218728B1 (ko) 반도체 소자의 금속 배선 제조방법
TW541659B (en) Method of fabricating contact plug
US6114242A (en) MOCVD molybdenum nitride diffusion barrier for Cu metallization
JPH09237838A (ja) 金属配線構造及びその形成方法
US6051492A (en) Method of manufacturing a wiring layer in semiconductor device
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR20050022526A (ko) 반도체 소자 및 그 제조 방법
KR100370781B1 (ko) 반도체소자의금속배선제조방법
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100406562B1 (ko) 금속배선형성방법
KR100252886B1 (ko) 반도체소자의 배선형성방법
KR100257154B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100257153B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20010054558A1 (en) Method for producing a semiconductor device
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법
KR0140640B1 (ko) 반도체장치의 배선형성방법
KR100517353B1 (ko) 반도체 소자의 장벽금속층 형성방법
KR100444610B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee