KR100370781B1 - 반도체소자의금속배선제조방법 - Google Patents
반도체소자의금속배선제조방법 Download PDFInfo
- Publication number
- KR100370781B1 KR100370781B1 KR1019950039703A KR19950039703A KR100370781B1 KR 100370781 B1 KR100370781 B1 KR 100370781B1 KR 1019950039703 A KR1019950039703 A KR 1019950039703A KR 19950039703 A KR19950039703 A KR 19950039703A KR 100370781 B1 KR100370781 B1 KR 100370781B1
- Authority
- KR
- South Korea
- Prior art keywords
- ticn layer
- layer
- metal wiring
- semiconductor device
- ticn
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 85
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000009832 plasma treatment Methods 0.000 claims abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000007789 gas Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000000197 pyrolysis Methods 0.000 claims description 4
- MNWRORMXBIWXCI-UHFFFAOYSA-N tetrakis(dimethylamido)titanium Chemical compound CN(C)[Ti](N(C)C)(N(C)C)N(C)C MNWRORMXBIWXCI-UHFFFAOYSA-N 0.000 claims description 4
- 239000012159 carrier gas Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 13
- 239000010936 titanium Substances 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- QDGMSMUNXGCWRA-UHFFFAOYSA-N C[Ti](C)N Chemical compound C[Ti](C)N QDGMSMUNXGCWRA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 제조 방법에 관한 것으로서, 반도체 기판상에 하부 도전층을 노출시키는 콘택을 구비하는 층간절연막을 형성한 후, 상기 콘택을 통하여 하부도전층과 접촉되는 CVD-TiCN층을 형성하고 상기 TiCN층을 N2나 H2또는 그 혼합가스 분위기의 플라즈마로 표면을 처리하여 저저항 TiCN층이 되도록하는 공정을 반복적으로 진행하여 TiCN층만으로된 저저항의 금속 배선을 형성하였으므로, TiCN층이 CVD 방법으로 얇은 두께로 나누어 형성되므로 단차피복성이 향상되어 콘택내에 보이드의 생성이 방지되고, TiCN층의 반사율가 Al 계열 금속보다 작아 후속 리소그래피 공정을 위한 반사 방지막을 형성하지 않아도되며, 공정이 간단하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체 소자의 금속 배선 제조 방법에 관한 것으로서, 특히 비교적 비저항이 큰 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성되는 TiCN층을 금속 배선으로 사용하되 증착 공정의 중간에 N2/H2분위기에서 플라즈마 처리하여 비저항을 감소시켜 공정이 간단하고 단차피복성이 우수하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 제조 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 반도체 소자의 내부에서 상하의 금속 배선을 연결하는 콘택홀은 자체의 크기와 주변배선과의 간격이 감소되고, 콘택 홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가한다.
일반적으로 반도체 소자의 금속 배선으로는 다른 재료들에 비해 증착 공정이 간단하고, 저저항의 특성을 갖는 Al 계열 금속이 주로 사용되는데, Al 계열 금속 배선 콘택의 경우에는 금속층과 접촉되는 부분에서의 스파이크나 불순물의 확산을 방지하기 위하여 콘택면과 금속 배선의 사이에 Ti/TiN 적층 구조의 장벽금속 (barrier metal)층을 형성한다.
제 1 도는 종래 기술에 따른 금속 배선이 형성되어있는 반도체 소자의 단면도이다.
먼저, 소자분리 산화막(도시되지 않음)과 게이트전극 및 소오스/드레인전극등의 MOS 트랜지스터(도시되지 않음)를 구비하는 반도체 기판(1) 상에 층간절연막 (2)을 형성하고, 상기 반도체 기판(1)에서 콘택으로 예정되어있는 부분 상측의 층간 절연막(2)을 제거하여 콘택홀(3)을 형성한다.
그다음 상기 콘택홀(3)을 통하여 상기 반도체 기판(1)과 접촉되는 장벽금속층(4)을 Ti층(4A)/TiN(4B)층의 적층 구조로 스퍼터링등의 물리기상증착(physical vapor deposition; 이하 PVD) 방법에 의해 형성한다. 이때 상기 Ti층(4A)이 반도체 기판(1)과 금속 배선간의 콘택 저항을 감소시키고, TiN층(4B)은 접촉면에서의 Al 계열 금속의 스파이크를 방지한다.
그후, 상기 장벽금속층(4)중 TiN(4B)은 주상구조를 가지므로 다량의 보이드가 존재하며, 상기 주상구조의 바운더리 및 보이드로 C,H,O,N등의 원자 반경이 적은 원소들이 잘 침투하는데, 이를 미리 채우기 위하여 스퍼터링 공정을 실시한다. 상기 스퍼터링 공정은 상기 구조의 반도체 기판을 열 처리 튜브에 탑재한 후, Ar,N2혹은 Ar+N2가스의 수백mTorr~대가압 분위기에서 수시간씩 열 처리하여 원자들를 주상조직의 틈새에 침투 시킨다.
그다음 상기 장벽금속층(4)상에 주금속층인 Al 계열 금속층(5)을 형성하고, 상기 Al 계열 금속층(5)상에 TiN으로된 반사 방지막(6)을 형성한다. 이때 상기 콘택홀(3)의 애스팩트비가 증가되어 상기 Al 계열 금속층(5)의 단차피복성이 떨어져 콘택홀(3)의 내부에 보이드(7)가 형성된다.
상기와 같은 종래 기술에 따른 반도체 소자의 금속 배선 제조 방법은 주금속층과 하부 도전층간의 접촉 특성을 향상시키기 위하여 Ti/TiN 적층 구조의 장벽금속층을 형성하여야 하고, 주금속층으로 사용되는 Al 계열 금속의 반사율이 높아 후속 리소그래피 공정의 안정성 향상을 위해 반사 방지막을 형성하여야 하는등 공정이 복작하고, 장벽 금속층의 주상조직에 의한 결함 발생을 방지하기 위하여 스퍼터링 공정을 실시하여야 하므로 공정 수율이 떨어지는 문제점이 있다.
또한 PVD 방법으로 형성되는 주금속층인 Al 계열 금속의 단차피복성이 악화되어 콘택의 내부에 보이드가 생성되어 소자의 신뢰성을 떨어뜨리는 다른 문제점이 있다.
본 발명은 상기와 같은 문제점들을 해결하기위한 것으로서, 본 발명의 목적은 금속 배선으로서 CVD 방법으로 형성되는 TiCN층을 사용하되 저항을 감소시키기 위하여 수소/질소 가스 분위기에서 플라즈마 처리를 실시하여 공정이 간단하고, 단차피복성이 향상되어 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 제조 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선 제조 방법의 특징은 반도체 기판상에 콘택홀을 구비하는 층간절연막을 형성하는 공정과, 상기 구조의 전표면에 CVD 방법으로 TiCN층을 형성하고, 상기 TiCN층을 플라즈마 처리하여 TiCN층의 저항을 감소시킨 저저항 TiCN층을 형성하는 공정을 반복 진행하여 저저항의 TiCN층이 반복 적층된 구조의 금속층을 형성하는 공정과, 상기 금속층을 패턴닝하여 금속 배선을 형성하는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체 소자의 금속 배선 제조 방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
제 2A 도 및 제 2B 도는 본 발명에 따른 반도체 소자의 금속 배선 제조 공정도이다.
먼저, 소정구조, 예를들어 소자분리 산화막과 MOS 트랜지스터등이 형성되어있는 반도체 기판(1)상에 층간절연막(2)을 형성하고, 상기 반도체 기판(1)에서 상부 금속 배선과의 콘택으로 예정되어있는 부분 상측의 층간절연막(2)을 제거하여 콘태홀(3)을 형성한다.
그다음 상기 구조의 전표면에 콘택 저항 감소를 위한 층으로서 비교적 얇은 두께, 예를들어 50∼300Å 정도 두께의 Ti층(4A)을 PVD 방법으로 형성하고, 상기 Ti층(4A)상에 주금속층인 제1 TiCN층(9A)을, 예를들어 100∼1000Å 정도의 두께로 형성한다.
이때 상기 Ti층(4A)은 형성하지 않을 수도 있으며, 상기 제1 TiCN층(9A)은 액체 소스인 테트라키스 디메틸 아미노 타이타늄(Ti(N(CH3)2)4, 이하 TDMAT라 칭함)나 테트라키스 디에틸아미노 타이타늄(Ti(N(C2H5)2)4, 이하 TDEAT라 칭함) 각각의 소스에 NH3/NF3가스와의 혼합가스를 소스로하여 고온 열분해시키고, He나 N2를 캐리어 가스로하여 CVD 방법으로 형성하며, 상기 제1TiCN층(9A)의 증착 조건은 TDMAT나 TDEAT를 포함하는 캐리어 가스의 압력을 0.1∼50torr, 증착온도를 300∼600℃, 증착시간을 50∼1000초 정도로 한다.
그다음 상기 제1TiCN층(9A)을 N2나 H2또는 그 혼합가스 분위기의 플라즈마로 표면을 처리하여 약 50∼600Å 정도 두께의 플라즈마처리된 저저항 TiCN층(10)을 형성한다.
이때 상기 N2나 H2또는 그 혼합가스 유량을 50∼700sccm 으로하고,0.1∼20torr의 압력, 플러자마 처리 온도는 50∼600℃, 플라즈마의 RF 파워는 50∼1000W정도로 하여 실시한다.
상기와 같은 플라즈마 처리에 의해 TiCN층의 비저항이 약 수천∼수만μΩ㎝에서 수백 μΩ㎝ 이하로 감소된다. 이는 TDMAT 소스의 고온 열분해 증착시 소스의 불완전한 열분해로 인하여 TiCN 박막내에 다량의 탄소 및 산소가 포함되어 있어 비저항이 높아지는데, 플라즈마 처리를 하면 TiCN 박막내에 불완전하게 결합되어있는 탄소나 산소 원자들이 수소 이온과 결합되어 CH3, CH4, H2O 등의 형태로 결합되어 외부로 발산되고, 빈자리를 질소 이온들이 메워 보다 많은 TiN 결합이 만들어져 비저항이 감소된다. (제 2A 도 참조).
그후, 상기 저저항 TiCN층(10)상에 제2TiCN층(9B)을 형성하고, 다시 플라즈마 처리하여 상기 제2TiCN층(9B)의 일부 또는 전부를 저저항 TiCN층(10)을 변화시킨 후, 상기 저저항 TiCN층(10)과 변화되지 않은 제2 및 제1TiCN층(9B),(9A)과 Ti층(4A)을 순차적으로 패턴닝하여 금속 배선을 형성한다. (제 2B 도 참조).
상기에서는 두차례의 TiCN층 증착 및 플라즈마 처리 공정을 예로들었으나, 한번에 증착되는 TiCN층의 두께를 얇게하여 다수번 실시하면 저저항 TiCN층의 비율이 증가되어 금속 배선의 저항이 감소된다.
상기에서는 금속 배선 콘택인 메탈 콘택을 예로 들었으나, 금속 배선간 콘택인 비아 콘택에서도 본 발명의 사상에 따른 기술을 적용할 수 있음은 물론이다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 금속 배선 제조방법은 반도체 기판 상에 하부 도전층을 노출시키는 콘택을 구비하는 층간절연막을 형성한 후, 상기 콘택을 통하여 하부도전층과 접촉되는 CVD-TiCN층을 형성하고 상기 TiCN층을 N2나 H2또는 그 혼합가스 분위기의 플라즈마로 표면을 처리하여 저저항 TiCN층이 되도록하는 공정을 반복적으로 진행하여 TiCN층만으로된 저저항의 금속 배선을 형성하므로, TiCN층이 CVD 방법에 의해 얇은 두께로 나누어 형성되므로 단차피복성이 향상되어 콘택내에 보이드의 생성이 방지되고, TiCN층의 반사율이 Al 계열 금속 보다 작아 후속 리소그래피 공정을 위한 반사 방지막을 형성하지 않아도 되며, 공정이 간단하여 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
제 1 도는 종래 기술에 따른 금속 배선이 형성되어있는 반도체 소자의 단면도.
제 2A 도 및 제 2B 도는 본 발명에 따른 반도체 소자의 금속 배선 제조 공정도.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 반도체 기판 2 : 층간절연막
3 : 콘택홀 4 : 장벽금속층
4A : Ti층 4B : TiN층
5 : Al 계열 금속층 6 : 반사 방지막
7 : 보이드 9 : TiCN층
10 : 저저항 TiCN층
Claims (8)
- 반도체 기판상에 콘택홀을 구비하는 층간절연막을 형성하는 공정과,상기 구조의 전표면에 CVD 방법으로 TiCN층을 형성하고, 상기 TiCN층을 플라즈마 처리하여 TiCN층의 저항을 감소시킨 저저항 TiCN층을 형성하는 공정을 반복 진행하여 저저항의 TiCN층이 반복 적층된 구조의 금속층을 형성하는 공정과,상기 금속층을 패턴닝하여 금속 배선을 형성하는 공정을 구비하는 반도체 소자의 금속 배선 제조 방법.
- 제 1 항에 있어서,상기 구조의 TiCN층과 층간절연막의 사이에 PVD-Ti층을 형성하여 콘택 저항을 감소시키는 것을 특징으로하는 반도체 소자의 금속 배선 제조 방법.
- 제 2 항에 있어서,상기 Ti층을 50∼300Å 두께로 형성하는 것을 특징으로하는 반도체 소자의 금속 배선 제조 방법.
- 제 1 항에 있어서,상기 TiCN층을 100∼1000Å 정도의 두께로 형성하는 것을 특징으로하는 반도체 소자의 금속 배선 제조 방법.
- 제 1 항에 있어서,상기 TiCN층의 형성을 액체 소스인 TDMAT나 TDEAT 또는 각각의 소스에 NH3/NF3가스가 혼합된 혼합가스를 소스로하여 고온 열분해시키고, He나 N2를 캐리어 가스로하여 압력을 0.1∼50torr, 증착온도를 300∼600℃, 증착시간을 50∼1000초 정도로 하여 CVD 방법으로 형성하는 것을 특징으로하는 반도체 소자의 금속 배선 제조 방법.
- 제 1 항에 있어서,상기 TiCN층을 플라즈마 처리하여 저저항 TiCN층을 형성하는 공정은 N2나 H2또는 그 혼합가스 분위기의 플라즈마로 표면을 처리하여 형성하는 것을 특징으로하는 반도체 소자의 금속 배선 제조 방법.
- 제 6 항에 있어서,상기 저저항 TiCN층의 두께가 50∼60Å 인 것을 특징으로하는 반도체 소자의 금속 배선 제조 방법.
- 제 6 항에 있어서,상기 플라즈마 처리 공정을 N2나 H2또는 그 혼합가스 유량을 50∼700sccm으로하고, 0.1∼20torr의 압력, 플라즈마 처리 온도는 50∼600℃, 플라즈마의 RF 파워는 50∼1000W 정도로 하여 실시하는 것을 특징으로하는 반도체 소자의 금속 배선 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039703A KR100370781B1 (ko) | 1995-11-03 | 1995-11-03 | 반도체소자의금속배선제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039703A KR100370781B1 (ko) | 1995-11-03 | 1995-11-03 | 반도체소자의금속배선제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030654A KR970030654A (ko) | 1997-06-26 |
| KR100370781B1 true KR100370781B1 (ko) | 2003-03-26 |
Family
ID=37416477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950039703A KR100370781B1 (ko) | 1995-11-03 | 1995-11-03 | 반도체소자의금속배선제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100370781B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100705936B1 (ko) | 2006-06-30 | 2007-04-13 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458295B1 (ko) * | 1997-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의콘택플러그형성방법 |
-
1995
- 1995-11-03 KR KR1019950039703A patent/KR100370781B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100705936B1 (ko) | 2006-06-30 | 2007-04-13 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성방법 |
| US7504333B2 (en) | 2006-06-30 | 2009-03-17 | Hynix Semiconductor Inc. | Method of forming bit line of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030654A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0172772B1 (ko) | 반도체 장치의 확산장벽용 산화루테늄막 형성 방법 | |
| KR100220935B1 (ko) | 메탈 콘택 형성방법 | |
| KR0144913B1 (ko) | 반도체장치의 금속배선층 형성방법 | |
| KR100218728B1 (ko) | 반도체 소자의 금속 배선 제조방법 | |
| US6114242A (en) | MOCVD molybdenum nitride diffusion barrier for Cu metallization | |
| US7977791B2 (en) | Selective formation of boron-containing metal cap pre-layer | |
| JP2000058544A (ja) | 半導体装置及びその製造方法 | |
| US20080207006A1 (en) | Process for fabricating an integrated circuit | |
| KR100370781B1 (ko) | 반도체소자의금속배선제조방법 | |
| KR20050022526A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2705621B2 (ja) | 半導体装置の製造方法 | |
| US6596629B2 (en) | Method for forming wire in semiconductor device | |
| US20050239288A1 (en) | Sequential reducing plasma and inert plasma pre-treatment method for oxidizable conductor layer | |
| KR100639458B1 (ko) | ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법 | |
| KR100477840B1 (ko) | 반도체장치의장벽금속막형성방법 | |
| US6855630B1 (en) | Method for making contact with a doping region of a semiconductor component | |
| KR100406562B1 (ko) | 금속배선형성방법 | |
| KR100445411B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP3998937B2 (ja) | 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法 | |
| KR100252886B1 (ko) | 반도체소자의 배선형성방법 | |
| KR100517353B1 (ko) | 반도체 소자의 장벽금속층 형성방법 | |
| KR100414306B1 (ko) | 반도체장치의금속콘택방법 | |
| KR100424389B1 (ko) | 반도체 장치의 콘택/비아 제조방법 | |
| KR100316061B1 (ko) | 다층배선을가지는반도체장치의형성방법 | |
| KR100187658B1 (ko) | 반도체 소자의 티타늄나이트라이드막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |