KR100430687B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100430687B1
KR100430687B1 KR1019960079888A KR19960079888A KR100430687B1 KR 100430687 B1 KR100430687 B1 KR 100430687B1 KR 1019960079888 A KR1019960079888 A KR 1019960079888A KR 19960079888 A KR19960079888 A KR 19960079888A KR 100430687 B1 KR100430687 B1 KR 100430687B1
Authority
KR
South Korea
Prior art keywords
wnx
semiconductor device
contact hole
tungsten
layer
Prior art date
Application number
KR1019960079888A
Other languages
English (en)
Other versions
KR19980060526A (ko
Inventor
서환석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960079888A priority Critical patent/KR100430687B1/ko
Publication of KR19980060526A publication Critical patent/KR19980060526A/ko
Application granted granted Critical
Publication of KR100430687B1 publication Critical patent/KR100430687B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 반도체소자의 금속 배선 형성 방법에 관한것으로, 실리콘 기판 상부에 절연막을 형성하고, 상기 절연막의 일정 부분을 식각하여 콘택홀을 형성한다음, 상기 실리콘 기판에 콘택되는 금속 배선을 증착하는 방법에 있어서, 상기와 같이 콘택홀을 형성한다음, 화학기상증착법으로 50 내지 1000Å 두께의 WNx 를 증착하는 단계와, 상기 WNx 상부면에 텅스텐막을 증착하는 단계와, 열처리공정으로 상기 콘택홀의 저부면에 WSi2과 텅스텐 나이트라이드막을 형성하는 단계로 이루어진다

Description

반도체 소자의 금속 배선 형성방법
본 발명은 반도체소자의 금속 배선 형성 방법에 관한것으로, 특히 화학기상증착법을 이용하여 텅스텐 증착 챔버에서 WNx와 텅스텐막을 한 번에 증착하고, 열처리를 실시하여 WSi2를 형성하는 금속 배선 형성 방법에 관한 것이다.
반도체 소자에서 금속 배선은 알루미늄이나 텅스텐을 사용하고 있으며, 이중 텅스텐 증착은 화학기상 증착법을 이용하기 때문에 콘택에서의 층덮힘 및 콘택 매립에 있어서 매우 유용하다.
반도체 소자의 메탈-1 공정은 접착층으로 티타늄(Ti)과 티타늄 나이트라이드(TiN)를 스퍼터링으로 증착하고 급속 열처리를 실시한 후에 WF6를 SiH4또는 수소로 환원시키는 화학기상증착 법을 사용하여 텅스텐을 배선 금속으로 증착하게 된다. 이 경우에는 급속 열처리 과정 중에 TiSi2가 형성되는데 이러한 실리사이드는 P+콘택 저항을 낮추는 효과를 가져오지만 소자의 집적도가 커져 접합깊이(junction depth)가 감소하면서 누설전류를 크게 하는 요인으로 작용하고 있다. 또한 층덮힘이 문제가 되는 스퍼터링 법으로 접착층을 증착하기 때문에 고집적 소자로 갈수록 콘택 바닥에서 WF6침투에 의한 접합층 파괴가 문제가 될 수 있으며, '티타늄, 티타늄 나이트라이드(TiN) 증착→급속열처리→텅스텐 증착'의 3단계로서 메탈-1 증착이 이루어지게 된다.
본 발명은 상기한 문제를 극복하기 위하여 접착층으로 티타늄, 티타늄 나이트라이드를 증착하는 대신에 바로 턴스텐 증착 챔버에서 WNx(0.3＜X＜0.9)와 텅스텐을 한 번에 증착하고 이후 급속 열처리를 실시하여 메탈-1 공정을 완료하는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도1 내지 도3은 본 발명의 실시예에 의해 금속 배선을 형성하는 단계를 도시한 것이다.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
1 : 실리콘 기판 2 : 절연막
3 : WNx 4 : 텅스텐막
5 : WSi2
6 : 텅스텐 나이트라이드막 10 : 콘택홀
상기한 목적을 달성하기 위한 본 발명은 실리콘 기판 상부에 절연막을 형성하고, 상기 절연막의 일정 부분을 식각하여 콘택홀을 형성한다음, 상기 실리콘 기판에 콘택되는 금속 배선을 증착하는 방법에 있어서,
상기와 같이 콘택홀을 형성한다음, 화학기상증착법으로 50 내지 1000Å 두께의 WNx 를 증착하는 단계와,
상기 WNx 상부면에 텅스텐막을 증착하는 단계와,
열처리 공정으로 상기 콘택홀의 저부면에 WSi2과 텅스텐 나이트라이드막을 형성하는 단계로 이루어진다.
본 발명은 접착층으로 TiN/Ti를 증착하는 대신에 바로 텅스텐 증착 챔버에서 WNx(0.3＜X＜0.9)와 W을 한 번에 증착하고 이후 급속 열처리를 실시하여 메탈-1 공정을 완료하는 것이다. 이러한 WNx를 텅스텐의 접착층으로 사용하게 되면 텅스텐 증착시 WF6와 실리콘과의 반응에 의한 접합층 파괴를 억제하면서 급속 열처리 동안에 WNx가 미세한 WSi2와 WN으로 분해된다.
따라서 콘택 바닥에서 형성되는 금속 실리사이드의 두께가 최대한 억제되며 균일도도 기존의 TiSi2보다 매우 우수하게 되어 콘택 저항 및 누설 전류를 감소시키는 효과를 가져오게 된다. 그리고 공정의 단순화를 동시에 꾀할 수 있다.
실리콘 기판 위에 형성된 WNx(0.3＜X＜0.9)는 후속 열공정을 거치면서 WN/WSi2로 분해된다. WNx(0.3＜X＜0.9) 내에 존재하는 여유 W이 Si과 반응하여 WSi2를 형성하고 그 위에 WN(tungsten nitride)가 형성된다. 이때 형성되는 WSi2의 두께는 500Å 이하로 균일하게 형성되어 접합층의 누설전류를 증가시키지 않는다. 또한WN는 확산 방지 특성이 우수하여 W/WN/WSi2로 변환된 콘택 구조에서 텅스텐 증착시 WF6와 Si의 반응 및 급속 열처리시 W과 접합층의 Si과의 반응을 방지시킨다. 즉 우수한 확산장벽의 WN과 얇고 균일한 WSi2의 형성이 가능해짐으로써 콘택 저항과 누설전류를 최소화시킬 수 있는 우수한 소자 특성을 얻을 수 있다.
또한 W/WNx(0.3＜X＜0.9)는 W/TiN/Ti 또는 W/TiNx (0.3＜X＜0.9)에 비해 제조 공정을 단순화시킬 수 있는 장점을 가지고 있다. 즉 하나의 증착 용기(deposition chamber)에서 W/WNx의 일괄 공정이 가능하여 생산성 및 원가의 절감 효과가 있다.
본 발명에 의한 금속 배선 공정의 전체적인 공정 단계는 다음과 같다.
먼저 반도체 소자 소정 부위에 하부 기판과 수직 배선을 위한 콘택홀을 형성한 후 콘택 크리닝 공정을 거친 후, 화학기상증착법에 의해 WNx(0.3＜X＜0.9)를 증착하는 제 1 단계; 기판 전체 상부에 화학기상증착법에 의해 텅스텐(W)막을 증착하는 제 2 단계(여기에서 1, 2 단계는 하나의 증착용기에서 순차적으로 진행하여 형성한다); 600∼900℃에서 급속열처리를 실시하는 제 3 단계로 구성된다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도1 내지 도3은 본 발명의 실시예에 의해 금속 배선을 형성하는 단계를 도시한 것이다.
도1은 실리콘 기판(1)의 상부에 절연막(2)을 형성하고, 상기 절연막(2)의 일정 부분을 식각하여 콘택홀(10)을 형성한다음, 콘택 크리닝(cleaning) 공정을 거친 후 콘택홀(10)이 형성된 기판 상부에 화학기상증착법으로 50 내지 1000Å 두께의 WNx (0.3＜X＜0.9)(3)를 증착한다.
도2는 이 후 같은 증착 용기 내에서 텅스텐막(4)을 1000 내지 10000Å 의 두께로 증착하여 콘택홀(10)을 충분히 매립한 것을 도시한 단면도이다.
도3은 상기 텅스텐막(4)을 증착한다음, 600 내지 900℃에서 10초 내지 10000초간 급속열처리를 실시하면 콘택홀(10)에서 실리콘 기판(1)과 텅스텐배선(4) 과의 사이에 WSi2(5)과 텅스텐 나이트라이드막(6) 막이 생성된다.
본 발명에 의하면 반도체 소자에서 메탈-1 공정을 한 증착 용기에서 화학기상증착에 의한 WNx과 텅스텐을 적층함으로써 콘택홀에서의 우수한 층덮힘과 확산방지 성능을 가져올 수 있으며 후속 열처리 공정으로 접합층과의 콘택 저항 및 누설전류를 안정적으로 낮게 유지함으로써 소자의 속도 및 신뢰성을 향상시키게 된다. 또한 전체적인 메탈-1 공정 단계가 감소되므로 공정시간과 비용을 절감하는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 실리콘 기판 상부에 절연막을 형성하는 공정과,
    상기 절연막의 일정 부분을 식각하여 실리콘 기판을 노출시키는 콘택홀을 형성하는 공정과,
    상기 구조의 표면에 화학기상증착법으로 WNx (X=0.3∼0.9)를 증착하는 공정과,
    상기 WNx 상부면에 텅스텐막을 증착하여 콘택홀을 메우는 공정과,
    상기의 실리콘 기판을 600∼900℃의 온도에서 열처리하여 상기 콘택홀의 저부면에 Wsi2과 텅스텐 나이트라이드막을 형성하는 공정을 포함하는 반도체소자의 금속 배선 형성방법.
  2. 제 1 항에 있어서,
    상기 텅스텐막은 1000∼10000Å의 두께로 제조하는 반도체소자의 금속 배선 형성방법.
  3. 제 1 항에 있어서,
    상기 WNx는 50∼1000Å의 두께로 제조하는 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
  4. 제 1 항에 있어서,
    상기 WNx 및 텅스텐막은 하나의 증착 챔버에서 순차적으로 증착하는 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
  5. 제 1 항에 있어서,
    상기 열처리는 질소 또는/및 수소 분위기에서 10~10000초간 실시하는 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
KR1019960079888A 1996-12-31 1996-12-31 반도체소자의금속배선형성방법 KR100430687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079888A KR100430687B1 (ko) 1996-12-31 1996-12-31 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079888A KR100430687B1 (ko) 1996-12-31 1996-12-31 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19980060526A KR19980060526A (ko) 1998-10-07
KR100430687B1 true KR100430687B1 (ko) 2004-08-02

Family

ID=37335337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079888A KR100430687B1 (ko) 1996-12-31 1996-12-31 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100430687B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709467B1 (ko) 2005-04-11 2007-04-18 주식회사 하이닉스반도체 반도체 소자의 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040673A (ja) * 1998-07-24 2000-02-08 Toshiba Corp 半導体装置及びその製造方法
KR100546938B1 (ko) * 1999-06-28 2006-01-26 주식회사 하이닉스반도체 캐패시터의 하부전극 형성 방법
KR100593125B1 (ko) * 2000-06-30 2006-06-26 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR20020011479A (ko) * 2000-08-02 2002-02-09 박종섭 반도체 소자의 금속배선 형성방법
KR100527673B1 (ko) 2004-02-24 2005-11-28 삼성전자주식회사 반도체 소자의 금속배선 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729854A (ja) * 1993-07-09 1995-01-31 Toshiba Corp 半導体装置の製造方法
US5421974A (en) * 1993-04-01 1995-06-06 Advanced Micro Devices, Inc. Integrated circuit having silicide-nitride based multi-layer metallization
JPH07321066A (ja) * 1994-05-19 1995-12-08 Nec Corp 半導体装置の製造方法
KR960032601A (ko) * 1995-02-07 1996-09-17 김광호 폴리사이드와 폴리사이드간의 접촉방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5421974A (en) * 1993-04-01 1995-06-06 Advanced Micro Devices, Inc. Integrated circuit having silicide-nitride based multi-layer metallization
JPH0729854A (ja) * 1993-07-09 1995-01-31 Toshiba Corp 半導体装置の製造方法
JPH07321066A (ja) * 1994-05-19 1995-12-08 Nec Corp 半導体装置の製造方法
KR960032601A (ko) * 1995-02-07 1996-09-17 김광호 폴리사이드와 폴리사이드간의 접촉방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709467B1 (ko) 2005-04-11 2007-04-18 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR19980060526A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
US7402512B2 (en) High aspect ratio contact structure with reduced silicon consumption
US6433430B2 (en) Contact structure having a diffusion barrier
KR100220935B1 (ko) 메탈 콘택 형성방법
US20020017724A1 (en) Chemical vapor deposition of titanium
KR100255516B1 (ko) 반도체 장치의 금속배선 및 그 형성방법
KR910002452B1 (ko) 반도체장치의 제조방법
US6888252B2 (en) Method of forming a conductive contact
KR100430687B1 (ko) 반도체소자의금속배선형성방법
US20060202283A1 (en) Metal silicide adhesion layer for contact structures
KR20040017655A (ko) 반도체 소자의 금속 콘택 형성 방법
US6433434B1 (en) Apparatus having a titanium alloy layer
KR19980060900A (ko) 반도체 소자의 금속배선 형성 방법
KR0174878B1 (ko) 확산 장벽층 형성방법
KR100477840B1 (ko) 반도체장치의장벽금속막형성방법
KR100248804B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100256238B1 (ko) 반도체 소자의 금속배선 형성방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR100266871B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
KR100268791B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100477819B1 (ko) 반도체장치의장벽금속막형성방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR100445412B1 (ko) 반도체소자의금속배선형성방법
KR940011729B1 (ko) Cvd텅스텐 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee