KR100268791B1 - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR100268791B1
KR100268791B1 KR1019970030273A KR19970030273A KR100268791B1 KR 100268791 B1 KR100268791 B1 KR 100268791B1 KR 1019970030273 A KR1019970030273 A KR 1019970030273A KR 19970030273 A KR19970030273 A KR 19970030273A KR 100268791 B1 KR100268791 B1 KR 100268791B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor substrate
temperature
cvd
metal wiring
Prior art date
Application number
KR1019970030273A
Other languages
English (en)
Other versions
KR19990006051A (ko
Inventor
김정태
유상호
채무성
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970030273A priority Critical patent/KR100268791B1/ko
Publication of KR19990006051A publication Critical patent/KR19990006051A/ko
Application granted granted Critical
Publication of KR100268791B1 publication Critical patent/KR100268791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 특히 콘택 바닥의 실리콘 기판을 거의 부식시키지 않는 온도에서 CVD-Ti막을 증착하며, 다음으로 상기 CVD-Ti막 증착온도 이상의 온도에서 확산 방지막인 CVD-Ti막을 증착하는 동시에 TiSiX막을 반응에 의해 형성시킴으로써 반도체 기판의 부식을 방지하여 반도체 소자의 특성 및 신뢰성을 향상시키는 방법이다.

Description

반도체 소자의 금속 배선 형성방법
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 보다 상세하게는 반도체 소자의 금속 콘택에서 타이타니움 테트라클로라이드(이하 TiCl4라함)가스를 사용한 화학기상증착(이하 CVD 라 함)방법에 의해 타이타니움실리사이드 (이하 금속 TiSiX라 함)막을 증착할 때 발생하는 콘택 바닥에서의 반도체 기판의 부식 현상을 방지 또는 최소화하는 방법에 관한 것이다.
반도체 소자의 금속 콘택에서 반도체 기판과 금속 배선 사이의 접촉 저항을 낮추고 오믹(ohmic) 콘택을 형성하기 위해 금속 TiSiX막을 증착하는 방법은 크게 두가지가 있다. 첫번째는 물리기상증착 (이하 PVD라 함) 방법에 의해 금속 Ti막을 증착하고 후속공정으로 600℃ 이상의 고온에서 RTA (Rapid Thermal Anneal)를 수행하여 증착하는 방법이다. 하지만 이러한 PVD 방법은 깊은 콘택에서의 층덮힘성이 열악하기 때문에 1기가 (giga) 디램이상의 초고집적 반도체 소자에서는 그 사용에 제한을 받고 있다.
두번째는 층덮힘성이 우수한 CVD 방법에 의해 금속 TiSiX막을 형성하는 방법으로서, 500℃ 이상의 고온에서 CVD-Ti막을 증착하는 동안 실리콘과의 화학반응에 의해 형성되는데 여기서 사용되는 소스 물질로는 주로 TiCl4가 이용된다. 그러나, 소스 물질인 TiCl4내에 존재하는 클로린기 (이하 Cl 기라 함)는 500℃ 이상의 고온에서는 TiCl4환원가스인 H2와 결합하여 HCl을 형성시키는데 이들은 실리콘과 반응하여 반도체 기판을 깊게 부식시킴으로써 소자의 콘택 저항 상승 및 많은 누설 전류를 유발하는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 콘택 바닥의 반도체 기판을 거의 부식시키지 않는 500℃ 이하의 온도에서 CVD-Ti막을 증착하며, 다음으로 600℃ 이상의 온도에서 확산 방지막인 CVD-TiN막을 증착하는 동시에 TiSiX막을 반응에 의해 형성시킴으로서 반도체 기판의 부식을 방지하여 반도체 소자의 특성을 향상시키는 반도체 소자의 금속 배선 형성방법을 제공하는 것이다.
제1도는 본 방법에 의해 Ti막이 증착된 상태를 도시한 단면도.
제2도는 금속배선 콘택홀 저부에 TiSiX막이 형성된 상태를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12 : 절연막
14 : Ti 막 16 : TiSiX막
18 : TiN 막 20 : 금속배선 콘택홀
상기한 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 금속 배선 형성방법은, 반도체 기판 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 콘택홀이 구비된 절연막을 형성하는 공정과, 전체표면 상부에 400∼500℃의 온도에서 화학기상증착방법을 이용하여 Ti 막을 형성하는 공정과, 상기 Ti막 상부에 600∼1000℃의 온도에서 화학기상증착방법을 이용하여 TiN막을 형성하되, 상기 TiN막 형성공정시 상기 콘택홀 저부에서 반도체기판과 접속되는 Ti막을 TiSiX막으로 형성시키는 공정을 포함하는 것을 특징으로 한다.
이하에 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.
먼저, 제1도는 본 방법에 의해 Ti막이 증착된 상태를 도시한 단면도이다.
반도체 기판(10) 위에 절연막(12)을 형성하고, 콘택 마스크를 이용한 식각 공정으로 금속배선콘택홀(20)을 형성한다. 그후 CVD 방법으로 전체표면 상부에 CVD-Ti막(14)을 증착한다. 이때, 증착용 가스로는 TiCl4를 1∼20 sccm 사용하고, 증착온도는 400∼500℃ 범위이며, 증착압력은 1∼20 Torr, 고주파 전력은 100∼1000 W 에서 아르곤가스 10∼1000 sccm과 수소가스 500∼3000 sccm의 혼합가스를 이용하여, 플라즈마 화학기상증착 (plasma enhanced chemical vapor deposition, PECVD) 방법으로 증착한다.
다음으로, 반도체 기판(10)과 금속 배선과의 전기적 접촉 저항을 줄이고, 오믹 콘택을 이루기 위해, 반도체 기판(10)과 금속 배선(도시안됨) 사이에 TiSiX막(16)을 형성한다 (제2도 참조). 이 TiSiX막(16)은 제2도에 도시된 바와 같이, CVD-Ti막(14)상부에 TiN막(18)을 증착하면서 동시에 반응에 의해 형성되는데, 이때의 반응실의 온도는 600∼1000℃ 정도이어야 한다.
상기한 바와 같이, 종래기술에서 TiCl4가스를 이용하여 증착하는 CVD-Ti막은 500℃ 이상의 온도에서 증착시 반도체 기판과 반응하여 TiSiX막을 형성하는데 증착시 반도체 기판을 크게 부식시켜 전기적 특성을 현저히 나쁘게 한다. 이때의 반응식은 다음과 같다.
Figure kpo00001
상기 반응식(4)에서 증착 가스용 소스인 TiCl4는 환원가스인 수소와 반응하여 부산물인 HCl 가스를 생성시킨다. 이 HCl 부산물은 상기 반응식(1) 내지 (3)과 같이 반도체 기판과 반응하여 여러 가지 형태의 화합물로 나타나 반도체 기판을 부식시키게 된다. 이러한 반응들은 주로 500℃ 이상의 온도에서 진행된다.
따라서, 반도체 기판의 부식을 발생시키는 반응을 억제하기 위해서는 증착 온도가 중요한 인자가 된다. 즉, 제1도에 도시된 바와 같이, 400∼500℃의 온도범위에서 CVD-Ti막(14) 를 증착하고, 다음으로 제2도에 도시된 바와 같이, 600∼1000℃ 정도의 온도범위에서 CVD-TiN막(18)을 증착하는 과정에서 TiSiX막(16)을 형성시키게 되면 반도체 기판(10)의 부식을 방지할 수 있다.
상기한 바와같이 본 발명에 따르면, 반도체 소자의 금속 콘택에서, 비교적 저온인 400∼500℃의 온도범위에서 CVD-Ti를 증착하고, 계속해서 비교적 고온인 600℃ 이상의 온도범위에서 CVD-TiN 을 증착하는 과정에서 TiSi 층을 형성시키게 되면 반도체 기판의 부식을 방지할 수 있게 되므로, 이로 인하여 1기가급 이상의 초고집적 반도체 소자의 금속 배선 형성 공정 적용시 콘택 저항을 감소시키고, 누설 전류를 줄임으로서, 소자 특성 및 신뢰성 향상에도 크게 기여할 것으로 기대된다. 또한 PVD 방법과 달리 TiSiX층 형성공정을 위한 RTA 과정을 생략할 수 있고, CVD-TiN 증착과정에서 동시에 TiSiX층을 형성하므로 공정기간을 단축할 수 있다.

Claims (1)

  1. 반도체 기판 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 콘택홀이 구비된 절연막을 형성하는 공정과, 전체표면 상부에 400∼500℃의 온도에서 화학기상증착방법을 이용하여 Ti막을 형성하는 공정과, 상기 Ti막 상부에 600∼1000℃의 온도에서 화학기상증착방법을 이용하여 TiN막을 형성하되, 상기 TiN막 형성공정시 상기 콘택홀 저부에서 반도체기판과 접속되는 Ti막을 TiSiX막으로 형성시키는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR1019970030273A 1997-06-30 1997-06-30 반도체 소자의 금속 배선 형성방법 KR100268791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030273A KR100268791B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030273A KR100268791B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR19990006051A KR19990006051A (ko) 1999-01-25
KR100268791B1 true KR100268791B1 (ko) 2000-11-01

Family

ID=19513010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030273A KR100268791B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100268791B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459939A (en) * 1987-08-31 1989-03-07 Nec Corp Semiconductor device
JPH0245958A (ja) * 1988-08-06 1990-02-15 Seiko Epson Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459939A (en) * 1987-08-31 1989-03-07 Nec Corp Semiconductor device
JPH0245958A (ja) * 1988-08-06 1990-02-15 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR19990006051A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US6284316B1 (en) Chemical vapor deposition of titanium
KR100546943B1 (ko) 반도체장치형성방법
KR100380598B1 (ko) 콘택트 형성 방법 및 콘택트를 포함하는 장치
KR100274603B1 (ko) 반도체장치의제조방법및그의제조장치
US6858904B2 (en) High aspect ratio contact structure with reduced silicon consumption
KR100477816B1 (ko) 반도체 소자의 티타늄 실리사이드 콘택 형성 방법
US6433434B1 (en) Apparatus having a titanium alloy layer
KR100402428B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100430687B1 (ko) 반도체소자의금속배선형성방법
KR100268791B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH06349774A (ja) 埋込みプラグの形成方法
KR100458474B1 (ko) 반도체소자의비트라인및그제조방법
KR100445411B1 (ko) 반도체소자의금속배선형성방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR100623612B1 (ko) 반도체소자의 금속배선 형성방법
KR980011915A (ko) 금속 배선 형성 방법
KR0150989B1 (ko) 반도체소자 배선 형성방법
KR100445412B1 (ko) 반도체소자의금속배선형성방법
KR0167610B1 (ko) 반도체 소자의 티타늄텅스텐막 형성방법
KR100732764B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100236071B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
KR20030002143A (ko) 금속배선 형성 방법
KR20030001860A (ko) 반도체 소자의 금속 배선 형성방법
KR20030049591A (ko) 반도체 소자의 금속 배선 형성 방법
KR19990003499A (ko) 반도체 소자의 확산 방지막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee