KR19980060900A - 반도체 소자의 금속배선 형성 방법 - Google Patents

반도체 소자의 금속배선 형성 방법 Download PDF

Info

Publication number
KR19980060900A
KR19980060900A KR1019960080268A KR19960080268A KR19980060900A KR 19980060900 A KR19980060900 A KR 19980060900A KR 1019960080268 A KR1019960080268 A KR 1019960080268A KR 19960080268 A KR19960080268 A KR 19960080268A KR 19980060900 A KR19980060900 A KR 19980060900A
Authority
KR
South Korea
Prior art keywords
film
tungsten
titanium nitride
forming
metal wiring
Prior art date
Application number
KR1019960080268A
Other languages
English (en)
Inventor
서환석
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960080268A priority Critical patent/KR19980060900A/ko
Publication of KR19980060900A publication Critical patent/KR19980060900A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 금속 배선 형성 방법에 관한 것으로, 확산 방지막으로 사용되는 티타늄 나이트라이드막 상부에 수소 플라즈마를 사용하여 WF6를 환원시켜 텅스텐 핵생성층을 형성한 다음, 그 상부에 텅스텐막을 증착하는 금속 배선 형성 방법이다.

Description

반도체 소자의 금속배선 형성 방법
본 발명은 반도체소자의 금속 배선 형성 방법에 관한 것으로, 특히 확산방지막으로 사용되는 티타늄 나이트라이드막 상부에 수소 플라즈마를 사용하여 WF6를 환원시켜 텅스텐 핵생성층을 형성한다음, 그 상부에 텅스텐막을 증착하는 금속 배선 형성 방법에 관한 것이다.
일반적으로 반도체소자에서 금속배선은 알루미늄이나 텅스텐을 사용하고 있으며, 상기 알루미늄이나 텅스텐의 증착은 화학기상 증착법을 이용하기 때문에 콘택에서의 층덮힘 및 콘택 매립에 있어서 매우 유용하다.
기존의 텅스텐 증착 공정은 하부 절연막 상부에 확산방지층으로 사용되는 티타늄 나이트라이드막을 형성하고, 그 상부에 WF6를 SiH4로 환원시키는 텅스텐 핵생성막 형성공정과 그 위에 WF6를 수소로 환원시켜 텅스텐막을 성장시키는 공정으로 이루어진다.
SiH4를 이용한 텅스텐 핵생성막 형성 공정은 산화막 위에서는 텅스텐 핵생성이 되지 않기 때문에 확산방지막으로 형성되는 티타늄 나이트라이드막 상부에 증착하고, 텅스텐 증착 챔버 내에 새도우 링(shadow ring)을 설치하여 웨이퍼 가장자리에 산화막이 드러난 부분으로의 증착을 막아주고 있다. 따라서 웨이퍼 가장자리로 부터 수 mm의 영역은 텅스텐 증착이 이루어지지 않아 웨이퍼당 생산할 수 있는 칩의 수가 제한 받게 된다.
또한 기존의 텅스텐 증착 공정을 사용하게 되면 텅스텐 핵생성 시간 동안 WF6가 웨이퍼 가장자리 부근의 취약한 티타늄 나이트라이드막을 통해 티타늄막과 Si층 까지 침입하여 박막의 리프팅을 일으키거나 접합영역을 손상시키는 현상이 종종 관찰되어 이를 방지하기 위해 티타늄 나이트라이드 증착 후 급속 열처리(RTA)등의 공정을 실시하고 있다.
또한 기존의 핵생성 공정은 티타늄 나이트라이드막 하지층의 응력이 클 경우에는 텅스텐의 불규칙한 성장이 일어나 텅스텐막 표면에 디펙트(defect)가 심할 경우 크랙(crack)이 발생하는 경우도 생길 수 있다.
본 발명은 상기한 문제점을 해결하기 위하여 확산방지막으로 사용되는 티타늄 나이트라이드막 상부에 수소 플라즈마를 이용하여 텅스텐 핵생성막을 형성하고 그 상부에 텅스텐막을 형성하는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1 내지 도 3은 본 발명에 의해 반도체소자의 금속 배선 형성 단계를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 ; 실리콘 기판 또는 도전층2 ; 절연막
3 ; 티타늄막
4 ; 티타늄 나이트라이드막5 ; 텅스텐 핵생성막
6 ; 텅스텐막10 ; 콘택홀
상기한 목적을 달성하기 위한 본 발명은 반도체 소자의 금속배선 형성방법에 있어서, 실리콘기판 또는 도전층 상부에 절연막을 형성하고, 상기 절연막의 일정 부분을 식각하여 콘택홀을 형성하는 공정과,
접착층으로 티타늄막과 확산방지막으로 티타늄 나이트라이드막을 적층하는 공정과,
상기 티타늄 나이트라이드막 상부에 수소 플라즈마로 WF6를 환원시켜 텅스텐 핵생성층을 형성하는 공정과,
상기 텅스텐 핵생성층 위에 플라즈마 없이 수소와 WF6를 반응시켜 텅스텐을 성장시킨다음, 금속 배선 패턴닝시키는 공정을 포함한다.
기존의 텅스텐 증착 공정은 티타늄 나이트라이드막 하지층 위에 SiH4와 WF6를 반응시켜 수백 Å 두께 범위에서 핵생성막을 형성하고 그 위에 수소와 WF6를 반응시켜 텅스텐막을 성장시키고 있다.
본 발명은 텅스텐 배선을 하기 위하여 접착층으로 티타늄과 확산 방지막으로 티타늄 나이트라이드막을 증착하고 그 위에 수소 플라즈마로 WF6를 환원시키는 방법으로 수백 Å 정도의 텅스텐 핵생성막을 형성시키고 그 위에 플라즈마 없이 수소와 WF6를 반응시켜 텅스텐막을 성장시켜 배선층의 종류에 관계없이 증착이 가능하므로 티타늄 나이트라이드위 뿐만 아니라 웨이퍼 가장자리의 산화막 위에도 증착이 이루어질 수 있으므로 텅스텐의 전면 증착이 가능하게 된다.
또한 SiH4로 환원시키는 방법은 티타늄 나이트라이드막의 표면 상태에 따라 10∼60초 정도의 핵생성 시간이 필요한 반면에 수소 플라즈마를 사용하는 방법은 별도의 잠복기(incubation time)없이 바로 텅스텐막이 증착이 되므로 티타늄 나이트라이드 방지막을 통한 WF6의 침투 시간이 극히 짧아져서 WF6침투로 인한 박막의 리프팅(lifting) 및 접함영역의 손상 가능성이 매우 줄어들게 된다.
또한 열처리를 통해 티타늄 나이트라이드막의 응력이 크게 증가하여 티타늄 나이트라이드막에 마이크로 크랙(micro crack)이나 핀홀(pinhole)과 같은 결함이 형성되는 경우가 있는데 이 위에 기존의 SiH4를 이용한 핵생성 공정을 사용한 텅스텐막을 증착하면 텅스텐의 불규칙한 성장에 의해 텅스텐막의 표면에도 결함이나 크랙이 발생하는 것에 비하여 본 발명에 의한 수소 플라즈마에 의한 핵생성막 형성 공정을 사용한 텅스텐막은 실험 결과 아무 결함이나 크랙이 생성되지 않았다.
상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도1 내지 도3은 본 발명에 의한 금속 배선을 형성하는 공정을 도시한 단면도이다.
도1은 실리콘 기판 또는 도전층(1)의 상부에 절연막(2)을 형성하고, 상기 절연막(2)의 일정부분을 식각하여 콘택홀(10)을 형성한다음, 콘택홀(10)의 크린닝 공정을 거친 후 전체적으로 접착층으로 티타늄막(3)과 확산방지막으로 티타늄 나이트라이드막(4)을 물리기상증착법 또는 화학기상증착법을 이용하여 각각 50 내지 1000Å 두께로 증착한 것을 도시한다.
도2는 텅스텐 증착 챔버에서 수소 플라즈마를 사용하여 WF6를 환원시키는 방법으로 텅스텐 핵생성막(5)을 50 내지 2000Å 증착한 것을 도시한다. 상기 텅스텐 핵생성막(5)을 형성할때 수소 플라즈마를 발생시키는 파우워는 50 내지 1000W의 범위이다.
도3은 상기 텅스텐 핵생성막(5)을 증착한다음, 같은 챔버 내에서 플라즈마를 사용하지 않고 WF6를 수소로 환원시키는 방법으로 텅스텐막(6)을 1000 내지 10000Å 성장시킨 것으로 상기 콘택홀(10)이 충분히 매립되는 것을 알수 있다.
이후에 패턴닝 공정으로 상기 텅스텐막(6)과 그하부에 있는 티타늄 나이트라이드막(4), 티타늄막(3)을 일정 부분 제거하여 금속 배선을 형성한다.
상기한 바와같이 본 발명에 의하면 접착층 또는 확산 방지막으로 이용되는 텅스텐 나이트라이드막 상부에 수소 플라즈마로 WF6를 환원시켜서 텅스텐 핵생성막을 증착하고, 그 상부에 플라즈마를 사용하지 않고 수소와 WF6를를 반응시켜 텅스텐막을 성장시키는 공정을 적용함에 따라 텅스텐막을 웨이퍼 전면에 증착할 수 있다. 그결과 웨이퍼당 생산되는 칩의 개수를 증가시켜 생산효율을 증가시킬 수 있다.
또한, 텅스텐막의 증착시 WF6침투에 의한 박막의 리프팅 현상 및 접합영역의 손상이 적으므로 티타늄 나이트라이드막의 두께 감소가 가능하고 콘택저항 및 누설전류 등의 전기적 특성이 향상되며, 기존 방법에 비하여 텅스텐막의 결함이나 크랙이 발생한 가능성이 없다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발영의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (8)

  1. 실리콘기판 또는 도전층 상부에 절연막을 형성하고, 상기 절연막의 일정 부분을 식각하여 콘택홀을 형성하는 공정과,
    접착층으로 티타늄막과 확산방지막으로 티타늄 나이트라이드막을 적층하는 공정과,
    상기 티타늄 나이트라이드막 상부에 수소 플라즈마로 WF6를 환원시켜 텅스텐 핵생성층을 형성하는 공정과,
    상기 텅스텐 핵생성층 위에 플라즈마 없이 수소와 WF6를 반응시켜 텅스텐막을 성장시키는 공정을 포함하는 반도체 소자의 금속배선 형성 방법.
  2. 제 1항에 있어서,
    상기 티타늄막는 50∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  3. 제 1항에 있어서,
    상기 티타늄 나이트라이드막은 50∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1항에 있어서,
    상기 티타늄막과 티타늄 나이트라이드막은 물리기상 증착법 또는 화학기상 증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 1항에 있어서,
    상기 텅스텐 핵생성막은 50∼2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 1항에 있어서,
    상기 텅스텐막은 1000∼10000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  7. 제 1항에 있어서,
    상기 텅스텐 핵생성막과 텅스텐막은 하나의 증착용기에서 순차적으로 공정을 진행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제 1항에 있어서,
    상기 텅스텐 핵생성막을 형성할때 수소 플라즈마를 발생시키는 파우워는 50 내지 1000W의 범위인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019960080268A 1996-12-31 1996-12-31 반도체 소자의 금속배선 형성 방법 KR19980060900A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080268A KR19980060900A (ko) 1996-12-31 1996-12-31 반도체 소자의 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080268A KR19980060900A (ko) 1996-12-31 1996-12-31 반도체 소자의 금속배선 형성 방법

Publications (1)

Publication Number Publication Date
KR19980060900A true KR19980060900A (ko) 1998-10-07

Family

ID=40524659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080268A KR19980060900A (ko) 1996-12-31 1996-12-31 반도체 소자의 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR19980060900A (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020011478A (ko) * 2000-08-02 2002-02-09 박종섭 반도체소자의 금속배선방법
KR20020072875A (ko) * 2001-03-13 2002-09-19 삼성전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR100431990B1 (ko) * 2001-06-29 2004-05-22 주식회사 하이닉스반도체 텅스텐 막의 형성방법
KR100445552B1 (ko) * 2001-06-28 2004-08-21 동부전자 주식회사 반도체소자용 콘택 플러그 및 그 형성방법
KR100525903B1 (ko) * 1998-06-05 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100681155B1 (ko) * 2000-06-15 2007-02-09 주성엔지니어링(주) 질화티타늄막 형성방법
KR100694997B1 (ko) * 2000-11-16 2007-03-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
WO2009017667A1 (en) * 2007-08-02 2009-02-05 Micron Technology, Inc. Method of depositing tungsten using plasma-treated tungsten nitride
KR100909632B1 (ko) * 2007-12-20 2009-07-27 주식회사 하이닉스반도체 반도체 소자의 배선층 형성방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525903B1 (ko) * 1998-06-05 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100681155B1 (ko) * 2000-06-15 2007-02-09 주성엔지니어링(주) 질화티타늄막 형성방법
KR20020011478A (ko) * 2000-08-02 2002-02-09 박종섭 반도체소자의 금속배선방법
KR100694997B1 (ko) * 2000-11-16 2007-03-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR20020072875A (ko) * 2001-03-13 2002-09-19 삼성전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR100445552B1 (ko) * 2001-06-28 2004-08-21 동부전자 주식회사 반도체소자용 콘택 플러그 및 그 형성방법
KR100431990B1 (ko) * 2001-06-29 2004-05-22 주식회사 하이닉스반도체 텅스텐 막의 형성방법
WO2009017667A1 (en) * 2007-08-02 2009-02-05 Micron Technology, Inc. Method of depositing tungsten using plasma-treated tungsten nitride
KR100909632B1 (ko) * 2007-12-20 2009-07-27 주식회사 하이닉스반도체 반도체 소자의 배선층 형성방법

Similar Documents

Publication Publication Date Title
US5183782A (en) Process for fabricating a semiconductor device including a tungsten silicide adhesive layer
US5672543A (en) Volcano defect-free tungsten plug
KR19980060900A (ko) 반도체 소자의 금속배선 형성 방법
KR100241506B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR100745066B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100430687B1 (ko) 반도체소자의금속배선형성방법
JP2616402B2 (ja) 半導体装置の製造方法
KR20020011478A (ko) 반도체소자의 금속배선방법
JPH05234935A (ja) 半導体装置及びその製造方法
KR100443353B1 (ko) 반도체 소자의 장벽금속막 형성 방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100190082B1 (ko) 콜리메이터를 이용한 반도체장치의 콘택 형성방법
JPH0555199A (ja) 半導体装置
US5643632A (en) Tungsten chemical vapor deposition process for suppression of volcano formation
KR100406676B1 (ko) 반도체소자의베리어금속층형성방법
JPH065544A (ja) 半導体装置の製造方法
KR100214526B1 (ko) 반도체 배선 형성방법
JPH1187508A (ja) 半導体素子の金属配線形成方法
KR100265968B1 (ko) 반도체장치의비아콘택형성방법
KR100265837B1 (ko) 반도체장치의장벽금속막형성방법
KR100402941B1 (ko) 반도체 소자의 금속층 형성방법
JPH08115977A (ja) 配線膜の成膜方法およびこれに用いる成膜装置
JPH0851087A (ja) 半導体装置の製造方法と半導体ウエハ構造
KR0144021B1 (ko) 텅스텐 접합층을 이용한 콘택홀 매립 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19991120

Effective date: 20010330