KR100681155B1 - 질화티타늄막 형성방법 - Google Patents

질화티타늄막 형성방법 Download PDF

Info

Publication number
KR100681155B1
KR100681155B1 KR20000032870A KR20000032870A KR100681155B1 KR 100681155 B1 KR100681155 B1 KR 100681155B1 KR 20000032870 A KR20000032870 A KR 20000032870A KR 20000032870 A KR20000032870 A KR 20000032870A KR 100681155 B1 KR100681155 B1 KR 100681155B1
Authority
KR
South Korea
Prior art keywords
titanium nitride
nitride film
plasma
chlorine
present
Prior art date
Application number
KR20000032870A
Other languages
English (en)
Other versions
KR20010112871A (ko
Inventor
윤수식
이승현
김도형
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR20000032870A priority Critical patent/KR100681155B1/ko
Publication of KR20010112871A publication Critical patent/KR20010112871A/ko
Application granted granted Critical
Publication of KR100681155B1 publication Critical patent/KR100681155B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

질화티타늄막에 잔류하는 염소를 제거할 수 있는 질화티타늄막 형성방법에 관하여 개시한다. 본 발명은, 염화티타늄 성분과 질소 성분을 각각 함유하는 반응기체를 이용하여 실리콘 기판 상에 질화티타늄막을 형성하고, 질화티타늄막이 형성된 실리콘 기판을 수소 플라즈마 또는 중수소 플라즈마 분위기에 노출시켜 질화티타늄막에 함유된 염소를 제거하는 것이다. 본 발명에 의하면, 종래의 방법보다 낮은 온도에서 질화티타늄막에 잔류하는 염소를 제거할 수 있다.
플라즈마, 질화티타늄막, 염화티타늄, 스퍼터링, 면저항

Description

질화티타늄막 형성방법 {Method of forming titanium nitride thin film}
도 1a 내지 도 1c는 시편 'A' 대하여 질화티타늄막 증착 후에 플라즈마 처리를 하지 않은 경우와 본 발명에서 80와트의 플라즈마 인가전력을 사용하였을 경우의 스퍼터링 시간에 대한 염소, 산소, 및 탄소의 피크 강도 변화를 비교한 각각의 그래프들;
도 2a 내지 도 2c는 시편 'D' 대하여 질화티타늄막 증착 후에 플라즈마 처리를 하지 않은 경우와, 본 발명에서 200와트 및 500와트의 플라즈마 인가전력을 사용하였을 경우의 스퍼터링 시간에 대한 염소, 산소, 및 탄소의 피크 강도 변화를 비교한 각각의 그래프들; 및
도 3a 내지 도 3c는 시편 'E' 대하여 질화티타늄막 증착 후에 플라즈마 처리를 하지 않은 경우와 본 발명에서 500와트의 플라즈마 인가전력으로 플라즈마 처리를 하였을 경우의 스퍼터링 시간에 대한 염소, 산소, 및 탄소의 피크 강도 변화를 비교한 각각의 그래프들이다.
본 발명은 질화티타늄(TiN)막 형성방법에 관한 것으로 특히, 질화티타늄막에 잔류하는 염소를 제거할 수 있는 질화티타늄막 형성방법에 관한 것이다.
반도체 장치의 배선 공정에 있어서, 실리콘 기판과 알루미늄 등의 금속 배선이 반응하는 이른바, 스파이킹(Spiking) 현상이 발생한다. 따라서, 실리콘 기판과 알루미늄 등의 금속 배선 사이의 상호 반응을 방지하기 위하여 실리콘 기판과 알루미늄 등의 금속 배선 사이에 질화티타늄막을 개재시키고 있다. 이것은, 질화티타늄막이 900℃ 이상의 고온에서도 실리콘 기판과 반응하지 않고, 알루미늄 등의 금속 배선이 실리콘 기판으로 확산되는 것을 방지하기 때문이다. 질화티타늄막은 이와 같은 하지막과 금속 배선의 상호 확산의 방지 외에도 도전성 확보 및 접착성 확보 등을 위해서도 많이 적용된다.
금속 배선과 하지막 사이에 질화티타늄막을 형성하기 위하여 원료가스로서 사염화티타늄(TiCl4)을 많이 사용한다. 이렇게 원료가스로서 사염화티타늄을 사용하는 것은 형성된 질화티타늄막의 표면이 평활하고, 단차피복성이 우수한 장점이 있기 때문이다. 그 반면에, 사염화티타늄을 사용하여 질화티타늄막을 형성하는 경우에는 질화티타늄막에 사염화티타늄에 의한 염소가 함유되는 단점이 있다. 이렇게 질화티타늄막에 염소가 잔류하면, 질화티타늄막 내의 염소가 대기 중의 수분과 반응하여 염산을 형성하여 질화티타늄막을 손상시키고 그 박막 위에 증착된 알루미늄 등의 금속 배선을 부식시키므로 회로소자의 신뢰성이 떨어지게 된다. 따라서, 사염화티타늄을 사용하여 질화티타늄막을 형성한 경우에는 별도의 공정으로 질화티타늄막에 잔류하는 염소를 제거하여야 한다.
질화티타늄막에 잔류하는 염소를 제거하기 위하여 종래에는 600℃ 이상의 고온에서 열처리를 하였다. 그런데 이 방법은 고온에서 공정을 진행하기 때문에 열 마진(Thermal Margin)이 저하되고, 알루미늄을 금속 배선으로 사용하는 소자에서는 적당하지 않다. 또한, 고온 공정에 따른 질화티타늄막 자체의 높은 응력으로 인하여 박막의 두께가 800Å 이상일 경우에는 균열이 발생하므로, 두꺼운 질화티타늄막이 필요한 캐퍼시터(Capacitor)의 전극 등에서는 적용하기 어렵다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 사염화티타늄을 사용하여 질화티타늄막을 형성하되, 종래보다 낮은 온도에서 질화티타늄막에 잔류하는 염소를 제거하는 질화티타늄막 형성방법을 제공하는 것이다.
상기 기술적 과제들을 달성하기 위한 본 발명의 질화티타늄막 형성방법은, 염화티타늄 성분과 질소 성분을 각각 함유하는 반응기체를 이용하여 실리콘 기판 상에 질화티타늄막을 형성하는 제1 단계와; 상기 질화티타늄막에 함유된 염소를 제거하기 위하여 상기 질화티타늄막이 형성된 상기 실리콘 기판을 수소 플라즈마 또는 중수소 플라즈마 분위기에 노출시키는 제2 단계를 포함하는 것을 특징으로 한 다.
이 때, 상기 제2 단계는 수소 플라즈마 또는 중수소 플라즈마에 질소 플라즈마를 더 포함하는 것이 바람직하다.
한편, 상기 제1 단계는 열 화학 증착법 혹은 플라즈마 화학 증착법에 의하여 행해져도 좋다.
나아가, 증착시키고자 하는 박막이 두꺼울 경우에는 상기 제1 및 제2 단계를 순차적으로 2회 이상 반복하는 것이 바람직하다.
또한, 상기 제2 단계는 300~600℃의 온도 범위 내에서 행하는 것이 바람직하다.
본 발명에 의하여 실리콘 기판 상에 질화티타늄막을 형성하는 방법을 상세히 설명하면 다음과 같다.
우선, 실리콘 기판을 반응실에 위치시킨다. 그 다음, 반응실에 사염화티타늄과 암모니아(NH3)를 유입하여 실리콘 기판 상에 질화티타늄막을 증착한다.
이어서, 반응실의 온도를 300∼600℃로 유지하고, 반응실이 0.1Torr∼10Torr의 압력이 유지되도록 50∼1000sccm의 수소 가스 유입한다. 이 때 25∼500sccm의 질소 가스를 더불어 유입하여도 좋다.
계속해서, 질화티타늄막을 50∼700와트(Watt)의 플라즈마 인가 전력으로 30∼300초 동안 수소 및 질소 가스의 플라즈마로 처리하여 질화티타늄막에 잔류하는 염소를 제거한다. 구체적으로, 수소 및 질소 가스의 플라즈마에 의해 수소는 염소와 반응하여 휘발성이 강한 HCl을 형성하므로, 수소 및 질소 가스의 플라즈마에 의하여 염소 성분이 질화티타늄막을 이탈하게 된다. 이때, 수소 가스에 분자량이 큰 질소 가스를 더 유입하여 플라즈마화 함으로써 플라즈마 효율을 증가시켜 염소를 보다 많이 제거할 수 있고, 질화티타늄막에서 제거된 염소의 자리에 질소가 채워지므로 질화티타늄막의 질을 보다 안정화시킨다.
또한, 수소 가스보다 질량이 큰 중수소 가스를 사용하는 경우에도 중수소 가스에 질소 가스를 더 유입하여 플라즈마 처리를 하는 것이 바람직하다.
이하, 본 발명에 의하여 면저항(Sheet Resistance, 'Rs')이 감소하는 것을 살펴보고, 면저항을 감소시키기 위한 효과적인 플라즈마 처리 조건을 상술한다.








〔질화티타늄막 증착 조건 및 플라즈마 처리 조건〕
시 편 번 호 증착 조건 플라즈마 조건
온도 (℃) 압력 (Torr) 유입기체 및 유입 유량 인가전력 (W) 온도 (℃) 압력 (Torr) 유입기체 및 유입 유량
A 500 0.28∼0.43 TiCl4:0.2∼0.4g/min NH3:240∼360sccm H2:30∼45sccm 0, 80 400 0.2∼0.4 H2:80∼120sccm N2:40∼60sccm
B 500 0.28∼0.43 TiCl4:0.2∼0.4g/min NH3:240∼360sccm H2:30∼45sccm 200, 500 350 0.8∼1.2 H2:80∼120sccm N2:40∼60sccm
C 610 0.28∼0.43 TiCl4:0.2∼0.4g/min NH3:240∼360sccm H2:12∼18sccm 200, 500 350 0.8∼1.2 H2:80∼120sccm N2:40∼60sccm
D 450 0.28∼0.43 TiCl4:0.2∼0.4g/min NH3:240∼360sccm 200, 500 350 0.8∼1.2 H2:80∼120sccm N2:40∼60sccm
E 610 0.28∼0.43 TiCl4:0.2∼0.4g/min NH3:240∼360sccm 200, 500 350 0.8∼1.2 H2:80∼120sccm N2:40∼60sccm

표 1 내지 표 5는 증착된 질화티타늄막의 면저항과, 증착된 질화티타늄막을 본 발명에 의하여 플라즈마 처리한 경우의 면저항을 각각 비교한 표들이다.
표 1은 시편 'A'를 60초 동안 플라즈마하는 조건으로 본 발명을 실시하되, 80와트의 플라즈마 인가 전력을 사용한 경우와 플라즈마 인가 전력 없이 플라즈마 처리한 경우를 각각 비교한 것이다. 표 2는 시편 'A'에 대하여 80와트의 플라즈마 인가 전력을 사용하되, 60초, 120초, 240초의 시간 동안 플라즈마 처리한 경우를 비교한 각각의 데이터들이다.

(단위 :Ω/?)
조건 플라즈마 인가전력 (가) (나) (다) (라)
80W 207∼209 323∼355 140∼200 140∼200
0W 207∼209 323∼355 330∼420 350∼450
(단위 :Ω/?)
조건 플라즈마 시간 (가) (나) (다)
60초 207∼209 323∼355 135∼205
120초 207∼209 321∼366 135∼210
120초 207∼209 332∼391 140∼215
표 1,2에서 (가)는 증착 직후의 질화티타늄막의 면저항이고, (나)는 증착후, 6일이 경과하였을 때의 질화티타늄막의 면저항이며, (다)는 증착하고 6일이 경과한 후에 플라즈마 처리하였을 때의 질화티타늄막의 면저항이고, (라)는 증착하고 6일 경과한 후에 플라즈마 처리하고 1일이 경과하였을 때의 질화티타늄막의 면저항이다.
표 1 및 표 2에 나타난 바와 같이, 본 발명에 의하여 질화티타늄막의 면저항이 감소하는 것은 플라즈마 인가 전력의 세기에는 의존하지만 플라즈마 처리 시간과는 상관관계가 거의 없음을 알 수 있다. 한편, 질화티타늄막 증착후 및 본 발명에 의하여 플라즈마 처리 후에 시간이 경과함에 따라서 질화티타늄막의 면저항이 증가하고 있다. 이것은 외부로 부터 실험장비에 불순물이 누입되거나 실험장비가 오염되었기 때문이다.
표 3과 표 4는 시편 'B', 'C', 및 'D'에 대한 시험 결과이다. 각각의 시편을 180초 동안 플라즈마 처리하되, 표 3은 각각의 시편에 대하여 200와트의 플라즈마 인가 전력을 사용한 경우이고, 표 4는 각각의 시편에 대하여 500와트의 플라즈마 인가 전력을 사용할 때의 데이터들을 각각 나타낸 것이다.
조건 시편번호 (가) (나) (다)
B 210 448 264
C 220 223 172
D 1004 2094 904
표 3에서 (가)는 증착 직후의 질화티타늄막의 면저항이고, (나)는 증착후 일정기간 즉, 시편 'B'는 20일, 시편 'C'는 12일, 및 시편 'D'는 5일이 경과하였을 때의 질화티타늄막의 면저항이며, (다)는 증착하고 일정기간이 경과한 후에 플라즈마 처리하였을 때의 질화티타늄막의 면저항이다.
(단위 :Ω/?)
조건 시편번호 (가) (나) (다) (라)
B 210 488 170∼260 220∼335
C 220 213 115∼180 115∼180
D 1004 1970 440∼665 555∼840
표 4에서 (가)는 증착 직후의 질화티타늄막의 면저항이고, (나)는 증착후 일정기간 즉, 시편 'B'는 19일, 시편 'C'는 4일, 및 시편 'D'는 12일이 경과하였을 때의 질화티타늄막의 면저항이며, (다)는 증착하고 일정기간이 경과한 후에 플라즈마 처리하였을 때의 질화티타늄막의 면저항이고, (라)는 증착하고 일정기간이 경과한 후에 플라즈마 처리하고 6시간 경과하였을 때의 질화티타늄막의 면저항이다.
표 3에 나타난 바와 같이, 질화티타늄막이 낮은 온도에서 증착된 시편일수록 질화티타늄막의 면저항 감소 비율이 크다. 또한, 표 4에 나타난 바와 같이 플라즈마 인가 전력의 세기가 클수록 면저항의 감소 비율이 크다는 것을 알 수 있다.
표 5는 시편 'C'와 'E'에 대한 시험 결과이다. 시편 'E'는 시편 'C'의 질화티타늄막 증착 조건에 수소 가스를 더불어 유입하여 질화티타늄막을 증착한 것이다. 한편, 증착된 시편 'C'와 'E'는 동일한 조건으로 플라즈마 처리하되, 500와트의 플라즈마 인가 전력을 사용하였다.
(단위 :Ω/?)
조건 시편번호 (가) (나) (다) (라)
C 220 213 120∼180 120∼180
E 63 47 40∼47 40∼47
표 5에서 (가)는 증착 직후의 질화티타늄막의 면저항이고, (나)는 증착후 일정기간 즉, 시편 'C'는 12일, 시편 'E'는 5일이 경과하였을 때의 질화티타늄막의 면저항이며, (다)는 증착하고 일정기간이 경과한 후에 플라즈마 처리하였을 때의 질화티타늄막의 면저항이고, (라)는 증착하고 일정기간이 경과한 후에 플라즈마 처리하고 일정시간 즉, 시편 'C'는 6시간, 시편 'E'는 12시간이 경과하였을 때의 질화티타늄막의 면저항이다.
표 5에서와 같이, 본 발명에 의한 효과는 증착된 질화티타늄막의 비저항이 작은 'E' 시편보다 비저항이 큰 'C' 시편에서 크게 나타난다.
첨부한 도면들을 참조하여, 본 발명에 의하여 상기 시편들에 존재하는 불순물의 농도가 변화하는 것을 설명한다.
도 1a 내지 도 1c는 시편 'A' 대하여 질화티타늄막 증착 후에 플라즈마 처리를 하지 않은 경우와 본 발명에서 80와트의 플라즈마 인가전력을 사용하였을 경우의 스퍼터링 시간에 대한 염소, 산소, 및 탄소의 피크 강도 변화를 비교한 각각의 그래프들이고; 도 2a 내지 도 2c는 시편 'D' 대하여 질화티타늄막 증착 후에 플라즈마 처리를 하지 않은 경우와, 본 발명에서 200와트 및 500와트의 플라즈마 인가전력을 사용하였을 경우의 스퍼터링 시간에 대한 염소, 산소, 및 탄소의 피크 강도 변화를 비교한 각각의 그래프들이며; 도 3a 내지 도 3c는 시편 'E' 대하여 질화티타늄막 증착 후에 플라즈마 처리를 하지 않은 경우와 본 발명에서 500와트의 플라즈마 인가전력으로 플라즈마 처리를 하였을 경우의 스퍼터링 시간에 대한 염소, 산소, 및 탄소의 피크 강도 변화를 비교한 각각의 그래프들이다.
도 1a 내지 도 1c에서 A'1, B'1, 및 C'1 그래프들은 본 발명에 의할 경우의 염소, 산소, 및 탄소의 피크 강도 변화이고, A'3, B'3, 및 C'3 그래프들은 플라즈마 처리를 하지 않은 질화티타늄막의 염소, 산소, 및 탄소의 피크 강도 변화이다.
도 2a 내지 도 2c에서, A''1, B''1, 및 C''1 그래프들은 본 발명에서 200와트의 플라즈마 인가전력으로 플라즈마 처리를 하였을 경우의 염소, 산소, 및 탄소의 피크 강도 변화이고, A''2, B''2, 및 C''2 그래프들은 본 발명에서 500와트의 플라즈마 인가전력으로 플라즈마 처리를 하였을 경우의 염소, 산소, 및 탄소의 피크 강도 변화이며, A''3, B''3, 및 C''3 그래프들은 플라즈마 처리하지 않은 질화티타늄막의 염소, 산소, 및 탄소의 피크 강도 변화이다.
도 3a 내지 도 3c에서 A'''1, B'''1, 및 C'''1 그래프들은 본 발명에 의하여 플라즈마 처리한 경우의 염소, 산소, 및 탄소의 피크 강도 변화이고, A'''3, B'''3, 및 C'''3 그래프들은 플라즈마 처리하지 않은 경우의 염소, 산소, 및 탄소의 피크 강도 변화이다.
도 1a, 2a, 및 도 3a에서 A'3, A''3, 및 A'''3 그래프들을 참조하면, 스퍼터링 초기에서부터 스퍼터링이 t', t'', t'''의 각각의 시간 동안 진행될 때까지는 염소의 피크 강도가 크게 나타난다. 반면에, 도 1a, 2a, 및 도 3a에서 A'1, A''1, A''2, 및 A'''3 그래프들을 참조하면 스퍼터링 초기에는 스퍼터링에 의한 염소의 피크 강도가 매우 약하게 나타나고, 스퍼터링이 t', t'', 및 t'''의 각각의 시간 동안 진행될 때까지는 염소의 피크 강도가 시간에 비례하여 증가한다.
즉, 질화티타늄막 증착 후에 본 발명에 의한 플라즈마 처리를 하지 않았을 경우에 질화티타늄막의 상면에서부터 막의 일정 깊이까지는 상당량의 염소가 존재함을 알 수 있다. 질화티타늄막 증착 후에 본 발명에 의하여 플라즈마 처리를 한 경우에는, 스퍼터링 초기에는 스퍼터링에 의한 염소의 피크 강도가 매우 약하게 나타나고, 스퍼터링이 t', t'', 및 t'''의 각각의 시간 동안 진행될 때까지는 염소의 피크 강도가 시간에 비례하여 증가한다. 즉, 질화티타늄막의 상면 부근에서는 염소 가 거의 존재하지 않지만, 질화티타늄막의 상면에서부터 일정 깊이까지는 막의 깊이에 비례하여 염소 농도가 증가하는 것을 알 수 있다.
도 1b와 1c, 도 2b와 2c, 및 도 3b와 3c에서 나타난 바와 같이, 본 발명과 종래의 질화티타늄막 내에 존재하는 산소와 탄소의 농도는 거의 비슷하다. 따라서, 질화티타늄막의 면저항은 막내에 존재하는 염소의 영향을 크게 받지만 산소와 탄소의 농도와는 무관함을 알 수 있다.
상술한 표 및 도면들을 참조하면, 질화티타늄막의 면저항은 그 막에 잔류하는 염소에 의해 영향을 받고 있다. 이 때, 본 발명에 의하여 플라즈마 처리된 질화티타늄막의 면저항은 플라즈마 인가 전력의 세기가 클수록 감소 비율이 크다. 또한, 질화티타늄막의 증착 온도가 낮을수록, 증착된 질화티타늄막의 면저항이 클수록 본 발명에 의한 효과가 크게 나타난다.
상술한 바와 같이, 본 발명의 질화티타늄막 형성 방법에 의하면, 염화티타늄을 사용하여 형성된 질화티타늄막에 잔류하는 염소를 종래보다 낮은 온도에서 제거하여 질화티타늄막의 열 마진이 좋아지고, 그 박막 자체의 응력을 낮출 수 있다.
나아가, 질화티타늄막에 잔류하는 염소를 제거함으로써 질화티타늄막 및 그 위에 증착되는 알루미늄 등의 금속 배선의 질을 향상시키고, 회로소자의 신뢰성을 높일 수 있다.
본 발명은 상기 실시예들에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (7)

  1. 염화티타늄 성분과 질소 성분을 각각 함유하는 반응기체를 이용하여 실리콘 기판 상에 질화티타늄막을 형성하는 제1 단계와;
    상기 질화티타늄막에 함유된 염소를 제거하기 위하여 상기 질화티타늄막이 형성된 상기 실리콘 기판을 수소 플라즈마 또는 중수소 플라즈마 분위기에 노출시키는 제2 단계를 포함하는 것을 특징으로 하는 질화티타늄막 형성방법.
  2. 제1항에 있어서, 상기 제1 단계가 열 화학 증착법 혹은 플라즈마 화학 증착법에 의하여 행해지는 것을 특징으로 하는 질화티타늄막 형성방법.
  3. 제1항에 있어서, 상기 제1 및 제2 단계를 순차적으로 2회 이상 반복하는 특징으로 하는 질화티타늄막 형성방법.
  4. 제1항에 있어서, 상기 제2 단계가 수소 플라즈마 또는 중수소 플라즈마에 질소 플라즈마를 더 포함하는 것을 특징으로 하는 질화티타늄막 형성방법.
  5. 제1항에 있어서, 상기 제2 단계가 300~600℃의 온도 범위 내에서 행해지는 것을 특징으로 하는 질화티타늄막 형성방법.
  6. 제1항에 있어서, 상기 제2 단계가 반응실의 압력이 0.1~10Torr인 범위 내에서 행해지는 것을 특징으로 하는 질화티타늄막 형성방법.
  7. 제6항에 있어서, 상기 제2 단계를 30~300초의 시간 범위 내에서 진행하되, 상기 플라즈마에 가해지는 전력은 50~700와트의 범위인 것을 특징으로 하는 질화티타늄막 형성방법.
KR20000032870A 2000-06-15 2000-06-15 질화티타늄막 형성방법 KR100681155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20000032870A KR100681155B1 (ko) 2000-06-15 2000-06-15 질화티타늄막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20000032870A KR100681155B1 (ko) 2000-06-15 2000-06-15 질화티타늄막 형성방법

Publications (2)

Publication Number Publication Date
KR20010112871A KR20010112871A (ko) 2001-12-22
KR100681155B1 true KR100681155B1 (ko) 2007-02-09

Family

ID=19671955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20000032870A KR100681155B1 (ko) 2000-06-15 2000-06-15 질화티타늄막 형성방법

Country Status (1)

Country Link
KR (1) KR100681155B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9573806B2 (en) 2013-03-11 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure with a capping structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007985A (ko) * 1992-09-07 1994-04-28 김광호 반도체장치의 배선층 형성방법
KR19980060529A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 금속 배선 형성 방법
KR19980060900A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 금속배선 형성 방법
KR19990045603A (ko) * 1997-11-26 1999-06-25 가네꼬 히사시 티탄막 형성방법
KR19990059104A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 장벽 금속층 형성 방법
KR20000027391A (ko) * 1998-10-28 2000-05-15 김영환 텅스텐질화막 전극을 갖는 캐패시터 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007985A (ko) * 1992-09-07 1994-04-28 김광호 반도체장치의 배선층 형성방법
KR19980060529A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 금속 배선 형성 방법
KR19980060900A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 금속배선 형성 방법
KR19990045603A (ko) * 1997-11-26 1999-06-25 가네꼬 히사시 티탄막 형성방법
KR19990059104A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 장벽 금속층 형성 방법
KR20000027391A (ko) * 1998-10-28 2000-05-15 김영환 텅스텐질화막 전극을 갖는 캐패시터 형성 방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
1019980060529 *
1019990045603 *
1019990059104 *

Also Published As

Publication number Publication date
KR20010112871A (ko) 2001-12-22

Similar Documents

Publication Publication Date Title
US5545289A (en) Passivating, stripping and corrosion inhibition of semiconductor substrates
KR100285139B1 (ko) 반도체 디바이스 상에 질화물층을 형성시키는 방법
US6204201B1 (en) Method of processing films prior to chemical vapor deposition using electron beam processing
JP3365554B2 (ja) 半導体装置の製造方法
US5320978A (en) Selective area platinum film deposition
US4592800A (en) Method of inhibiting corrosion after aluminum etching
JPH1187341A (ja) 成膜方法及び成膜装置
US20030136428A1 (en) Cleaning process residues on a process chamber component
JP2011146711A5 (ko)
JP2009531857A5 (ko)
US5599742A (en) Interconnection forming method
JP2002083810A (ja) 成膜方法及び半導体装置
JP4167268B2 (ja) 基板をパッシベーションするプロセス
US6174823B1 (en) Methods of forming a barrier layer
JP3102974B2 (ja) 半導体装置における絶縁膜の形成方法
Loboda et al. Chemical influence of inert gas on the thin film stress in plasma-enhanced chemical vapor deposited a-SiN: H films
JPH08246152A (ja) 化学気相堆積により堆積された改良窒化チタン層および製造法
US5045346A (en) Method of depositing fluorinated silicon nitride
US6429147B2 (en) Method for making an insulating film
KR100681155B1 (ko) 질화티타늄막 형성방법
US5227341A (en) Method of manufacturing a semiconductor device using an isopropyl alcohol ashing step
US6824699B2 (en) Method of treating an insulting layer
KR100362599B1 (ko) 반도체 기판의 스트립핑,패시베이션 및 부식 억제 방법
US6372650B2 (en) Method of cleaning substrate and method of manufacturing semiconductor device
KR0172031B1 (ko) 반도체장치의 층간 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190104

Year of fee payment: 13