KR100285139B1 - 반도체 디바이스 상에 질화물층을 형성시키는 방법 - Google Patents

반도체 디바이스 상에 질화물층을 형성시키는 방법 Download PDF

Info

Publication number
KR100285139B1
KR100285139B1 KR1019920015405A KR920015405A KR100285139B1 KR 100285139 B1 KR100285139 B1 KR 100285139B1 KR 1019920015405 A KR1019920015405 A KR 1019920015405A KR 920015405 A KR920015405 A KR 920015405A KR 100285139 B1 KR100285139 B1 KR 100285139B1
Authority
KR
South Korea
Prior art keywords
layer
titanium
reaction chamber
ammonia gas
substrate
Prior art date
Application number
KR1019920015405A
Other languages
English (en)
Other versions
KR930005137A (ko
Inventor
엠. 필립피악 스탠리
Original Assignee
비센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 비센트 비. 인그라시아
Publication of KR930005137A publication Critical patent/KR930005137A/ko
Application granted granted Critical
Publication of KR100285139B1 publication Critical patent/KR100285139B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

사전 가열된 암모니아 가스와 질소를 함유한 가스를 이용하여, 반도체 디바이스에 티타늄 질화물 장벽층을 형성시키는 공정은 접합 스파이킹으로의 민감성을 제거시킨다. 본 발명의 한 형태에서, 상부에 티타늄 층을 갖는 기판은 반응실에서 소정 온도로 가열된다. 암모니아 가스는 600℃ 정도의 온도로 가열되어 반응실내로 유입된다.
사전 가열된 암모니아 가스 및 티타늄층은 서로 반응하여 접합 스파이킹 현상에 큰 저항을 나타내는 티타늄 질화물(TiN) 층을 형성한다. 원소 주기율표의 군 IVB 또는 군 VB 원소로된 질화물층들이 본 발명을 이용하여 형성될 수도 있다.

Description

반도체 디바이스 상에 질화물층을 형성시키는 방법
제1도는 군 A에 해당하는 웨이퍼의 디펙트 영역을 500x의 확대로 나타낸 현미경 사진도.
제2도는 군 B에 해당하는 웨이퍼의 디펙트 영역을 500x의 확대로 나타낸 현미경 사진도.
제3도는 군 C에 해당하는 웨이퍼의 디펙트 영역을 500x의 확대로 나타낸 현미경 사진도.
제4도는 군 D에 해당하는 웨이퍼의 디펙트 영역을 500x의 확대로 나타낸 현미경 사진도.
본 발명은 질화물층 형성 방법, 특히, 사전 가열된 암모니아를 이용하여 반도체 디바이스상에 티타늄 질화물 장벽층을 형성시키는 방법에 관한 것이다.
티타늄 질화물(TiN) 막은 반도체 장치에서 장벽층 또는 로컬 인터커넥트로써 이용되는 등 다양하게 응용되어 지고 있다. 예로써, 반도체 디바이스에서 티타늄 질화물 막은 알류미늄층 또는 알루미늄 합금과 실리콘 기판 사이에 형성되어 “스파이킹(spiking)”이라 알려진 문제를 방지시킨다. 이 스파이킹은 알루미늄이 실리콘과 접촉해 있거나 또는 다른 층을 통해 확산됨으로써 실리콘과 접촉에 이르게 되는 반도체 디바이스 부분의 높은 온도(예컨데, 400℃ 이상)에서 발생한다. 높은 온도에서 알루미늄에 있는 실리콘의 용해도는 매우 높아서, 알루미늄에 있는 실리콘이 용해된다. 알루미늄이 실리콘을 “소비” 시킴으로 해서, 실리콘 기판에 틈이나 구멍(pits)이 형성될 수 있다. 이들 구멍은 매우 규칙적으로 형성되고, 실리콘 기판이 단결정 실리콘으로서 특정한 결정학 방위를 가지기 때문에, 실리콘 기판에 형성된 뒤집힌 피라미드처럼 보인다. 만일 접합부가 형성되는 실리콘 기판 부근에서 구멍이 발생되는 경우, 접합부의 전기적 특성은 심각하게 원치않는 형태로 변화되어 접합의 누설이 발생된다. 스파이킹의 결과로 접합 누설이 야기되기 때문에, “접합 누설”이라 불리우는 현상이 발생한다. 실리콘 기판과 알루미늄 사이에 장벽층을 제공함으로써, 스파이킹 문제가 제거될 수 있다. 장벽층이 존재함으로 실리콘과 알루미늄의 확산을 차단하여, 이들 두 물질이 용해될 가능성을 배제시킨다.
티타늄 질화물은 반도체 디바이스에서 장벽층으로서 흔히 이용되는 물질 중 하나이다. 실리콘과 알루미늄 사이에 TiN 장벽을 형성시키기 위해 광범위하게 이용되는 시도는 먼저 티타늄층을 실리콘 기판상에 증착시키는 것이다. 그 뒤, 티타늄층을 갖는 실리콘 기판을 반응실에 넣고 예컨데 600℃ 이상의 온도로 가열함으로써 어니일링 시킨다(또는 600℃ 이상의 온도로 사전 가열된 질소를 함유한 가스를 반응실 내로 유입하여, 물질로 된 층을 질화물층으로 변형시키기 위해 상기 사전가열된 질소를 함유한 가스와 상기 물질로된 층을 반응시킨다). 실온에서 암모니아 가스(NH3)가 반응실내로 유입되어 티타늄층과 반응하므로써, 티타늄충의 표면상에 얇은 티타늄 질화물(TiN) 층을 형성시킨다. 이 반응은 식 2Ti+4NH3 2TiN+N2+6H2에 따라 이루어진다. 결과적으로 형성된 TiN 층의 두께는 티타늄 층이 암모니아에 노출되는 시간량뿐만 아니라 기판의 온도 및 다른 공정상의 변수에 따라 결정된다. 많은 반도체 제조업자들은 TiN 장벽층을 형성시키는데 있어 10초 내지 2분 정도에서 신속 열 어니일링(RTA) 공정을 활용한다. 상기 RTA 공정에 의해 형성되는 전형적인 TiN 장벽층의 두께는 50 내지 400Å (5-40nm)이다.
그러나, 장벽층에서 조차도 만일 노출이 시간 초과되는 이루어지는 경우, 반도체 디바이스를 높은 온도에 노출시킬때 스파이킹이 발생할 수 있다. 실리콘 및 알루미늄 원자는 온도가 증가함에 따라 이동성이 더욱 커져 실리콘이 상부의 티타늄 층으로 확산되게 된다. 동시에, 알루미늄은 티타늄층에 형성된 얇은 TiN 장벽층을 통해 티타늄 층으로 확산하게 된다. 결과적으로, 알루미늄 및 실리콘은 알루미늄 원자 및 실리콘 원자가 용해를 형성하기에 충분히 밀접해 있게 되는 정도로 확산하게 된다. 그 결과, 실리콘이 알루미늄에 의해 소비되어 통과 구멍을 남기게 된다. 그러므로, 장벽층의 이용은 높은 온도에서 접합 스파이킹을 완전히 방지하지는 못한다. 대신에, 장벽층의 존재는 상기 문제들을 완화시키는데 약간이나마 기여한다. 반도체 디바이스에서 장벽층을 이용할때, 제조업자들은 스파이킹을 완화시켜 반도체가 접하게 되는 온도에서 구멍의 형성을 충분히 회피할 수 있기를 고대하고 있다. 그러나, 기존의 장벽층과 이들 장벽층을 형성시키는 공정은 종종 알루미늄에 의한 실리콘 소비를 방지시키는데 있어 불충분하다.
스파이킹에 민감한 질화물층의 상기 문제점은 본 발명에 따라 충분히 극복된다. 본 발명의 일 실시예에서, 질화물 층은 티타늄, 지르코늄, 바나듐, 니오뮴 및 탄탈륨으로 구성되는 원소군으로부터 선택된 물질로 이루어진 오버라잉 층을 갖는 기판을 제공함으로써 형성된다. 이 기판은 반응실에 놓여져 소정 온도로 가열된다. 암모니아 가스가 600℃ 이상의 소정 온도로 사전 가열되어 반응실내로 유입된다. 이 암모니아 가스 및 물질층은 티타늄 질화물층, 하프늄 질화물층, 지르코늄 질화물층, 바나듐 질화물층, 니오뮴 질화물층 또는 탄탈늄 질화물층을 형성하기 위해 반응한다.
본 발명의 이들 및 기타 특징과 장점들은 첨부도면을 참조로 한 다음의 상세한 설명들을 통해 명확하게 이해될 수 있을 것이다.
제1도 내지 제4도는 실리콘 기판의 현미경 사진이다.
티타늄 층이 기판상에 증착되고 그리고 암모니아 가스로 어니일링 되어 티타늄 질화물(TiN) 장벽층이 형성되었다.
현미경 사진 각각에 대한 어니일링 조건들은 다음과 같이 주어진다.
기판온도 = 650℃
어니일링 시간 = 15초
반응 가스 = 암모니아(NH3) 가스 흐름 = 3 리터/분
가스 온도 = 20℃ (제1도)
610℃ (제2도)
750℃ (제3도)
770℃ (제4도)
각 기판 상에는 6000A (600nm)의 알루미늄 층이 증착되었다.
그리고 나서, 실리콘 기판에는 전술한 스파이킹 현상을 초기화하여 현미경 사진에 나타난 바와 같이 기판 각각에 피츠가 형성되도록 N2변에서 515℃로 30분간 어니일링이 가해졌다. 알루미늄, TiN 및 티타늄은 HF에칭을 이용 기판으로부터 스트립 되어 제1도 내지 제4도에 보인바와 같은 노출된 실리콘 기판을 남겼다.
전술한 바와 같이, 알루미늄층과 실리콘 기판 사이에 이용된 장벽층은 스파이킹을 제거하지 못하지만 실리콘 기판이 손상되는 문제를 완화시켜 준다. 어떤 조건에서는 많은 기존 장벽층들은 스파이킹을 충분히 감소시키지 못한다. 예컨데 반도체 디바이스에서, 기존의 티타늄 질화물 장벽층은 공정시 디바이스가 높은 온도에 노출되는 경우 및 특히 조립 및 패키징 공정시에 제역할을 하지 못한다. 본 발명은 반도체 디바이스에서 스파이킹의 정도를 크게 감소시키는데 개선된 질화물층을 형성하는 방법을 제공한다. 예컨데, 사전 가열된 암모니아 가스를 이용하여 티타늄 질화물층을 형성시킴으로써, TiN 층의 집적도 및 세기는 반도체 산업에 흔히 이용되는 다른 TiN 층들과 비교하여 훨씬 향상된다. 본 발명은 티타늄 질화물층의 제조와 관계하여 설명할 것이지만은 질화물 막들의 어떠한 이용에서도 응용 가능하다.
본 발명의 일 실시예에 따르면, 티타늄 질화물층은 먼저 기판 예컨데 실리콘 와이퍼상에 티타늄 층을 증착시킴으로써 형성된다. 이 티타늄층은 화학 증착법(CVD), 스퍼터 디포지션등과 같은 공지된 증착 기법을 이용함으로써 증착된다.
이어서, 오버라잉 티타늄 층을 갖는 실리콘 층을 예컨데 600℃ 이상의 온도로 기판을 가열할 수 있는 반응실에 넣는다.
반응실에서 기판을 요망 온도 범위로 가열시키는 하나의 공지된 방법은 열전쌍(thermscouple)으로 조정되는 arc 램프의 이용을 통해서 행하는 방법이다.
일단 기판이 가열되면, 사전 가열된 암모니아 가스(NH3)가 반응실내로 유입된다. 본 발명에 따르면, 암모니아 가스는 600℃ 이상, 보다 바람직하게는 700℃ 이상으로 가열된다. 이 암모니아 가스는 여러가지 방법 예컨데 이 가스를 반응실내로 유입시키기 전 튜브 용광로(tube furnace)로 통해 가스를 유입시킴으로써 가열될 수도 있다. 용광로의 크기 및 가스의 흐름비에 따라, 이 가스는 용광로에 있는 가스를 요망 온도에 충분히 도달할 수 있게끔 길게 배플(baffle) 또는 가스 비드(gas bead)를 이용하여 용광로 내로 향하게 할 필요가 있다.
직접적인 가스 유입에 이용되는 장치 및 용광로는 암모니아 가스와 반응하지 않는 물질로 만들어져야만 한다
그 뒤, 사전 가열된 암모니아 가스를 오버라잉 티타늄 층을 갖는 가열된 기판을 포함하고 있는 반응실내로 유입시킨다. 이 암모니아 가스는 티타늄과 반응하여, 식 2Ti+4NH32TiN + N2+ 6H2에 따라 티타늄 층의 상부 면상에 티타늄 질화물(TiN)층을 형성시킨다. 이 반응은 10초 내지 2분의 시간 주기동안 유지된다. 다른 가스들이 또한 반응실내로 유입된다. 예컨데, 반응이 이루어지기 이전 또는 이후, 반응실로 세척하는데 있어 니트로겐 또는 다른 비활성 가스가 이용된다. 반응이 일단 완료되면, 기판이 반응실로부터 이동되어 반도체 디바이스를 완성하는데 필요한 나머지 제조단계에 들어간다.
4개군의 실리콘 웨이퍼(A, B, C, D군)가 1000Å(100nm)의 두께를 갖는 스퍼터된 티타늄 막으로 증착된다. 각 웨이퍼는 개별적으로 석영 RTA(신속 열 어니일링) 반응실에 놓여 1200 와트의 램프를 이용 650℃의 온도로 가열된다. 이 웨이퍼 온도는 웨이퍼 표면과 접촉하는 K형 열전쌍을 이용하여 측정된다.
실온의 암모니아 가스를 3리터/분 비율로 스텐레스강으로된 튜브 용광로를 통해 유입시켰다. 튜브 용광로는 직경이 2 인치(5.1cm) 이고 길이가 2 피트(61cm)이다. 용광로 내로 암모니아 가스가 유입되고 그리고 이 가스가 높은 온도에 이르도록 하기 위해서 용광로의 1 피트(30.5cm) 중앙 부분에 스텐레스강 너트 및 볼트를 위치 시켰다. 용광로 온도는 웨이퍼군 각각에 따라 변하였다. 군 A로부터의 웨이퍼를 처리하는데 있어, 암모니아 가스를 가열하는데 이용된 용광로를 실내 온도(약 20℃)에 유지시켰다. 군 B로부터 웨이퍼를 처리하는데 있어서, 용광로 온도를 800℃로 유지 시켰다. 군 C 및 D로부터의 웨이퍼는 각각 약 1000℃ 와 1100℃의 용광로 온도로 처리하였다. 암모니아 가스가 용광로를 여기 했을 때의 온도 역시 기록하였다. 그 온도는 아래와 같이 주어진다.
용광로 온도 가스온도
20℃ 20℃
800℃ 610℃
1000℃ 750℃
1100℃ 770℃
암모니아 가스는 가열된 후 3리터/분 비율로 반응실 내로 유입되었다. 반응실은 대기 압력(760 mtorr)으로 유지되었다. 가열된 암모니아 가스와 티타능층 사이의 반응은 15초 동안 유지되어 티타늄 질화물층을 형성하였다. 그리고 나서, 반응실로부터 각 기판을 빼내고 통상의 스퍼터 증착 기법을 이용, 6000Å (600nm)의 알루미늄층을 기판상에 증착하였다.
이어서, 각 웨이퍼에는 알루미늄 스파이킹 및 실리콘 기판에서의 피츠 형성이 제거되도록 니트로켄(N2)주변에서 30분 동안 고온 어니일링(대략 515℃)이 가해졌다. 이 결과가 제1도 내지 제4도의 현미경 사진에 나타나 있다.
제1도는 군 A에 해당하는 웨이퍼의 디펙트 영역을 500x의 확대로 나타낸 사진이다. 제2도는 군 B에 해당하는 웨이퍼의 디펙트 영역을 상기와 같은 확대로 보인 사진이며, 제3도 및 제4도는 각각 군 C 및 D에 해당하는 웨이퍼의 디펙트 영역을 상기와 같은 확대로 보인 사진이다.
현미경 사진으로부터 알 수 있는 바와 같이, 실리콘 구멍의 정도는 사전 가열된 암모니아 가스의 온도가 증가함에 따라 크게 감소된다. 군 A 와 B에 해당하는 웨이퍼의 디펙트 밀도는 각각 약 4.400 디펙트/cm2과 약 420 디펙트/cm2으로 고르지 못했다. 군 C 와 D에 해당하는 웨이퍼의 디펙트 밀도는 둘다 80 디펙트/cm2정도였다. 전술한 바와 유사한 처리 조건으로 웨이퍼 상에서 실행된 Auger의 분석을 암모니아 가스의 오도가 증가함에 따라 티타늄 질화물층의 두께가 실질적으로 감소함을 나타냈다. 시트 저항 측정결과 암모니아 가스 온도가 증가함에 따라 티타늄 질화물층 두께가 감소됨이 확인되었다. 그러나, 사전 가열된 암모니아 가스의 TiN 두께에서의 감소는 스파이킹을 최소화하는데 있어 막의 효율에 부정적인 효과를 끼치지 않음이 제1도 내지 제4도에 보인 현미경 사진에서 분명하게 나타났다. 실질적으로, TiN 장벽의 효율은 비록 TiN 두께가 감소된다 하더라도 암모니아 가스 온도가 증가함에 따라 크게 향상된다. 다른 한편으로, 사전 가열된 암모니아를 이용하지 않는 TiN막을 형성하는 기존의 공정은 막의 두께가 감소할때 TiN장벽의 효율이 저하됨을 나타냈다.
지금까지의 상세한 설명 및 현미경 사진은 본 발명의 여러가지 장점들을 보여주고 있다. 특히, 사전 가열된 암모니아 가스의 이용은 실온의 암모니아 가스의 이용과 비교하여 스파이킹을 방지하는 티타늄 질화물 막의 기능을 크게 향상시킨다. 더욱이, 암모니아 가스의 온도가 높을수록 티타늄 질화물층이 스파이킹을 방지할 수 있는 능력이 더욱 양호하게 됨을 알 수 있다. 또 다른 장점으로는 본 발명이 반도체 제조업자들이 이용하는 기존의 장비들과 쉽게 활용될 수 있다는 점이다. 더욱이, 본 발명은 반도체 디바이스의 제조 가격 및 시간을 크게 줄일 수 있다. 또한 중요한 것은 주기율표의 군 IVB와 군 VB의 화학적 및 물리적 특성의 유사성 때문에, 본 발명은 하프늄, 지르코늄, 바나듐, 니오븀 및 탄탈륨 질화물 막을 형성시키는 데에도 실용적이다라는 것이다.
따라서, 본 발명에 따라 이전에 제시한 장점들을 충분히 충족시키는 사전 가열된 암모니아를 이용하여 질화물 막을 형성시키는 방법이 제공된다. 본 발명은 비록 특정 실시예를 토대로 설명하였지만, 본 발명이 단지 이 실시예로만 국한되는 것이 아니다. 본 기술 분야에 통상의 지식을 가진자이면, 본 발명의 정신을 벗어나지 않는 범위에서 여러가지 변형 및 수정을 꾀할 수 있을 것이다. 예컨데, 본 발명은 티타늄 질화물을 형성하는데만 국한되지 않고, 하프늄, 지르코늄, 바나듐, 니오븀 및 탄탈륨을 비롯한 원소 주기율표에 있는 어떠한 군 IVB 또는 군 VB 원소로 이루어진 질화물들을 형성시키는 데에도 이용될 수 있다. 더욱이, 티타늄 질화물층을 형성하는데 있어, TiN 층의 이용은 반도체 디바이스에서 실리콘과 알루미늄층 사이에서의 이용에만 국한되지는 않는다. 본 발명으로부터, 티타늄 질화물막(다른 군 IVB 또는 군 VB 질화물)을 이용하는 어떠한 응용도 가능하다. 또한, 본 발명은 암모니아 가스의 특정 온도에만 국한되는 것이 아니며, 600℃ 이상의 어떤 온도로도 가스를 가열시킬 수 있다. 역시 중요한 사항으로, 가스를 반응실에 유입시킬때 가스 온도는 가스를 가열하는 온도보다 낮을 수도 있다. 또한, 본 발명은 비록 신속 열 어니일링(2분 이하에서)이 바람직 하지만, 어떠한 특정 반응 시간으로만 국한되지 않는다. 또한 중요한 사항으로, 본 발명은 기판상에 티타늄, 하프늄, 지르코늄, 바나듐, 니오븀, 또는 탄탈륨층을 형성시키는데 이용되는 증착 기술에만 국한되는 것이 아니다.
그러므로, 본 발명은 첨부한 특허청구의 범위 내에서 다양한 변형 및 수정을 꾀할 수 있다.

Claims (4)

  1. 질화막을 제조하는 질화막 제조 방법에 있어서, 상부에 티타늄, 하프늄, 지르코늄, 바나듐, 니오븀 및 탄탈륨으로 이루어진 그룹으로부터 선택된 물질로 된 층을 가지고 있는 기판을 제공하는 단계와, 상기 기판을 반응실에 배치시키는 단계와, 상기 반응실에 있는 기판을 소정 온도로 가열하는 단계와, 600℃ 내지 800℃ 범위의 온도로 사전 가열된 암모니아 가스를 상기 반응실내로 유입시키는 단계와, 질화물이 형성되도록, 상기 사전 가열된 암모니아 가스와 상기 물질로 된 층을 반응시키는 단계를 포함하는 질화막 제조 방법.
  2. 사전 가열된 암모니아를 이용하여, 티타늄 질화물 장벽층을 가지고 있는 반도체 디바이스를 제조하는 반도체 디바이스 제조 방법에 있어서, 실리콘 웨이퍼를 제공하는 단계와, 상기 실리콘 웨이퍼 상에 티타늄 층을 증착시키는 단계와, 반응실에서 600℃ 내지 1100℃ 범위의 온도로 상기 실리콘 웨이퍼와 그 상부에 있는 티타늄 층을 가열시키는 단계와, 상기 반응실로부터 분리된 용기에 있는 암모니아 가스를 600℃ 내지 800℃ 범위의 온도로 가열시키는 단계와, 상기 가열된 암모니아 가스를 상기 반응실내로 유입시키는 단계와, 티타늄 층 위에 티타늄 질화물층이 형성되도록 2분이 초과하지 않는 시간동안 실리콘 웨이퍼상에 있는 상기 티타늄층과 가열된 암모니아 가스를 반응시키는 단계와, 알루미늄 및 알루미늄 합금으로 이루어진 그룹으로부터 선택된 물질로 된 층을 상기 티타늄 질화물층 상에 증착시키는 단계를 포함하는 반도체 디바이스 제조 방법.
  3. 질화막을 제조하는 질화막 제조 방법에 있어서, 상부에 티타늄, 하프늄, 지르코늄, 바나듐, 니오븀 및 탄탈륨으로 이루어진 그룹으로부터 선택된 물질로 된 층을 가지고 있는 기판을 제공하는 단계와, 상기 기판을 반응실에 배치시키는 단계와, 반응실에 있는 상기 기판을 소정 온도로 가열하는 단계와, 600℃ 내지 800℃ 범위의 온도로 사전 가열된 질소를 함유한 가스를 반응실 내로 유입시키는 단계와, 상기 물질로 된 층을 질화물층으로 변형시키기 위해 상기 사전 가열된 질소를 함유한 가스와 상기 물질로된 층을 반응시키는 단계를 포함하는 질화막 제조 방법.
  4. 제3항에 있어서, 상기 기판을 가열하는 단계는 기판을 신속 열 어니일링(anneal)을 거치도록 하는 단계를 포함하며, 상부에 있는 상기 물질로 된 층은 티타늄을 포함하고 있는 층인 질화막 제조 방법.
KR1019920015405A 1991-08-26 1992-08-26 반도체 디바이스 상에 질화물층을 형성시키는 방법 KR100285139B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US749,820 1991-08-26
US07/749,820 US5188979A (en) 1991-08-26 1991-08-26 Method for forming a nitride layer using preheated ammonia

Publications (2)

Publication Number Publication Date
KR930005137A KR930005137A (ko) 1993-03-23
KR100285139B1 true KR100285139B1 (ko) 2001-04-02

Family

ID=25015348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015405A KR100285139B1 (ko) 1991-08-26 1992-08-26 반도체 디바이스 상에 질화물층을 형성시키는 방법

Country Status (5)

Country Link
US (1) US5188979A (ko)
EP (1) EP0535354B1 (ko)
JP (1) JP3303144B2 (ko)
KR (1) KR100285139B1 (ko)
DE (1) DE69205938T2 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
US5652181A (en) * 1993-11-10 1997-07-29 Micron Display Technology, Inc. Thermal process for forming high value resistors
JPH09508494A (ja) * 1994-01-27 1997-08-26 インシンク・システムズ・インコーポレーテッド 半導体プロセスの改良方法
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5552340A (en) * 1995-10-27 1996-09-03 Vanguard International Semiconductor Corp. Nitridation of titanium, for use with tungsten filled contact holes
US6204171B1 (en) 1996-05-24 2001-03-20 Micron Technology, Inc. Process for forming a film composed of a nitride of a diffusion barrier material
US5633200A (en) * 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
US5759916A (en) * 1996-06-24 1998-06-02 Taiwan Semiconductor Manufacturing Company Ltd Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer
US5801097A (en) * 1997-03-10 1998-09-01 Vanguard International Semiconductor Corporation Thermal annealing method employing activated nitrogen for forming nitride layers
US6475927B1 (en) 1998-02-02 2002-11-05 Micron Technology, Inc. Method of forming a semiconductor device
US6391760B1 (en) * 1998-12-08 2002-05-21 United Microelectronics Corp. Method of fabricating local interconnect
US6146991A (en) * 1999-09-03 2000-11-14 Taiwan Semiconductor Manufacturing Company Barrier metal composite layer featuring a thin plasma vapor deposited titanium nitride capping layer
DE19958200B4 (de) * 1999-12-02 2006-07-06 Infineon Technologies Ag Mikroelektronische Struktur und Verfahren zu deren Herstellung
US6451692B1 (en) * 2000-08-18 2002-09-17 Micron Technology, Inc. Preheating of chemical vapor deposition precursors
US6806095B2 (en) 2002-03-06 2004-10-19 Padmapani C. Nallan Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
US20060252265A1 (en) * 2002-03-06 2006-11-09 Guangxiang Jin Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
US7094704B2 (en) * 2002-05-09 2006-08-22 Applied Materials, Inc. Method of plasma etching of high-K dielectric materials
US6902681B2 (en) * 2002-06-26 2005-06-07 Applied Materials Inc Method for plasma etching of high-K dielectric materials
US20040007561A1 (en) * 2002-07-12 2004-01-15 Applied Materials, Inc. Method for plasma etching of high-K dielectric materials
US6855643B2 (en) * 2002-07-12 2005-02-15 Padmapani C. Nallan Method for fabricating a gate structure
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7655571B2 (en) * 2006-10-26 2010-02-02 Applied Materials, Inc. Integrated method and apparatus for efficient removal of halogen residues from etched substrates
US7846845B2 (en) * 2006-10-26 2010-12-07 Applied Materials, Inc. Integrated method for removal of halogen residues from etched substrates in a processing system
US7946759B2 (en) * 2007-02-16 2011-05-24 Applied Materials, Inc. Substrate temperature measurement by infrared transmission
US20080203056A1 (en) * 2007-02-26 2008-08-28 Judy Wang Methods for etching high aspect ratio features
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高ｋ材料ゲート構造の高温エッチング方法
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
JP6114698B2 (ja) 2011-03-01 2017-04-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ デュアルロードロック構成内の除害及びストリップ処理チャンバ
CN203205393U (zh) 2011-03-01 2013-09-18 应用材料公司 用于转移基板及限制自由基的箍组件
US8845816B2 (en) 2011-03-01 2014-09-30 Applied Materials, Inc. Method extending the service interval of a gas distribution plate
US8992689B2 (en) 2011-03-01 2015-03-31 Applied Materials, Inc. Method for removing halogen-containing residues from substrate
US11171008B2 (en) 2011-03-01 2021-11-09 Applied Materials, Inc. Abatement and strip process chamber in a dual load lock configuration
US9533332B2 (en) 2011-10-06 2017-01-03 Applied Materials, Inc. Methods for in-situ chamber clean utilized in an etching processing chamber
KR102068186B1 (ko) 2012-02-29 2020-02-11 어플라이드 머티어리얼스, 인코포레이티드 로드 록 구성의 저감 및 스트립 프로세스 챔버
US8932947B1 (en) 2013-07-23 2015-01-13 Applied Materials, Inc. Methods for forming a round bottom silicon trench recess for semiconductor applications
US9214377B2 (en) 2013-10-31 2015-12-15 Applied Materials, Inc. Methods for silicon recess structures in a substrate by utilizing a doping layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4524718A (en) * 1982-11-22 1985-06-25 Gordon Roy G Reactor for continuous coating of glass
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
NL8800359A (nl) * 1988-02-15 1989-09-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
GB8809651D0 (en) * 1988-04-23 1988-05-25 Tioxide Group Plc Nitrogen compounds
US5084417A (en) * 1989-01-06 1992-01-28 International Business Machines Corporation Method for selective deposition of refractory metals on silicon substrates and device formed thereby
GB8913106D0 (en) * 1989-06-07 1989-07-26 Tioxide Group Plc Production of nitrogen compounds
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer

Also Published As

Publication number Publication date
US5188979A (en) 1993-02-23
JPH05302160A (ja) 1993-11-16
DE69205938D1 (de) 1995-12-14
JP3303144B2 (ja) 2002-07-15
DE69205938T2 (de) 1996-05-30
EP0535354A1 (en) 1993-04-07
KR930005137A (ko) 1993-03-23
EP0535354B1 (en) 1995-11-08

Similar Documents

Publication Publication Date Title
KR100285139B1 (ko) 반도체 디바이스 상에 질화물층을 형성시키는 방법
EP0599991B1 (en) Process for forming low resistivity titanium nitride films
KR100296533B1 (ko) 실란의사용없이진공챔버내에서wf6환원에의해수행되는텅스텐cvd공정중에서의텅스텐핵형성방법
US5279857A (en) Process for forming low resistivity titanium nitride films
JP4104676B2 (ja) シリコン表面からの自然酸化物のインシチュウ清浄化法
US7514120B2 (en) Precoat film forming method
KR930003243A (ko) (111) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법
US4504521A (en) LPCVD Deposition of tantalum silicide
EP0157052A1 (en) Low resistivity tungsten silicon composite film
JPS5817615A (ja) 金属シリサイドを形成するための金属とシリコンとの低圧力ｃｖｄ共付着法
CA2222227A1 (en) Process for plasma enhanced anneal of titanium nitride
JPH09503623A (ja) 低温での窒化チタンフィルムの化学蒸着方法
US6878625B2 (en) Method for manufacturing semiconductor device
Ilderem et al. Optimized deposition parameters for low pressure chemical vapor deposited titanium silicide
US6436820B1 (en) Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
JPS63289813A (ja) 半導体ウエハ熱処理法
JP2001144033A (ja) プリコート膜の形成方法、成膜装置のアイドリング方法、載置台構造及び成膜装置
Chiou et al. Copper chemical vapor deposition from Cu (hexafluoroacetylacetonate) trimethylvinylsilane
JP3469420B2 (ja) Ｃｖｄ成膜方法
JP3176069B2 (ja) 一リン化チタン層の形成方法およびその使用
JP5001489B2 (ja) 処理装置
JP3559195B2 (ja) 表面窒化改質部材
Chang et al. Influence of Deposition Parameters on the Texture of Chemical Vapor Deposited Tungsten Films by a WF 6/H 2/Ar Gas Source
KR950006345B1 (ko) 텅스텐질화박막을 베리어메탈로 이용한 실리콘 반도체소자의 알루미늄금속배선 형성방법
KR940010412B1 (ko) 박막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111208

Year of fee payment: 12

EXPY Expiration of term