DE19958200B4 - Mikroelektronische Struktur und Verfahren zu deren Herstellung - Google Patents

Mikroelektronische Struktur und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE19958200B4
DE19958200B4 DE19958200A DE19958200A DE19958200B4 DE 19958200 B4 DE19958200 B4 DE 19958200B4 DE 19958200 A DE19958200 A DE 19958200A DE 19958200 A DE19958200 A DE 19958200A DE 19958200 B4 DE19958200 B4 DE 19958200B4
Authority
DE
Germany
Prior art keywords
layer
silicide
oxygen
iridium
tantalum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19958200A
Other languages
English (en)
Other versions
DE19958200A1 (de
Inventor
Nicolas Nagel
Robert Primig
Igor Kasko
Rainer Bruchhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19958200A priority Critical patent/DE19958200B4/de
Priority to US09/729,069 priority patent/US20010024868A1/en
Publication of DE19958200A1 publication Critical patent/DE19958200A1/de
Application granted granted Critical
Publication of DE19958200B4 publication Critical patent/DE19958200B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

Mikroelektronische Struktur mit
– einem Grundsubstrat (5), das zumindest teilweise aus einem isolierenden Material (50, 55) besteht und in dem eine mit wenigstens einem leitfähigen Material (8, 9) befüllte Öffnung (10) angeordnet ist, die das isolierende Material (50, 55) des Grundsubstrats (5) vollständig durchsetzt, wobei das leitfähige Material (8, 9) bündig mit dem isolierenden Material (50, 55) abschließt;
– einer Barrierenschicht (25, 30) auf dem Grundsubstrat (5), die aus einer Iridiumdioxidschicht (30) und einer sauerstoffhaltigen Iridiumschicht (25) besteht, wobei die sauerstoffhaltige Iridiumschicht (25) mittels eines Zerstäubungsverfahrens (Sputtern) in einer sauerstoffhaltigen Atmosphäre bei einer Temperatur von mindestens 250°C herstellbar ist, und der Volumenanteil von Sauerstoff in der sauerstoffhaltigen Atmosphäre zwischen 2,5% und 15% liegt;
– einer Haftschicht (20), oberhalb der Öffnung (10) unmittelbar zwischen dem Grundsubstrat (5) und der Barrierenschicht (25, 30), wobei die Haftschicht (20) wenigstens ein Material aus der Gruppe umfassend Titan, Zirkonium, Hafnium, Cer, Tantal,...

Description

  • Die Erfindung liegt auf dem Gebiet der Halbleitertechnologie und betrifft eine mikroelektronische Struktur mit einem Grundsubstrat und wenigstens einer Barrierenschicht oberhalb des Grundsubstrats sowie ein Verfahren zu deren Herstellung.
  • Zur weiteren Erhöhung der Speicherkapazität von Halbleiterspeichern wird die Verwendung von Hoch – ε – Dielektrika (ε > 20) oder ferroelektrischen Dielektrika angestrebt. Die dafür bevorzugten Materialien erfordern bei ihrer Abscheidung und Konditionierung sauerstoffhaltige Atmosphären und Temperaturen bis zu 800°C. Bei diesen Bedingungen ist jedoch mit einer raschen Oxidation der bisher verwendeten Materialien für Elektroden zu rechnen. Daher wurde die Verwendung oxidationsresistenter Elektrodenmaterialien vorgeschlagen. Ein prominenter Vertreter ist beispielsweise Platin. Bei Verwendung von Platin tritt jedoch das Problem auf, daß bei unmittelbarem Kontakt von Platin mit Silizium bei den hohen Prozeßtemperaturen störendes Platinsilizid gebildet wird. Auch kann Sauerstoff relativ leicht durch Platin hindurch diffundieren und das darunter befindliche Silizium oxidieren. Aus diesen Gründen ist eine Barriere zwischen der Platinelektrode und einem mit Polysilizium gefüllten Kontaktloch, das die Elektrode mit einem Auswahltransistor verbindet, nötig.
  • An die Barriere werden insbesondere folgende Anforderungen gestellt. Sie muß einerseits die Siliziumdiffusion vom Kontaktloch zur Platinelektrode verhindern und andererseits eine Sauerstoffdiffusion vom Platin zum Kontaktloch unterbinden, um die elektrisch isolierende Oxidation von Silizium auszuschließen. Darüber hinaus muß die Barriere selbst bei den Prozeßbedingungen stabil bleiben.
  • Bei einer bestehenden mikroelektronischen Struktur in Form eines Elektrodenbarrierensystems ist eine die Siliziumdiffusion behindernde Titannitridschicht in einer Siliziumnitridschicht vergraben, die zumindest die Titannitridschicht seitlich vor einer Oxidation schützt. Auf dem Siliziumnitridkragen sitzt ein Palladiumgrundkörper mit einem Platinüberzug, die zusammen die Elektrode bilden. Gleichzeitig soll zumindest durch das Palladium die Titannitridschicht vor einer Oxidation bewahrt werden.
  • Der Aufbau eines weiteren Elektrodenbarrierensystems mit anderen Materialien wird dagegen in dem Fachartikel von J. Kudo et al., "A High Stability Electrode Technology for Stacked SrBi2Ta2O9 Capacitors Applicable to Advanced Ferroelectric Memory", IEDM 1997, S. 609 bis 612 beschrieben. Der dort offenbarte Aufbau bevorzugt eine Barriere aus Tantal-Silizium-Nitrid, die von einer reinen Iridiumschicht und einer Iridiumdioxidschicht überdeckt ist. Die Tantal-Silizium-Nitridbarriere verhindert die Siliziumdiffusion, muß jedoch selbst vor einer Oxidation geschützt werden. Diese Aufgabe übernehmen die Iridiumdioxidschicht und die reine Iridiumschicht. Es hat sich jedoch gezeigt, daß bei hohen Temperaturen, insbesondere bei 800°C, die reine Iridiumschicht mit der Tantal-Silizium-Nitridbarriere elektrisch schlecht leitendes Iridiumsilizid bildet.
  • Die gleichen Probleme treten auch bei dem von Saenger et al., "Buried, self-aligned barrier layer structures for perovskite-based memory devices comprising Pt or Ir bottom electrodes on silicon-contributing substrates", J. Appl. Phys. 83(2), 1998, S. 802-813, favorisierten Aufbau auf. Aus diesem Fachartikel kann entnommen werden, daß sich aus reinem Iridium und Polysilizium während eines Ausheilschritts in Stickstoffatmosphäre ein störendes Iridiumsilizid bildet. Diese Silizierung soll daher durch einen vorherigen Ausheilschritt in sauerstoffhaltiger Atmosphäre durch vollständige Oxidation des Iridiums verhindert werden. Ungünstigerweise ist dieser Ausheilschritt in sauerstoffhaltiger Atmosphäre insbesondere hinsichtlich der Tiefenoxidation des Iridiums nur schwer kontrollierbar, so daß es bei ungleichmäßiger Schichtdicke der Iridiumschicht auch zu einer Oxidation des Polysiliziums kommen kann, wodurch der elektrische Kontakt zwischen dem Polysilizium und dem Iridium unterbrochen wird.
  • Die Verwendung einer abgeschiedenen reinen Iridiumschicht mit einer nachfolgenden Sauerstoffbehandlung ist ebenfalls in dem Fachartikel von Jeon et al., "Thermal stability of Ir/polycrystalline-Si structure for bottom electrode of integrated ferroelectric capacitors", Appl. Phys. Lett. 71(4), 1997, S. 467–469, offenbart. Die Verwendung von Iridiumdioxid als Barriere ist dagegen in Cho et al., "Preparation and Characterization of Iridium Oxide Thin Films Grown by DC Reactive Sputtering", Jpn. J. Appl. Phys. 36, 1997, S. 1722–1727, beschrieben. Die Verwendung eines Mehrschichtsystems aus Platin, Ruthenium und Rhenium ist dagegen aus Onishi et al., "A New High Temperature Electrode-Barrier Technology On High Density Ferroelectric Capacitor Structure", IEDM 96, S. 699-702; Bhatt et al., "Novel high temperature multilayer electrode-barrier structure for high-density ferroelectric memories", Appl. Phys. Lett. 71(5), 1997, S. 719–721; Onishi et al., "High Temperature Barrier Electrode Technology for High Density Ferroelectric Memories with Stacked Capacitor Struc ture", J. Electrochem. Soc. 145, 1998, S. 2563–2568; Aoyama et al., "Interfacial Layers between Si and Ru Films Deposited by Sputtering in Ar/O2 Mixture Ambient", Jpn. J. Appl. Phys. 37, 1998, S. L242–L244 bekannt.
  • Ein weiterer Barrierenansatz wird in der US 5,852,307 vorgeschlagen, der die Verwendung einer leicht oxidierten Rutheniumschicht und einer Rutheniumdioxidschicht beschreibt.
  • Bei all den vorbekannten Barrierenschichten besteht jedoch die Gefahr, daß diese bei den geforderten hohen Prozeßtemperaturen, insbesondere bei einem notwendigen Temperaturschritt zur Konditionierung der Hoch – ε – Materialien bzw. der ferroelektrischen Materialien, nicht mehr ausreichend stabil sind bzw. sich von ihrem Untergrund lösen.
  • Weiterhin ist noch aus der US 5 838 035 eine mikroelektronische Struktur mit einem Grundsubstrat und wenigstens einer Barriereschicht bekannt, bei der eine Haftschicht aus Titannitrid zwischen dem Grundsubstrat und der Barriereschicht angeordnet ist. Auch andere Materialien als Titannitrid werden für ähnliche Haftschichten verwendet, wie beispielsweise Titan (vgl. DE 42 07 916 A1 ), Tantal (vgl. EP 867 941 A2 ) Tantalnitrid und Tantalsilizidnitrid (vgl. EP 735 586 A2 ) oder Wolframsilizid (vgl. US 5 392 189 ). Geeignete Materialien für die Verwendung als Barriere- oder Haftschichten sind beispielsweise Chrom (vgl. US 5 182 231 ), Niob (vgl. EP 307 272 A2 ), Zirkonium (vgl. US 5 656 860 ), Hafnium und Cer ( US 5 892 254 ) oder Vanadium, Hafnium, Zirkonium und Niob (vgl. US 5 188 979 ).
  • Es ist Aufgabe der Erfindung, eine mikroelektronische Struktur zu benennen, die auch bei Temperaturen bis zu 800°C ausreichend stabil ist und über haftfeste Barrierenschichten verfügen, sowie ein Verfahren zur Herstellung einer derartigen Struktur anzugeben.
  • Diese Aufgabe wird erfindungsgemäß durch eine mikroelektronische Struktur mit den Merkmalen des Patentanspruches 1 oder 2 bzw. durch ein Verfahren mit den Merkmalen des Patentanspruches 8 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Es ist also eine Haftschicht zwischen dem Grundsubstrat und der Barrierenschicht angeordnet, wobei die Haftschicht wenigstens ein Material aus der Gruppe umfassend Titan, Zirkonium, Hafnium, Cer, Tantal, Vanadium, Chrom, Niob, Tantalnitrid (TaNx), Titannitrid (TiNx), Tantalsilizidnitrid (TaSixNy) und Wolframsilizid (WSix) enthält. Insbesondere die genannten Nitride und Silizide können sowohl in stöchiometrischer oder nichtstöchiometrischer Form vorliegen.
  • Mittels derartiger Haftschichten kann die Barrierenschicht stabilisiert werden, so daß diese eine ausreichende Haftung zu ihrem Untergrund, im allgemeinen auch zum Grundsubstrat, aufweist. Eine ausreichende Haftung ist dadurch auch bei Temperaturen bis zu 800°C gewährleistet. Bevorzugt sollte die Haftschicht vollständig zwischen Barrierenschicht und Grundsubstrat angeordnet sein, um so eine einheitliche Materialgrundlage für die Barrierenschicht bereitzustellen. Dadurch wird die sichere Haftung der Barrierenschicht auf unterschiedlichen Materialien des Grundsubstrats gewährleistet.
  • Das Grundsubstrat besteht zumindest teilweise aus einem isolierenden Material und weist zumindest eine Öffnung auf, die das isolierende Material des Grundsubstrats vollständig durchsetzt. Diese Öffnung ist mit wenigstens einem leitfähigen Material befüllt. Auf diesem leitfähigen Material ist bevorzugt unmittelbar die Haftschicht angeordnet. Die Öffnung im isolierenden Material des Grundsubstrats stellt bevorzugt ein Kontaktloch dar, das bis zu einem monokristallinen Halbleitermaterial reicht. Damit umfaßt das Grundsubstrat zumindest das Halbleitermaterial, das isolierende Material und die befüllte Öffnung darin, wobei das isolierende Material in Form einer Isolationsschicht auf dem Halbleitermaterial angeordnet ist.
  • Der unmittelbare Kontakt zwischen der Barrierenschicht und dem leitfähigen Material wird in der Regel durch die Haftschicht bereitgestellt. Dies hat den Vorteil, daß die Barrierenschicht durch das leitfähige Material chemisch nicht modifiziert wird und dadurch die Barriereneigenschaften der Barrierenschicht erhalten bleiben. Sofern die Barrierenschicht die Öffnung im Grundsubstrat lateral überdeckt ist es empfehlenswert, zumindest in gleichem Ausmaß die Haftschicht auszubilden, so daß die Barrierenschicht ausschließlich auf der Haftschicht und nicht auf dem Grundsubstrat selbst sitzt.
  • Bevorzugt ist die Öffnung mit einem siliziumhaltigen Material, beispielsweise Polysilizium oder einem Metallsilizid befüllt. Die Öffnung ist weiterhin bevorzugt mit zwei unterschiedlichen Materialien aufgefüllt, wobei sich dabei bevorzugt im unteren Bereich der Öffnung Polysilizium und im oberen Bereich eine Metallsilizidschicht befindet. Es ist ebenfalls bevorzugt, die Öffnung vollständig mit Polysilizium oder einem anderen Material zu befüllen und die Öffnung mit einer Metallsilizidschicht zu bedecken. Als Metallsilizide werden bevorzugt Silizide aus der Gruppe umfassend Yttriumsilizid, Titansilizid, Zirkonsilizid, Hafniumsilizid, Vanadiumsilizid, Niobsilizid, Tantalsilizid, Chromsilizid, Molybdänsilizid, Wolframsilizid, Eisensilizid, Cobaltsilizid, Nickelsilizid, Palladiumsilizid, Platinsilizid und Kupfersilizid verwendet. Das Metall und das Silizium können dabei in unterschiedlichen stöchiometrischen Verhältnissen vorliegen. Die verwendeten Metallsilizide können darüber hinaus auch ternärer Struktur sein und der allgemeinen Form MSiN genügen, wobei M für ein Metall und N für Stickstoff steht.
  • Das isolierende Material des Grundsubstrats besteht bevorzugt aus Siliziumoxid oder Siliziumnitrid oder aus einer Schichtenkombination dieser Materialien.
  • Die Barrierenschicht weist eine sauerstoffhaltige Iridiumschicht und ggf. zusätzlich eine Sauerstoffbarrierenschicht auf. Die sauerstoffhaltige Iridiumschicht verhindert dabei eine Siliziumdiffusion aus dem in der Öffnung befindlichen siliziumhaltigen Material in die Sauerstoffbarrierenschicht und in eventuell darüber angeordnete weitere Schichten. Zu diesem Zweck weist die sauerstoffhaltige Iridiumschicht einen gewissen Anteil an Sauerstoff auf, der die Bildung von Iridiumsilizid und damit die Weiterdiffusion von Silizium verhindert. Weiterhin bleibt die Grenzfläche zwischen der sauerstoffhaltigen Iridiumschicht und dem siliziumhaltigen Material auch bei Temperaturen zumindest bis 800°C weitestgehend frei von Iridiumsilizid. Dies läßt sich beispielsweise durch Widerstandsmessungen an der sauerstoffhaltigen Iridiumschicht nachweisen. Die Abwesenheit von Iridiumsilizid kommt beispielsweise in einem sehr geringen spezifischen Widerstand der sauerstoffhaltigen Iridiumschicht von kleiner als 100 μOhm * cm, bevorzugt sogar kleiner als 30 μOhm * cm zum Ausdruck. Bei Anwesenheit von Iridiumsilizid, das einen sehr hohen spezifischen Widerstand von etwa 6 μohm * cm aufweist, würde der spezifische Widerstand der aus der siliziumhaltigen Schicht und der sauerstoffhaltigen Iridiumschicht gebildeten Struktur deutlich oberhalb von 100 μOhm * cm liegen. Der geringe elektrische Widerstand der mikroelektronischen Struktur ist insbesondere bei höchstintegrierten Halbleiterbauelementen, insbesondere bei Halbleiterspeichern mit Strukturgrößen von 0,25 μm und darunter, von großem Vorteil.
  • Die sauerstoffhaltige Iridiumschicht mit den oben beschriebenen Eigenschaften wird mittels eines Zerstäubungsverfahrens (Sputtern) in einer sauerstoffhaltigen Atmosphäre mit geringem Sauerstoffanteil hergestellt, wobei der Volumenanteil von Sauerstoff in der Atmosphäre zwischen 2,5% und 15% liegt. Durch den begrenzten Volumenanteil von Sauerstoff in der Atmosphäre wird Sauerstoff auch nur bis zu einem gewissen Grad in die Iridiumschicht eingebaut, so daß auch von einer anoxidierten Iridiumschicht gesprochen werden kann. Bevorzugt liegt der Volumenanteil von Sauerstoff in der Atmosphäre bei etwa 5%.
  • Es hat sich bei Versuchen gezeigt, daß die bei einem Volumenanteil von etwa 2,5% Sauerstoff hergestellten sauerstoffhaltigen Iridiumschichten einer Silizierung noch weitestgehend widerstehen, während sauerstoffhaltige Iridiumschichten, die in einer Atmosphäre mit weniger als 2,5% Sauerstoff hergestellt wurden bereits deutlich zu einer Silizierung neigen. Andererseits führt eine sauerstoffhaltige Iridiumschicht, die bei einer Sauerstoffvolumenkonzentration von maximal 15% abgeschieden wurde, noch nicht zu einer störenden Oxidation der unter der sauerstoffhaltigen Iridiumschicht befindlichen siliziumhaltigen Schicht.
  • Um die Haftfähigkeit der sauerstoffhaltigen Iridiumschicht weiter zu verbessern, ist es günstig, die sauerstoffhaltige Iridiumschicht bei einer Temperatur von mindestens 250°C abzuscheiden. Grundsätzlich sollte die Abscheidetemperatur so hoch gewählt werden, daß eine ausreichende Haftung zur Haftschicht und ggf. zum Grundsubstrat gewährleistet ist, wobei dadurch eine Haftfestigkeit von wenigstens 100 Kg/cm2 erreicht werden kann.
  • Ein weiterer Vorteil, die sauerstoffhaltige Iridiumschicht bei einer Temperatur von wenigstens 250°C abzuscheiden, besteht darin, daß ein weiterer Konditionierungschritt zur Verbesserung der Haftung der sauerstoffhaltigen Iridiumschicht nicht notwendig ist. Sofern die Abscheidetemperatur nicht zu hoch gewählt wird, beispielsweise zwischen 250°C und 400°C, werden bereits geschaffene Strukturen thermisch kaum belastet.
  • Vorteilhaft besteht die Sauerstoffbarriere der Barrierenschicht aus einem leitfähigen Metalloxid, wobei sich insbesondere Iridiumdioxid und Rutheniumdioxid als Metalloxid bewährt haben. Durch Verwendung dieser Metalloxide ist auch eine gute Haftung der Sauerstoffbarrierenschicht auf der sauerstoffhaltigen Iridiumschicht gewährleistet.
  • Es hat sich als günstig herausgestellt, zumindest die Metallsilizidschicht im isolierenden Material des Grundsubstrat zu vergraben und mit der Haftschicht zu bedecken. Dadurch wird das siliziumhaltige Material zumindest seitlich durch das Grundsubstrat vor einem Sauerstoffangriff geschützt.
  • Die sauerstoffhaltige Iridiumschicht weist bevorzugt eine Dicke von etwa 100 nm, günstigerweise sogar von etwa 20 bis 50 nm, auf. Es wird angestrebt, die sauerstoffhaltige Iridiumschicht möglichst platzsparend und dünn auszubilden. Die in der mikroelektronischen Struktur enthaltenen Barrierenschichten (Sauerstoffbarrierenschicht, sauerstoffhaltige Iridiumschicht) sind vorteilhafterweise von einer metallhaltigen Elektrodenschicht bedeckt. Insbesondere die Sauerstoffbarrierenschicht sollte möglichst vollständig von dieser Schicht überzogen sein. Die metallhaltige Elektrodenschicht besteht bevorzugt aus einem Metall oder einem Edelmetall (z.B. Platin, Ruthenium, Iridium, Palladium, Rhodium, Rhenium, Osmium) oder aus einem leitfähigen Metalloxid (MOx, z.B. Rutheniumoxid, Osmiumoxid, Rhodiumoxid, Iridiumoxid, Rheniumoxid oder leitfähige Perowskite, z.B. SrRuO3 oder (La, Sr)CoO3). Als Metall wird insbesondere Platin bevorzugt. Auf der metallhaltigen Elektrodenschicht befindet sich eine dielektrische, ferroelektrische oder paraelektrische metalloxidhaltige Schicht (im weiteren dielektrische metalloxidhaltige Schicht), die insbesondere bei einem Halbleiterspeicher das Hoch – ε – Dielektrikum bzw. das ferroelektrische Kondensatordielektrikum darstellt. Für die dielektrische metalloxidhaltige Schicht werden insbesondere Metalloxide der allgemeinen Formel ABOx oder DOx verwendet, wobei A insbesondere für wenigstens ein Metall aus der Gruppe Strontium (Sr), Wismut (Bi), Niob (Nb), Blei (Pb), Zirkon (Zr), Lanthan (La), Lithium (Li), Kalium (K), Kalzium (Ca) und Barium (Ba), B insbesondere für wenigstens eine Metall aus der Gruppe Titan (Ti), Niob (Nb), Ruthenium (Ru), Magnesium (Mg), Mangan (Mn), Zirkon (Zr) oder Tantal (Ta), D für Titan (Ti) oder Tantal (Ta) und O für Sauerstoff steht. X kann zwischen 2 und 12 liegen. Diese Metalloxide weisen je nach Zusammensetzung dielektrische oder ferroelektrische Eigenschaften auf, wobei diese Eigenschaften gegebenenfalls erst nach einem Hochtemperaturschritt zur Kristallisation der Metalloxide nachweisbar sind. Unter Umständen liegen diese Materialien in polykristalliner Form vor, wobei häufig perowskitähnliche Kristallstrukturen, Mischkristalle oder Supergitter beobachtet werden können. Grundsätzlich eignen sich alle perowskitähnlichen Metalloxide der allgemeinen Form ABOx zum Bilden der dielektrischen metalloxidhaltigen Schicht. Dielektrische Materialien mit hohem ε (ε > 20) bzw. Materialien mit ferroelektrischen Eigenschaften sind beispielsweise Barium-Strontium-Titanat (BST, Ba1_xSrxTiO3), niobiumdotiertes Strontium-Wismut-Tantalat (SBTN, SrxBiY(TaZNb1_Z)O3), Strontium-Titanat (STO, SrTiO3), Strontium-Wismut-Tantalat (SBT, SrxBiYTa2O9), Wismut-Titanat (BTO, Bi4Ti3O12), Blei-Zirkonat-Titanat (PZT, Pb (ZrxTi1_x)O3), Strontium-Niobat (SNO, Sr2Nb2O7), Kalium-Titanat-Niobat (KTN) sowie Blei-Lanthan-Titanat (PLTO, (Pb, La)TiO2). Als Hoch – ε - Dielektrikum kommt darüber hinaus auch Tantaloxid (Ta2O5) zur Anwendung. Im folgenden soll unter dielektrisch sowohl eine dielektrische, paraelektrische oder ferroelektrische Schicht verstanden werden, so daß die dielektrische metalloxidhaltige Schicht dielektrische, paraelektrische oder ferroelektrische Eigenschaften aufweisen kann.
  • Bevorzugt wird die mikroelektronische Struktur in einer Halbleiterspeichervorrichtung verwendet, die zumindest eine erste und eine zweite Elektrode und dazwischen eine metalloxidhaltige Schicht aufweist, die zusammen einen Speicherkondensator bilden. Die erste Elektrode dieser Halbleiterspeichervorrichtung umfaßt dabei zumindest die sauerstoffhaltige Iridiumschicht und die Sauerstoffbarrierenschicht, so daß die erste Elektrode neben einer optionalen Edelmetallschicht auch die notwendigen Diffusionsbarrieren enthält.
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels beschrieben und in Zeichnungen schematisch dargestellt. Es zeigen:
  • 1a bis 1e einzelne Verfahrensschritte zur Herstellung einer mikroelektronischen Struktur,
  • 2a bis 2f weitere Verfahrensschritte zur Herstellung einer mikroelektronischen Struktur,
  • 3 eine mikroelektronische Struktur als Teil einer Halbleiterspeichervorrichtung,
  • 4 den spezifischen Widerstand einer sauerstoffhaltigen Iridiumschicht in Abhängigkeit von der Temperaturbelastung und
  • 5 den spezifischen Widerstand einer sauerstoffhaltigen Iridiumschicht in Abhängigkeit vom Sauerstoffanteil in der Atmosphäre bei der Abscheidung, und
  • 6 und 7 Ergebnisse von Röntgenstruktuntersuchungen an abgeschiedenen sauerstoffhaltigen Iridiumschichten.
  • Bei der Herstellung der mikroelektronischen Struktur wird bei einem ersten Ausführungsbeispiel von einem Grundsubstrat 5 mit einer Schicht aus Siliziumdioxid (beispielsweise durch eine Abscheidung unter Verwendung von Tetra-Ethyl-Ortho-Silan (TEOS) hergestellt) oder Siliziumnitrid ausgegangen, das von einem mit Polysilizium 8 und mit einem Metallsilizid 9 gefüllten Kontaktloch (Öffnung) 10 durchsetzt ist. Somit ist das Polysilizium und das Metallsilizid im Grundmaterial vergraben. Als Metallsilizid werden insbesondere Silizide aus der Gruppe umfassend Yttriumsilizid, Titansilizid, Zirkonsilizid, Hafniumsilizid, Vanadiumsilizid, Niobsilizid, Tantalsilizid, Chromsilizid, Molybdänsilizid, Wolframsilizid, Eisensilizid, Cobaltsilizid, Nickelsilizid, Palladiumsilizid, Platinsilizid und Kupfersilizid verwendet. Es eignen sich jedoch auch ternäre Metallsilizide der allgemeinen Form MSiN, wobei M für ein Metall und N für Stickstoff steht. Besonders bevorzugt werden Wolfram-, Titan und Tantalsilizid.
  • Das gefüllte Kontaktloch 10 schließt bündig mit der Oberfläche 15 des Grundsubstrats 5 ab. Dies wird beispielsweise durch einen geeigneten Polierschritt, beispielsweise durch chemisch-mechanisches Polieren (CMP), erreicht. Auf die Oberfläche 15 des Grundsubstrats 5 wird anschließend eine Haftschicht 20 mit einer Stärke zwischen 10 und 100 nm abgeschieden. Als Materialien für die Haftschicht 20 eignen sich insbesondere die Materialien Titan, Zirkonium, Hafnium, Cer, Tantal, Vanadium, Chrom, Niob, Tantalnitrid (TaN), Titannitrid (TiN), Tantalsilizidnitrid (TaSiN) oder Wolframsilizid (WSi). Diese dienen der Haftverbesserung zu der nachfolgend aufzubringenden sauerstoffhaltigen Iridiumschicht 25.
  • Durch die Haftschicht 20 wird insbesondere die Haftung zwischen dem Grundsubstrat 5, insbesondere zu dem isolierenden Material des Grundsubstrats 5, und der aufzubringenden Barrierenschicht verbessert. Dadurch läßt sich ein Lösen der Barrierenschicht vom isolierenden Material verhindern und dadurch die gesamte mikroelektronische Struktur stabilisieren.
  • Bevorzugt wird die Haftschicht 20 durch einen Sputterprozeß oder durch ein CVD-Verfahren aufgebracht. Geeignete CVD-Verfahren sind beispielsweise in T. Kodas und M. Hampden-Smith: "Chemistry of Metal CVD", VCH-Weinheim (1994) offenbart.
  • Auf die Haftschicht 20 wird anschließend eine sauerstoffhaltige Iridiumschicht 25 durch reaktives Sputtern von Iridium aufgetragen. Dies erfolgt bei einem Druck zwischen 0,005 und 0,02 mbar, bevorzugt bei 0,015 mbar sowie in einem Sauerstoff-Argon-Gemisch, wobei der Volumenanteil des Sauerstoffs zwischen 2,5% und 15%, bevorzugt bei 5% liegt (2,5% ≤ O2/(O2 + Ar) ≤ 15%). Nach einem Sputterprozeß von etwa 100 sec hat sich eine etwa 50 bis 150 nm Dicke sauerstoffhaltige Iridiumschicht 25 gebildet, die die Haftschicht 20 vollständig bedeckt. Die abgeschiedene sauerstoffhaltige Iridiumschicht 25 ist auch bei sehr hohen Temperaturen sehr stabil und weist eine gute Haftung zur Haftschicht 20 auf.
  • Bevorzugt werden die sauerstoffhaltige Iridiumschicht 25 und die Haftschicht 20 anisotrop geätzt, wobei die beiden Schichten nach dem Ätzen das Kontaktloch 10 weiterhin seitlich leicht überragen sollen, um das darin befindliche Polysilizium und Metallsilizid vollständig zu überdecken. Die so erhaltene Struktur ist in 1b gezeigt.
  • In einem weiteren Verfahrensschritt gemäß 1c wird eine etwa 100 nm dicke Sauerstoffbarrierenschicht 30 aus Iridiumdioxid auf die sauerstoffhaltige Iridiumschicht 25 und das Grundsubstrat 5 aufgetragen und unter Verwendung einer Maske anisotrop geätzt. Dabei ist bevorzugt darauf zu achten, daß die Iridiumdioxidschicht 30 die sauerstoffhaltige Iridiumschicht 25 und die Haftschicht 20 auch an ihren Seitenbereichen 32 vollständig überdeckt. Dadurch wird ein vollständiger Schutz der sauerstoffhaltigen Iridiumschicht 25 und der Haftschicht 20 vor einem Sauerstoffangriff gewährleistet sowie ein Kontakt zwischen der sauerstoffhaltigen Iridiumschicht 25 und einer nachfolgend aufzubringenden Edelmetallschicht 35 aus Platin unterbunden. Durch die Trennung der sauerstoffhaltigen Iridiumschicht 25 von der Platinschicht 35 soll insbesondere die Ausbildung einer Platin-Iridium-Legierung unterbunden werden, die möglicherweise zu ungünstigen Grenzflächeneigenschaften der Platinschicht 35 führen könnte.
  • Auf die in 1d dargestellte Edelmetallschicht 35, die optional auch aus Ruthenium bestehen kann, wird eine Strontium-Wismut-Tantalat-Schicht (SBT) 40 durch ein metallorganisches CVD-Verfahren oder ein MOD-Verfahren (z.B. Spin-on Verfahren) unter Verwendung von Beta-Diketonaten abgeschieden. Dies erfolgt bevorzugt bei Temperaturen zwischen 300 und 800°C sowie insbesondere beim MOCVD-Verfahren in sauerstoffhaltiger Atmosphäre, um die Strontium- und Wismut-Beta-Diketonate zu oxidieren. Abschließend wird eine weitere Edelmetallschicht 45 aus Platin ganzflächig aufgetragen. Die SBT-Schicht 40 bildet bei diesem Ausführungsbeispiel die dielektrische metalloxidhaltige Schicht.
  • Verfahrensschritte zur Herstellung einer mikroelektronischen Struktur mit einer Metallsilizidschicht auf dem Grundsubstrat gemäß einem weiteren Ausführungsbeispiel sind in den 2a bis 2f dargestellt. Auch hier wird von einem Grundsubstrat 5 ausgegangen, das optional auch aus zwei Schichten aufgebaut sein kann. Dazu besteht das Grundsubstrat 5 aus einer unteren Siliziumdioxidschicht 50 mit darüber befindlicher Siliziumnitrid oder TEOS-Schicht 55. Das Grundsubstrat 5 weist weiterhin ein Kontaktloch 10 auf, das bis zur Oberfläche 15 des Grundsubstrats 5 mit Polysilizium gefüllt ist. Auf diese in 2a dargestellte Struktur wird zunächst nach Reinigung mit Flußsäure eine Platin-, Titan- oder Kobaltsilizidschicht mit einer Dicke zwischen 30 und 100 nm aufgetragen.
  • Nachfolgend werden auf die Metallsilizidschicht 9 die Haftschicht 20 und die sauerstoffhaltigen Iridiumschicht 25 in einer Materialstärke zwischen 50 und 150 nm aufgetragen.
  • Um die Haftung zwischen der sauerstoffhaltigen Iridiumschicht 25 und der Haftschicht 9 weiter zu verbessern, empfiehlt es sich, das Grundsubstrat 5 bei der Abscheidung der sauerstoffhaltigen Iridiumschicht 25 auf mindestens 250°C zu erwärmen. Günstig ist beispielsweise eine Temperatur bei etwa 300°C. Bei erhöhter Temperatur verbessert sich darüber hinaus auch die Haftung der sauerstoffhaltigen Iridiumschicht auf der Haftschicht 20.
  • Bevorzugt werden die sauerstoffhaltige Iridiumschicht 25, die Haftschicht 20 und die Metallsilizidschicht 9 gemeinsam anisotrop geätzt, wodurch ein Schichtenstapel oberhalb des Kontaktlochs 10 gebildet wird.
  • Nachfolgend wird die Sauerstoffbarrierenschicht 30 aus Iridiumdioxid aufgetragen und strukturiert, wobei der Schichtenstapel aus sauerstoffhaltiger Iridiumschicht 25, Haftschicht 20 und Metallsilizidschicht 9 vollständig von dieser Schicht bedeckt wird. Danach werden noch die Edelmetallschicht 35, die dielektrische metalloxidhaltige Schicht 40 sowie die weitere Edelmetallschicht 45 aufgetragen und geeignet strukturiert.
  • Daran schließt sich ein Hochtemperaturausheilschritt (z.B. Ferroaneal) in sauerstoffhaltiger Atmosphäre zur Auskristallisation der dielektrischen metalloxidhaltigen Schicht 40 an. Insbesondere bei der Verwendung von SBT als dielektrische metalloxidhaltige Schicht 40 muß diese Behandlung bei 800°C für etwa 1 Stunde durchgeführt werden. Während dieser Behandlung soll das SBT vollständig auskristallisieren, um somit eine möglichst hohe remanente Polarisation der SBT-Schicht 40 zu erreichen. Optional kann der Hochtemperaturausheilschritt auch vor Abscheidung der weiteren Edelmetallschicht 45 erfolgen.
  • Eine Halbleiterspeichervorrichtung, die die erfindungsgemäße mikroelektronische Struktur enthält, ist in 3 dargestellt. Diese Einrichtung umfaßt einen Auswahltransistor 70 und einen Speicherkondensator 75. Der Auswahltransistor 70 weist zwei voneinander getrennte dotierte Gebiete 80 und 85 in einem einkristallinen Siliziumsubstrat 90 auf, die ein Source- und ein Draingebiet (80, 85) des Auswahltransistors 70 darstellen. Auf dem Siliziumsubstrat 90 zwischen den beiden dotierten Gebieten 80 und 85 ist die Gateelektrode 95 mit untergelegtem Gatedielektrikum 100 angeordnet. Die Gateelektrode 95 und das Gatedielektrikum 100 sind von seitlichen Isolationsstegen 105 sowie oberen Isolationsschichten 110 umgeben. Die gesamte Struktur ist vom Grundsubstrat 5 vollständig bedeckt. Durch das Grundsubstrat 5 reicht ein Kontaktloch 10 bis zu dem dotierten Gebiet 85, wodurch der auf dem Grundsubstrat 5 sitzende Speicherkondensator 75 mit dem Auswahltransistor verbunden ist.
  • Der Speicherkondensator 75 besteht seinerseits aus einer unteren Elektrode 115, einem Kondensatordielektrikum 40 sowie einer oberen Elektrode 45. Die untere Elektrode 115 umfaßt im vorliegenden Ausführungsbeispiel eine Platinschicht 35, eine Iridiumdioxidschicht 30, eine sauerstoffhaltige Iridiumschicht 25 sowie eine Haftschicht 20. Die untere Elektrode 115 ist somit mehrlagig aufgebaut und umfaßt auch alle notwendigen Barrierenschichten zum Schutz des im Kontaktloch 10 befindlichen Polysiliziums 8 vor einer Oxidation sowie zum Schutz vor einer ungewollten Siliziumdiffusion.
  • Die sauerstoffhaltige Iridiumschicht 25 ist durch einen sehr geringen spezifischen Widerstand charakterisierbar. Dies ist beispielsweise in 4 dargestellt, die Meßkurven von anoxidiertem Iridium (sauerstoffhaltige Iridiumschicht mit Ir(O) gekennzeichnet) auf unterschiedlichen siliziumhaltigen Schichten zeigt. Dazu wurde anoxidiertes Iridium auf Polysilizium, Titansilizid bzw. Platinsilizid in einer 5%igen Sauerstoffatmosphäre abgeschieden und nachfolgend für etwa 1 ½ Stunden bei unterschiedlichen Temperaturen behandelt. Der spezifische Widerstand ist im Temperaturbereich zwischen Raumtemperatur und 800°C stets kleiner als 20 μOhm * cm, bei anoxidiertem Iridium auf Platinsilizid sogar deutlich unter 10 μOhm * cm.
  • Die Abhängigkeit des spezifischen Widerstands vom Sauerstoffgehalt der Atmosphäre beim Abscheiden der anoxidierten Iridiumschicht ist in 5 gezeigt. Deutlich erkennbar ist ein starker Abfall des spezifischen Widerstands zwischen 2 und 2½% Volumenanteil des Sauerstoffs. Weiterhin ist erkennbar, daß bei einer nachträglichen Temperaturbehandlung bei relativ hohen Temperaturen zwischen 650 und 800°C sogar mit einem weiteren Rückgang des spezifischen Widerstands zu rechnen ist.
  • In 6 und 7 sind Ergebnisse von Röntgenstrukturanalysen abgeschiedener sauerstoffhaltiger Iridiumschichten auf Polysilizium dargestellt. 6 zeigt Ergebnisse, die unmittelbar nach Abscheidung der sauerstoffhaltigen Iridiumschicht gewonnen wurden, hingegen sind in 7 die nach Temperung bei 700°C in Stickstoffatmosphäre gewonnenen Ergebnisse aufgetragen. Deutlich entnehmbar ist durch Vergleich der 6 und 7, daß bei sauerstoffhaltigen Iridiumschichten, die bei einem Sauerstoffgehalt von mindestens 2,5% abgeschieden wurden, keine Silizidbildung während einer Hochtemperaturbehandlung auftritt.
  • Die sauerstoffhaltige Iridiumschicht ist weiterhin auch durch ihren relativ geringen Sauerstoffgehalt charakterisierbar. Die stöchiometrischen Verhältnisse der sauerstoffhaltigen Iridiumschicht weichen deutlich von denen einer Iridiumdioxidschicht (IrO2) ab. Dies äußerst sich z.B. darin, daß in der sauerstoffhaltigen Iridiumschicht mehr Iridium als Sauerstoff enthalten ist.

Claims (11)

  1. Mikroelektronische Struktur mit – einem Grundsubstrat (5), das zumindest teilweise aus einem isolierenden Material (50, 55) besteht und in dem eine mit wenigstens einem leitfähigen Material (8, 9) befüllte Öffnung (10) angeordnet ist, die das isolierende Material (50, 55) des Grundsubstrats (5) vollständig durchsetzt, wobei das leitfähige Material (8, 9) bündig mit dem isolierenden Material (50, 55) abschließt; – einer Barrierenschicht (25, 30) auf dem Grundsubstrat (5), die aus einer Iridiumdioxidschicht (30) und einer sauerstoffhaltigen Iridiumschicht (25) besteht, wobei die sauerstoffhaltige Iridiumschicht (25) mittels eines Zerstäubungsverfahrens (Sputtern) in einer sauerstoffhaltigen Atmosphäre bei einer Temperatur von mindestens 250°C herstellbar ist, und der Volumenanteil von Sauerstoff in der sauerstoffhaltigen Atmosphäre zwischen 2,5% und 15% liegt; – einer Haftschicht (20), oberhalb der Öffnung (10) unmittelbar zwischen dem Grundsubstrat (5) und der Barrierenschicht (25, 30), wobei die Haftschicht (20) wenigstens ein Material aus der Gruppe umfassend Titan, Zirkonium, Hafnium, Cer, Tantal, Vanadium, Chrom, Niob, Tantalnitrid, Titannitrid, Tantalsilizidnitrid und Wolframsilizid enthält; und – einer Edelmetallschicht (35) auf der Barrierenschicht (25, 30).
  2. Mikroelektronische Struktur mit – einem Grundsubstrat (5), das zumindest teilweise aus einem isolierenden Material (50, 55) besteht und in dem eine mit wenigstens einem leitfähigen Material (8) befüllte Öffnung (10) angeordnet ist, die das isolierende Material (50, 55) des Grundsubstrats (5) vollständig durchsetzt, wobei das leitfähige Material (8) bündig mit dem isolierenden Material (50, 55) abschließt; – einer Metallsilizidschicht (9) oberhalb der Öffnung (10) unmittelbar auf dem Grundsubstrat (5); – einer Barrierenschicht (25, 30), die oberhalb der Metallsilizidschicht (9) angeordnet ist und die aus einer Iridiumdioxidschicht (30) und einer sauerstoffhaltigen Iridiumschicht (25) besteht, wobei die sauerstoffhaltige Iridiumschicht (25) mittels eines Zerstäubungsverfahrens (Sputtern) in einer sauerstoffhaltigen Atmosphäre bei einer Temperatur von mindestens 250°C herstellbar ist, und der Volumenanteil von Sauerstoff in der sauerstoffhaltigen Atmosphäre zwischen 2,5% und 15% liegt; – einer Haftschicht (20) unmittelbar zwischen der Metallsilizidschicht (9) und der Barrierenschicht (25, 30), wobei die Haftschicht (20) wenigstens ein Material aus der Gruppe umfassend Titan, Zirkonium, Hafnium, Cer, Tantal, Vanadium, Chrom, Niob, Tantalnitrid, Titannnitrid, Tantalsilizidnitrid und Wolframsilizid enthält; und – einer Edelmetallschicht (35) auf der Barrierenschicht (25, 30).
  3. Mikroelektronische Struktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das isolierende Material (50, 55) des Grundsubstrats (5) aus Siliziumnitrid oder Siliziumoxid besteht.
  4. Mikroelektronische Struktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Haftschicht (20) unmittelbar auf der Öffnung (10) im Grundsubstrat (5) und teilweise auf dem isolierenden Material (50, 55) des Grundsubstrats (5) sitzt.
  5. Mikroelektronische Struktur nach Anspruch 1, dadurch gekennzeichnet, daß das leitfähige Material (8, 9) in der Öffnung (10) des Grundsubstrats (5) zumindest im Kontaktbereich zur Haftschicht (20) aus wenigstens einem Metallsilizid besteht.
  6. Mikroelektronische Struktur nach Anspruch 5, dadurch gekennzeichnet, daß die Metallsilizidschicht (9) wenigstens ein Silizid aus der Gruppe Yttriumsilizid, Titansilizid, Zirkonsilizid, Hafniumsilizid, Vanadiumsilizid, Niobsilizid, Tantalsilizid, Chromsilizid, Molybdänsilizid, Wolframsilizid, Eisensilizid, Cobaltsilizid, Nickelsilizid, Palladiumsilizid, Platinsilizid und Kupfersilizid enthält.
  7. Mikroelektronische Struktur nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Edelmetallschicht (35) von einer dielektrischen, ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht (40) bedeckt ist.
  8. Verfahren zur Herstellung einer mikroelektronischen Struktur mit – einem Grundsubstrat (5); – wenigstens einer Barrierenschicht (25, 30) oberhalb des Grundsubstrats (5); und – einer Haftschicht (20) zwischen dem Grundsubstrat (5) und der Barrierenschicht (25, 30), wobei die Haftschicht (20) wenigstens ein Material aus der Gruppe umfassend Titan, Zirkonium, Hafnium, Cer, Tantal, Vanadium, Chrom, Niob, Tantalnitrid, Titannitrid, Tantalsilizidnitrid und Wolframsilizid enthält, gekennzeichnet durch die Schritte: – Bereitstellen des Grundsubstrats (5); – Aufbringen der Haftschicht (20) auf das Grundsubstrat (5); – Aufbringen der Barrierenschicht (25, 30) auf die Haftschicht (20), wobei die Barrierenschicht (25, 30) eine sauerstoffhaltige Iridiumschicht (25) aufweist, die mittels eines Zerstäubungsverfahrens (Sputtern) in einer sauerstoffhaltigen Atmosphäre bei einer Temperatur von mindestens 250°C aufgebracht wird, wobei der Volumenanteil von Sauerstoff in der Atmosphäre zwischen 2.5% und 15 liegt, und wobei die Barrierenschicht (25, 30) zusätzlich zur sauerstoffhaltigen Iridiumschicht (25) eine Iridiumdioxidschicht (30) aufweist, die auf die sauerstoffhaltige Iridiumschicht (25) aufgebracht wird, und – Aufbringen einer Edelmetallschicht (35) auf die Barrierenschicht (25, 30).
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Haftschicht (20) mittels eines Sputterverfahrens aufgebracht wird.
  10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Haftschicht (20) mittels eines CVD-Verfahrens aufgebracht wird.
  11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß auf die Edelmetallschicht (35) eine dielektrische, ferroelektrische oder paraelektrische metalloxidhaltigen Schicht (40) aufgebracht wird.
DE19958200A 1999-12-02 1999-12-02 Mikroelektronische Struktur und Verfahren zu deren Herstellung Expired - Fee Related DE19958200B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19958200A DE19958200B4 (de) 1999-12-02 1999-12-02 Mikroelektronische Struktur und Verfahren zu deren Herstellung
US09/729,069 US20010024868A1 (en) 1999-12-02 2000-12-04 Microelectronic structure and method of fabricating it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19958200A DE19958200B4 (de) 1999-12-02 1999-12-02 Mikroelektronische Struktur und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE19958200A1 DE19958200A1 (de) 2001-06-13
DE19958200B4 true DE19958200B4 (de) 2006-07-06

Family

ID=7931239

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19958200A Expired - Fee Related DE19958200B4 (de) 1999-12-02 1999-12-02 Mikroelektronische Struktur und Verfahren zu deren Herstellung

Country Status (2)

Country Link
US (1) US20010024868A1 (de)
DE (1) DE19958200B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037862B2 (en) * 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
US7042705B2 (en) * 2003-01-30 2006-05-09 Infineon Technologies Ag Sidewall structure and method of fabrication for reducing oxygen diffusion to contact plugs during CW hole reactive ion etch processing
US7491643B2 (en) * 2006-05-24 2009-02-17 International Business Machines Corporation Method and structure for reducing contact resistance between silicide contact and overlying metallization
US8604531B2 (en) * 2010-10-15 2013-12-10 Taiwan Semiconductor Manufacturing Company Method and apparatus for improving capacitor capacitance and compatibility
US8912626B2 (en) * 2011-01-25 2014-12-16 International Business Machines Corporation eFuse and method of fabrication
US8466005B2 (en) * 2011-07-22 2013-06-18 Intermolecular, Inc. Method for forming metal oxides and silicides in a memory device
FR3103188A1 (fr) * 2019-11-14 2021-05-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Elément électriquement conducteur

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0307272A2 (de) * 1987-09-09 1989-03-15 STMicroelectronics, Inc. Halbleiterverbindungen aus einer Aluminiumlegierung mit einer Barriere-Schicht aus Titan oder Niobium hoher Reinheit
DE4207916A1 (de) * 1991-04-09 1992-10-15 Mitsubishi Electric Corp Verbindungsstruktur einer integrierten halbleiterschaltungseinrichtung und verfahren zur herstellung dieser
US5182231A (en) * 1988-04-07 1993-01-26 Hitachi, Ltd. Method for modifying wiring of semiconductor device
US5188979A (en) * 1991-08-26 1993-02-23 Motorola Inc. Method for forming a nitride layer using preheated ammonia
US5392189A (en) * 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
EP0735586A2 (de) * 1995-03-28 1996-10-02 Texas Instruments Incorporated Halbleiterstrukturen
US5656860A (en) * 1995-04-01 1997-08-12 Lg Semicon Co., Ltd. Wiring structure for semiconductor device and fabrication method therefor
EP0867941A2 (de) * 1997-03-28 1998-09-30 Applied Materials, Inc. Eine Verbindungsstruktur für eine integrierte Schaltung
US5838035A (en) * 1995-06-28 1998-11-17 Bell Communications Research, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
US5892254A (en) * 1997-02-27 1999-04-06 Samsung Electronics Co., Ltd. Integrated circuit capacitors including barrier layers having grain boundary filling material

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
US6143617A (en) * 1998-02-23 2000-11-07 Taiwan Semiconductor Manufacturing Company Composite capacitor electrode for a DRAM cell

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0307272A2 (de) * 1987-09-09 1989-03-15 STMicroelectronics, Inc. Halbleiterverbindungen aus einer Aluminiumlegierung mit einer Barriere-Schicht aus Titan oder Niobium hoher Reinheit
US5182231A (en) * 1988-04-07 1993-01-26 Hitachi, Ltd. Method for modifying wiring of semiconductor device
DE4207916A1 (de) * 1991-04-09 1992-10-15 Mitsubishi Electric Corp Verbindungsstruktur einer integrierten halbleiterschaltungseinrichtung und verfahren zur herstellung dieser
US5188979A (en) * 1991-08-26 1993-02-23 Motorola Inc. Method for forming a nitride layer using preheated ammonia
US5392189A (en) * 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
EP0735586A2 (de) * 1995-03-28 1996-10-02 Texas Instruments Incorporated Halbleiterstrukturen
US5656860A (en) * 1995-04-01 1997-08-12 Lg Semicon Co., Ltd. Wiring structure for semiconductor device and fabrication method therefor
US5838035A (en) * 1995-06-28 1998-11-17 Bell Communications Research, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
US5892254A (en) * 1997-02-27 1999-04-06 Samsung Electronics Co., Ltd. Integrated circuit capacitors including barrier layers having grain boundary filling material
EP0867941A2 (de) * 1997-03-28 1998-09-30 Applied Materials, Inc. Eine Verbindungsstruktur für eine integrierte Schaltung

Non-Patent Citations (13)

* Cited by examiner, † Cited by third party
Title
H.D.BHATT: Novel high temperature multilayer electrode-barrier structure for high-density ferroelectric memories, in: Appl. Phys. Lett. 71 (5), 1997, S. 719-721
H.-J.CHO et al.: Preparation and Characterization for Iridium Oxide Thin Films Grown by DC Reactive Sputtering, in: Jpn. J. Appl. Phys. Vol. 36, 1997 S. 1722-1727 *
J.KUDO et al.: A High Stability Electrode Techno- logy for Stacked Sr Bi¶2¶ Ta¶2¶ Og Capacitors Applicable to Advanced Ferroelectric Memory, in: IEDM 1997, S. 609-612 *
J.KUDO et al.: A High Stability Electrode Techno- logy for Stacked Sr Bi2 Ta2 Og Capacitors Applicable to Advanced Ferroelectric Memory, in: IEDM 1997, S. 609-612
M.S. TSAI, S.C. SUN, T.-Y. Tseng: Effect of Bottom Electrode Materials on the Electrical and Reliability Characteristics of (Ba,Sr)TiO¶3¶ Capacitors, in: IEEE Transactions on Electron Devices, Vol. 46, No. 9, 1999, S. 1829-1838 *
M.S. TSAI, S.C. SUN, T.-Y. Tseng: Effect of Bottom Electrode Materials on the Electrical and Reliability Characteristics of (Ba,Sr)TiO3 Capacitors, in: IEEE Transactions on Electron Devices, Vol. 46, No. 9, 1999, S. 1829-1838
S.ONISHI et al.: A New High Temperature Electrode- Barrier Techn. On High Density Ferroelectric Capacitor Structure, in: IEDM 1996, S. 699-702
S.Onishi et al.:High Temperature Barrier Electrode Technology for High Density Ferroelectric Memor.
S.Onishi et al.:High Temperature Barrier ElectrodeTechnology for High Density Ferroelectric Memor. *
T.AOYAMA et al.: Interfacial Layers between Si and Ru films Deposited by Sputtering in Ar/O Mixture Ambient, in: Jpo. J. Appl. Phys. Vol. 37, 1998 S. L242-L244
with Stacked Capacitor Structure, in: J.Electro- chem. Soc. Vol. 145 No. 7, 1998, S. 2563-2568
Y.-C.JEON et al.: Thermal stability of Ir/polycri- staline-Si structure for bottom electrode of integrated ferroelectric capacitors, in: Appl. Phys. Lett. 71 (4), 1997 S. 467-469
Y.-C.JEON et al.: Thermal stability of Ir/polycri-staline-Si structure for bottom electrode of integrated ferroelectric capacitors, in: Appl. Phys. Lett. 71 (4), 1997 S. 467-469 *

Also Published As

Publication number Publication date
DE19958200A1 (de) 2001-06-13
US20010024868A1 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
DE69529368T2 (de) Leitfähige Barriereschicht aus einem amorphen Nitrid als Elektrode für Material mit hoher dielektrischen Konstante
DE69529498T2 (de) Leitfähige Barriereschicht aus einer Legierung von Edelmetall und Isolator als Elektroden für Material mit hohen dielektrischen Konstanten
DE69633554T2 (de) Festdielektrikumkondensator und verfahren zu seiner herstellung
DE19926711B4 (de) Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements
DE19928280B4 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
WO2000039842A1 (de) Kondensatorelektrodenanordnung
DE69833168T2 (de) Halbleiter-Speicherbauteil mit ferroelektrischem Dünnfilm
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
DE19958200B4 (de) Mikroelektronische Struktur und Verfahren zu deren Herstellung
DE10228528A1 (de) Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren
EP1111083B1 (de) Verfahren zur Herstellung einer strukturierten Metallschicht
EP0931333B1 (de) Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische schicht
EP1113488A2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
DE19911150C1 (de) Verfahren zur Herstellung einer mikroelektronischen Struktur
EP1138065A1 (de) Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
EP1166339A1 (de) Verfahren zur prozessierung einer monokristallinen halbleiterscheibe und teilweise prozessierte halbleiterscheibe
DE10152636B4 (de) Chain-FeRAM-Speichereinrichtung
DE19860080B4 (de) Mikroelektronische Struktur
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
WO2000034988A1 (de) Mikroelektronische struktur
DE19929307C1 (de) Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
DE19909295A1 (de) Mikroelektronische Struktur
DE19811068C1 (de) Kondensator in integrierter Schaltung sowie Verfahren zur Herstellung eines derartigen Kondensators

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee