DE19911150C1 - Verfahren zur Herstellung einer mikroelektronischen Struktur - Google Patents

Verfahren zur Herstellung einer mikroelektronischen Struktur

Info

Publication number
DE19911150C1
DE19911150C1 DE19911150A DE19911150A DE19911150C1 DE 19911150 C1 DE19911150 C1 DE 19911150C1 DE 19911150 A DE19911150 A DE 19911150A DE 19911150 A DE19911150 A DE 19911150A DE 19911150 C1 DE19911150 C1 DE 19911150C1
Authority
DE
Germany
Prior art keywords
layer
conductive layer
substrate
side wall
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19911150A
Other languages
English (en)
Inventor
Hermann Wendt
Elke Fritsch
Reinhard Stengl
Wolfgang Hoenlein
Siegfried Schwarzl
Gerhard Beitel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19911150A priority Critical patent/DE19911150C1/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to CNB008049386A priority patent/CN1156897C/zh
Priority to KR10-2001-7011070A priority patent/KR100420461B1/ko
Priority to PCT/DE2000/000786 priority patent/WO2000054318A1/de
Priority to EP00930977A priority patent/EP1166345A1/de
Priority to JP2000604447A priority patent/JP3889224B2/ja
Application granted granted Critical
Publication of DE19911150C1 publication Critical patent/DE19911150C1/de
Priority to TW089104426A priority patent/TW475223B/zh
Priority to US09/948,010 priority patent/US20090011556A9/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

Es wird ein Verfahren zum Herstellen einer mikroelektronischen Struktur vorgeschlagen, bei dem eine Schichtstruktur (30), die ein Substrat (5) teilweise bedeckt und zumindest eine bis zu einer Seitenwand (35) der Schichtstruktur (30) reichende erste leitfähige Schicht (15, 20) aufweist, mit einer zweiten leitfähigen Schicht (45) bedeckt. Die zweite leitfähige Schicht (45) wird nachfolgend weitestgehend mit einem Ätzverfahren mit physikalischem Abtrag zurückgeätzt, wobei sich abgetragenes Material an der Seitenwand (35) der Schichtstruktur (30) ablagert. Das abgelagerte Material bildet an der Seitenwand (35) eine Schutzschicht (60), durch die die erste leitfähige Schicht (15, 20) vor einem Sauerstoffangriff weitestgehend geschützt werden soll.

Description

Die Erfindung liegt auf dem Gebiet der Halbleitertechnologie und betrifft ein Verfahren zur Herstellung einer mikroelek­ tronischen Struktur, insbesondere ein Verfahren zur Herstel­ lung von Halbleiterspeichern.
Bei der Herstellung von Halbleiterspeichern, die z. B. eine mikroelektronische Struktur darstellen, werden in zunehmendem Maße Materialien mit einer hohen Dielektrizitätskonstante bzw. mit ferroelektrischen Eigenschaften als Kondensatordie­ lektrikum eingesetzt. Im allgemeinen weisen derartige Halb­ leiterspeicher eine Vielzahl von Speicherzellen auf, die zu­ mindest einen Auswahltransistor und einen Speicherkondensator umfassen. Der Speicherkondensator besteht dabei aus dem Kon­ densatordielektrikum, welches sich zwischen zwei Elektroden befindet. Ein geeignetes Kondensatordielektrikum mit ausrei­ chend hoher Dielektrizitätskonstante ist beispielsweise Bari­ um-Strontium-Titanat (BST). Dieses Material erfordert jedoch bei seiner Abscheidung oder einer notwendigen Nachbehandlung eine oxidierende Atmosphäre, die zu einem Angreifen der Elek­ troden führen kann. Im ungünstigsten Fall werden die Elektro­ den oxidiert und damit unbrauchbar. Daher wurden oxidations­ resistente Materialien, z. B. Platin, als Elektrodenmateriali­ en vorgeschlagen. Platin neigt jedoch bei hohen Temperaturen bei unmittelbaren Kontakt mit Silizium zu einer Silizierung, durch die die elektrische Leitfähigkeit der Elektroden ver­ schlechtert wird. Daher wird üblicherweise zwischen der Pla­ tinelektrode und einem mit Silizium gefüllten Kontaktloch ei­ ne Diffusionsbarriere angeordnet, durch die eine Platin- bzw. Siliziumdiffusion verhindert werden soll.
Darüber hinaus kann Sauerstoff relativ leicht durch Platin hindurch diffundieren und dabei unter der Platinschicht ange­ ordnete Schichten, beispielsweise die Platin- bzw. Silizium­ diffusionsbarriere, oxidieren. Daher bedarf es einer weiteren Diffusionsbarriere, die insbesondere eine Sauerstoffdiffusion verhindert.
Häufig verwendete Barrierensysteme bestehen aus einer Schichtkombination aus einer Titan- und einer Titannitrid­ schicht bzw. aus einer Tantal- und Tantalnitridschicht. Auf dieses Barrierensystem wird nachfolgend die Platinschicht aufgetragen und gemeinsam mit dem Barrierensystem geätzt. Da­ durch entsteht ein in der Regel planarer Schichtstapel mit freiliegenden Barriereschichten an den Rändern des Schichten­ stapels. Insbesondere diese Randgebiete sind bei der nachfol­ genden Abscheidung des Kondensatordielektrikums der sauer­ stoffhaltigen Atmosphäre ausgesetzt und können zumindest teilweise oxidieren. Darüber hinaus hat es sich gezeigt, daß bei der Abscheidung des Kondensatordielektrikums mittels ei­ nes CVD-Prozesses (Chemical Vapor Deposition) die Schichtdic­ ke des abgeschiedenen Kondensatordielektrikums von der jewei­ ligen Unterlage (Platin bzw. Barriere) abhängen kann. Eine unterschiedlich hohe Schichtdicke des Kondensatordielektri­ kums führt jedoch bei Anlegen einer Spannung an die beiden Elektroden des Speicherkondensators zu unterschiedlich hohen Feldstärken, durch die es zu Frühausfällen des Kondensator­ dielektrikums kommen kann. Weiterhin kann es durch die lokale Aufoxidation der Barrierenschicht in den Randbereichen des Schichtenstapels zu einer Volumenvergrößerung und damit zu hohen mechanischen Spannungen oder zu einer Verschlechterung des elektrischen Kontakts zum darunter befindlichen Substrat kommen.
Zum Schutz der Barrierenschicht insbesondere in den Randbe­ reichen des Schichtstapels werden gemäß EP 0 739 030 A2 ent­ weder seitliche Passivierungsrandstege aus einem isolierenden Material verwendet, oder die Barrierenschicht wird vollstän­ dig mit einer leitfähigen sauerstoffresistenten Schicht be­ legt. Eine weitere Möglichkeit besteht darin, die Barrieren­ schicht zu vergraben. Der dazu notwendige Polierschritt ist jedoch relativ aufwendig.
Aus der Literatur ist es ebenfalls bekannt, daß sich beim reaktiven Ionenätzen (RIE) von Platin dieses an den Seitenwänden eines Photolackmusters ablagern kann, was zu unerwünschten Platinrückständen beim Entfernen des Photolacks führt (Shibano, T.; Oomari, T.; Siedewall deposition film in platinum etching with Ar/halogen mixed gus plasmas. In: J. Vac. Sci. Technol. B15 (5), Sep/Oct 1997, S. 1747-1751).
Daher ist es Aufgabe der vorliegenden Erfindung, ein Verfah­ ren zu benennen, bei dem die Randbereiche der Barrieren­ schicht durch diese Ablagerungen vor einer Oxidation weitestgehend geschützt sind.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zum Herstellen einer mikroelektronischen Struktur mit folgenden Schritten:
  • - eine auf einem Substrat angeordnete Schichtstruktur, die das Substrat teilweise bedeckt und zumindest eine bis zu einer Seitenwand der Schichtstruktur reichende erste leit­ fähige Schicht aufweist, wird bereitgestellt;
  • - auf die Schichtstruktur und das Substrat wird eine zweite leitfähige Schicht aufgebracht; und
  • - die zweite leitfähige Schicht wird nachfolgend unter Ver­ wendung eines Ätzvarfahrens mit physikalischem Abtrag zu­ mindest teilweise vom Substrat abgetragen, so daß sich ab­ getragenes Material zumindest teilweise an der Seitenwand der Schichtstruktur ablagert.
Erfindungsgemäß wird auf die das Substrat teilweise bedecken­ de Schichtstruktur und auf das Substrat selbst eine zweite leitfähige Schicht aufgebracht. Dabei ist es nicht notwendig, daß die zweite leitfähige Schicht die Schichtstruktur und das Substrat konform belegen. Hingegen sollte die zweite leitfä­ hige Schicht zumindest das freiliegende Substrat ausreichend mit einer gewissen Schichtdicke belegen. Die zu schützende Seitenwand der Schichtstruktur und insbesondere die bis zur Seitenwand reichende erste leitfähige Schicht werden nachfol­ gend durch einen geeignet gewählten Abtragungs- und Ablage­ rungsprozeß mit Material aus der zweiten leitfähigen Schicht belegt. Dies erfolgt insbesondere durch Verwendung eines Ätz­ verfahrens mit physikalischem Abtrag, wodurch das Material von der zweiten leitfähigen Schicht abgetragen wird, das sich nachfolgend wieder auf der Oberfläche der Schichtstruktur und des Substrats ablagern kann. Derartige Umlagerungsprozesse werden beispielsweise durch Argonsputtern erreicht.
Bei dieser Umlagerung von Material schlägt sich auch abgelö­ stes Material an der Seitenwand der Schichtstruktur nieder und bedeckt diese. Die Höhe des Niederschlags hängt unter an­ derem von der Neigung der Seitenwand, der Energiedosis der auftreffenden Argonionen sowie der Winkelverteilung der her­ ausgeschlagenen Atome ab.
Durch das Abtragen der zweiten leitfähigen Schicht wird diese weitestgehend von der Oberseite der Schichtstruktur und dem freiliegenden Substrat entfernt. Aufgrund der geometrischen Verhältnisse erfolgt der Abtrag von Material von den Seiten­ wänden der Schichtstruktur deutlich langsamer als von der Oberseite der Schichtstruktur und dem freiliegenden Substrat. Andererseits kann sich abgetragenes Material auf der gesamten Oberfläche der Schichtstruktur und des Substrats wieder abla­ gern, wobei dies jedoch mit einer cosinusförmigen Winkelver­ teilung bezüglich der auftreffenden Sputteratome erfolgt. Die gleichzeitig stattfindenden Abtragungs- und Ablagungsprozesse führen zusammen jedoch zu einem Nettoabtrag der zweiten leit­ fähigen Schicht von insbesondere der Oberseite der Schicht­ struktur und dem freiliegenden Substrat und zu einem Netto­ auftrag von abgetragenem Material insbesondere auf die Sei­ tenwände der Schichtstruktur. Es kann daher auch von einer Umlagerung von Material von im wesentlichen horizontalen Flä­ chen auf im wesentlichen vertikale Flächen gesprochen werden, wobei die im wesentlichen vertikalen Flächen etwa parallel bzw. in einem spitzen Winkel zu den auftreffenden Sputterato­ men liegen. Die Sputteratome werden dabei von den im Ätzver­ fahren verwendeten Ätzsubstanzen, z. B. Argon, gebildet.
Bevorzugt sollte die zweite leitfähige Schicht eine ausrei­ chende Dicke aufweisen, damit eine ausreichende Materialmenge zur Redeponierung an den Seitenwänden bzw. der Seitenwand der Schichtstruktur vorliegt. Es wird angestrebt, zumindest die erste leitfähige Schicht vollständig mit wieder abgelagertem Material aus der zweiten leitfähigen Schicht zu bedecken.
Bevorzugt wird mittels des Ätzverfahrens zumindest die zweite leitfähige Schicht vollständig vom Substrat entfernt. Dabei ist es unerheblich, ob die zweite leitfähige Schicht eben­ falls vollständig von der Oberseite des Schichtstapels ent­ fernt wird, oder teilweise auf dieser verbleibt.
Die erste leitfähige Schicht stellt im allgemeinen eine Bar­ riere und/oder Haftschicht dar. Auf dieser Barrieren- und/oder Haftschicht kann sich eine dritte leitfähige Schicht befinden, die insbesondere bei Halbleiterspeichern als Elek­ trodenmaterial Verwendung findet. Dies kann entweder eine leitfähige Metallschicht oder eine leitfähige Metalloxid­ schicht sein. Die Metallschicht kann insbesondere aus Platin, Ruthenium, Iridium, Osmium, Rhodium, Rhenium oder Palladium und die Metalloxidschicht insbesondere aus Rutheniumoxid, Iridiumoxid, Rheniumoxid, Osmiumoxid, Strontium-Rutheniumoxid oder Rhodiumoxid bestehen. Bevorzugt besteht die Schicht­ struktur aus der unten sitzenden ersten leitfähigen Schicht und aus der auf der Oberseite der ersten leitfähigen Schicht angeordneten dritten leitfähigen Schicht.
Auf diese Schichtstruktur wird die zweite leitfähige Schicht, die bevorzugt aus Platin besteht, aufgebracht und mit dem Ätzverfahren mit physikalischem Abtrag auf der Oberfläche des Substrats bzw. der Schichtstruktur verteilt, so daß sich ins­ besondere an der Seitenwand der Schichtstruktur eine zusam­ menhängende Platinschicht herausbildet. Diese soll insbeson­ dere die Randbereiche der ersten leitfähigen Schicht bedecken und diese insbesondere vor einem Sauerstoffangriff bei nach­ folgenden Prozeßschritten schützen.
Sofern die zweite und dritte leitfähige Schicht aus demselben Material bestehen, weist die Schichtstruktur nach dem Rückät­ zen der zweiten leitfähigen Schicht eine vollständig aus ei­ nem Material bestehende Oberfläche auf. Dies wirkt sich vor­ teilhaft auf Schichteigenschaften von nachfolgend auf die Schichtstruktur aufzubringende Schichten aus. Bevorzugt be­ stehen die zweite und dritte leitfähige Schicht aus einem Edelmetall, insbesondere aus Platin.
Durch das Ätzverfahren soll weiterhin die zweite leitfähige Schicht möglichst vollständig von dem Substrat entfernt wer­ den, damit benachbarte Schichtstrukturen elektrisch nicht durch die zweite leitfähige Schicht verbunden werden.
Nach Herstellung der Seitenwandschutzschicht wird eine die­ lektrische metalloxidhaltige Schicht möglichst konform abge­ schieden. Für die dielektrische metalloxidhaltige Schicht, die insbesondere bei einem Halbleiterspeicher das Hoch - ε - Dielektrikum bzw. das ferroelektrische Kondensatordielektri­ kum darstellt, werden insbesondere Metalloxide der allgemei­ nen Form ABOx oder DOx verwendet, wobei A insbesondere für wenig­ stens ein Metall aus der Gruppe Strontium (Sr), Wismut (Bi), Niob (Nb), Blei (Pb), Zirkon (Zr), Lanthan (La), Lithium (Li), Kalium (K), Kalzium (Ca) und Barium (Ba), B insbesonde­ re für wenigstens ein Metall aus der Gruppe Titan (Ti), Niob (Nb), Ruthenium (Ru), Magnesium (Mg), Mangan (Mn), Zirkon (Zr) oder Tantal (Ta), D für Titan (Ti) oder Tantal (Ta) und O für Sauerstoff steht. X kann zwischen 2 und 12 liegen. Die­ se Metalloxide weisen je nach Zusammensetzung dielektrische oder ferroelektrische Eigenschaften auf, wobei die angestreb­ ten Hochdielektrikaeigenschaften (ε < 20) bzw. die hohe rema­ nente Polarisation bei Ferroelektrika gegebenenfalls erst nach einem Hochtemperaturschritt zur Kristallisation der Me­ talloxide erreicht werden. Unter Umständen liegen diese Mate­ rialien in polykristalliner Form vor, wobei häufig perowskit­ ähnliche Kristallstrukturen, Mischkristalle, schichtförmige Kristallstrukturen oder Supergitter beobachtet werden können. Grundsätzlich eignen sich alle perowskitähnlichen Metalloxide der allgemeinen Form ABOx zum Bilden der dielektrischen me­ talloxidhaltigen Schicht. Dielektrische Materialien mit hohem ε (ε < 50) bzw. Materialien mit ferroelektrischen Eigenschaf­ ten sind beispielsweise Barium-Strontium-Titanat (BST, Ba1-xSrxTiO3), niobiumdotiertes Strontium-Wismut-Tantalat (SBTN, SrxBiy(TazNb1-z)O3, Strontium-Titanat (STO, SrTiO3), Strontium-Wismut-Tantalat (SBT, SrxBiyTa2O9), Wismut-Titanat (BTO, Bi4Ti3O12), Blei-Zirkonat-Titanat (PZT, Pb (ZrxTi1-x)O3), Strontium-Niobat (SNO, Sr2Nb2O7), Kalium-Titanat-Niobat (KTN) sowie Blei-Lanthan-Titanat (PLTO, (Pb, La)TiO3). Als Hoch - ε - Dielektrikum kommt darüber hinaus auch Tantaloxid (Ta2O5) zur Anwendung. Im folgenden soll unter dielektrisch sowohl eine dielektrische, paraelektrische oder ferroelektrische Schicht verstanden werden, so daß die dielektrische metal­ loxidhaltige Schicht dielektrische, paraelektrische oder fer­ roelektrische Eigenschaften aufweisen kann.
Neben dem Schutz der Seitenbereiche der ersten leitfähigen Schicht weist die durch das erfindungsgemäße Verfahren herge­ stellte mikroelektronische Struktur darüber hinaus auch eine gleichmäßige Unterlage für die Abscheidung der dielektrischen metalloxidhaltigen Schicht auf. Dies wird insbesondere da­ durch erreicht, daß sowohl die dritte leitfähige Schicht als auch die zweite leitfähige Schicht aus Platin bestehen, und dadurch sowohl die Oberseite der Schichtstruktur als auch de­ ren Seitenwände mit einer Platinschicht belegt sind. Die aus dem gleichen Material bestehende Oberfläche der Schichtstruk­ tur ermöglicht eine relativ gleichmäßige Kantenbedeckung der Schichtstruktur mit der dielektrischen metalloxidhaltigen Schicht, wodurch insbesondere lokal hohe elektrische Feld­ stärken vermieden werden können. Darüber hinaus schützt die an der Seitenwand der Schichtstruktur gebildete Schutzschicht aus Platin die erste leitfähige Schicht weitestgehend vor ei­ ner Oxidation.
Im weiteren wird die Erfindung anhand eines Ausführungsbei­ spiels beschrieben und in Figuren skizzenhaft dargestellt. Es zeigen:
Fig. 1 bis 5 verschiedene Verfahrensschritte bei der Her­ stellung einer mikroelektronischen Struktur.
In Fig. 1 ist ein Substrat 5 dargestellt, auf dessen Ober­ fläche 10 eine Titanschicht 15, eine Titannitridschicht 20 und eine Platinschicht 25 in Form eines Schichtenstapels sit­ zen. Optional kann die Titanschicht 15 auch aus Tantal und die Titannitridschicht 20 aus Tantalnitrid bestehen. Nachfol­ gend werden die drei Schichten 15, 20 und 25 gemeinsam ge­ ätzt, wobei voneinander getrennte Schichtstrukturen 30 auf der Oberfläche 10 des Grundsubstrats verbleiben. Diese Schichtstrukturen 30 umfassen jeweils die im unteren Bereich angeordnete Titanschicht 15 und Titannitridschicht 20 und die im oberen Bereich befindliche Platinschicht 25. Bei diesem Ausführungsbeispiel stellt die Platinschicht 25 die dritte leitfähige Schicht dar, hingegen bilden die Titanschicht 15 und die Titannitridschicht 20 gemeinsam die erste leitfähige Schicht. Optional kann sich zwischen der Platinschicht 25 und der Titannitridschicht 20 noch eine weitere Schicht, insbe­ sondere eine Sauerstoffdiffusionsbarriere, befinden, die ebenfalls zur ersten leitfähigen Schicht gerechnet werden kann.
Die Schichtstrukturen 30 weisen jeweils zumindest eine Sei­ tenwand 35 auf, die im vorliegenden Fall nahezu senkrecht zur Oberfläche 10 des Substrats 5 ausgerichtet sind. Die Seiten­ wand 35 kann jedoch auch geneigt sein. Die Neigung hängt ins­ besondere von dem verwendeten Ätzprozeß zum Strukturieren der Platinschicht 25, der Titanschicht 15 und der Titannitrid­ schicht 20 ab. Andeutungsweise ist dies durch abgerundete Ec­ ken 40 der Platinschicht 25 dargestellt. Sofern die Schicht­ struktur 30 zylinderförmig ausgebildet ist, weist diese eine einzige, die Schichtstruktur vollständig umlaufende Seiten­ wand 35 auf. Unterhalb jeder Schichtstruktur 30 befindet sich weiterhin ein mit Polysilizium gefüllte Kontaktloch 42, wel­ ches das Substrat 5 durchsetzt und beispielsweise bis zu ei­ nem hier nicht näher dargestellten Auswahltransistor führt.
Nachfolgend wird eine weitere Platinschicht 45, die hier die zweite leitfähige Schicht darstellt, auf das Substrat 5 und auf die Schichtstruktur 30 aufgebracht. Dabei ist es nicht notwendig, daß die Seitenwand 35 der Schichtstruktur 30 mit der weiteren Platinschicht 45 bedeckt wird. Dadurch können zum Auftragen der Platinschicht 45 auch nichtkonforme Verfah­ ren, z. B. Sputtern oder Aufdampfen, verwendet werden. An­ schließend wird die weitere Platinschicht 45 durch einen Sputterätzprozeß zurückgeätzt. Bei diesem Ätzverfahren werden in der Regel Gasgemische aus Argon und weiteren Zusätzen, z. B. Chlor und Sauerstoff, eingesetzt. Die Zusätze bewirken insbesondere ein gleichmäßiges Zurückätzen der Platinschicht 45, wodurch sich relativ glatte Oberflächen erzeugen lassen. Der eigentliche Abtrag der weiteren Platinschicht 45 erfolgt während des Sputterätzprozesses durch Beschuß der weiteren Platinschicht 45 mittels gerichteter Argonionen, d. h. die Ar­ gonionen werden mittels eines elektrischen Feldes beschleu­ nigt und treffen mit relativ hoher Geschwindigkeit auf die weitere Platinschicht 45 auf. Der Winkel, unter denen die Ar­ gonionen auf die weitere Platinschicht 45 auftreffen, kann frei gewählt werden, sollte jedoch so eingestellt sein, daß die zwischen zwei Schichtstrukturen 30 befindliche weitere Platinschicht 45 von der Oberfläche 10 des Substrats 5 mög­ lichst vollständig entfernt werden kann. Dies ist einerseits für die vollständige elektrische Isolation benachbarter Schichtstrukturen 30 und andererseits für eine möglichst vollständige Bedeckung der Seitenwand 35 jeder Schichtstruk­ tur 30 nötig. Die auftreffenden Argonionen sind mit Pfeilen 50 dargestellt.
Im Gegensatz zu den gerichteten Argonionen 50 weisen die aus der weiteren Platinschicht 45 herausgeschlagenen Platinatome eine Winkelverteilung auf, die im wesentlichen einer Cosinus­ verteilung entspricht. Dadurch gelangen abgetragene Platinatome an die Seitenwand bzw. Seitenwände 35 der Schichtstrukturen 30 und können sich dort ablagern. Die her­ ausgelösten Platinatome sind mit Pfeilen 55 gekennzeichnet.
Durch das Zurückätzen der weiteren Platinschicht 45 bilden sich metallische Schutzschichten 60 in Form von seitlichen Randstegen an der Seitenwand 35 der Schichtstruktur 30 her­ aus. Diese bestehen nahezu vollständig aus abgetragenem Mate­ rial aus der weiteren Platinschicht 45, die ihrerseits von der Oberfläche 10 des Substrats 5 nahezu vollständig entfern­ te wurde. Wichtig dabei ist, daß die Schichtstrukturen 30 nunmehr nicht mehr durch die Platinschicht 45 elektrisch mit­ einander verbunden sind. Durch die aus Platin bestehende me­ tallische Schutzschicht 60, die die Seitenwand 35 vollständig bedeckt und bis zur Platinschicht 25 reicht, ist die Schicht­ struktur 30 vollständig von einer Platinschicht überzogen. Dadurch wird eine aus einem einzigen Material bestehende Oberfläche für die nachfolgende Abscheidung der dielektri­ schen metalloxidhaltigen Schicht bereitgestellt. Außerdem schützt die metallische Schutzschicht 60 die Titanschicht 15 und die Titanschicht 20 in ihren Randbereichen 65, d. h. im Bereich der Seitenwand 35 der Schichtstruktur 30. Ein weitere Vorteil der mit diesem Verfahren hergestellten mikroelektro­ nischen Struktur besteht darin, daß die aufgebrachte metalli­ sche Schutzschicht 60 eventuell vorhandene scharfe Kanten der Schichtstruktur überdeckt und leicht ausgleicht. Dadurch wer­ den schwer zu bedeckende Topologien entschärft, wodurch ste­ tige bzw. kontinuierlich verlaufende Höhenübergänge geschaf­ fen werden, auf denen die nachfolgend aufzubringende dielek­ trische metalloxidhaltige Schicht gleichmäßig und streßfrei aufwachsen kann. Außerdem weist die metallische Schutzschicht 60 eine leichte Neigung auf, die ebenfalls zu einer verbes­ serten Abscheidung der dielektrischen metalloxidhaltigen Schicht beiträgt. Die beschriebene Struktur ist in Fig. 4 dargestellt.
Abschließend wird gemäß Fig. 5 auf die Schichtstruktur 30 und das Substrat 5 eine dielektrische metalloxidhaltige Schicht 70, z. B. eine BST-Schicht, ganzflächig und konform aufgetragen. Dies folgt bevorzugt mittels eines CVD-Prozesses wobei die Schichtdicke zumindest im Bereich der metallischen Schutzschicht 60 und der Platinschicht 25 aufgrund des glei­ chen Materials nahezu konstant ist. Auf die dielektrische me­ talloxidhaltige Schicht 70 wird abschließend ganzflächig und weitestgehend konform eine obere Elektrodenschicht 75 aus Platin aufgetragen. Ggf. muß die dielektrische metalloxidhal­ tige Schicht 70 noch durch einen Hochtemperaturschritt in An­ wesenheit von Sauerstoff einem Kristallisationsprozeß unter­ worfen werden, durch den die angestrebten dielektrischen Ei­ genschaften, d. h. entweder eine hohe relative Dielektrizi­ tätskonstante oder remanente Polarisation, verbessert werden sollen.
Das erfindungsgemäße Verfahren wird insbesondere bei der Her­ stellung von Halbleiterspeichern eingesetzt, bei denen sich auf einem isolierenden Substrat 5 eine Vielzahl von Speicher­ kondensatoren befindet, die bevorzugt in Form eines Stapels aufgebaut sind. Dabei stellen die erste, zweite und dritte leitfähige Schicht die untere Elektrode einschließlich not­ wendiger Barrieren dar, die von einem Kondensatordielektrikum (dielektrische metalloxidhaltige Schicht) und einer weiteren oberen Elektrodenschicht bedeckt sind.
Bezugszeichenliste
5
Substrat
10
Oberfläche
15
Titanschicht/erste leitfähige Schicht
20
Titannitridschicht/erste leitfähige Schicht
25
Platinschicht/dritte leitfähige Schicht
30
Schichtstruktur
35
Seitenwand
40
Ecken
42
Kontaktlöcher
45
Weitere Platinschicht/zweite leitfähige Schicht
50
Argonionen
55
abgetragene Pt-Atome
60
metallische Schutzschicht/seitlicher Randsteg
65
Randbereiche
70
dielektrische metalloxidhaltige Schicht
75
obere Elektrodenschicht

Claims (12)

1. Verfahren zur Herstellung einer mikroelektronischen Struk­ tur, mit folgenden Schritten:
  • 1. eine auf einem Substrat (5) angeordnete Schichtstruktur (30), die das Substrat (5) teilweise bedeckt und zumindest eine bis zu einer Seitenwand (35) der Schichtstruktur (30) reichende erste leitfähige Schicht (15, 20) aufweist, wird bereitgestellt;
  • 2. auf die Schichtstruktur (30) und das Substrat (5) wird ei­ ne zweite leitfähige Schicht (45) aufgebracht; und
  • 3. die zweite leitfähige Schicht (45) wird nachfolgend unter Verwendung eines Ätzverfahrens mit physikalischem Abtrag zumindest teilweise vom Substrat (5) abgetragen, so daß sich abgetragenes Material zumindest teilweise an der Sei­ tenwand (35) der Schichtstruktur (30) ablagert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch das abgetragene und an der Seitenwand (35) abgelagerte Material eine zusammenhängende Schutzschicht (60) gebildet wird, die zumindest die erste leitfähige Schicht (15, 20) vollständig bedeckt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schichtstruktur (30) eine dritte leitfähige Schicht (25) aufweist, die die erste leitfähige Schicht (15, 20) bedeckt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die erste leitfähige Schicht (15, 20) eine Barrieren- und/oder Haftschicht (15, 20) ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Barrieren- und/oder Haftschicht (15, 20) aus einer Titan­ nitrid/Titan- oder aus einer Tantalnitrid/Tantal-Kombination besteht.
6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die dritte leitfähige Schicht (25) eine Metallschicht (25) ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Metallschicht (25) Platin, Ruthenium, Iridium, Osmium, Rhodium, Rhenium, Palladium oder eine Legierung vorgenannter Metalle enthält.
8. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die dritte leitfähige Schicht (25) eine Metalloxidschicht (25) ist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Metalloxidschicht (25) Rutheniumoxid, Iridiumoxid, Rheni­ umoxid, Osmiumoxid, Strontium-Rutheniumoxid oder Rhodiumoxid enthält.
10. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die zweite leitfähige Schicht (45) aus Platin besteht.
11. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß auf die Schichtstruktur (30) eine dielektrische metalloxid­ haltige Schicht (70) aufgebracht wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die dielektrische metalloxidhaltige Schicht (70) ein Material der allgemeinen Form ABOx oder DOx enthält, wobei A für we­ nigstens ein Metall aus der Gruppe Strontium (Sr), Wismut (Bi), Niob (Nb), Blei (Pb), Zirkon (Zr), Lanthan (La), Lithi­ um (Li), Kalium (K), Kalzium (Ca) und Barium (Ba), B für we­ nigstens eine Metall aus der Gruppe Titan (Ti), Niob (Nb), Ruthenium (Ru), Magnesium (Mg), Mangan (Mn), Zirkon (Zr) oder Tantal (Ta), D für Titan (Ti) oder Tantal (Ta), O für Sau­ erstoff steht und X zwischen 2 und 12 liegt.
DE19911150A 1999-03-12 1999-03-12 Verfahren zur Herstellung einer mikroelektronischen Struktur Expired - Fee Related DE19911150C1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19911150A DE19911150C1 (de) 1999-03-12 1999-03-12 Verfahren zur Herstellung einer mikroelektronischen Struktur
KR10-2001-7011070A KR100420461B1 (ko) 1999-03-12 2000-03-10 마이크로일렉트로닉 구조물 제조 방법
PCT/DE2000/000786 WO2000054318A1 (de) 1999-03-12 2000-03-10 Verfahren zur herstellung einer mikroelektronischen struktur
EP00930977A EP1166345A1 (de) 1999-03-12 2000-03-10 Verfahren zur herstellung einer mikroelektronischen struktur
CNB008049386A CN1156897C (zh) 1999-03-12 2000-03-10 微电子结构的制法
JP2000604447A JP3889224B2 (ja) 1999-03-12 2000-03-10 マイクロエレクトロニック構造の製造方法
TW089104426A TW475223B (en) 1999-03-12 2000-09-25 Method for the production of a micro-electronic structure
US09/948,010 US20090011556A9 (en) 1999-03-12 2001-09-05 Method for producing a microelectronic structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19911150A DE19911150C1 (de) 1999-03-12 1999-03-12 Verfahren zur Herstellung einer mikroelektronischen Struktur

Publications (1)

Publication Number Publication Date
DE19911150C1 true DE19911150C1 (de) 2000-04-20

Family

ID=7900804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19911150A Expired - Fee Related DE19911150C1 (de) 1999-03-12 1999-03-12 Verfahren zur Herstellung einer mikroelektronischen Struktur

Country Status (8)

Country Link
US (1) US20090011556A9 (de)
EP (1) EP1166345A1 (de)
JP (1) JP3889224B2 (de)
KR (1) KR100420461B1 (de)
CN (1) CN1156897C (de)
DE (1) DE19911150C1 (de)
TW (1) TW475223B (de)
WO (1) WO2000054318A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391987B1 (ko) * 2000-09-18 2003-07-22 삼성전자주식회사 강유전체 캐퍼시터를 갖는 반도체 장치 및 그 제조방법
KR100799117B1 (ko) * 2001-12-21 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6821901B2 (en) * 2002-02-28 2004-11-23 Seung-Jin Song Method of through-etching substrate
JP2004281742A (ja) * 2003-03-17 2004-10-07 Japan Science & Technology Agency 半導体素子、半導体センサーおよび半導体記憶素子
TWI333808B (en) 2005-05-05 2010-11-21 Himax Tech Inc A method of manufacturing a film printed circuit board
US20070264427A1 (en) * 2005-12-21 2007-11-15 Asm Japan K.K. Thin film formation by atomic layer growth and chemical vapor deposition
CN103187244B (zh) * 2013-04-03 2016-05-11 无锡华润上华科技有限公司 一种改善半导体晶圆电容制程中介质分层的方法
KR102309880B1 (ko) * 2014-12-08 2021-10-06 삼성전자주식회사 전도성 박막

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120656B2 (ja) * 1988-11-09 1995-12-20 三菱電機株式会社 配線の形成方法
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5573979A (en) * 1995-02-13 1996-11-12 Texas Instruments Incorporated Sloped storage node for a 3-D dram cell structure
EP0812472B1 (de) * 1995-02-28 2002-07-10 Micron Technology, Inc. Verfahren zur herstellung einer struktur unter verwendung von wiederablagerung
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
JP3039425B2 (ja) * 1997-03-03 2000-05-08 日本電気株式会社 容量素子及びその製造方法
US6045678A (en) * 1997-05-01 2000-04-04 The Regents Of The University Of California Formation of nanofilament field emission devices
US6020233A (en) * 1997-06-30 2000-02-01 Hyundai Electronics Industries Co., Ltd. Ferroelectric memory device guaranteeing electrical interconnection between lower capacitor electrode and contact plug and method for fabricating the same
US6277745B1 (en) * 1998-12-28 2001-08-21 Taiwan Semiconductor Manufacturing Company Passivation method of post copper dry etching
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHIBANO, T., DOMORI, T.: Sidewall deposition film in platinum etching with Ar/halogen mixed gas plasmas. In: J.Vac.Sci.Technol. B 15 (5), Sep/Oct 1999, S. 1747-1751 *

Also Published As

Publication number Publication date
CN1343370A (zh) 2002-04-03
WO2000054318A1 (de) 2000-09-14
CN1156897C (zh) 2004-07-07
KR100420461B1 (ko) 2004-03-02
JP3889224B2 (ja) 2007-03-07
JP2002539608A (ja) 2002-11-19
US20090011556A9 (en) 2009-01-08
EP1166345A1 (de) 2002-01-02
TW475223B (en) 2002-02-01
KR20010102453A (ko) 2001-11-15
US20020155660A1 (en) 2002-10-24

Similar Documents

Publication Publication Date Title
DE69736895T2 (de) Verfahren zur herstellung eines halbleiterspeichers
DE10227346B4 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
EP1153424A1 (de) Kondensatorelektrodenanordnung
DE19911150C1 (de) Verfahren zur Herstellung einer mikroelektronischen Struktur
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10053171C2 (de) Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
DE19958200B4 (de) Mikroelektronische Struktur und Verfahren zu deren Herstellung
EP1182698A2 (de) Barriereschicht für einen Speicherkondensator
WO2000060646A1 (de) Verfahren zur prozessierung einer monokristallinen halbleiterscheibe und teilweise prozessierte halbleiterscheibe
EP1138065A1 (de) Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
EP1277230B1 (de) Verfahren zur herstellung von kondensatorstrukturen
DE10152636B4 (de) Chain-FeRAM-Speichereinrichtung
DE19929307C1 (de) Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
DE19857039A1 (de) Mikroelektronische Struktur
DE112004001585T5 (de) Zaunfreies Ätzen einer Iridium-Barriere mit einem steilen Böschungswinkel
DE19811068C1 (de) Kondensator in integrierter Schaltung sowie Verfahren zur Herstellung eines derartigen Kondensators
DE19860080B4 (de) Mikroelektronische Struktur
DE19849542C2 (de) Verfahren zur Herstellung eines Kondensators
WO2000028584A1 (de) Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
EP1358671A2 (de) Verfahren zur herstellung ferroelektrischer kondensatoren und integrierter halbleiterspeicherbausteine
DE19929306A1 (de) Verfahren zur Herstellung einer strukturierten Edelmetallschicht
DE10022656B4 (de) Verfahren zum Entfernen von Strukturen

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee