DE112004001585T5 - Zaunfreies Ätzen einer Iridium-Barriere mit einem steilen Böschungswinkel - Google Patents

Zaunfreies Ätzen einer Iridium-Barriere mit einem steilen Böschungswinkel Download PDF

Info

Publication number
DE112004001585T5
DE112004001585T5 DE112004001585T DE112004001585T DE112004001585T5 DE 112004001585 T5 DE112004001585 T5 DE 112004001585T5 DE 112004001585 T DE112004001585 T DE 112004001585T DE 112004001585 T DE112004001585 T DE 112004001585T DE 112004001585 T5 DE112004001585 T5 DE 112004001585T5
Authority
DE
Germany
Prior art keywords
etching
barrier layer
lower electrode
hard mask
recipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112004001585T
Other languages
English (en)
Inventor
Ulrich Egger
Haoren Zhuang
George Stojakovic
Kazuhiro Yokohama Tomioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Toshiba Corp
Original Assignee
Infineon Technologies AG
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Toshiba Corp filed Critical Infineon Technologies AG
Publication of DE112004001585T5 publication Critical patent/DE112004001585T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung eines ferroelektrischen Kondensators, mit den folgenden Schritten:
Ausbilden einer Substruktur des Kondensators mit einem dort hindurch gehenden Kontaktplug zum elektrischen Verbinden einer unteren Elektrode des Kondensators mit einer darunterliegenden aktiven Schicht;
Abscheiden der unteren Elektrode einschließlich einer Barrierenschicht dazwischen über der Substruktur;
Abscheiden einer ferroelektrischen Schicht über der unteren Elektrode derart, daß die Diffusion von Verunreinigungen von der ferroelektrischen Schicht zu dem Kontaktplug durch die dazwischenliegende Barrierenschicht blockiert wird;
Abscheiden einer oberen Elektrode über der ferroelektrischen Schicht;
Abscheiden einer ersten Hartmaske über der oberen Elektrode, der darunterliegenden ferroelektrischen Schicht und der unteren Elektrode;
Ätzen zum Strukturieren der oberen Elektrode unter Verwendung der ersten Hartmaske;
Abscheiden einer zusätzlichen Hartmaske über den verbleibenden Abschnitten der ersten Hartmaske und auf der unteren Elektrode;
Ätzen zum Strukturieren der unteren Elektrode unter Verwendung eines ersten Rezepts, was zur Ausbildung eines ersten Zauns führt, der...

Description

  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft Prozesse zum Ätzen von Barrierenschichten, die in ferroelektrischen Bauelementen verwendet werden. Die vorliegende Erfindung betrifft insbesondere einen Prozeß für das zaunfreie Ätzen der Bodenelektrodenbarrierenschicht in einer ferroelektrischer-Kondensator-auf-Plug-Struktur.
  • Allgemeiner Stand der Technik
  • Bei Wafern nach dem Stand der Technik werden oftmals Polysilicium- oder Wolframplugs (Kontaktplugs) als vertikale Zwischenverbindungen zwischen Metalleitungen in Zwischenverbindungsverfahren mit mehreren Ebenen verwendet. In ferroelektrischen Kondensatoren bilden solche Kontaktplugs eine Kondensator-auf-Plug-(COP – capacitor on plug)-Struktur. Die ferroelektrischen Materialien in einem FeRAM (ferroelektrischer Direktzugriffsspeicher) und Materialien mit einem hohen K-Wert in einem DRAM werden im allgemeinen in einer Sauerstoffumgebung bei einer hohen Temperatur (600°C oder darüber) kristallisiert. Eine dicke Barriere gegenüber Sauerstoffdiffusion wird benötigt, um die Diffusion von Sauerstoff von einem ferroelektrischen Kondensator zum Kontaktplug zu verhindern.
  • Eine Barriere auf der Basis von Ir (Iridium) ist ein gutes Material, um diese Sauerstoffdiffusion effizient zu blockieren. Eine während des Ätzens dieser Ir-Barriere verwendete typische Hartmaske besteht TEOS (Tetraethyleorthosilikat). Aufgrund der geringen Ätzselektivität zwischen Ir und TEOS ist die Dicke der Barriere durch die maximal einsetzbare Hartmaskendicke begrenzt, und die TEOS-Hartmaske muß im Vergleich zu dem Kondensatorstapel sehr dick sein, was zu einem steilen Seitenwandwinkel vor dem Ätzen führt.
  • Die 1–3 zeigen herkömmlich Hartmaskenätzschritte für ferroelektrische Kondensatoren.
  • 1 zeigt einen Wafer 1 gemäß Verarbeitungsschritten nach dem Stand der Technik. Nach der Abscheidung eines ferroelektrischen Stapels wird eine obere Elektrode (TE) 6 mit einer TEOS-Hartmaske 2 bedeckt, die unter Verwendung von Maskenlackstreifenstrukturierung ausgebildet wurde. Das Strukturieren der oberen Elektrode 6 wird unter Verwendung eines Rezepts auf Halogen- oder CO-Basis durchgeführt, um Materialien wie etwa Iridium, Platin, Iridiumoxid oder verschiedene leitende Oxidfilme zu ätzen. Während dieses Schritts könnte möglicherweise aus ein Abschnitt einer darunterliegenden ferroelektrischen Schicht 8 (beispielsweise PZT, SBT oder BLT) geätzt werden. Ein ferroelektrischer (FE) Kondensator 5 wird aus Abschnitten ausgebildet, die die obere Elektrode 6, die ferroelektrische Schicht 8 und eine untere Elektrode (BE) 3 enthalten, wie in der vergrößerten Ansicht in der Figur gezeigt.
  • Eine Ti- oder TiN-Kleberschicht 7 dient dazu, daß die untere Elektrode 3 an der Substruktur des Fe-Kondensators 5 haftet. Die Substruktur enthält eine obere TEOS-Schicht 15, die eine obere Nitridschicht 9 bedeckt. Zwischen der Ti-Kleberschicht 7 und der unteren Elektrode kann sich eine Barrierenschicht 17 befinden, die Materialien wie etwa Ir (Iridium), IrO2 (Iridiumoxid) oder andere Materialien enthält, um die Sauerstoffdiffusion von der ferroelektrischen Schicht 8 zu einem Polysilicium-Kontaktplug 13 zu blockieren. Der Polysiliciumkontaktplug 13 geht durch den Wafer 1 hindurch, um eine elektrische Verbindung zwischen einem aktiven Gebiet und der unteren Elektrode 3 zu bilden.
  • Eine weitere TEOS-Hartmaske 4 wird als Vorbereitung für einen zweiten Ätzschritt abgeschieden, der die untere Elektrode 3 strukturiert. Während des zweiten Ätzschrittes wird die ferroelektrische Schicht 8 möglicherweise zusammen mit der unteren Elektrode 3 weiter geätzt. Es gibt eine geringfügige Überätzung durch die obere TEOS-Schicht 15 zusammen mit etwaigen Zwischenmaterialien wie etwa den Schichten aus Ir (Iridium) und IrO2 (Iridiumoxid). 2 zeigt den Wafer 1 gemäß diesem herkömmlichen Strukturieren der unteren Elektrode 3.
  • 3(a) zeigt eine Kondensatorzelle 300, wobei die dicke Hartmaske 4 steil abgewinkelte Seitenwände 19 aufweist, was aufgrund der geringen Selektivität zwischen dem Ir der Barrierenschicht 17 und dem TEOS der Hartmaske 4 erforderlich ist. Es ist wünschenswert, eine Dicke Ir-Schicht zum Blockieren der Sauerstoffdiffusion von der ferroelektrischen Schicht 8 zu dem Polysilicium-Kontaktplug 13 zu haben, doch läßt sich dies nicht leicht erreichen, da es eine sehr dicke Hartmaske 4 mit dem resultierenden stark abgewinkelten Seitenwänden 19 erfordert.
  • 3(b) zeigt den Wafer von 3(a) nach dem gesputterten gesteuerten Ätzen der unteren Elektrode 3 und der Barriere 17, wobei die Hartmaske 4 zum Strukturieren der unteren Elektrode 3 verwendet wird. Aufgrund der stark abgewinkelten Hartmaskenseitenwände 19 bleiben Reste des Ätzprozesses beziehungsweise Zäune 21 an den Hartmaskenseitenwänden 19 haften. Diese Zäune 21 bestehen aus Verbindungen aus den geätzten Materialien, wie etwa Ir. Sie weisen eine geringe Dichte auf und sind instabil. Während der Ausheizvorgänge weisen sie Volumenänderungen auf, und sie zeigen eine schlechte Haftung an den Seitenwänden.
  • Diese Zäune 21 sind für die folgenden Kapselungsprozesse besonders abträglich.
  • Es wäre wünschenswert, die Ir-Barriere 17 ohne die resultierenden Zäune 21 zu ätzen, doch ist Ir ein Edelmetall mit extrem wenigen flüchtigen Verbindungen zur Verwendung bei dem Plasmaätzen. Zum Verbessern der Flüchtigkeit kann ein Hochtemperaturätzen mit einem Rezept auf Fluorbasis verwendet werden, doch kann während dieses Ätzens die Ausbildung der Ir-Zäune 21 immer noch nicht vollständig unterdrückt werden. Um diese Ir-Zäune 21 mit dem Hochtemperaturfluorätzen zu entfernen, ist eine erhebliche Überätzung erforderlich. Während dieses Überätzens werden die darunterliegenden Schichten wie etwa die Kleberschicht 7 angegriffen. Das Überätzen kann auch zu einer Beschädigung des Kondensators führen.
  • Beispielsweise können CO-basierte Chemien zum Ätzen der Ir-Barriere 17 verwendet werden, was zu einem steilen Böschungswinkel der Seitenwand der Barriere 17 und einer guten Hartmaskenselektivität führt, um dickere Barrierenschichten zu gestatten. Wenn jedoch die Barriere so geätzt wird, daß sie einen steilen Böschungswinkel aufweist, entstehen dünne Ir-Zäune 21 an den Seitenwänden der TEOS-Hartmaske. Zudem sind steile Kondensatorzellen oftmals unerwünscht, und somit weist die TEOS-Hartmaske die steilen Seitenwände 19 auf. Leider funktioniert das Sputtern nicht gut, um die Ir-Zäune 21 von steilen TEOS-Hartmaskenseitenwänden 19 zu entfernen. Damit die Ir-Zäune 21 über einen physikalischen Sputtermechnismus von den Seitenwänden 19 der TEOS-Hartmaske effektiv entfernt werden können, würde die TEOS-Hartmaske eine niedrige abgeschrägte Seitenwand benötigen, die im Bereich von 60 Grad oder weniger abgewinkelt ist. Es ist oftmals wünschenswert, die Seitenwände 19 der TEOS-Hartmaske unter einem Winkel abzuschrägen, der steiler ist als 80 Grad, und somit funktioniert ein physikalischer Sputtermechanismus nicht gut beim Entfernen der IR-Zäune 21.
  • Es wäre wünschenswert, einen zaunfreien Prozeß zum Ätzen einer Barrierenschicht eines ferroelektrischen Bauelements zu haben. Insbesondere wäre es wünschenswert, eine steil abgeschrägte Barrierenschicht zu ätzen, die von einer steil abgewinkelten Hartmaske bedeckt ist, ohne daß man am Ende Zäune hat, die an den Seitenwänden der Hartmaske und der Barrierenschicht haften.
  • Kurze Darstellung der Erfindung
  • Ein ferroelektrischer Kondensator weist eine COP-Struktur auf. Eine Iridium-Barrierenschicht befindet sich zwischen einem Kontaktplug und einer unteren Elektrode des Kondensators. Die Barriere wird so geätzt, daß sie eine steile Böschung aufweist und dennoch ein zaunfreier Kondensator produziert wird. Um die Zäune zu entfernen, wird ein Ätzen zum Strukturieren der unteren Elektrode und der Barrierenschicht durchgeführt, wobei ein Rezept auf Fluorbasis verwendet wird, was zur Ausbildung eines ersten Zauns führt, der an Seitenwänden einer steilen TEOS-Hartmaskenabdeckung, der unteren Elektrode und der Barrierenschicht haftet. Als nächstes wird die verbleibende Barrierenschicht wieder unter Verwendung eines Rezepts auf CO-Basis geätzt. Es entsteht ein zweiter Zaun, der an dem ersten Zaun haftet und von diesem strukturell gestützt wird. Gleichzeitig ätzt das Rezept auf CO-Basis einen substantiellen Abschnitt des ersten Zauns weg, um die von dem zweiten Zaun bereitgestellte strukturelle Unterstützung zu entfernen. Der zweite Zaun wird deshalb von den Seitenwänden abgelöst, wodurch die Seitenwände von anhaftenden Zäunen im wesentlichen frei bleiben. Der Prozeß führt zu im wesentlichen zaunfreien Seitenwänden. Die geätzte Barrierenschicht weist einen Seitenwandübergang auf. In Folge des Ätzens unter Verwendung des Rezepts auf Fluorbasis weist die Barrierenschicht einen relativ geringen Böschungswinkel der Seitenwände über dem Seitenwandübergang auf. In Folge des Ätzens unter Verwendung des Rezepts auf CO-Basis weist die Barrierenschicht einen relativ steilen Böschungswinkel unter dem Seitenwandübergang auf.
  • Kurze Beschreibung der Figuren
  • Weitere bevorzugte Merkmale der Erfindung werden nun lediglich beispielhaft unter Bezugnahme auf die folgenden Figuren beschrieben. Es zeigen:
  • 1 einen Wafer 1 nach Verarbeitungsschritten nach dem Stand der Technik,
  • 2 den Wafer 1 nach einem herkömmlichen Strukturieren der unteren Elektrode und der Barriere,
  • 3(a) einen Kondensatorzelle nach dem Stand der Technik, die bereit ist für das Ätzen einer unteren Elektrode und einer Barriere,
  • 3(b) die Kondensatorzelle von 3(a) nach dem gesputterten gesteuerten Ätzen der unteren Elektrode und Barriere und veranschaulich weiterhin an den Seitenwänden der Hartmaske haftende Zäune,
  • 4 die Kondensatorzelle von 3(a) nach einem ersten Ätzschritt der vorliegenden Erfindung, bei dem die Barriere teilweise geätzt wird und ein dicker erster Zaun ausgebildet wird,
  • 5 die Kondensatorzelle von 4 während eines zweiten Ätzschritts, während dem der Rest der Barriere geätzt wird und ein zweiter Zaun ausgebildet wird, wenn der erste Zaun geätzt wird,
  • 6 die Kondensatorzelle von 4 nach dem zweiten Ätzschritt mit im wesentlichen keinen Zäunen und mit einer mit einem steilen Böschungswinkel geätzten Barriere und
  • 7 die Verarbeitungsschritte der vorliegenden Erfindung.
  • Ausführliche Beschreibung der Ausführungsformen
  • Die vorliegende Erfindung verwendet einen zweistufigen Ätzprozeß, um die Ir-Barrierenschicht 17 der Kondensatorzelle 300 von 3A zu ätzen. 7 zeigt die Schritte des Verfahrens der vorliegenden Erfindung. Das Verfahren beinhaltet zwei allgemeine Schritte. Bei einem Schritt 701 wird zum teilweisen Ätzen der Ir-Barrierenschicht ein Plasmaätzprozeß mit Rezept auf Fluorbasis (CF4, SF6) verwendet (siehe 3A). Bei einem Schritt 703 wird ein weiterer Plasmaätzschritt unter Verwendung eines Ätzrezepts 403 auf CO-Basis durchgeführt (siehe 4 und 5). Das Ätzrezept auf CO-Basis kann beispielsweise CO, Cl2, N2, O2 oder CO1NH3 sein.
  • 4 zeigt die Kondensatorzelle 300 nach dem Ätzschritt 701. In der Regel werden etwa 30% bis 90% der Gesamtdicke der Ir-Barriere 17 entfernt. Während dieses Schritts entstehen dicke erste Zäune 401. Die Ir-Barrierenschicht 17 ist unter dem ersten Zaun 401 abgeschrägt, da der Zaun wie eine sich allmählich verbreitende Hartmaske wirkt. Der erste Zaun 401 ist reich an Ir, weist aber eine relativ poröse Struktur auf und kann deshalb über einen Prozeß wie etwa Naßchemie entfernt werden.
  • 5 zeigt die Kondensatorzelle 300 während eines Plasmaätzens unter Verwendung des Ätzrezepts 403 auf CO-Basis des Schritts 703. Die verbleibende Ir-Barrierenschicht 17 wird geätzt, um einen fast vertikalen Böschungswinkel 501 auszubilden, wodurch ein Seitenwandübergang 505 entsteht. Die Barrierenschicht 17 ändert sich von einem relativ niedrigen Böschungswinkel über dem Seitenwandübergang 505 zu einem steilen, fast vertikalen Böschungswinkel unter dem Seitenwandübergang 505. Während des Ätzens von Schritt 703 entstehen auf dem bereits existierenden Zäunen 401 dünne zweite Zäune 503 wie die Zäune 21 von 3B, weil die Barrierenschicht 17 so geätzt wird, daß sie einen steilen Böschungswinkel aufweist. Die zweiten Zäune 503 weisen eine viel kompaktere Struktur auf als die Zäune 401 und können über Naßchemie nicht leicht entfernt werden.
  • Bei der vorliegenden Erfindung wird jedoch ausgenutzt, daß die zweiten Zäune 503 von den ersten Zäunen 401 gestützt wird, damit der zweite Zaun 503 entfernt wird und immer noch ein steiler Böschungswinkel der Barrierenschicht 17 gestattet ist. Das Ätzrezept 403 auf CO-Basis ätzt die TEOS-Hartmaske 4 mit einer niedrigen Ätzrate. Es kann deshalb für eine relativ lange Zeitdauer auf die Kondensatorzelle 300 angewendet werden. Während das Ätzrezept 403 auf CO-Basis die Barrierenschicht 17 wegätzt und die zweiten Zäune 503 ausbildet, ätzt es auch die relativ porösen ersten Zäune 401 weg. Weil die zweiten Zäune 503 von dem darunterliegenden ersten Zaun 401 gestützt werden, werden beim Entfernen des ersten Zauns 401 auch die Zäune 503 über einen Ablöseprozeß von den Seitenwänden abgeschnitten. Obwohl das Ätzrezept 403 die zweiten Zäune 503 nicht direkt wegätzen kann, kann es somit die durch das Rezept 301 auf Fluorbasis des Schritts 701 ausgebildeten ersten Zäune 401 wegätzen, um dadurch die zweiten Zäune 503 zu entfernen.
  • 6 zeigt die Kondensatorzelle 300 nach dem Ätzschritt 703. Die Zäune 401, 503 sind entfernt. Die Seitenwand der Barrierenschicht enthält einen oberen Bereich mit einem niedrigeren Böschungswinkel 601 (durch die Verwendung eines Rezepts 301 auf Fluorbasis) und einen oberen Bereich mit einem steileren Böschungswinkel 603 (durch die Verwendung des Ätzrezepts 403 auf CO-Basis). Deshalb wird die Barrierenschicht 17 so geätzt, daß sie einen steilen mittleren Böschungswinkel aufweist. Die Kondensatorzelle 300 kann unter Verwendung des Verfahrens der vorliegenden Erfindung in die obere TEOS-Schicht 15 überätzt werden. Die Vorteile des Rezepts 403 auf CO-Basis (steiler Böschungswinkel, gute Gleichförmigkeit und hohe Selektivität) werden deshalb mit den Vorteilen des Rezepts 301 auf Fluorbasis (hohe Ätzrate) kombiniert. Durch die vorliegende Erfindung wird Zeit gespart, da das schnelle Rezept 301 auf Fluorbasis mit einem relativ langsamen Rezept auf CO-Basis kombiniert wird.
  • Andere Materialien können entweder für die Barrierenschicht 17 oder die Hartmaske 4 verwendet werden (beispielsweise kann die Hartmaske Al2O3, TiN oder TiAlN sein, verwendet mit Ir oder IrO2 ausgebildeten Barrieren), so lange zum Ätzen eines ersten darunterliegenden Zauns ein Ätzprozeß verwendet werden kann, während ein zweiter darüberliegender Zaun entsteht.
  • Noch andere Materialien und Verfahrensschritte können hinzugefügt oder für die obigen substituiert werden. Obwohl die Erfindung oben unter Verwendung bestimmter Ausführungsformen beschrieben worden ist, sind somit innerhalb des Schutzbereichs der Ansprüche viele Variationen möglich, wie einem Fachmann klar ist.
  • Zusammenfassung
  • Eine Iridium-Barrierenschicht (17) befindet sich zwischen einem Kontaktplug (13) und einer unteren Elektrode eines Kondensators. Ein Ätzen wird zum Strukturieren der unteren Elektrode (3) und der Barrierenschicht durchgeführt, wobei ein Rezept auf Fluorbasis verwendet wird, was zur Ausbildung eines ersten Zauns (401) führt, der an den Seitenwänden haftet. Als nächstes wird die verbleibende Barrierenschicht (17) unter Verwendung eines Rezepts auf CO-Basis geätzt. Ein zweiter Zaun (503) wird ausgebildet, der an dem ersten Zaun haftet und von diesem strukturell gestützt wird. Gleichzeitig ätzt das Rezept auf CO-Basis einen substantiellen Abschnitt des ersten Zauns (401) weg, um die dem zweiten Zaun gegebene strukturelle Unterstützung zu entfernen. Der zweite Zaun wird deshalb von den Seitenwänden abgelöst, wodurch die Seitenwände von haftenden Zäunen im wesentlichen frei bleiben. Die geätzte Barrierenschicht weist einen Seitenwandübergang (505) auf. Die Seitenwände weisen einen relativ niedrigen Böschungswinkel über dem Seitenwandübergang und einen relativ steilen Böschungswinkel unter dem Seitenwandübergang auf.

Claims (14)

  1. Verfahren zur Herstellung eines ferroelektrischen Kondensators, mit den folgenden Schritten: Ausbilden einer Substruktur des Kondensators mit einem dort hindurch gehenden Kontaktplug zum elektrischen Verbinden einer unteren Elektrode des Kondensators mit einer darunterliegenden aktiven Schicht; Abscheiden der unteren Elektrode einschließlich einer Barrierenschicht dazwischen über der Substruktur; Abscheiden einer ferroelektrischen Schicht über der unteren Elektrode derart, daß die Diffusion von Verunreinigungen von der ferroelektrischen Schicht zu dem Kontaktplug durch die dazwischenliegende Barrierenschicht blockiert wird; Abscheiden einer oberen Elektrode über der ferroelektrischen Schicht; Abscheiden einer ersten Hartmaske über der oberen Elektrode, der darunterliegenden ferroelektrischen Schicht und der unteren Elektrode; Ätzen zum Strukturieren der oberen Elektrode unter Verwendung der ersten Hartmaske; Abscheiden einer zusätzlichen Hartmaske über den verbleibenden Abschnitten der ersten Hartmaske und auf der unteren Elektrode; Ätzen zum Strukturieren der unteren Elektrode unter Verwendung eines ersten Rezepts, was zur Ausbildung eines ersten Zauns führt, der an Seitenwänden der zusätzlichen Hartmaske, unteren Elektrode und Barrierenschicht führt; und Ätzen der dazwischenliegenden Barrierenschicht unter Verwendung eines zweiten Rezepts, das zu der Ausbildung eines zweiten Zauns führt, der am ersten Zaun haftet und von diesem strukturell gestützt wird, während gleichzeitig ein substantieller Abschnitt des ersten Zauns weggeätzt wird, um die dem zweiten Zaun gegebene strukturelle Unterstützung zu entfernen, so daß der zweite Zaun von den Seitenwänden abgelöst wird, wodurch die Seitenwände im wesentlichen frei von anhaftenden Zäunen bleiben.
  2. Verfahren nach Anspruch 1, wobei die dazwischenliegende Barrierenschicht eine Zusammensetzung aufweist, die Iridium enthält.
  3. Verfahren nach Anspruch 2, wobei von der zusätzlichen Hartmaske nicht geschützte 30% bis 90% der Barrierenschicht während des Ätzens unter Verwendung des ersten Rezepts entfernt werden.
  4. Verfahren nach Anspruch 1, wobei das Ätzen der dazwischenliegenden Barrierenschicht unter Verwendung des zweiten Rezepts so lange fortgesetzt wird, bis auch Abschnitte der Substruktur geätzt werden.
  5. Verfahren nach Anspruch 1, wobei die zusätzliche Hartmaske unter einem Winkel abgeschrägt ist, der steiler ist als 60 Grad.
  6. Verfahren nach Anspruch 1, wobei die Verunreinigungen Sauerstoff enthalten.
  7. Verfahren nach Anspruch 1, wobei das erste Rezept ein Rezept auf Fluorbasis ist.
  8. Verfahren nach Anspruch 1, wobei das zweite Rezept ein Rezept auf CO-Basis ist.
  9. Verfahren nach Anspruch 1, wobei die zusätzliche Hartmaske aus TEOS ausgebildet ist.
  10. Ferroelektrischer Kondensator, der folgendes umfaßt: eine ferroelektrische Schicht zwischen einer oberen und einer unteren Elektrode; einen Kontaktplug, der durch eine Substruktur des ferroelektrischen Kondensators hindurchgeht und die untere Elektrode mit einer aktiven Schicht verbindet; eine die untere Elektrode von der Substruktur und dem Kontaktplug trennende Barrierenschicht zum Blockieren der Diffusion von Sauerstoff von der ferroelektrischen Schicht zu dem Kontaktplug, wobei die Barrierenschicht Seitenwände aufweist, die sich von einem relativ niedrigen Böschungswinkel über einem Seitenwandübergang zu einem relativ steilen Böschungswinkel unter dem Seitenwandübergang ändern; eine die obere Elektrode bedeckende erste Hartmaske zum Schützen von Abschnitten der oberen Elektrode während eines ersten Ätzschritts zum Strukturieren der oberen Elektrode und eine über übrigen Abschnitten der ersten Hartmaske und auf der unteren Elektrode abgeschiedene zusätzliche Hartmaske zum Schützen von Abschnitten der unteren Elektrode unter Verwendung eines zweiten Ätzschritts.
  11. Ferroelektrischer Kondensator nach Anspruch 10, wobei: der relativ geringe Böschungswinkel der Seitenwände der Barrierenschicht über dem Seitenwandübergang während des ersten Ätzschritts unter Verwendung eines Ätzrezepts auf Fluorbasis entsteht und der relativ steile Böschungswinkel der Seitenwände der Barrierenschicht unter dem Seitenwandübergang während eines zweiten Ätzens unter Verwendung eines Ätzrezepts auf CO-Basis entsteht.
  12. Verfahren nach Anspruch 10, wobei die zusätzliche Hartmaske unter einem Winkel abgeschrägt ist, der steiler ist als 60 Grad.
  13. FeRAM-Zelle unter Verwendung des ferroelektrischen Kondensators nach Anspruch 10 zum Speichern von Daten.
  14. Bauelement, das folgendes umfaßt: eine Barrierenschicht zum Blockieren der Diffusion von Verunreinigungen von einer dazwischenliegenden Schicht; wobei die Barrierenschicht Seitenwände aufweist, die sich von einem relativ niedrigen Böschungswinkel über einem Seitenwandübergang zu einem relativ steilen Böschungswinkel unter dem Seitenwandübergang ändern; der relativ niedrige Böschungswinkel der Seitenwände der Barrierenschicht über dem Seitenwandübergang während des ersten Ätzens unter Verwendung eines Ätzrezepts auf Fluorbasis entsteht und der relativ steile Böschungswinkel der Seitenwände der Barrierenschicht unter dem Seitenwandübergang während eines zweiten Ätzens unter Verwendung eines Ätzrezepts auf CO-Basis entsteht.
DE112004001585T 2003-09-03 2004-08-31 Zaunfreies Ätzen einer Iridium-Barriere mit einem steilen Böschungswinkel Withdrawn DE112004001585T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/654,376 2003-09-03
US10/654,376 US7015049B2 (en) 2003-09-03 2003-09-03 Fence-free etching of iridium barrier having a steep taper angle
PCT/SG2004/000265 WO2005022612A1 (en) 2003-09-03 2004-08-31 Fence-free etching of iridium barrier having a steep taper angle

Publications (1)

Publication Number Publication Date
DE112004001585T5 true DE112004001585T5 (de) 2006-06-29

Family

ID=34218077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004001585T Withdrawn DE112004001585T5 (de) 2003-09-03 2004-08-31 Zaunfreies Ätzen einer Iridium-Barriere mit einem steilen Böschungswinkel

Country Status (3)

Country Link
US (1) US7015049B2 (de)
DE (1) DE112004001585T5 (de)
WO (1) WO2005022612A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078417A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体記憶装置及びその製造方法
US7863124B2 (en) * 2007-05-10 2011-01-04 International Business Machines Corporation Residue free patterned layer formation method applicable to CMOS structures
US9013002B1 (en) 2011-12-02 2015-04-21 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Iridium interfacial stack (IRIS)
US8796044B2 (en) 2012-09-27 2014-08-05 International Business Machines Corporation Ferroelectric random access memory with optimized hardmask
KR102458806B1 (ko) 2017-05-16 2022-10-26 구글 엘엘씨 공유된 음성 작동 디바이스상의 호출 핸들링

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251983A (ja) 1996-03-15 1997-09-22 Rohm Co Ltd ドライエッチング方法
US6287587B2 (en) * 1997-07-15 2001-09-11 Takeda Chemical Industries, Ltd. Process for producing sustained-release preparation by in-water drying
US6143191A (en) * 1997-11-10 2000-11-07 Advanced Technology Materials, Inc. Method for etch fabrication of iridium-based electrode structures
US6018065A (en) * 1997-11-10 2000-01-25 Advanced Technology Materials, Inc. Method of fabricating iridium-based materials and structures on substrates, iridium source reagents therefor
US6919168B2 (en) * 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
DE19931124C1 (de) 1999-07-06 2001-02-15 Infineon Technologies Ag Speicherzellenanordnung mit einem ferroelektrischen Transistor
US6368518B1 (en) * 1999-08-25 2002-04-09 Micron Technology, Inc. Methods for removing rhodium- and iridium-containing films
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
US6573167B2 (en) * 2000-08-10 2003-06-03 Texas Instruments Incorporated Using a carbon film as an etch hardmask for hard-to-etch materials
JP3901949B2 (ja) * 2001-02-06 2007-04-04 シャープ株式会社 半導体装置およびその製造方法
US6746877B1 (en) * 2003-01-07 2004-06-08 Infineon Ag Encapsulation of ferroelectric capacitors
US7045837B2 (en) * 2003-01-31 2006-05-16 Infineon Technologies Ag Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing
US7098142B2 (en) * 2003-02-26 2006-08-29 Infineon Technologies Ag Method of etching ferroelectric devices
US6762064B1 (en) * 2003-04-17 2004-07-13 Infineon Technologies Ag Process for fabrication of a ferrocapacitor

Also Published As

Publication number Publication date
US7015049B2 (en) 2006-03-21
WO2005022612A1 (en) 2005-03-10
US20050045937A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
DE19829300B4 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE19928280B4 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE69837301T2 (de) Methode, einen Platinfilm in einer Halbleiteranordnung zu ätzen
DE69626562T2 (de) Verfahren zum isotropen Ätzen von Silizium, das hochselektiv gegenüber Wolfram ist
DE19904781A1 (de) Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10130626B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherelements mit einem mit einer Kondensatorelektrode verbundenen Anschluss
EP0895278A2 (de) Strukturierungsverfahren
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE10120302B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauteils
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE112004001585T5 (de) Zaunfreies Ätzen einer Iridium-Barriere mit einem steilen Böschungswinkel
DE10134499A1 (de) Halbleiterspeicherelement mit einem mit einer Kondensatorelektrode verbundenen Anschluß und Verfahren zur Herstellung desselben
EP1307906B1 (de) Strukturierung ferroelektrischer schichten
EP0889508B1 (de) Verfahren zum Trockenätzen einer Elektrodenanordnung
DE112004000192T5 (de) Hartmaske mit hoher Selektivität für IR-Sperrschichten zur Herstellung eines ferroelektrischen Kondensators
EP1277230B1 (de) Verfahren zur herstellung von kondensatorstrukturen
DE10120516B4 (de) Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung
DE10121657A1 (de) Mikroelektronische Struktur mit einer Wasserstoffbarrierenschicht
DE19640244A1 (de) Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004001585

Country of ref document: DE

Date of ref document: 20060629

Kind code of ref document: P

8125 Change of the main classification

Ipc: H01L 21/8239 AFI20060403BHDE

8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301