DE69837301T2 - Methode, einen Platinfilm in einer Halbleiteranordnung zu ätzen - Google Patents

Methode, einen Platinfilm in einer Halbleiteranordnung zu ätzen Download PDF

Info

Publication number
DE69837301T2
DE69837301T2 DE69837301T DE69837301T DE69837301T2 DE 69837301 T2 DE69837301 T2 DE 69837301T2 DE 69837301 T DE69837301 T DE 69837301T DE 69837301 T DE69837301 T DE 69837301T DE 69837301 T2 DE69837301 T2 DE 69837301T2
Authority
DE
Germany
Prior art keywords
layer
etching
mask pattern
mask
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69837301T
Other languages
English (en)
Other versions
DE69837301D1 (de
Inventor
Hyoun-woo Seocho-gu Kim
Byeong-yun Paldal-gu Suwon-city Nam
Byong-sun Songpa-gu Ju
Won-jong Songpa-gu Yoo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019970003580A external-priority patent/KR100243281B1/ko
Priority claimed from KR1019970023660A external-priority patent/KR100269298B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of DE69837301D1 publication Critical patent/DE69837301D1/de
Publication of DE69837301T2 publication Critical patent/DE69837301T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterspeichervorrichtung und insbesondere ein Verfahren zum Ätzen eines Pt-Filmes, der als Speicherraum für einen Kondensator einer Halbleiterspeichervorrichtung verwendet wird.
  • Aufgrund der Tatsache, dass der Integrationsgrad bei Halbleiterspeichervorrichtungen zunimmt, benötigen Halbleiterspeichervorrichtungen, so beispielsweise DRAMs (dynamic random access memory, dynamischer Speicher mit wahlfreiem Zugriff), im Allgemeinen einen Kondensator hoher Kapazität, der gleichzeitig nur eine kleine Fläche einnimmt. Entsprechend wurden Kondensatoren vom Grabentyp oder vom Zylindertyp entwickelt. Kondensatoren vom Grabentyp oder vom Zylindertyp werden jedoch mittels eines komplizierten Verfahrens hergestellt, weshalb es schwierig ist, sie richtig zu bilden. Es existiert daher eine Grenze mit Blick auf die Realisierung einer hohen Kapazität und einer hohen Integration, die für die integrierte Halbleiterspeichervorrichtung erforderlich sind.
  • Zur Lösung des vorstehend erläuterten Problems wurde ein Verfahren zum Bilden eines Kondensators entwickelt, bei dem Barium-Strontiumtitanat (BST) als Dielektrikum des Kondensators zum Einsatz kommt. BST weist eine dielektrische Konstante auf, die größer als diejenige eines herkömmlichen Dielektrikums ist. In demjenigen Fall, in dem der Kondensator unter Verwendung eines Materials mit einer hohen dielektrischen Konstante, so beispielsweise BST, gebildet wird, wird üblicherweise eine Pt-Schicht als Platte und Speicherraum des Kondensators verwendet. Dieser rührt daher, dass Pt ein stabiles Material ist, das an der Oberfläche eines Dielektrikums während einer Hochtemperaturwärmebehandlung zur Bildung eines dielektrischen BST-Filmes keine Oxidierung erfährt. Darüber hinaus weist Pt im Vergleich zu anderen leitfähigen Filmen, so beispielsweise aus Ir, Ru oder Polysilizium, eine hervorragende Leitfähigkeit und einen geringeren von der dielektrischen Elektrode des Kondensators erzeugten Leckstrom auf. Allerdings ist die Musterung von Pt mittels Trockenätzen sehr schwierig. Dies rührt daher, dass Pt ein reaktionsträges Metall ist, das nicht leicht mit anderen chemischen Substanzen reagiert. Üblicherweise wird Halogen für das Reaktivionenätzen (reactive ion etching RIE) zum Ätzen der Pt-Schicht verwendet, wobei jedoch das Halogen schwach mit den Pt-Ionen reagiert, weshalb die Pt-Schicht nicht mittels einer chemischen Reak tion, sondern mittels der physikalischen Reaktion des Sputterns geätzt wird. In demjenigen Fall, in dem die Pt-Schicht mittels Ionensputtern geätzt wird, werden entsprechend Ätzrückstände erzeugt, die die Ätzsteilheit der Pt-Schicht verringern. Daher weisen die Pt-Elektroden kein feines Muster auf. Um die niedrige Ätzrate während des Reaktivionenätzens zu verbessern, wird zudem ein Chlor oder Fluor enthaltendes Ätzgas verwendet.
  • Ein herkömmliches Verfahren zum Ätzen der Pt-Schicht unter Verwendung eines Chlorgases als Ätzgas ist in dem am 14. Mai 1996 ausgegebenen US-Patent mit der Nummer 5,515,987 und dem Titel „Method for etching Pt layer" offenbart. Hierbei werden Chlor und Sauerstoff als Ätzgas verwendet, weshalb sich die Ätzrückstände PtCl und PtO an den Seitenwänden des Ätzresistfilmes bilden, sodass die Pt-Schicht mit dem Ätzresistfilm und den Ätzrückständen als Ätzmaske geätzt wird. Anschließend werden die Ätzrückstände mittels Nassätzen entfernt.
  • Die Ätzrückstände bedürfen jedoch einer präzisen Entfernung. Zudem lässt auch die Ätzsteilheit der Pt-Schicht zu wünschen übrig.
  • Die Druckschrift US-A-3,975,252 offenbart eine Technik des Sputterätzens von Titan in einer gemischten Halogenkarbon/Sauerstoff-Atmosphäre zur Herstellung der Musterung des Titans mit dem Ziel der Verwendung hiervon als ätzbeständiges Material, das zwischen einer Resistlage und einer vergleichsweise dicken Schicht angeordnet ist.
  • Zum Zwecke der Lösung oder zumindest zur Eindämmung der vorerläuterten Probleme besteht eine Aufgabe der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung darin, ein Verfahren zum Ätzen einer Pt-Schicht einer Halbleitervorrichtung bereitzustellen, bei dem ein Halbleitersubstrat, an dem eine Pt-Schicht ausgebildet ist, auf eine vorbestimmte Temperatur zum Zwecke des Überätzens der Pt-Schicht unter Verwendung einer Titan enthaltenden Adhäsivschicht als Ätzmaske an der Pt-Schicht erwärmt wird, um so die Ätzsteilheit der Seitenwand der Pt-Schicht zu verbessern.
  • Entsprechend einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Ätzen einer Pt-Schicht einer Halbleitervorrichtung bereitgestellt, das die nachfolgenden Schritte umfasst: Bilden der Pt-Schicht an einem Halbleitersubstrat, an dem eine untere Schicht gebildet ist; Bilden einer Ti enthaltenden Adhäsivschicht an der Pt-Schicht; Bilden einer Maskenschicht an der Adhäsivschicht; Mustern der Maskenschicht zum Bilden eines Maskenmusters; Mustern der Adhäsivschicht unter Verwendung des Maskenmusters; Erwärmen des Halbleitersubstrates in einer Plasmaätzvorrichtung; nach dem Erwärmen erfolgendes Ätzen der Pt-Schicht unter Verwendung des Maskenmusters und der gemusterten Adhäsivschicht, wobei die Pt-Schicht durch ein O2 enthaltendes Ätzgas geätzt wird; und Entfernen des Maskenmusters.
  • Vorzugsweise wird vor dem Schritt des Bildens der Pt-Schicht eine Barriereschicht an der unteren Schicht ausgebildet.
  • Vorzugsweise umfasst die Maskenschicht eine oder mehrere eine Oxidschicht enthaltende Schichten. Zudem wird bevorzugt, wenn die Barriereschicht aus TiN oder einem TiN enthaltenden Material gebildet wird. Die untere Schicht enthält vorzugsweise eine erste Isolierschicht mit Kontaktlöchern, die an dem Halbleitersubstrat ausgebildet sind. Hierbei ist jedes Kontaktloch vorzugsweise mit einer Polysiliziumfüllung verfüllt. Das O2 enthaltende Ätzgas kann O2/Cl2, O2/HBr, O2/Br2 oder O2/Br sein. Das Ätzgas enthält vorzugsweise wenigstens 50% Sauerstoff.
  • Vorzugsweise wird die Pt-Schicht mittels des MERIE-Verfahrens (magnetically enhanced reactive ion etching, magnetisch induziertes Reaktivionenätzen) unter Verwendung von O2/Cl2 als Ätzgas gemustert, wobei der Sauerstoff 50% oder mehr des gesamten O2/Cl2-Gemisches ausmacht.
  • Vorzugsweise wird das Maskenmuster durch Überätzen über das Ätzende der Pt-Schicht hinaus entfernt.
  • Zudem wird das Überätzen zum Entfernen des Maskenmusters vorzugsweise durch Verlängern der Ätzzeit um das 0,5- bis 1,5-fache derjenigen Ätzzeit vorgenommen, die zum Ätzen bis zum Ätzendpunkt der Pt-Schicht erforderlich ist, wobei die Adhäsivschicht und die Barriereschicht unter Verwendung von Ar/Cl2 als Ätzgas gemustert werden.
  • Entsprechend den Ausführungsbeispielen der vorliegenden Erfindung wird das Halbleitersubstrat, an dem die Pt-Schicht ausgebildet ist, auf eine vorbestimmte Temperatur zum Überätzen der Pt-Schicht unter Verwendung einer Titan enthaltenden Adhäsivschicht als Ätzmaske an der Pt-Schicht erwärmt, um so die Ätzsteilheit der Seitenwand der Pt-Schicht zu verbessern.
  • Um ein weitergehendes Verständnis der Erfindung zu ermöglichen und um darzulegen, wie Ausführungsbeispiele derselben in der Praxis aussehen, wird nachstehend beispielhalber Bezug auf die begleitende diagrammartige Zeichnung genommen, deren 1 bis 5 Schnittansichten sind, die ein Verfahren zum Ätzen einer Pt-Schicht einer Halbleitervorrichtung entsprechend einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • Der Begriff „Maskenschicht" im Sinne der vorliegenden Beschreibung bezeichnet nicht notwendigerweise nur eine Schicht. So kann beispielsweise die von einer Oxidschicht gebildete Maskenschicht von einer Mehrzahl von Schichten, darunter einer Oxidschicht, gebildet sein.
  • Wie in 1 gezeigt ist, ist eine untere Schicht an einem Halbleitersubstrat 100, an dem eine untere Struktur, so beispielsweise ein Transistor (nicht gezeigt), ausgebildet ist, ausgebildet. Die untere Schicht ist eine Schicht, die man dadurch erhält, dass eine erste Isolierschicht, so beispielsweise ein Zwischenschichtdielektrikum 102, auf das Halbleitersubstrat 100 gestapelt wird, anschließend eine Musterung zum Zwecke der Bildung eines Kontaktloches vorgenommen wird und schließlich das Kontaktloch mit einer Polysiliziumfüllung 104 verfüllt wird. Anschließend wird das Halbleitersubstrat mittels Ausführung eines Einebnungsverfahrens, so beispielsweise mittels Rückätzen oder mittels eines chemisch-mechanischen Polierens der sich ergebenden Struktur der unteren Schicht, eingeebnet. Eine Barriereschicht 106, die eine Verschlechterung der Kondensatorleistung aufgrund einer Interdiffusion der Polysiliziumfüllung 104 und der Pt-Schicht 108 verhindert, wird an der gesamten Oberfläche der sich ergebenden Struktur, an der die Einebnung vorgenommen worden ist, gebildet. Hierbei wird die Barriereschicht 106 mit einer Dicke von 300 bis 700 ÅA (1 Å = 0,1 nm) unter Verwendung von TiN oder eines TiN enthaltenden Materials vorgenommen. Anschließend wird Pt auf der Barriereschicht 106 auf gängige Weise abgeschieden, so beispielsweise mittels Sputtern oder chemischer Dampfabscheidung (chemical vapor deposition CVD), um die Pt-Schicht 108 zu bilden. Bei einem Ausführungsbeispiel der vorliegenden Erfindung wird die Pt-Schicht 108, die eine leitfähige Schicht darstellt, die als Speicherraum eines Kondensators in einer Halbleiterspeichervorrichtung verwendet wird, mit einer Dicke von 2000 Å ± 500 Å ausgebildet.
  • Wie in 2 gezeigt ist, wird eine Adhäsivschicht zur Förderung der Anhaftung einer Maskenschicht an der Pt-Schicht 108 an der sich ergebenden Struktur, an der die Pt- Schicht 108 ausgebildet ist, unter Verwendung von Ti ausgebildet. Die Adhäsivschicht weist beim vorliegenden Ausführungsbeispiel eine Dicke von 400 bis 800 Å auf. Anschließend wird die Maskenschicht von 5000 Å ± 1000 Å an der Adhäsivschicht unter Verwendung einer Oxidschicht gebildet. Die Maskenschicht wird fotoresistbeschichtet, wobei ein gängiges fotolithografisches Verfahren eingesetzt wird, um das Maskenmuster 112 zu bilden. Die Maskenschicht, die bei diesem Ausführungsbeispiel als Oxidschicht gebildet wird, kann eine die Oxidschicht enthaltende Verbundschicht sein. Sodann wird die Adhäsivschicht unter Verwendung des Maskenmusters 112 als Ätzmaske gemustert, um ein Adhäsivschichtmaskenmuster 110 zu bilden, das mit dem Maskenmuster 112 in Kontakt steht. Nunmehr wird die Adhäsivschicht mittels Trockenätzen, so beispielsweise mittels des MERIE-Verfahrens (magnetically enhanced reactive ion etching, magnetisch induziertes Reaktivionenätzen) unter Verwendung von Ar/Cl2 als Ätzgas gemustert.
  • Wie in 3 gezeigt ist, wird die sich ergebende Struktur, an der das Maskenmuster 112 und das Adhäsivschichtmaskenmuster 110 ausgebildet sind, auf 120 bis 300°C erwärmt, wobei keine Anregung des Plasmas in dem MERIE-Gerät erfolgt. Anschließend wird die Pt-Schicht 108 geätzt, bis die Barriereschicht 106 des unteren Abschnittes freiliegt, und zwar unter Verwendung eines O2 enthaltenden Gemisches, so beispielsweise von Cl2/O2, HBr/O2, Br2/O2 oder Br/O2 als Ätzgas, und unter Verwendung des Maskenmusters 112 und des Adhäsivschichtmaskenmusters 110 als Ätzmaske. Hierbei wird vorgezogen, wenn das O2 des Gemisches wenigstens 50% ausmacht. Beim vorliegenden Ausführungsbeispiel werden Sauerstoff und Chlor in einem Verhältnis von 4 : 1 gemischt. Entsprechend sind die Ionen und Radikale des O2-Gases Teilchen zum Sputtern der Pt-Schicht. Darüber hinaus erhöht das O2-Gas das Ätzauswahlverhältnis der Pt-Schicht 108 in Bezug auf das von der Oxidschicht gebildete Maskenmuster 112 und wandelt die Ti-Schicht des Adhäsivschichtmaskenmusters 110 in TiOx um. TiOx wirkt als zusätzliches Ätzmaskenmuster während des Ätzens der Pt-Schicht. Dies bedeutet, dass ein Teil der O2-Ionen und Radikale die Ti-Schicht teilweise zu einer TiOx-Schicht oxidiert, wodurch die Erosionsgeschwindigkeit der Maske abnimmt.
  • 4A ist eine Schnittansicht einer Pt-Schicht 108A mit einer verbesserten Ätzsteilheit bedingt durch ein Überätzen der Pt-Schicht 108 unter denselben Ätzbedingungen wie bei 3. Nun findet ein vollständiges Erodieren und damit ein während des Überätzens erfolgendes Entfernen des Maskenmusters 112 statt. Hierbei wird vorgezogen, wenn das Überätzen durch Verlängern der Ätzzeit um das 0,5- bis 1,5-fache derjenigen Ätzzeit vorgenommen wird, die zum Freilegen der Barriereschicht 106, das heißt des Ätzend punktes, erforderlich ist, wie in 3 dargestellt ist. Wird O2/Cl2/Ar als Ätzgas verwendet, so liegt die Ätzsteilheit der Pt-Schicht 108 mit einem Nennabstand von 0,58 μm und einer Dicke von 2000 Å bei 65° oder weniger. Dies rührt daher, dass Pt nicht mit Sauerstoff und Chlor reagiert. Wird demgegenüber die Pt-Schicht 108A unter Verwendung eines reichlich Sauerstoff enthaltenden Ätzgases geätzt, so wird Ti, das das an der Pt-Schicht ausgebildete Adhäsivschichtmaskenmuster 110 bildet, in TiOx umgewandelt, das dann als zusätzliches Maskenmuster zusammen mit dem Oxidschichtmaskenmuster wirkt, das das Maskenmuster 112 ist. Nun findet eine Erosion des Adhäsivschichtmaskenmusters 110 aus TiOx bei einer hohen Temperatur von 120 bis 300°C bezüglich eines Gradäquivalents gegenüber der Raumtemperatur statt. Entsprechend beschleunigt die hohe Temperatur die Oxidation von Ti, weshalb die Erosion durch Sauerstoffionen oder durch Sputtern eines Radikals vergleichsweise abnimmt, sodass das Maskenmuster bei hoher Temperatur nicht beschädigt wird. Das Adhäsivschichtmaskenmuster mit geringer Erosion stellt einen Faktor bei der Verbesserung der Ätzsteilheit der Pt-Schicht 108A dar. Dies bedeutet, dass bei einer Durchführung des Überätzens bei weniger als 120°C das Ti enthaltende Adhäsivschichtmaskenmuster 110A beginnt, durch das Sputtern schnell von einer Kante her zu erodieren. Wird das Überätzen jedoch bei einer Temperatur von 160°C oder mehr vorgenommen, so findet keine Erosion des Adhäsivschichtmaskenmusters 110 statt, und zwar auch nach Entfernung des Maskenmusters 112 nicht, weshalb die Ätzsteilheit der Seitenwand der Pt-Schicht 108A nahezu vertikal ist. Nunmehr wird das Ti des Adhäsivschichtmusters 110A schneller als das unterhalb von 120°C geätzte Adhäsivschichtmuster in TiOx umgewandelt. Wird die Temperatur der MERIE-Kammer auf 160°C eingestellt und wird die Oberflächentemperatur des Halbleitersubstrates auf 140°C eingestellt, so wird die Ätzsteilheit θ1 der Pt-Schicht 108A auf ungefähr 80° verbessert. Die Temperatur von 120 bis 300°C bezeichnet die Oberflächentemperatur des Halbleitersubstrates. Entsprechend den Ausführungsbeispielen der vorliegenden Erfindung kann das Überätzen der Pt-Schicht 108A und die kontrollierte Ätztemperatur die Ätzsteilheit der Pt-Schicht verbessern.
  • 4B ist eine Schnittansicht eines Halbleitersubstrates nach einer Ätzung bei 120°C oder weniger zum Vergleich mit dem Ergebnis von 4A. Es haben nunmehr eine Erosion und Entfernung des Maskenmusters 112 stattgefunden, weshalb die Kanten des Adhäsivschichtmaskenmusters 110B ebenfalls erodiert sind, was bedingt, dass die Steilheit der Seitenwände hiervon bei ungefähr 45° liegt. Entsprechend kann, wenn die Pt-Schicht mittels Sputtern geätzt wird, das Adhäsivschichtmaskenmuster 110B die Ätzsteilheit nicht verbessern. Wird beispielsweise das Überätzen unter Bedingungen ausgeführt, bei denen die Temperatur der Kammer bei 130°C und diejenige der Oberfläche des Halbleitersubstrates bei 120°C liegen, so liegt die Ätzsteilheit θ2 der Pt-Schicht 108B bei 72°C oder weniger.
  • 5 ist eine Schnittansicht eines Halbleitersubstrates nach Überätzen des Maskenmusters, woraufhin das Adhäsivschichtmaskenmuster 110A von der Pt-Schicht 108A entfernt und schließlich eine Barriereschicht 106 unter der Pt-Schicht 108A gemustert wird. Hierbei wird Ar/Cl2 als Ätzgas zum Entfernen des Adhäsivschichtmaskenmusters 110A und zum Mustern der Barriereschicht 106A verwendet. Damit ist das Ätzen der Pt-Schicht 108A einschließlich der Barriereschicht 106A an einer Siliziumfüllung 104 beendet.
  • Beispiel für die Beziehung
  • zwischen der Ätztemperatur und der Ätzsteilheit einer Pt-Schicht
  • Es erfolgte ein Überätzen von Pt-Schichten bei Kammertemperaturen von 100°C, 130°C beziehungsweise 160°C, woraufhin die Ätzsteilheit der Seitenwand jeder Pt-Schicht gemessen wurde. Hierbei wies die Pt-Schicht eine Dicke von 2000 Å auf, die Adhäsivschicht an der Pt-Schicht wies eine Dicke von 600 Å auf, und das an der Oxidschicht ausgebildete Maskenmuster wies eine Dicke von 5000 Å auf. Lag die Temperatur der Ätzkammer bei 100°C, 130°C und 160°C, so lag im Ergebnis die Ätzsteilheit der Seitenwand der Pt-Schicht bei 71°C, 72°C beziehungsweise 80°C. In denjenigen Fällen, in denen die Temperatur der Ätzkammer bei 100°C beziehungsweise 130°C lag, hatte sich die Ätzsteilheit nicht sehr verbessert. In demjenigen Fall jedoch, in dem die Temperatur der Ätzkammer bei 160°C lag, konnte eine wesentliche Verbesserung festgestellt werden.
  • Dies war darauf zurückzuführen, dass wenn das Überätzen bei einer Ätzkammertemperatur von 100°C ausgeführt wurde, das an der Oxidschicht ausgebildete Maskenmuster erodierte und entfernt wurde, woraufhin eine kontinuierliche Erosion der Kanten der Adhäsivschicht stattfand, die sich unter dem Maskenmuster zu Ti oder TiOx umgewandelt hatten, sodass die Adhäsivschicht eine Dicke von 600 Å in der Mitte auf wies, was bedingte, dass die Ätzsteilheit der Seitenwand der Adhäsivschicht bei 45° lag. Wurde das Überätzen bei einer Ätzkammertemperatur von 130°C ausgeführt, so lag die Dicke der Adhäsivschicht an der Pt-Schicht bei 600 Å in der Mitte, jedoch bei 400 Å an den Kanten.
  • Die Erosion der Adhäsivschicht war damit zu stark, als dass die Ätzsteilheit verbessert worden wäre.
  • Liegen demgegenüber die Temperatur der Ätzkammer bei 160°C und diejenige der Oberfläche des Halbleitersubstrates bei 140°C, so erfolgt, auch wenn eine Erosion des am weitesten oben befindlichen Maskenmusters stattfindet, keine Erosion der Adhäsivschicht darunter. Dies bedeutet, dass die Adhäsivschichten eine Dicke von 600 Å sowohl an der Kante wie auch in der Mitte aufweisen und deren Seitenwände nahezu vertikal sind. Entsprechend wird es möglich, die Verringerung der Ätzsteilheit der Pt-Schicht aufgrund von Pt-Atomen durch Sputtern zu verhindern, während die Pt-Schicht anisotrop geätzt wird.
  • Wird demgegenüber das Ätzen unter den vorbeschriebenen Bedingungen durchgeführt, so liegen die jeweiligen Ätzraten bei 100°C, 130°C und 160°C bei 395 Å/min, 368 Å/min und 371 Å/min. Wird eine neue flüchtige Komponente an der Seitenwand der Pt-Schicht zur Verbesserung der Ätzsteilheit gebildet, so steigt auch die Ätzrate entsprechend der Temperatur. Gleichwohl waren in diesem Falle die sich ergebenden Werte bei allen Temperaturen ähnlich. Entsprechend verbesserte sich die Ätzrate der Pt-Schicht-Seitenwand nicht durch die von der Pt-Schicht erzeugte chemische Reaktion.
  • Entsprechend den Ausführungsbeispielen der vorliegenden Erfindung kann die Ätzsteilheit der als Platte und als Speicherraum eines Kondensators eingesetzten Pt-Schicht verbessert werden, was daher rührt, dass sich der Erosionsgrad der als zusätzliche Ätzmaske während der Bildung der Pt-Schicht verwendeten Adhäsivschicht entsprechend der Temperatur ändert.
  • Es sollte einsichtig sein, dass die Erfindung nicht auf das dargestellte Ausführungsbeispiel beschränkt ist und sich einem Fachmann auf dem einschlägigen Gebiet vielerlei Änderungen und Abwandlungen innerhalb des Schutzumfanges der Erfindung erschließen.

Claims (15)

  1. Verfahren zum Ätzen einer Pt-Schicht einer Halbleitervorrichtung, umfassend die nachfolgenden Schritte: Bilden der Pt-Schicht (108) auf einem Halbleitersubstrat, an dem eine untere Schicht (100–106) gebildet ist; Bilden einer Ti enthaltenden Adhäsivschicht (110) an der Pt-Schicht (108); Bilden einer Maskenschicht (112) an der Adhäsivschicht (110); Mustern der Maskenschicht (112) zum Bilden eines Maskenmusters; Mustern der Adhäsivschicht (110) unter Verwendung des Maskenmusters; Erwärmen des Halbleitersubstrates in einer Plasmaätzvorrichtung; nach dem Erwärmen erfolgendes Ätzen der Pt-Schicht (108) unter Verwendung des Maskenmusters und der gemusterten Adhäsivschicht (110), wobei die Pt-Schicht durch ein O2 enthaltendes Ätzgas geätzt wird; und Entfernen des Maskenmusters.
  2. Verfahren nach Anspruch 1, bei dem eine Barriereschicht (106) auf der unteren Schicht vor dem Schritt des Bildens der Pt-Schicht (108) gebildet wird.
  3. Verfahren nach Anspruch 2, bei dem die Barriereschicht (106) aus TiN oder einem TiN enthaltenden Material gebildet wird.
  4. Verfahren nach Anspruch 1, 2 oder 3, bei dem die Maskenschicht eine oder mehrere Schichten umfasst.
  5. Verfahren nach Anspruch 4, bei dem die eine Schicht oder die mehreren Schichten eine oder mehrere Oxidschichten umfassen.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Halbleitersubstrat ohne Erregung eines Plasmas erwärmt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Halbleitersubstrat auf 120°C bis 300°C erwärmt wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das O2 enthaltende Ätzgas O2/Cl2 ist.
  9. Verfahren nach Anspruch 8, bei dem das Ätzgas aus O2/Cl2 wenigstens 50% Sauerstoff enthält.
  10. Verfahren nach einem der Ansprüche 1 bis 7, bei dem das O2 enthaltende Ätzgas aus einer HBr/O2, Br2/O2, Br/O2 umfassenden Gruppe ausgewählt wird.
  11. Verfahren nach Anspruch 10, bei dem das Ätzgas aus O2/Br wenigstens 50% Sauerstoff enthält.
  12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Maskenmuster durch Überätzen über das Ätzende der Pt-Schicht (108) hinaus entfernt wird.
  13. Verfahren nach Anspruch 12, bei dem das Überätzen durch Verlängern der Ätzzeit um das 0,5 bis 1,5-fache derjenigen Ätzzeit vorgenommen wird, die zum Ätzen bis zum Ätzendpunkt der Pt-Schicht (108) erforderlich ist.
  14. Verfahren nach Anspruch 2 oder einem der Ansprüche 3 bis 13 mit Rückbezug auf Anspruch 2, bei dem die Barriereschicht (106) nach Entfernen des Maskenmusters gemustert wird.
  15. Verfahren nach Anspruch 14, bei dem die Barriereschicht (106) durch Trockenätzen unter Verwendung von Ar/Cl2 als Ätzgas gemustert wird.
DE69837301T 1997-02-05 1998-01-27 Methode, einen Platinfilm in einer Halbleiteranordnung zu ätzen Expired - Lifetime DE69837301T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019970003580A KR100243281B1 (ko) 1997-02-05 1997-02-05 커패시터의 스토리지 전극 형성 방법
KR9703580 1997-02-05
KR9723660 1997-06-09
KR1019970023660A KR100269298B1 (ko) 1997-06-09 1997-06-09 반도체장치의백금막식각방법

Publications (2)

Publication Number Publication Date
DE69837301D1 DE69837301D1 (de) 2007-04-26
DE69837301T2 true DE69837301T2 (de) 2007-07-05

Family

ID=26632508

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69837301T Expired - Lifetime DE69837301T2 (de) 1997-02-05 1998-01-27 Methode, einen Platinfilm in einer Halbleiteranordnung zu ätzen

Country Status (6)

Country Link
US (1) US6004882A (de)
EP (1) EP0858103B1 (de)
JP (1) JP3729632B2 (de)
CN (1) CN1121712C (de)
DE (1) DE69837301T2 (de)
TW (1) TW365691B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063710A (en) * 1996-02-26 2000-05-16 Sony Corporation Method and apparatus for dry etching with temperature control
EP0865079A3 (de) 1997-03-13 1999-10-20 Applied Materials, Inc. Verfahren zur Beseitigung von auf geätzten Platinflächen abgelagerten Verunreinigungen
DE19728474A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Elektrodenanordnung
KR20010034127A (ko) 1998-01-13 2001-04-25 조셉 제이. 스위니 이방성 플라티늄 프로화일을 위한 에칭 방법
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6958295B1 (en) * 1998-01-20 2005-10-25 Tegal Corporation Method for using a hard mask for critical dimension growth containment
KR100319879B1 (ko) * 1998-05-28 2002-08-24 삼성전자 주식회사 백금족금속막식각방법을이용한커패시터의하부전극형성방법
US6211035B1 (en) * 1998-09-09 2001-04-03 Texas Instruments Incorporated Integrated circuit and method
KR100756742B1 (ko) * 1999-02-17 2007-09-07 어플라이드 머티어리얼스, 인코포레이티드 고밀도 ｒａｍ 커패시터의 전극을 패턴화하기 위한 개선된마스킹 방법 및 에칭 공정
JP2003067527A (ja) * 2001-08-29 2003-03-07 Nec Corp コンテンツアクセス管理装置及びそれに用いるコンテンツアクセス管理方法並びにそのプログラム
JP4865978B2 (ja) * 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
TWI316273B (en) * 2003-07-24 2009-10-21 Nanya Technology Corp Method of reworking integrated circuit device
US7544579B1 (en) 2005-03-15 2009-06-09 National Semiconductor Corporation System and method for faceting the corners of a resistor protect layer to reduce vertical step height
US7585775B1 (en) * 2005-11-21 2009-09-08 National Semiconductor Corporation System and method for faceting a masking layer in a plasma etch to slope a feature edge
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US7829428B1 (en) 2008-08-26 2010-11-09 National Semiconductor Corporation Method for eliminating a mask layer during thin film resistor manufacturing
CN102176415B (zh) * 2011-03-15 2016-04-13 上海集成电路研发中心有限公司 衬底表面处理方法
JP5694022B2 (ja) * 2011-03-22 2015-04-01 東京エレクトロン株式会社 基板処理方法及び記憶媒体
US9799534B1 (en) 2017-01-04 2017-10-24 International Business Machines Corporation Application of titanium-oxide as a patterning hardmask
CN107424923A (zh) * 2017-07-06 2017-12-01 鲁汶仪器有限公司（比利时） 一种自限制精确刻蚀硅的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3951709A (en) * 1974-02-28 1976-04-20 Lfe Corporation Process and material for semiconductor photomask fabrication
US3975252A (en) * 1975-03-14 1976-08-17 Bell Telephone Laboratories, Incorporated High-resolution sputter etching
JP3088178B2 (ja) * 1991-04-22 2000-09-18 日本電気株式会社 ポリシリコン膜のエッチング方法
KR0171060B1 (ko) * 1993-12-28 1999-03-30 스기야마 카즈히코 반도체장치의 제조방법
US5413669A (en) * 1994-02-07 1995-05-09 Applied Materials, Inc. Metal CVD process with post-deposition removal of alloy produced by CVD process
EP0675548B1 (de) * 1994-03-30 2002-08-07 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung von Halbleitervorrichtungen mit eingebautem Kondensator
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
US5612606A (en) * 1994-09-15 1997-03-18 David C. Guimarin Battery exchange system for electric vehicles
KR0168346B1 (ko) * 1994-12-29 1998-12-15 김광호 고유전율 재료를 이용한 커패시터 및 그 제조방법
JPH0982687A (ja) * 1995-09-19 1997-03-28 Mitsubishi Electric Corp 半導体装置の製造方法
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
US5688718A (en) * 1997-02-03 1997-11-18 Taiwan Semiconductor Manufacturing Company Ltd Method of CVD TiN barrier layer integration

Also Published As

Publication number Publication date
CN1121712C (zh) 2003-09-17
EP0858103A2 (de) 1998-08-12
JPH10223604A (ja) 1998-08-21
US6004882A (en) 1999-12-21
EP0858103B1 (de) 2007-03-14
DE69837301D1 (de) 2007-04-26
EP0858103A3 (de) 1999-09-15
TW365691B (en) 1999-08-01
JP3729632B2 (ja) 2005-12-21
CN1190251A (zh) 1998-08-12

Similar Documents

Publication Publication Date Title
DE69837301T2 (de) Methode, einen Platinfilm in einer Halbleiteranordnung zu ätzen
DE19904781A1 (de) Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
EP0002669B1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE3241895A1 (de) Verfahren zur passivierung der oberflaeche eines halbleiterbauteils
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69622261T2 (de) Verfahren zur herstellung einer struktur unter verwendung von wiederablagerung
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP0895278A2 (de) Strukturierungsverfahren
DE112006000261B4 (de) Verfahren zur Herstellung eines kapazitiven Elements mittels Ätzverfahren
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE19717363C2 (de) Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
DE10227344A1 (de) Verfahren zum Bilden von Kontaktlöchern in Halbleitervorrichtungen und Verfahren zum Herstellen von Kondensatoren unter Verwendung derselben
DE10031881A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
EP0889508B1 (de) Verfahren zum Trockenätzen einer Elektrodenanordnung
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE69735521T2 (de) Methode zur Herstellung eines Kondensators für eine Halbleiteranordnung
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE112004000192T5 (de) Hartmaske mit hoher Selektivität für IR-Sperrschichten zur Herstellung eines ferroelektrischen Kondensators
DE19825266B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung
DE10057444A1 (de) Verfahren zum Herstellen einer Kondensatoranordnung
DE112004001585T5 (de) Zaunfreies Ätzen einer Iridium-Barriere mit einem steilen Böschungswinkel
DE19620833A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition