KR100756742B1 - 고밀도 ｒａｍ 커패시터의 전극을 패턴화하기 위한 개선된마스킹 방법 및 에칭 공정 - Google Patents

고밀도 ｒａｍ 커패시터의 전극을 패턴화하기 위한 개선된마스킹 방법 및 에칭 공정 Download PDF

Info

Publication number
KR100756742B1
KR100756742B1 KR1020017010478A KR20017010478A KR100756742B1 KR 100756742 B1 KR100756742 B1 KR 100756742B1 KR 1020017010478 A KR1020017010478 A KR 1020017010478A KR 20017010478 A KR20017010478 A KR 20017010478A KR 100756742 B1 KR100756742 B1 KR 100756742B1
Authority
KR
South Korea
Prior art keywords
layer
etching
residual
mask
over
Prior art date
Application number
KR1020017010478A
Other languages
English (en)
Other versions
KR20020010574A (ko
Inventor
젱 에이치. 황
스티브 에스. 와이. 맥
트루-론 린
첸차우 잉
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/251,633 external-priority patent/US6265318B1/en
Priority claimed from US09/251,826 external-priority patent/US6323132B1/en
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20020010574A publication Critical patent/KR20020010574A/ko
Application granted granted Critical
Publication of KR100756742B1 publication Critical patent/KR100756742B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

약 0.35 ㎛이하의 간격으로 이격된 다수의 전극을 포함하며, 약 80°이상의 귀금속 프로파일을 갖는 반도체 소자를 생성하기 위한, 기판 위에 배열된 귀금속 전극층의 패턴 에칭 방법. 본 발명의 방법은 기판을 약 150℃ 이상의 온도까지 가열하는 단계, 및 BCl3, HRBr, SiCl4 및 이들의 혼합물로 구성된 그룹으로부터 선택된 가스, 질소, 산소, 할로겐(예: 염소), 및 아르곤으로 구성된 그룹으로부터 선택된 가스를 포함하여 이루어진 에칭 가스의 고밀도 유도 결합된 플라즈마를 이용함으로써 귀금속 전극층을 에칭하는 단계를 포함한다. 반도체 소자는 기판 및 상기 기판에 의해 지지되는 다수의 귀금속 전극을 갖는다. 귀금속 전극은 약 0.3 ㎛ 이하의 값을 포함하는 치수(예: 폭)와, 약 85°이상의 플래티늄 프로파일을 갖는다. 또한, 고밀도 RAM 커패시터를 패턴화하기 위한 마스킹 망법 및 에칭 공정이 제공된다. 약 1000Å이상의 평균 높이값을 갖는 봉우리-대-골짜기 조도 높이를 포함하는 표면 피니쉬를 구비한 증착-수용 표면을 포함하는 유전체 창을 갖는 반응 챔버 내의 지지체에 의해, 기판이 가열될 수 있다.

Description

고밀도 ＲＡＭ 커패시터의 전극을 패턴화하기 위한 개선된 마스킹 방법 및 에칭 공정 {IMPROVED MASKING METHODS AND ETCHING SEQUENCES FOR PATTERNING ELECTRODES OF HIGH DENSITY RAM CAPACITORS}
본 발명은 1999년 2월 17일자로 "고밀도 RAM 커패시터의 패턴화를 위한 마스킹 방법 및 에칭 공정"이란 명칭으로 출원되어 계류 중인 미국 특허 출원 제 09/251,588호의 일부 연속 출원이다. 동시 계류 중인 미국 특허 출원번호 제 09/251,588호는 1998년 1월 13일자로 "이방성 플래티늄 프로파일의 에칭방법"이란 명칭으로 출원되어 계류 중인 미국 특허 출원 제 09/006,092호의 일부 연속출원이다.
본 발명은 또한 1999년 2월 17일자로 "이방성 플래티늄 프로파일의 개선된 패턴 에칭 방법"이란 명칭으로 출원되어 계류 중인 미국 특허 출원 제 09/251,826호의 일부 연속 출원이다. 동시 계류 중인 미국 특허 출원 제 09/251,826호는 1998년 1월 13일자로 "이방성 플래티늄 프로파일의 패턴 에칭 방법"이란 명칭으로 출원되어 계류 중인 미국 특허 출원 제 09/006,092호의 일부 연속 출원이다. 본 발명은 또한 1999년 2월 17일자로 "이방성 프로파일의 이리듐 패턴 에칭 방법"이란 명칭으로 출원되어 계류 중인 미국 특허 출원 제 09/251,633호의 일부 연속 출원이다. 동시 계류 중인 미국 특허 출원 제 09/251,633호는 1998년 1월 13일자로 "이방성 플래티늄 프로파일의 패턴 에칭 방법"이란 명칭으로 출원되어 계류 중인 미국 특허 출원 제 09/006,092호의 일부 연속 출원이다. 모든 공통된 주제에 관하여 모든 우선권의 이익을 주장한다.
본 발명은 귀금속(예: Pt, Ir, Ru, Pd, 등)을 플라즈마 에칭시키는 것에 관한 것이다. 더 상세하게, 본 발명은 귀금속(예: 플래티늄, 이리듐, 또는 플래티늄 및/또는 이리듐의 산화물 또는 합금) 전극을 포함하는 반도체 집적 회로를 제조하기 위해 플래티늄 및/또는 이리듐 등의 귀금속을 플라즈마 에칭하는 에칭 공정 및 마스킹 방법에 관한 것이다.
디지탈 정보의 저장 및 재생을 실행하는 것은 현 디지탈 전자장치의 공통 관심사이다. 메모리 크기와 어세스 시간은 컴퓨터 기술에 있어서의 진보를 측정하는 기준이다. 저장 콘덴서가 메모리 에레이 소자로서 아주 빈번하게 사용된다. 기술 수준이 향상되면서, 미세한 회로선폭의 고밀도 다이나믹 랜덤 어세스 메모리(DRAM) 장치는 고 유전체 상수를 갖는 재료로 제조된 대 용량 저장 콘덴서를 필요로 한다. 고 유전체 상수를 갖는 재료 또는 강유전체 재료는 주로 소결 금속 산화물로 제조되며 상당한 양의 고 반응성 산소를 함유한다. 그러한 강유전체 재료 또는 박막을 갖는 콘덴서의 제조에 있어서, 전극들은 저장 콘덴서의 저장 용량을 감소시키는 전극의 산화를 방지하기 위해 최소 반응성을 갖는 재료로 제조되어야 한다. 그러므로, 플래티늄(Pt), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru) 등과 같은 귀금속들이 고밀도 DRAM용 콘덴서의 제조에 사용되는 바람직한 재료이다.
콘덴서 전극용으로 사용가능한 귀금속 중에서, 플래티늄과 이리듐은 산화에 대해 불활성이므로 흥미로운 후보 재료이며 또한, RuO2 및 Pd와 같은 다른 전극 보다 낮은 누설 전류( < 10-9 amp/㎠)를 갖는 것으로 공지되어 있다. 플래티늄과 이리듐은 양호한 전도성도 가진다.
종래 기술에 있어서, 플래티늄 및 이리듐 에칭은 왕수(aqua regia)에 의한 습식 에칭과 같은 등방성 에칭, 또는 아르곤 가스에 의한 이온 밀링과 같은 이방성 에칭, 또는 다른 수단들에 의해 수행되어 왔다. 등방성 에칭의 특성으로 인해, 왕수에 의한 습식 에칭은 공정 정밀도를 저하시키는 원인이 될 수 있다. 등방성 에칭에 있어서의 정밀도는 미세 패턴 공정에 대해서는 충분히 높지 않다. 그러므로, 플래티늄과 이리듐 전극들의 등방성 특성으로 인해 이들을 서브미크론 크기의 패턴으로 형성하는 것이 어렵다. 게다가, 전극을 형성하기 위한 플래티늄과 이리듐에 대한 에칭 속도가 대량 제조에는 너무 느리기 때문에 이온 밀링에 따른 문제점(즉, 이방성 에칭)이 발생한다.
플래티늄 및 이리듐의 에칭에 대한 공정 정밀도를 증가시키기 위해, 특히 에칭 가스(예를 들어, Cl2, HBr, O2, 등등)가 사용되는 건식 에칭공정에 의해 플래티늄과 이리듐을 에칭하는 분야에 있어서 연구와 발전이 아주 활발하다. 다음 종래 기술은 에칭 가스 플라즈마로 플래티늄을 에칭하는 것과 관련한 대표적인 기술이다.
마쯔모또 등에게 허여된 미국 특허 제 5, 492, 855 호에는 이미 완성된 회로 소자와 배선을 갖는 기판의 상부에 절연 층, 바닥 전극 플래티늄 층, 유전체 박막 및 상부 전극 플래티늄 층을 제공하고, 상부 전극 플래티늄 층과 유전체 박막을 선택적으로 건식 에칭한 후에 바닥 전극 플래티늄 층을 선택적으로 건식 에칭함으로써 콘덴서를 형성하는 반도체 장치의 제조방법이 설명되어 있다. 상기 제조방법은 플래티늄 에칭용 에칭 가스로서 S 성분을 함유하는 가스, 또는 첨가 가스로서 S 성분을 함유하는 에칭 가스를 사용하며, S 및 Pt 성분을 조정하기 위한 이온 주입법에 의해 Pt 건식 에칭공정을 수행하기 이전에 S를 Pt 층 내측에 주입하며, 그리고 나서 이렇게 조정된 Pt 화합물을 건식 에칭한다.
마쯔모또 등에게 허여된 미국 특허 제 5, 527, 729 호에는 회로 소자와 배선 등이 이미 형성되어 있는 기판 상에 절연 층, 제 1 금속 층, 유전체 박막 및 제 2 금속 층을 형성하는 공정이 설명되어 있다. 상부 전극 및 콘덴서형 박막은 제 2 금속 층과 유전체 박막을 건식 에칭함으로써 형성된다. 바닥 전극은 제 1 금속 층을 건식 에칭함으로써 형성된다. 제 2 층을 건식 에칭하기 위한 에칭 가스는 할로겐화 수소(예를 들어, HBr)와 산소를, 할로겐화 수소와 산소 전체에 대한 산소의 비율이 약 10 내지 35%로 되게 설정한 혼합 가스이다. 상기 에칭 가스로는 클로로포름과 같은 탄화수소를 함유하는 가스도 공지되어 있다. 상기 마쯔모또 등의 특허에서는 기판 상의 절연 층으로서 산화 규소 층을, 제 1 및 제 2 금속 층으로서 플래티늄 층 또는 팔라듐 층을 사용한다. 제 2 금속 층과 유전체 박막의 건식 에칭은 약 5 Pa 이하의 저압 범위에서 고속으로 수행된다. 마쯔모또 등의 특허에는 할로겐화 수소 및 산소의 혼합 가스가 에칭 가스로서 사용되는 경우에, 산화 규소 층에서의 에칭 속도가 플래티늄 층 또는 팔라듐 층으로 제조된 제 2 금속 층에서의 에칭 속도에 비해 충분히 낮으며, 이러한 방법에 의해 제 1 금속 층 하부의 산화 규소 층에 대한 과에칭이 방지되고 산화 규소 층 하부에 있는 회로 소자 및 배선에 대한 손상도 방지된다고 설명되어 있다. 또한, 마쯔모또 등의 특허에 따라서, 레지스트에 대한 플래티늄과 유전체 재료의 에칭속도의 비율은 레지스트 상의 에칭 속도를 낮춤으로써 증가될 수 있다. 그러므로, 플래티늄과 유전체 재료의 에칭은 종래의 두께를 갖는 레지스트(약 3 ㎛ 이상)를 사용하는 대신에, 정상적인 레이 두께(lay-thickness)(일반적으로 말해, 약 1.2 내지 약 2.0㎛ 두께)를 갖는 레지스트로 제조된 마스크를 사용하여 수행될 수 있다.
쵸우 등의 "초단파 산소 플라즈마에서의 플래티늄 금속 에칭" (응용물리학 저어널, 68(5)호, 1990년 9월 1일, 2425~2423 페이지)이란 논문에는 플라즈마와 화학적 시스템에서의 금속 에칭을 이해하기 위한 연구가 게재되어 있다. 상기 논문에는 플래티늄 포일에 대한 에칭이 유동형 초단파 시스템에서 수행되었는데, 낮은 입력 전력(200와트)에서 매우 급속한 에칭( ~6Å/s)이 발생되었다고 설명되어 있다. 산소 원자 농도, 이온 농도, 및 전자 온도를 포함하는 기본적인 플라즈마 변수들이 초단파 커플러 하부의 거리에 대한 함수로서 쵸우 등에 의해 측정되었다. 이들은 커플러로부터의 거리의 증가에 따라 감소되는 포일 에칭속도과 상관관계가 있다. 이들 상관관계를 기초로하여, 쵸우 등은 간단한 기계적 모델을 정형화했다. 쵸우 등의 연구에 의해 산소 플라즈마 제트에서의 플래티늄 에칭은 산소 원자와 고에너지를 갖는 원자와의 부수적인 작용에 의한 것도 알아냈다.
니시까와 등의 "RF 마그네트론 및 전자 싸이클론 공명 플라즈마에서의 플래티늄 에칭 및 플라즈마 특성"(일본 응용 물리학 저어널, 34호(1995년), 767 ~ 770 페이지)이란 논문에는 플라즈마 변수(중성자 농도, 플라즈마 밀도 등등)의 측정과 함께, RF 마그네트론 및 전자 싸이클론 공명(ECR) 플라즈마를 사용하여 조사한 플라즈마 에칭의 특성에 대한 연구가 게재되어 있다. 니시까와 등은 0.4 내지 50 mTorr 범위의 압력 전반에 걸쳐서 Cl2 플라즈마에서 실험했다. RF 마그네트론 플라즈마에서, Pt의 에칭속도는 20 내지 160℃의 기판온도에서 일정했다. 에칭속도와 플라즈마 전자 밀도는 50 에서 5 mTorr로 가스 압력이 감소함에 따라 증가했다. 300와트의 RF 전력에 대한 ECR 플라즈마에서, 니시까와 등은 5 에서 0.4 mTorr로 가스 압력이 감소될 때 Pt의 에칭속도이 거의 일정( ~100nm/분)했으나, 가스 압력이 감소할 때 플라즈마 전자밀도는 점차적으로 증가됨을 알아냈다. 니사까와 등의 연구에 의해 에칭 수율과 기판 상으로 입사하는 이온 플럭스와 중성 Cl2 플럭스의 비율 사이의 관계성에 대한 실험결과를 검토했다.
요꼬야마 등의 고밀도 ECR 플라즈마에 의한 PZT/Pt/TiN 구조물의 고온 에칭"(일본 응용 물리학 저어널, 34호(1995년), 767 ~ 770 페이지)이란 논문에는 유리(SOG) 마스크상에 스핀을 갖는 PZT/Pt/TiN/Ti 구조물에 대한 미세 패턴화 기술에 대해 고밀도 전자 싸이클론 공명(ECR) 플라즈마와 300℃ 이상의 고기판 온도를 사용하여 입증하고자 하는 연구에 대해 게재되어 있다. 30%-Cl2/Al가스가 납 지르콘산염 티탄산염(PZT) 박막을 에칭하는데 사용되었다. 80°이상의 에칭 프로파일로 인한 증착물은 남아있지 않았다. 40%-O2/Cl2 가스가 Pt 박막을 에칭하는데 사용되었다. 에칭은 Ti 층에서 완전히 멈추었다. 30 nm 두께의 증착물이 측벽상에 남아 있었으며, 이들은 염화 수소산내에서 침지된 후에 요꼬야마 등의 논문에 의한 방법으로 제거되었다. 플래티늄 박막의 에칭된 프로파일은 80°이상이었다. Ti/TiN/Ti 층은 순수 Cl2 가스로 에칭되었다. SOG 마스크로부터 시프트된 크기는 0.1㎛ 이하였다. 요꼬야마 등은 투사전자 현미경 및 에너지 분산 X선 분광기 분석에 의해 SOG와 PZT 사이의 어떤 상호확산을 검출해 내지 못했다.
유 등의 "Ar/Cl2/O2 플라즈마에서의 Pt 에칭중에 에칭 곡선의 제어"(일본 응용물리학 저어널, 35호(1996년), 2501 내지 2504 페이지)라는 논문에서 기계적으로 향상된 반응성 이온 에칭기(MERIE)를 사용하여 20℃에서 0.25㎛의 설계 규정에 따라 플래티늄 패턴을 에칭하는 것에 대해 설명되어 있다. 유 등은 MERIE에 의한 에칭에 있어서의 주요 문제점은 에칭 생성물이 패턴 측벽에 재증착되어서 패턴 크기를 감소시키는 것이 어렵다는 점을 발견했다. 포토레지스트 마스크와 산화물 마스크를 별도로 사용하는 두 경우에 있어서, 에칭 생성물이 측벽에 재증착되는 것은 에칭 곡선이 45°로 낮게 되더라도 Cl2을 Ar에 첨가함으로써 감소시킬 수 있다. 재증착물들은 HCl 세정공정에 의해 제거되었다.
고떼끼의 "DRAM 콘덴서용 고-K 유전체 재료"(세미콘덕터 인터내셔널, 1996년 11월 109 내지 116페이지)라는 논문에서, 다이나믹 랜덤 어세스 메모리(DRAM)의 저장 콘덴서에 고 유전체 상수를 결합시키는 잠재적인 장점이 설명되어 있으며 고 유전체 층을 기가바이트에 적합한 간단한 적층형 콘덴서 구조물에 사용했을 때의 필수요건이 검토되었다. 고떼끼는 고 유전체 재료를 적층형 콘덴서 구조물에 사용할 때 다음과 같은 점들, 즉 전극 패턴화, 고-유전체 재료/배리어의 상호작용, 전극/고-유전체 재료의 상호작용, 표면 거칠기[예를들어, 하이로킹(hilocking) 등등], 표면 도포율, 고-유전체 재료의 균일도(예를들어, 두께, 조성, 입자 크기/방위, 등등), 및 배리어(예를들어, O2 및 Si의 확산, 전도율, 접촉 저항 및 상호작용 등등)을 고려해야할 필요성이 있음을 지적했다. 귀금속(즉, Pt, Ir, Pd)과 도전성 금속 산화물(즉, IrO2 및 RuO2)을 포함하는 퍼로브스카이트 유전체(perovskite dielectrics)에 사용하기 위한 다수의 재료 및 이들의 조합물들이 연구되었다. 이들 재료의 일 함수, 건식 에칭에 의한 패턴화 능력, 표면 거칠기에 대한 표면 안정성, 및 반도체 제조자에게의 적합성이 고떼끼에 의해 다음 표 1로 요약되었다.
[표 1]
Figure 112005502217590-pct00050
고떼끼는 "DRAM 콘덴서용 고-K 유전체 재료"라는 논문에서 콘덴서를 사용하는 DRAM 칩의 제조에 있어서 극복되어야 할 주요 문제점 중에 하나가 전극 패턴화에 대한 문제점이라고 설명하고 있다. Pt, Ru, Pd, 및 Ir과 같은 귀금속의 건식 에칭 중에는 최소한의 휘발성 종들이 생성된다. 에칭 메카니즘이 주로 물리적 스퍼터링이었으므로, 펜스(fences)가 통상적으로 포토레지스트의 측면에 형성되었으며, 심지어 RIE 공정중에도 펜스가 형성되었다. 상기 펜스의 문제점을 제거하기 위해, "세정" 금속 구조물, 측벽 각도의 기울기 및 임계 회로선폭에 대한 제어손실을 초래하는, 에칭 중의 포토레지스트에 대한 측벽의 부식 및 펜스 층의 에칭이 가능하다. 회로선폭의 칫수가 0.18 ㎛ 이하로 감소함에 따라, 측벽 각도에 대한 제한적인 템퍼링만이 허용되고 있다. 고떼끼는 DRAM 콘덴서에의 사용이 고려된 몇몇 고 유전체 재료, 박막을 형성하는데 사용될 수 있는 다수의 방법, 및 보고된 유전율 범위를 다음 표 2에 제시하고 있다.
[표 2]
Figure 112005502217590-pct00051
밀코베 등은 미국 펜실베니아주 필라델피아에서 1996년 10월에 열린 43차 심포지움에서 "무-펜스 패턴화 플래티늄 구조물의 반응성 이온 에칭에 대한 새로운 조사"라는 논제하에, 무-펜스 패턴화 구조물의 반응성 이온에칭(RIE) 중에 Pt 에칭공정을 시간의 경과에 따라 특징하기 위한 조사가 수행되었음을 보고했다. 밀코베 등에 의한 실험은 동일한 2500Å 두께의 Pt 필름 층을 갖는 두 개의 산화 실리콘 웨이퍼를 상이한 두께의 포토레지스트 마스크로 동시에 처리하는 공정으로 이루어졌다. 에칭은 주사식 전자 현미경(SEM)에 의한 분석을 위해 웨이퍼를 작은 조각들로 분할시키기 위해 전체 공정의 20, 40, 60 및 80%에서 보류되었었다. 2500Å 두께의 박막 층에 대한 무-펜스 에칭을 수행하기 위해 공지된 Cl2-기초 RIE 조건을 사용하여, 밀코베 등은 에칭 공정 중의 처음의 20% 공정중에 여러 펜스들이 PR 마스크를 피복시켰음을 발견했다. 에칭이 계속되면서, 펜스 구조물들은 공정의 끝점 이전에 완전히 사라질 때까지 점진적인 리세스에 의해 최대 높이와 폭을 얻을 수 있었다. 밀코베 등의 자료는 에칭된 Pt 구조물의 최종 프로파일이 PR 마스크의 최초 두께 및 기울기뿐만 아니라 Pt 층의 최초 두께에 의존하는 함수를 갖고 있음을 보여준다. 밀코베 등은 일시적인 펜스의 행위를 관찰함으로써 할로겐계 플라즈마에서의 Pt 박막의 RIE와 관련된 화학 보조식 물리적 스퍼터링 성분의 존재를 지지하기 위한 데이타에 대한 강력한 증거를 제공하는 "무-펜스 패턴화 플래티늄 구조물의 반응성 이온 에칭에 있어서의 새로운 조사"라는 논문도 보고했다.
케일 등은 "PZT계 강유전체 장치용 플래티늄 전극의 에칭"(전기화학 협회보 96-12호(1996년), 515 내지 520페이지)이라는 논문에서, 플래티늄 에칭을 사용하여 콘덴서를 제조하는데에 있어서의 기술적 어려움이 주로 스퍼터링 공정에 있음을 설명하고 있다. 산소 및/또는 다수의 가스 염화물 또는 불화물이 에칭 공정을 화학적으로 개선하기 위해 사용되고 있지만, 양 에칭 메카니즘의 생성물들은 보통 낮은 휘발성을 갖고 있으며 웨이퍼 상에 재증착되는 경향이 있다. 이러한 벽(wall) 형태의 구조물은 "베일(veils)" 또는 "펜스"나 "토끼귀(rabbit ear)"로 종종 지칭되며 이들의 길이는 이들이 부착되는 플래티늄 박막 두께의 2 배 이상의 길이에 달한다. 상기 구조물의 존재는 PZT 층의 유용한 증착을 불가능하게 한다. 케일 등은 단지 작은 "노브(nub)"형 구조물들이 존재하는 지점에 대한 재증착을 감소시킬 수 있는 때에도 노브에서 형성될 고 전기장이 유전체 파손의 가능성을 개선한다고 한는 점도 설명하고 있다. 낮은 재증착 또는 재증착이 전혀 없는 프로세스 조건이 발견되더라도, 수용될 수 없게 경사진 플래티늄 프로파일 각도를 매우 자주 초래한다. 케일 등은 프로세스 조건이 수직 측벽을 더욱 야기하는 쪽으로 기울어짐에 따라 재증착 정도가 더욱 심해진다는 것을 발견했다. 용해조 내에서의 후에칭 습식세정이 매우 빈번히 사용되지만, 수직 측벽의 형성에 기여하는 두터운 재증착은 이러한 접근 방식의 효과를 최소화시킨다.
전술한 종래기술은 일반적으로, 수직한 조밀 영역 프로파일과 에칭 프로파일에 대한 CD(임계 치수)의 제어가 플래티늄 전극을 갖는 1-기가비트(이상)) DRAM 강유전체 장치의 성공적인 플라즈마 에칭에 중요한 요소라는 것을 입증하고 있다. 재증착 및 프로파일 제어는 매우 밀접한 관계가 있음이 판명되었다. 프로파일 각도와 재증착의 최적화는 이들 두 요소간의 흥정을 필요로 한다. 강력한 후 에칭 세정(예를들어, 산으로의 습식 세정, 기계적 연마 등등)에 의해 증착 무플라즈마 에칭을 달성하기 위한 몇몇 필요성을 경감시키는 경우에, 그러한 후 증착에칭 세정은 현재 공지된 후 에칭 세정방법에 의해 알루미늄 전극 자체가 통상적으로 부식 및/또는 열화될 때와 마찬가지로 바람직한 정밀도를 갖지 못한다.
그러므로, 종래기술에 있어서 필요로하고 또한 본 발명에서 발명하고자 하는 것은 고도의(즉, ≥ 85°) 귀금속(예: 플래티늄 또는 이리듐) 프로파일 이방성을 갖는 귀금속(예: 플래티늄, 이리듐, 루테늄 등 및 귀금속의 산화물 및/또는 합금) 전극을 구비한 고밀도 집적회로 반도체 장치를 제조하기 위해, 귀금속(예: 플래티늄, 이리듐, 루테늄 등 및 귀금속의 산화물 및/또는 합금) 전극층을 에칭하는 방법이다. 귀금속의 플라즈마 에칭을 보조하도록 마스킹 방법 및 에칭 공정이 제공된다. 더욱 필요로 하는 것은 약 0.35 ㎛ 이하, 바람직하게는 전극이 약 0.3㎛ 이하의 임계 치수(예를들어, 폭)를 가지며, 약 0.35㎛ 이하, 바람직하게는 약 0.3㎛ 이하의 거리만큼 이격되어 있고 약 85°이상의 플래티늄 또는 이리듐 프로파일을 각각 갖는 복수의 플래티늄 또는 이리듐 전극을 포함하고 있는 반도체 장치이다.
본 발명은 다음과 같은 단계, 즉
a) 플래티늄 층을 지지하는 기판을 제공하는 단계와,
b) 상기 a) 단계의 기판을 (기판을 지지하는 지지체를 갖춘)약 150°이상의 온도로 가열하는 단계, 및
c) 적어도 하나의 에칭된 플래티늄 층을 지지하는 기판을 생성하도록 할로겐 함유가스(예를들어, 염화물과 같은 할로겐)와 불활성 가스(예를들어, 아르곤)를 포함하는 에칭 가스의 고밀도 플라즈마를 사용하여 상기 플래티늄 층을 에칭하는 단계들을 포함하는, 기판 상에 배열된 플래티늄 층을 에칭하는 방법에 폭넓게 제공한다.
본 발명의 다른 실시예에서, 본 발명은
a) 이리듐 층을 지지하는 기판을 제공하는 단계와,
b) 상기 a) 단계의 기판을 약 150°이상의 온도로 가열하는 단계, 및
c) 적어도 하나의 에칭된 이리듐 층을 지지하는 기판을 생성하도록 할로겐 함유가스와 불활성 가스를 포함하는 에칭 가스의 고밀도 플라즈마를 사용하여 상기 이리듐 층을 에칭하는 단계들을 폭넓게 제공한다. 상기 에칭 가스는 O2와 BCl3로 이루어진 그룹으로부터 선택된 가스를 더 포함한다. 이와는 달리, 상기 에칭 가스는 O2, HCl HBr, 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 가스를 더 포함한다. 상기 a) 단계의 기판은 기판이 약 150°이상의 온도를 갖기에 충분한 온도로 기판을 지지하는 지지체를 가열함으로써 가열될 수 있다.
전술한 방법에 있어서, 플래티늄 층과 이리듐 층은 바람직하게 각각, 플래티늄 전극 층과 이리듐 전극 층이다. 반응 가스의 고밀도 플라즈마는 약 109/㎤, 바람직하게 약 1011/㎤ 이상의 이온 밀도를 갖는 에칭 가스의 플라즈마이다. 상기 에칭 가스도 BCl3, HBr, SiCl4 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 가스도 포함한다. 플래티늄 층과 이리듐 층은 각각, 상기의 에칭 단계 중에 특정 개별 층을 선택적으로 보호하기 위해 특정 개별 층의 선택된 부분 상에 배열된 마스크 층도 포함한다. 이리듐을 에칭하기 위한 본 발명의 실시예에서, 상기 마스크 층이 Ti 및/또는 TiN을 포함하는 경질 마스크 층이라면, 고 산소 농도의 Ar/Cl2/O2 화학물질을 갖는 에칭가스는 이리듐의 에칭 중에 약 8 이상(바람직하게 약 10 이상)의 Ti 및/또는 TiN 선택도로 이리듐을 생성한다. 플래티늄 층과 이리듐 층도 각각 마스크 층과 특정 개별 층의 선택된 일부분에 배열된 보호 층을 더 포함한다. 마스 크 층은 에칭 단계 중에 또는 후에 제거될 수 있다. 유사하게, 상기 보호 층은 에칭 단계 중에, 또는 후에 제거될 수 있다.
플래티늄 층은 플래티늄 웨이퍼의 일부분이거나 플래티늄 웨이퍼 내에 포함될 수 있으며, 플래티늄 층을 에칭하는 방법은 코일 인덕터 및 웨이퍼 지지체를 갖춘 고밀도 플라즈마 챔버 내에 상기 플래티늄 층을 포함하는 플래티늄 웨이퍼를 배열하는 단계, 및 다음 프로세스 조건하의 고밀도 플라즈마 챔버 내에서 상기 에칭 단계를 수행하는 단계를 더 포함한다.
프로세스 변수
에칭 가스 유동 50 내지 500sccm
할로겐 가스(예를들어, Cl2) 20 내지 95 부피%
불활성 가스(예를들어, Ar) 5 내지 80 부피%
압력, mTorr 0.1 내지 300 밀리토르
코일 인덕터의 RF 전력(와트) 100 내지 5000 와트
웨이퍼 지지체의 RF 전력(와트) 50 내지 3000 와트
플래티늄 웨이퍼의 온도(℃) 150 내지 500℃
플래티늄 에칭속도(Å/분) 200 내지 6000Å/분
코일 인덕터의 RF 주파수 100 K 내지 300 ㎒
웨이퍼 지지체의 RF 주파수 100 K 내지 300 ㎒
본 발명의 다른 실시예에서, 기판 위에 배열된 플래티늄 전극을 에칭하는 방법이 광범위하게 제공되는데, 이 방법은,
(a) 플래티늄 전극층을 지지하는 기판을 제공하는 단계;
(b) 단계(a)의 상기 기판을, 약 150℃이상의 온도까지 가열하는 단계; 및
(c) 적어도 하나의 에칭된 플래티늄 전극층을 지지하는 상기 기판을 생성하도록, 상기 플래티늄 전극층을 질소 및 할로겐(예: 염소)를 포함하는 에칭 가스의 플라즈마에서 에칭하는 단계를 포함하여 이루어진다. 이러한 플라즈마는 저밀도 플라즈마이거나 고밀도 플라즈마일 수 있으며 상기 에칭 가스는 불활성 가스(예; 아르곤), HBr, BCl3, SiCl4, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 가스를 더 포함할 수 있다.
본 발명의 다른 실시예에서, 상기 에칭 단계(c)는 하기의 프로세스 조건으로 저밀도(또는 고밀도) 플라즈마 챔버내에서 수행될 수 있다.
프로세스 변수
에칭 가스 유동 50 내지 500 sccm
할로겐 가스(예: Cl) 40부피% 내지 90부피%
불활성 가스(예: Ar) 0.1부피% 내지 40부피%
질소 가스 0.1부피% 내지 60부피%
압력, mTorr 0.1 내지 500 milliTorr
코일 인덕터의
RF 전력(watts)* 0 내지 5000 watts
웨이퍼 지지체의
RF 전력(watts) 100 내지 5000 watts
플래티늄 에칭속도(Å/min) 200 내지 6000 Å/min
코일 인덕터의
RF 주파수 100K 내지 300MHz
웨이퍼 지지체의
RF 주파수 100K 내지 300MHz
*만일 코일 인덕터에 0 watts가 이용되거나 지시되면, 0 watts가 RIE 챔버가 사용되고 있음을 나타낸다.
상기 에칭된 플래티늄층은 약 80°이거나 그 이상, 바람직하게는 약 85°이거나 그 이상, 보다 바람직하게는 약 87°이거나 그 이상, 가장 바람직하게는 약 88.5°이거나 그 이상의 플래티늄 프로파일을 포함한다. 본 발명의 일실시예에서, 바로 위에 언급한 프로세스 조건에서의 에칭 가스는 대안적으로, 약 10부피% 내지 약 90부피%의 할로겐(예: Cl2), 약 5부피% 내지 약 80부피%의 불활성 가스(예: 아르곤), 및 약 4부피% 내지 약 25부피%의 HBr 및/또는 BCl3를 포함할 수 있다. 본 발명의 다른 실시예에서, 상기 에칭 가스는 대안적으로, 약 0.1부피% 내지 약 60부피%의 질소, 약 40부피% 내지 약 90부피%의 할로겐(예: Cl2), 약 0.1부피% 내지 약 40부피%의 불활성 가스(예: 아르곤), 및 HBr, BCl3, SiCl4, 및 이들의 혼합물이 조합된 그룹으로부터 선택된 가스 약 1부피% 내지 약 30부피%를 포함할 수 있다.
이리듐층이 이리듐 웨이퍼의 일부이거나 이에 포함되는데, 이리듐층을 에칭하는 방법이, 이리듐층을 포함하는 이리듐 웨이퍼를 코일 인덕터 및 웨이퍼 지지체를 구비한 고밀도 플라즈마 챔버 내에 배치하는 단계; 및 상기 에칭 단계(c)를 하기의 프로세스 조건으로 고밀도 플라즈마 챔버 내에서 수행하는 단계를 더 포함하여 이루어진다.
프로세스 변수
에칭 가스 유동 50 내지 500 sccm
할로겐 가스(예: Cl2) 10부피% 내지 60부피%
불활성 가스(예: Ar) 30부피% 내지 약 80부피%
산소 5부피% 내지 40부피%
압력, mTorr 0.1 내지 300 milliTorr
코일 인덕터의
RF 전력(watts) 100 내지 5000 watts
웨이퍼 지지체의
RF 전력(watts) 50 내지 3000 watts
플래티늄 에칭속도(Å/min) 200 내지 6000 Å/min
코일 인덕터의
RF 주파수 100K 내지 300MHz
웨이퍼 지지체의
RF 주파수 100K 내지 300MHz
에칭된 이리듐층이 약 80°와 같거나 큰, 보다 바람직하게는 약 82°와 같거나 큰, 가장 바람직하게는 약 85.0°와 같거나 큰 이리듐 프로파일을 포함한다. 바로 위에 언급한 프로세스 조건에서의 에칭 가스는 대안적으로, 약 5% 내지 약 20%의 산소, 약 10부피% 내지 약 60부피%의 할로겐(예: Cl2), 약 30부피% 내지 약 80부피%의 불활성 가스(예: 아르곤), 및 약 5부피% 내지 약 20부피%의 HBr 및/또는 BCl을 포함할 수 있다.
또한 본 발명은 전극(예: 플래티늄 전극 또는 이리듐 전극층)을 포함하는 커패시턴스 구조체를 생성하는 방법을 광범위하게 제공하는데, 이 방법은,
a) 하나의 층(예: 플래티늄 전극층 또는 이리듐 전극층), 및 상기 층의 소정 부분 위에 배열된 적어도 하나의 마스크층을 지지하는 기판을 제공하는 단계;
b) 단계(a)의 기판을 약 150℃이상의 온도까지 가열하는 단계;
c) 적어도 하나의 전극(예: 플래티늄 전극 또는 이리듐 전극)을 갖는 커패시턴스 구조체를 생성하도록, 할로겐(예: 염소) 및 불활성 가스(예: 아르곤)을 포함하는 에칭 가스의 플라즈마를 이용하는 것을 포함하여 상기 층을 에칭하는 단계를 포함하여 이루어진다. 에칭 가스는 또한 질소를 포함할 수 있다.
바로 위의 에칭 단계(c) 도중에 또는 이후에 적어도 하나의 마스크층이 제거된다. 바로 위의 단계(a)의 상기 층은 마스크층과 상기 층 사이에 상기 층의 소정 부분에 놓여지는 보호층을 더 포함할 수 있다. 바로 위의 에칭 단계(c)에 의해 생성된 에칭된 층(예: 에칭된 플래티늄층 또는 에칭된 이리듐층)은 약 80°와 같거나 큰(특히 이리듐에 있어서), 바람직하게는 약 85°와 같거나 큰, 보다 바람직하게는 약 87°와 같거나 큰, 가장 바람직하게는 약 88.5°와 같거나 큰 프로파일(예: 플래티늄 프로파일 또는 이리듐 프로파일)을 포함한다. 본 발명의 일실시예에서, 단계(c)의 플라즈마의 에칭 가스가 보다 상세하게는 할로겐(예: 염소), 불활성 가스(예: 아르곤), 및 HBr, BCl3 및 이들의 혼합물로 구성된 그룹으로부터 선택된 가스를 포함한다. 대안적으로, 단계(c)의 플라즈마의 에칭 가스가 질소(N2) 및 할로겐(예: 염소)를 포함한다. 본 발명의 다른 실시예에서, 단계(c)의 플라즈마의 에칭 가스가 보다 상세하게는 질소(N2), 할로겐(예: 염소), 불활성 가스(예: 아르곤), 및 HBr, BCl3, SiCl4, 및 이들의 혼합물로 구성된 그룹에서 선택된 가스를 포함한다. 플래티늄 전극은 플래티늄 전극 웨이퍼의 일부이거나 이에 포함되며, 플래티늄 전극층을 포함하는 커패시턴스 구조체를 생성하는 방법은, 상기 에칭 단계(c)에 앞서서, 플래티늄 전극 웨이퍼를 코일 인덕터 및 웨이퍼 지지체를 갖는 고밀도 플라즈마 챔버내에 배치하는 단계; 및 상기 에칭 단계(c)를 전술된 하기의 프로세스 조건으로 고밀도 플라즈마 챔버내에서 수행하는 단계를 더 포함한다.
프로세스 변수
에칭 가스 유동 50 내지 500 sccm
할로겐 가스(예: Cl2) 약 10부피% 내지 약 90부피%
불활성 가스(예: Ar) 약 5부피% 내지 약 80부피%
HBr 및/또는 BCl3 약 4부피% 내지 약 25부피%
압력, mTorr 0.1 내지 300 milliTorr
코일 인덕터의
RF 전력(watts) 100 내지 5000 watts
웨이퍼 지지체의
RF 전력(watts) 50 내지 3000 watts
플래티늄 전극 웨이퍼의
온도(℃) 약 150℃ 내지 약 500℃
플래티늄 에칭속도(Å/min) 200 내지 6000 Å/min
코일 인덕터의
RF 주파수 100K 내지 300MHz
웨이퍼 지지체의
RF 주파수 100K 내지 300MHz
생성된 플래티늄 전극은 약 0.35㎛와 같거나 작은, 바람직하게는 약 0.3㎛와 같거나 작은 크기의 간격 또는 공간만큼 분리된다. 플래티늄 전극 각각은 약 0.6㎛와 같거나 작은, 바람직하게는 약 0.35㎛와 같거나 작은, 보다 바람직하게는 약 0.3㎛와 같거나 작은 값을 갖는 크기를 포함한다. 보다 바람직하게는, 각 플래티늄 전극이 약 0.35㎛와 같거나 작은, 바람직하게는 약 0.3㎛와 같거나 작은 폭을 가지며, 약 1.0㎛와 같거나 작은, 바람직하게는 약 0.6㎛와 같거나 작은 길이를 가지며, 약 0.6㎛와 같거나 작은 높이를 갖는다. 본 발명의 임의의 실시예의 임의의 금속을 에칭하기 위한 에칭 가스의 플라즈마는 고밀도 유도결합 플라즈마(high density inductively coupled plasma)를 포함한다. 에칭 가스가 바람직하게는, 헬륨, 네온, 아르곤, 크립톤, 크세논, 라돈, 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 불활성 가스를 포함한다. 보다 바람직하게는, 상기 불활성 가스가 헬륨, 네온, 아르곤, 및 이들의 혼합물로 이루어진 그룹으로부터 선택된다. 가장 바람직하게는, 불활성 가스가 아르곤이다. 전술한 바와 같이, 고밀도 유도결합 플라즈마의 에칭 가스가 염소, 아르곤, 및 BCl3, 및/또는 HBr을 포함하여 이루어지는 것이 가장 바람직하고, 바람직하게는 이들로서 이루어지거나 이들을 필수성분으로 포함한다.
이리듐을 에칭하기 위하여 본 발명의 바람직한 실시예에서, 단계(c)의 플라즈마의 에칭 가스가 보다 상세하게는 산소, 할로겐(예: 염소), 불활성 가스(예: 아르곤), 및 HBr, HCl, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 가스를 포함한다. 이리듐 전극층은 이리듐 전극 웨이퍼의 일부이거나 이에 포함되며, 이리듐 전극을 포함하는 커패시턴스 구조체를 생성하는 방법은, 상기 에칭 단계(c) 이전에, 이리듐 전극 웨이퍼를 코일 인덕터 및 웨이퍼 지지체를 갖는 고밀도 플라즈마 챔버 내에 배치하는 단계; 및 하기의 전술된 프로세스 조건으로 고밀도 플라즈마 챔버 내에서 수행하는 단계를 더 포함하여 이루어진다.
프로세스 변수
에칭 가스 유동 50 내지 500 sccm
산소 약 5부피% 내지 약 20부피%
할로겐 가스(예: Cl2) 약 10부피% 내지 약 60부피%
불활성 가스(예: Ar) 약 30부피% 내지 약 80부피%
HBr 및/또는 BCl 약 5부피% 내지 약 20부피%
압력, mTorr 0.1 내지 300 milliTorr
코일 인덕터의
RF 전력(watts) 100 내지 5000 watts
웨이퍼 지지체의
RF 전력(watts) 50 내지 3000 watts
이리듐 전극 웨이퍼의
온도(℃) 약 150℃ 내지 약 500℃
이리듐 에칭속도(Å/min) 200 내지 6000 Å/min
코일 인덕터의
RF 주파수 100K 내지 300MHz
웨이퍼 지지체의
RF 주파수 100K 내지 300MHz
이리듐을 에칭하기 위한 에칭 가스의 플라즈마가 고밀도 유도결합 플라즈마를 포함하여 이루어진다. 상기 에칭 가스가 바람직하게는 헬륨, 네온, 아르곤, 크립톤, 크세논, 라돈, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 불활성 가스를 포함하여 이루어진다. 보다 바람직하게는, 상기 불활성 가스가 헬륨, 네온, 아르곤, 및 이들의 혼합물로 구성된 그룹으로부터 선택된다. 가장 바람직하게는, 불활성 가스가 아르곤이다. 전술한 바와 같이, 이리듐을 에칭하기 위한 고밀도 유도결합 플라즈마의 에칭 가스가 염소, 아르곤, 및 산소 또는 BCl3; 대안적으로는, 산소, 염소, 아르곤, 및 HCl 및/또는 HBr을 포함하는 것이 가장 바람직하고, 또는 이들로서 이루어지거나 이들을 필수성분으로 포함하는 것이 바람직하다.
본 발명은 반도체 소자를 제조하는 방법을 광범위하게 제공하는데, 이 방법은,
a) 상부에 회로 요소들이 형성된 기판 위에 패턴화된 레지스트층, 마스크층 및 전극층(예: 플래티늄 전극층 또는 이리듐 전극층)을 형성하는 단계;
b) 상기 마스크층의 일부를 에칭하는 방법으로서, 패턴화된 레지스트층, 잔류 마스크층, 및 전극층을 지지하는 기판을 생성하도록, 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 마스크층의 상기 부분을 상기 전극층으로부터 침식 및 제거하는 단계;
c) 상기 잔류 마스크층 및 상기 전극층을 지지하는 상기 기판을 생성하도록, 단계(b)의 상기 레지스트층을 제거하는 단계;
d) 단계(c)의 상기 기판을 약 150℃ 이상의 온도까지 가열하는 단계;
e) 에칭 가스의 고밀도 플라즈마를 이용하는 것을 포함하여 단계(d)의 상기 전극층을 에칭하는 단계를 포함하여 이루어진다.
플래티늄층을 에칭하기 위한 본 발명의 실시예에서, 적어도 하나의 플래티늄 전극을 갖는 반도체 소자를 생성하도록, 에칭 가스가 할로겐 가스(예: 염소) 및 불활성 가스(예: 아르곤)을 포함하는 것이 바람직하다. 이리듐층을 에칭하기 위한 본 발명의 실시예에서, 적어도 하나의 이리듐 전극을 갖는 반도체 소자를 생성하도록, 상기 에칭 가스가 산소, 할로겐 가스(예: 염소) 및 불활성 가스(예: 아르곤)를 포함한다.
본 발명은 또한 기판 위에 배열된 전극층(예: 귀금속)을 에칭하는 방법을 광범위하게 더 제공하는데, 이 방법은,
a) 전극층(예: 플래티늄 전극층 또는 이리듐 전극층), 상기 전극층 위의 보호층(예: TiN 및/또는 Ti), 상기 보호층 위의 마스크층(예: BSG 산화물, BPSG 산화물, PSG 산화물, Si3N4, TEOS, CVD SiO2, 및 이들의 혼합물), 및 상기 마스크층 위의 패턴화된 레지스트층을 지지하는 기판(예: SiO2 기판)을 제공하는 단계;
b) 상기 마스크층의 일부를 에칭하는 단계로서, 상기 보호층의 부분을 노출시키고, 상기 전극층, 상기 전극층 위의 상기 보호층, 상기 보호층 위의 잔류 마스크층, 상기 잔류 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 기판을 생성하도록, 에칭 가스를 이용하는 것을 포함하여 상기 마스크층의 상기 부분을 상기 보호층으로부터 침식 및 제거하는 단계;
c) 상기 전극층, 상기 전극층 위의 상기 보호층, 및 상기 보호층 위의 상기 잔류 마스크층을 지지하는 기판을 생성하도록, 단계(b)의 상기 잔류 마스크층으로부터 상기 패턴화된 레지스트층을 제거하는 단계;
d) 단계(c)의 기판을 약 150℃이상의 온도까지 가열하는 단계;
e) 상기 전극층의 부분을 노출시키고, 상기 전극층, 상기 전극층 위의 잔류 보호층, 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 기판을 생성하도록, 상기 보호층의 상기 노출 부분을 에칭하는 단계; 및
f) 에칭 가스의 고밀도 플라즈마를 이용하는 것을 포함하여 단계(e)의 상기 전극층의 상기 노출부분을 에칭하는 단계를 포함하여 이루어진다. 만일 에칭되는 전극층이 플래티늄을 포함하여 이루어진다면, 상기 에칭 가스는 할로겐 가스(예: 염소) 및 불활성 가스(예: 아르곤)을 포함하여, 에칭된 플래티늄 전극층, 상기 에칭된 플래티늄층 위의 잔류 보호층, 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 기판을 생성한다. 만일 에칭되는 전극층이 이리듐을 포함하면, 에칭 가스는 산소, 할로겐 가스(예: 염소) 및 불활성 가스(예: 아르곤)을 포함하여, 에칭된 이리듐 전극, 상기 에칭된 이리듐 전극 위의 상기 잔류 보호층, 상기 잔류 보호 층 위의 상기 잔류 마스크층을 지지하는 기판을 생성한다.
상기 기판을 약 150℃ 이상의 온도까지 가열하기 전에 상기 패턴화된 레지스트층이 상기 잔류 마스크층으로부터 제거되는데, 그 이유는 이와 같은 고온은 레지스트층을 파손시킬 수 있기 때문이다. 상기 잔류 마스크층은, 상기 기판을 약 150℃ 이상의 온도까지 가열하기 전이나 후, 및 상기 에칭 단계 도중 또는 이후에 상기 전극층으로부터 제거될 수 있다. 상기 전극층(예: 플래티늄 전극층 또는 이리듐 전극층을 포함하는 귀금속)은 웨이퍼(예: 플래티늄 전극 웨이퍼 또는 이리듐 전극 웨이퍼를 포함하는 귀금속)의 일부이거나 이러한 웨이퍼에 포함된다. 상기 보호층의 목적은 마스크층과 전극층(예: 플래티늄 전극층 또는 이리듐 전극층의 프로파일) 간의 접착성을 보장하고, 또한 특히 본 발명의 에칭 프로세스 동안에, 상기 층(예: 플래티늄 전극층 또는 이리듐 전극층)의 프로파일을 유지하는 것이다. 바람직하게는, 잔류 보호층이 상기 에칭 단계(예: 플래티늄 에칭 단계 도는 이리듐 에칭 단계) 이후에 상기 에칭된 층(예: 에칭된 플래티늄층 및/또는 에칭된 이리듐층)으로부터 제거된다.
본 발명의 다른 실시예에서, 전극층(예: 귀금속층)을 기판에서 격리시키기 위해 상기 기판 위에 하나 이상의 배리어층이 배열될 수 있다. 이러한 배리어층은 TiN 및/또는 Ti 및/또는 BST(티탄산 바륨 및/또는 티탄산 스트론튬) 및/또는 Si3N4를 포함할 수 있다. 배리어층은 또한 기판 위에 배열된 SiN-함유층(예: Si3N4)과 같은 둘 이상의 배리어층 및 상기 SiN-함유층 위에 배열된 배리어 보호층(예: TiN 및/또는 Ti)을 포함할 수 있다. 선택적으로, 상기 전극층(예:귀금속층)은 보호층을 갖지 않고 SiN-함유층(예: Si3N4)과 같은 마스크층을 직접 지지하고 접촉할 수 있다.
본 발명의 다른 실시예에서, 기판 위에 배열된 귀금속(Pt, Ir, Ru, Pd 등)을 에칭하는 방법이 제공된다. 상기 방법은,
a) 배리어층(예: TiN, TiSiN, Ti, WN, TaN, TaSiN, Ta), 상기 배리어층 위의 귀금속(예: Pt, Ir, Pd, Ru, 등)층, 상기 귀금속층 위의 보호층(예: TiN, TiSiN, Ti, WN, TaN, TaSiN, Ta), 상기 보호층 위의 바람직하게는 약 6000Å 내지 약 9000Å 범위의 두께를 갖는 마스크 층, 및 상기 마스크층 위의 패턴화된 레지스트층을 지지하는 기판을 제공하는 단계;
b) 상기 마스크층의 일부분을 에칭하는 단계로서, 마스크 에칭 가스의 플라즈마를 사용하는 것을 포함하여 상기 마스크층의 상기 부분을 상기 보호층으로부터 침식 및 제거하여 상기 보호층 부분을 노출시키고, 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 보호층, 상기 보호층 위의 잔류 마스크층, 및 상기 잔류 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 상기 기판을 생성하는 단계;
c) 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 보호층, 및 상기 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 단계(b)의 상기 잔류 마스크층으로부터 상기 패턴화된 레지스트층을 제 거하는 단계;
d) 상기 귀금속층 부분을 노출시키고, 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 잔류 보호층, 및 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 상기 보호층의 상기 노출된 부분을 에칭하는 단계;
e) 약 150℃ 이상의 온도까지 단계(d)의 상기 기판을 가열하는 단계;
f) 상기 배리어층, 상기 배리어층 위의 에칭된 귀금속층, 상기 에칭된 귀금속층 위의 상기 잔류 보호층, 및 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 할로겐 함유가스, 불활성 가스, 질소, 산소 및 이들의 혼합물로 구성된 그룹으로부터 선택된 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 단계(d)의 상기 귀금속층의 상기 노출부분을 에칭하는 단계;
g) 상기 배리어층, 상기 배리어층 위의 상기 에칭된 귀금속층, 및 상기 에칭된 귀금속층 위의 상기 잔류 보호층을 지지하는 상기 기판을 생성하도록, 상기 잔류 보호층으로부터 상기 잔류 마스크층을 제거하는 단계; 및
h) 잔류 배리어층, 상기 잔류 배리어층 위의 상기 에칭된 귀금속층, 및 상기 에칭된 귀금속층 위의 상기 잔류 보호층을 지지하는 상기 기판을 생성하도록, 상기 기판의 부분을 노출시키기 위해 배리어 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 상기 배리어층의 일부를 에칭하는 단계를 포함하여 이루어진다.
단계(d)의 귀금속층을 에칭하는 단계(f)는 배리어층 위에 잔류 귀금속층을 부가적으로 생성한다. 잔류 마스크층을 제거하는 단계(g)는 부가적으로 배리어층 위에 잔류 귀금속층을 생성하고, 상기 방법은 에칭 단계(h) 이전에 배리어층 위의 잔류 귀금속층을 에칭하는 단계를 더 포함한다. 마스크층은 BSG 산화물, PSG 산화물, Si3N4, TEOS, CVD SiO2, 3.0 이하의 유전율을 갖는 저유전율 물질 및 이들의 혼합물로 구성된 그룹으로부터 선택된 혼합물을 포함한다. 전술한 방법은 보호층없이 이행가능하다. 전술한 방범은 또한 잔류 마스크층을 제거하기 전에 배리어층을 에칭함으로써 이행가능하다. 따라서, 단계(d)의 귀금속층의 노출부분이 에칭되는 에칭 단계(f) 이후에, 기판 위에 배열된 귀금속층을 에칭하는 방법이, 하기의 단계(g) 및 (h)를 포함할 수 있다: (g) 잔류 배리어층, 상기 잔류 배리어층 위의 상기 에칭된 귀금속층, 상기 에칭된 귀금속층 위의 상기 잔류 보호층, 및 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 상기 기판의 부분을 노출시키기 위해 배리어 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 상기 배리어층의 일부를 에칭하는 단계; 및 (h) 상기 잔류 배리어층, 상기 잔류 배리어층 위의 상기 에칭된 귀금속층, 및 상기 에칭된 귀금속층 위의 상기 잔류 보호층을 지지하는 상기 기판을 생성하도록, 상기 잔류 보호층으로부터 상기 잔류 마스크층을 제거하는 단계.
따라서, 나아가 본 발명의 다른 실시예에서 기판 위에 배열된 귀금속(Pt, Ir, Ru, Pd, 등) 층을 에칭하는 방법이 제공된다. 이 방법은,
a) 에칭-스톱층(예: Si3N4, TiO2, RuO2, 및 IrO2), 상기 에칭-정치층 위의 배리어층, 상기 배리어층 위의 귀금속층, 상기 귀금속층 위의 보호층, 상기 보호층 위의 바람직하게는 약 6000Å 내지 약 9000Å 범위의 두께를 갖는 마스크 층, 및 상기 마스크층 위의 패턴화된 레지스트층을 지지하는 기판을 제공하는 단계;
b) 상기 마스크층의 일부분을 에칭하는 단계로서, 마스크 에칭 가스의 플라즈마를 사용하는 것을 포함하여 상기 마스크층의 상기 부분을 상기 보호층으로부터 침식 및 제거하여 상기 보호층 부분을 노출시키고, 상기 에칭-스톱층, 상기 에칭-스톱층 위의 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 보호층, 상기 보호층 위의 잔류 마스크층, 및 상기 잔류 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 상기 기판을 생성하는 단계;
c) 상기 귀금속층의 부분을 노출시키고, 상기 에칭-스톱층, 상기 에칭-스톱층 위의 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 잔류 보호층, 상기 잔류 보호층 위의 상기 잔류 마스크층, 상기 잔류 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 상기 기판을 생성하도록, 상기 보호층의 노출부분을 에칭하는 단계;
d) 상기 에칭-스톱층, 상기 에칭-스톱층 위의 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 잔류 보호층, 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 단계(c)의 상기 잔류 마스크층으로부터 상기 패턴화된 레지스트층을 제거하는 단계;
e) 약 150℃ 이상의 온도까지 단계(d)의 상기 기판을 가열하는 단계;
f) 상기 배리어층의 부분을 노출시키고, 상기 에칭-스톱층, 상기 에칭-스톱층 위의 상기 배리어층, 상기 배리어층 위의 에칭된 귀금속층, 상기 에칭된 귀금속 층 위의 상기 잔류 보호층, 및 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 할로겐 함유가스, 불활성 가스, 질소, 산소 및 이들의 혼합물로 구성된 그룹으로부터 선택된 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 단계(d)의 상기 귀금속층의 상기 노출부분을 에칭하는 단계;
g) 상기 에칭-스톱층, 상기 에칭-스톱층 위의 배리어층, 상기 배리어층 위의 상기 에칭된 귀금속층, 및 상기 에칭된 귀금속층 위의 상기 잔류 보호층을 지지하는 상기 기판을 생성하도록, 상기 잔류 보호층으로부터 상기 잔류 마스크층을 제거하는 단계; 및
h) 상기 에칭-스톱층, 상기 에칭-스톱층 위의 배리어층, 및 상기 배리어층 위의 상기 에칭된 귀금속층을 지지하는 상기 기판을 생성하도록, 상기 잔류 보호층을 상기 에칭된 귀금속층으로부터 제거하기 위해 상기 잔류 보호층을 에칭하는 단계를 포함하여 이루어진다.
본 발명의 다른 실시예에서, 기판 위에 배열된 귀금속(Pt, Ir, Ru, Pd 등) 층을 에칭하는 방법이 더 제공되는데, 이 방법은,
a) 에칭-스톱층, 상기 에칭-정치층 위의 배리어층, 상기 배리어층 위의 귀금속층, 상기 귀금속층 위의 마스크층, 및 상기 마스크층 위의 패턴화된 레지스트층을 지지하는 기판을 제공하는 단계;
b) 상기 마스크층의 일부분을 에칭하는 단계로서, 마스크 에칭 가스의 플라즈마를 사용하는 것을 포함하여 상기 마스크층의 상기 부분을 상기 귀금속층으로부터 침식 및 제거하여 상기 귀금속층 부분을 노출시키고, 상기 에칭-스톱층, 상기 에칭-스톱층 위의 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 잔류 마스크층, 및 상기 잔류 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 상기 기판을 생성하는 단계;
c) 상기 에칭-스톱층, 상기 에칭-스톱층 위의 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 단계(b)의 상기 잔류 마스크층으로부터 상기 패턴화된 레지스트층을 제거하는 단계;
d) 약 150℃ 이상의 온도까지 단계(c)의 상기 기판을 가열하는 단계;
e) 상기 배리어층의 부분을 노출시키고, 상기 에칭-스톱층, 상기 에칭-스톱층 위의 상기 배리어층, 상기 배리어층 위의 에칭된 귀금속층, 상기 에칭된 귀금속층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 할로겐 함유가스, 불활성 가스, 질소, 산소 및 이들의 혼합물로 구성된 그룹으로부터 선택된 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 단계(b)의 상기 귀금속층의 상기 노출부분을 에칭하는 단계; 및
f) 상기 에칭-스톱층, 상기 에칭-스톱층 위의 배리어층, 및 상기 배리어층 위의 상기 에칭된 귀금속층을 지지하는 상기 기판을 생성하도록, 상기 에칭된 귀금속층으로부터 상기 잔류 마스크층을 제거하는 단계를 포함한다.
상기 패턴 에칭 방법은, 상기 에칭-스톱층의 부분을 노출시키고, 상기 에칭-스톱층, 상기 에칭-스톱층 위의 잔류 배리어층, 및 상기 잔류 배리어층 위의 상기 에칭된 귀금속층을 지지하는 상기 기판을 생성하도록, 바람직하게는 제거 단계(f) 이전에, 상기 배리어층의 상기 노출 부분을 에칭하는 단계를 더 포함한다.
또한, 본 발명의 일실시예에 따르면 기판 위에 배열된 귀금속층을 에칭하는 방법이 제공되는데, 이 방법은,
a) 배리어층, 상기 배리어층 위의 귀금속층, 상기 귀금속층 위의 제 1 마스크층, 상기 제 1 마스크층 위의 제 2 마스크층, 상기 제 2 마스크층 위의 패턴화된 레지스트층을 지지하는 기판을 제공하는 단계;
b) 상기 제 2 마스크층의 일부분을 에칭하는 단계로서, 마스크 에칭 가스의 플라즈마를 사용하는 것을 포함하여 상기 제 2 마스크층의 상기 부분을 상기 제 1 마스크층으로부터 침식 및 제거하여 상기 제 1 마스크층 부분을 노출시키고, 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 제 1 마스크층, 상기 제 1 마스크층 위의 잔류 제 2 마스크층, 및 상기 잔류 제 2 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 상기 기판을 생성하는 단계;
c) 상기 귀금속층 부분을 노출시키고, 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 잔류 제 1 마스크층, 상기 잔류 제 1 마스크층 위의 상기 잔류 제 2 마스크층, 및 상기 잔류 제 2 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 상기 기판을 생성하도록, 상기 제 1 마스크층의 상기 노출된 부분을 에칭하는 단계;
d) 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 잔류 제 1 마스크층, 및 상기 잔류 제 1 마스크층 위의 상기 잔류 제 2 마스크층을 지지하는 상기 기판을 생성하도록, 단계(c)의 상기 잔류 제 2 마스크층으로 부터 상기 패턴화된 레지스트층을 제거하는 단계;
e) 약 150℃ 이상의 온도까지 단계(d)의 상기 기판을 가열하는 단계;
f) 상기 배리어층, 상기 배리어층 위의 에칭된 귀금속층, 및 상기 에칭된 귀금속층 위의 상기 잔류 제 1 마스크층을 지지하는 상기 기판을 생성하도록, 할로겐 함유가스, 불활성 가스, 질소, 산소 및 이들의 혼합물로 구성된 그룹으로부터 선택된 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 단계(d)의 상기 잔류 제 2 마스크층 및 상기 귀금속층의 상기 노출부분을 에칭하는 단계;
g) 노출 배리어층, 상기 잔류 배리어층 위의 상기 에칭된 귀금속층, 및 상기 에칭된 귀금속층 위의 상기 잔류 제 1 마스크층을 지지하는 상기 기판을 생성하도록, 상기 기판으로부터 상기 배리어층의 일부를 제거하기 위해 상기 배리어층을 에칭하는 단계; 및
h) 상기 잔류 배리어층, 및 상기 잔류 배리어층 위의 상기 에칭된 귀금속층을 지지하는 상기 기판을 생성하도록, 상기 에칭된 귀금속층으로부터 상기 잔류 제 1 마스크층을 제거하는 단계를 포함한다. 바람직하게는, 단계(f)의 상기 잔류 제 2 마스크층이, 에칭 단계(f) 및/또는 귀금속층의 노출부분을 제거하는 것과 동시에 제거 및/또는 에칭된다. 패턴화된 레지스트층이 에칭 단계(c) 동안 잔류 제 2 마스크층으로부터 제거될 수 있다. 에칭 단계(h)는 기판 내부로 엣칭하는 단계를 더 포함한다. 제 1 마스크층은 Si3N4, BSG, PSG, BPSG, 유기 폴리머, 약 3.0 이하의 유전율을 갖는 저유전율 물질, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 혼 합물을 포함한다. 제 2 마스크층은 CVD SiO2, TEOS, Si3N4, BSG, PSG, BPSG, SiC, 및 이들의 혼합물로 구성된 그룹에서 선택된 혼합물을 포함한다. 제 1 마스크층은 약 3000Å 내지 약 8000Å 범위의 두께를 가지며, 제 2 마스크층은 약 500Å 내지 약 4000Å 범위의 두께를 갖는다.
전술한 바와 같이, 본 발명의 플래티늄 전극을 생성하기 위한 플래티늄 전극층의 에칭은, 고밀도 플라즈마 챔버 내에서 수행되는 것이 바람직하다. 플래티늄 에칭 단계는 할로겐 가스(예: 염소), 불활성 가스(즉, 아르곤) 및 HBr 및/또는 BCl3로 이루어진, 혹은 이들을 필수성분으로 포함하는 에칭 가스의 고밀도 플라즈마를 사용하는 것이 바람직하다. 고밀도 플라즈마 챔버는 이온 플럭스의 개별적인 제어 및 이온 에너지의 개별적인 제어를 갖는다. 전술한 바와 같이, 고밀도 플라즈마 챔버 내의 고밀도 플라즈마의 이온 밀도는 약 109/cm3 이상이다.
반도체 소자의 제조 방법에 대한, 그리고 기판 위에 배열된 플래티늄 전극층의 패턴 에칭 방법에 대한 고밀도 플라즈마 챔버는 코일 인덕터와 웨이퍼 지지체를 포함하며; 상기 두 방법에서 플래티늄 에칭 단계는 하기의 전술한 프로세스 조건으로 고밀도 플라즈마 챔버 내에서 이행된다.
프로세스 변수
에칭 가스 유동 50 내지 500 sccm
할로겐 가스(예: Cl2) 약 10부피% 내지 약 90부피%
불활성 가스(예: Ar) 약 5부피% 내지 약 80부피%
HBr 및/또는 BCl3 약 4부피% 내지 약 25부피%
압력, mTorr 0.1 내지 300 milliTorr
코일 인덕터의
RF 전력(watts) 100 내지 5000 watts
웨이퍼 지지체의
RF 전력(watts) 50 내지 3000 watts
플래티늄 전극 웨이퍼의
온도(℃) 약 150℃ 내지 약 500℃
플래티늄 에칭속도(Å/min) 200 내지 6000 Å/min
코일 인덕터의
RF 주파수 100K 내지 300MHz
웨이퍼 지지체의
RF 주파수 100K 내지 300MHz
본 발명의 다른 실시예에서, 에칭 단계가 하기의 프로세스 조건으로 저밀도(또는 고밀도) 플라즈마 챔버 내에서 수행될 수 있다.
프로세스 변수
에칭 가스 유동 35 내지 900 sccm
할로겐 가스(예: Cl2) 10부피% 내지 90부피%
불활성 가스(예: Ar) 0부피% 내지 20부피%
질소 가스 10부피% 내지 80부피%
HBr 및/또는 BCl3 및/또는 SiCl4 0부피% 내지 25부피%
압력, mTorr 0.1 내지 2000 milliTorr
코일 인덕터의
RF 전력(watts)* 0 내지 5000 watts
웨이퍼 지지체의
RF 전력(watts) 100 내지 5000 watts
플래티늄 에칭속도(Å/min) 200 내지 6000 Å/min
코일 인덕터의
RF 주파수 100K 내지 300MHz
웨이퍼 지지체의
RF 주파수 100K 내지 300MHz
*만일 코일 인덕터에 0 watts가 사용되면, RIE 챔버를 의미한다.
앞서 설명한 바와 같이, 본 발명의 이리듐 전극을 생성하기 위한 이리듐 전극층의 에칭은 고밀도 플라즈마 챔버 내에서 수행된다. 이러한 이리듐 에칭 단계는, 바람직하게는 할로겐 가스(예: 염소) 및 불활성 가스(즉, 아르곤), 보다 바람직하게는 할로겐 가스(예: 염소), 불활성 가스(예: 아르곤), 및 산소 또는 BCl3, 또 는, 산소(O2), 할로겐 가스(예: Cl2), 불활성 가스(예: 아르곤), 및 HCl 및/또는 HBr으로 이루어지거나 이들을 필수성분으로 포함하는 에칭 가스의 고밀도 또는 저밀도 플라즈마를 사용한다. 고밀도 플라즈마 챔버는 별개의 이온 플럭스 제어 및 별개의 이온 에너지 제어를 갖는다. 전술한 바와 같이, 고밀도 플라즈마 챔버 내의 고밀도 플라즈마의 이온 밀도는 약 109/cm3 이상이다.
반도체 소자의 제조 방법에 대한, 그리고 기판 위에 배열된 이리듐 전극층의 패턴 에칭 방법에 대한 고밀도 플라즈마 챔버는 코일 인덕터와 웨이퍼 지지체를 포함하며; 상기 두 방법에서 이리듐 에칭 단계는 하기의 전술한 프로세스 조건으로 고밀도 플라즈마 챔버 내에서 이행된다.
프로세스 변수
에칭 가스 유동 50 내지 500 sccm
산소 5부피% 내지 20부피%
할로겐 가스(예: Cl2) 약 10부피% 내지 약 60부피%
불활성 가스(예: Ar) 약 30부피% 내지 약 80부피%
HBr 및/또는 BCl 약 5부피% 내지 약 20부피%
압력, mTorr 0.1 내지 300 milliTorr
코일 인덕터의
RF 전력(watts) 100 내지 5000 watts
웨이퍼 지지체의
RF 전력(watts) 50 내지 3000 watts
이리듐 전극 웨이퍼의
온도(℃) 약 150℃ 내지 약 500℃
이리듐 에칭속도(Å/min) 200 내지 6000 Å/min
코일 인덕터의
RF 주파수 100K 내지 300MHz
웨이퍼 지지체의
RF 주파수 100K 내지 300MHz
본 발명은 또한 기판 위의 층을 프로세싱하는 방법을 제공한다. 이 방법은,
a) 기판을 제공하는 단계;
b) 약 1000Å이상의 봉우리 대 골짜기 평균 조도(peak-to-valley roughness)를 갖는 증착-수용 표면을 구비한 유전체 창을 포함하여 이루어지는 반응 챔버 내에 상기 기판을 배열하는 단계;
c) 단계(b)의 상기 반응 챔버 내로 프로세싱 가스를 도입하는 단계; 및
d) 상기 프로세싱 가사의 플라즈마 내에서 상기 기판 위의 층을 프로세싱하기 위해 단계(b)의 상기 반응 챔버 내로 프로세싱 전력을 도입하는 단계를 포함한다.
본 발명은 또한, 약 1000Å 이상의 봉우리 대 골짜기 평균 조도(peak-to- valley roughness)를 갖는 표면 피니쉬(finish)를 구비한 유전체 구조체를 포함하는 유전체 부재를 더 제공한다. 지지체 조립체는 처리 영역 내에 배열된다. 상기 챔버는 또한 프로세싱 전력원; 상기 챔버의 벽면 중 프로세싱 영역 내로 프로세싱 가스를 도입시키기 위한, 상기 챔버의 벽면에 결합된 프로세싱 가스-도입 조립체; 및, 상기 프로세싱 챔버 벽면의 상기 프로세싱 영역 내부에서 프로세싱 가스로부터 플라즈마를 유지하는 것을 돕도록, 상기 프로세싱 영역 내로 전력을 전달하기 위해 상기 프로세싱 전력원에 연결된 프로세싱 전력-전달 부재를 포함하여 이루어진다.
본 발명은 또한, 기판, 상기 기판에 의해 지지되는 적어도 두개의 귀금속 전극(예: 플래티늄 전극 또는 이리듐 전극)을 포함하는, 반도체 소자, 보다 상세하게는 커패시턴스 구조체를 광범위하게 제공한다. 이러한 전극은 약 80°이상, 예컨대 약 85°이상, 바람직하게는 약 87°이상, 보다 바람직하게는 약 88.5°이상의 프로파일을 갖는다. 상기 전극은 약 0.35㎛ 이하, 바람직하게는 약 0.3㎛ 이하의 치수를 갖는 거리 또는 공간만큼 이격된다. 각 전극은 약 1.0㎛ 이하, 바람직하게는 0.6㎛ 이하, 보다 바람직하게는 0.35㎛ 이하, 가장 바람직하게는 약 0.3㎛ 이하의 값을 갖는 치수를 포함한다. 보다 바람직하게는, 각 전극은 약 0.35㎛ 이하, 바람직하게는 약 0.3㎛ 이하의 폭과, 약 1.0㎛ 이하, 바람직하게는 약 0.6㎛ 이하의 길이와, 약 0.6㎛ 이하의 높이를 갖는다.
본 발명의 다른 바람직한 실시예에서, 기판 위에 배열된 이리듐(예: 귀금속층) 층의 패턴 에칭 방법이 제공된다. 이 방법은,
a) 이리듐 층을 지지하는 기판을 제공하는 단계;
b) 단계(a)의 상기 기판을 약 150℃ 이상의 온도까지 가열하는 단계; 및
c) 적어도 하나의 에칭된 이리듐층을 지지하는 기판을 생성하도록, 할로겐 함유 가스(예: 염소) 및 불활성 가스(예: 아르곤)을 포함하는 에칭 가스의 플라즈마(예: 에칭 가스의 저밀도 또는 고밀도 플라즈마)를 이용하는 것을 포함하여, 상기 이리듐층을 에칭하는 단계를 포함한다. 본 발명의 일실시예에서, 에칭 가스는 O2 및 BCl3로 구성된 그룹으로부터 선택된 가스를 더 포함한다. 본 발명의 다른 실시예에서, 에칭 가스는 O2, HCl, HBr, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 가스를 더 포함한다. 상기 할로겐 함유 가스는 아르곤을 포함하거나 아르곤으로 이루어지는 불활성 가스, 및 염소를 포함하거나 염소를 필수성분으로 포함한다. 선택적으로, 에칭 가스가 염소, 아르곤 및 O2를 포함하거나 이들을 필수 성분으로 포함한다. 단계(a)의 이리듐층은, 에칭 단계(c) 동안 이리듐층을 선택적으로 보호하도록 상기 이리듐층의 소정 부분 위에 배열된 마스크층(예: TiN 또는 Ti 마스크층)을 더 포함한다.
본 발명은 또한 기판 위에 배열된 이리듐 전극층의 패턴 에칭 방법을 제공한다. 이 방법은,
a) 이리듐 전극층, 상기 이리듐 전극층 위의 보호층, 상기 보호층 위의 Ti 마스크층, 및 상기 마스크층 위의 패턴화된 레지스트층을 지지하는 기판을 제공하는 단계;
b) 상기 Ti 마스크층의 일부를 에칭하는 단계로서, 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 상기 Ti 마스크층의 상기 부분을 상기 이리듐 전극층으로부터 침식 및 제거함으로써, 상기 보호층의 부분을 노출시키고, 상기 이리듐 전극층, 상기 이리듐 전극층 위의 상기 보호층, 상기 보호층 위의 잔류 Ti 마스크층, 및 상기 잔류 Ti 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 기판을 생성하는 단계;
c) 상기 이리듐 전극층, 상기 이리듐 전극층 위의 보호층, 및 상기 보호층 위의 상기 잔류 마스크층을 지지하는 기판을 생성하도록, 단계(b)의 상기 잔류 Ti 마스크층으로부터 상기 패턴화된 레지스트층을 제거하는 단계;
d) 단계(c)의 기판을 약 150℃ 이상의 온도까지 가열하는 단계;
e) 상기 이리듐 전극층의 부분을 노출시키고, 상기 이리듐 전극층, 상기 이리듐 전극층 위의 잔류 보호층, 및 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 기판을 생성하도록, 상기 보호층의 상기 노출부분을 에칭하는 단계; 및
f) 에칭된 이리듐 전극층, 상기 에칭된 이리듐 전극층 위의 상기 잔류 보호층, 및 상기 잔류 보호층 위의 잔류 Ti 마스크층을 지지하는 기판을 생성하도록, 산소, 염소 및 아르곤을 포함하는 에칭 가스의 플라즈마(예: 고밀도 또는 저밀도 플라즈마)를 사용하여 단계(e)의 이리듐 전극층의 노출부분을 에칭하는 단계를 포함한다.
본 발명은 또한 기판 위에 배열된 이리듐 전극층의 패턴 에칭 방법을 제공한다. 이 방법은,
a) 이리듐 전극층, 상기 이리듐 전극층 위의 보호층, 상기 보호층 위의 마스 크층, 및 상기 마스크층 위의 패턴화된 레지스트층을 지지하는 기판을 제공하는 단계;
b) 상기 마스크층의 일부를 에칭하는 단계로서, 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 상기 마스크층의 상기 부분을 상기 이리듐 전극층으로부터 침식 및 제거함으로써, 상기 보호층의 부분을 노출시키고, 상기 이리듐 전극층, 상기 이리듐 전극층 위의 상기 보호층, 상기 보호층 위의 잔류 마스크층, 및 상기 잔류 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 기판을 생성하는 단계;
c) 상기 이리듐 전극층의 부분을 노출시키고, 상기 이리듐 전극층, 상기 이리듐 전극층 위의 보호층, 상기 보호층 위의 잔류 마스크층, 상기 잔류 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 기판을 생성하도록, 상기 보호층의 노출부분을 에칭하는 단계;
d) 상기 이리듐 전극층, 상기 이리듐 전극층 위의 상기 잔류 보호층, 및 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 기판을 생성하도록, 단계(c)의 잔류 마스크층으로부터 상기 패턴화된 레지스트층을 제거하는 단계;
e) 단계(d)의 기판을 약 150℃ 이상의 온도까지 가열하는 단계;
f) 에칭된 이리듐 전극층, 상기 에칭된 이리듐 전극층 위의 상기 잔류 보호층, 및 상기 잔류 보호층 위의 잔류 마스크층을 지지하는 기판을 생성하도록, 염소 및 불활성 가스를 포함하는 에칭 가스의 플라즈마(예: 고밀도 또는 저밀도 플라즈마)를 사용하여 단계(d)의 이리듐 전극층의 노출부분을 에칭하는 단계를 포함한다. 단계(f)의 에칭 가스는 산소, HCl, HBr, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 가스를 더 포함한다. 보다 상세하게는 상기 에칭 가스가, 바람직하게는 HBr, HCl 및 이들의 혼합물로 구성된 그룹으로부터 선택된 가스, 산소, 할로겐(즉, 염소), 및 불활성 가스(즉, 아르곤)로 이루어지거나 이들을 필수성분으로 포함한다. 보다 상세하게는 상기 에칭 가스가, 약 5부피% 내지 20부피%의 산소, 약 10부피% 내지 약 60부피%의 할로겐 가스(즉, 염소), 약 30부피% 내지 약 80부피%의 불활성 가스(즉, 아르곤), 및 약 5부피% 내지 약 20부피%의 HBr 및/또는 HCl; 바람직하게는 약 5 부피% 내지 15부피%의 산소, 약 20부피% 내지 약 50부피%의 할로겐 가스(즉, 염소), 약 40부피% 내지 약 70부피%의 불활성 가스(즉, 아르곤), 및 약 5부피% 내지 약 15부피%의 HBr 및/또는 HCl; 보다 바람직하게는 약 5 부피% 내지 10부피%의 산소, 약 20부피% 내지 약 35부피%의 할로겐 가스(즉, 염소), 약 40부피% 내지 약 60부피%의 불활성 가스(즉, 아르곤), 및 약 5부피% 내지 약 10부피%의 HBr 및/또는 HCl을 포함하거나, 이들로서 이루어지거나 혹은 이들을 필수 성분으로 포함한다. 에칭 가스 유량은 약 50 sccm 내지 약 500 sccm의 범위에 이른다.
에칭 가스가 산소, 할로겐 가스(들)(즉, 염소), 불활성 가스(들)(즉, 아르곤), 및 HBr 및/또는 BCl3의 혼합물인 경우, 적적한 유도 결합 플라즈마 반응기 내의 전극층을 에칭하기 위한 프로세스 변수는 하기 표에 열거된 범위에 있다. 하기 표는 산소, 할로겐 가스(들)(즉, Cl2), 불활성 가스(들)(즉, Ar), 및 HBr 및/또는 HCl을 포함하는 가스의 유량에 기초한다.
Figure 112005502217590-pct00052
상기 기재 사항들과 많은 보조적인 기재 사항들 및 특징은 하기에 계속되는 설명에 의해 해당 기술분야의 전문가들에게 있어 명백해질 것이며, 예시적인 의도로 첨부 도면을 참고하여 나타낸 바람직한 실시예 및 본 발명의 실시를 통해 얻을 수 있다.
도 1은 반도체 기판과, 그 위에 배치된 배리어층과, 그 위에 배치된 플래티넘 전극층과, 그 위에 배치된 마스크층 및 그 위에 배치된 패턴화된 레지스트를 가진 반도체 웨이퍼의 측방 입면도이고,
도 2는 마스크층과 플래티넘 전극층 사이에서 플래티넘 전극층 상에 배치된 보호층을 추가적으로 포함한 도 1의 반도체 웨이퍼의 측방 입면도이고,
도 3은 플라즈마 강화를 위해 전자기 유니트를 가진 플라즈마 에칭 반응기를 포함하는 종래 플라즈마 프로세싱 장치의 수직 단면도이고,
도 4는 자기장에 의해 생성되는 플럭스가 중심 축선 주위를 회전하는 것을 보인 다이아그램이고,
도 5는 플래티넘 전극층이 노출되도록 플래티넘 전극층의 표면으로부터 마스크층의 일부를 에칭하고 제거한 이후의 도 1의 반도체 웨이퍼의 측방 입면도이고,
도 6은 보호층이 노출되도록 보호층의 표면으로부터 마스크층의 일부를 에칭하고 제거한 이후의 도 2의 반도체 웨이퍼의 측방 입면도이고,
도 7은 패턴화된 레지스트층이 마스크층의 일부로부터 제거된 이후의 도 5의 반도체 웨이퍼의 측방 입면도로서, 제거된 패턴화된 레지스트층을 절단선으로 표시한 것이고,
도 8은 플래티넘층의 표면으로부터 보호층의 일부를 에칭하고 제거해내고, 그리고 패턴화된 레지스트층을 마스크층의 일부로부터 제거해낸 이후의 도 6의 반도체 웨이퍼의 측방 입면도로서, 제거된 패턴화된 레지스트층을 절단선으로 표시한 것이고,
도 9는 플래티넘 전극층이 에칭된 플래티넘 전극층을 생성하도록 에칭된 이후의 도 7의 반도체 웨이퍼의 측방 입면도이고,
도 10은 플래티넘 전극층이 에칭된 플래티넘 전극층을 생성하도록 에칭된 이후의 도 8의 반도체 웨이퍼의 측방 입면도이고,
도 11은 플래티넘 전극층이 상부에 잔류 마스크층을 가지며 에칭된 플래티넘 전극층을 생성하도록 에칭된 이후의 도 7의 반도체 웨이퍼의 측방 입면도이고,
도 12는 플래티넘 전극층이 보호층의 상부에 잔류 마스크층을 가지며 에칭된 플래티넘 전극층을 생성하도록 에칭된 이후의 도 8의 반도체 웨이퍼의 측방 입면도 이고,
도 13은 에칭된 플래티넘 전극층의 표면으로부터 잔류 마스크층이 제거된 도 11의 반도체 웨이퍼의 측방 입면도이고,
도 14는 에칭된 플래티넘 전극층의 표면으로부터 잔류 마스크층 및 잔류 보호층이 제거된 도 12의 반도체 웨이퍼의 측방 입면도이고,
도 15는 도 11의 반도체 웨이퍼의 입방 측면도로서, 잔류 마스크층이 에칭된 플래티넘 전극층의 표면으로부터 제거되고 그리고 배리어층이 에칭된 이후의 것을 보인 것이고,
도 16은 도 12의 반도체 웨이퍼의 입방 측면도로서, 잔류 마스크층 및 잔류 보호층이 에칭된 플래티넘 전극층의 표면으로부터 제거되고 그리고 배리어층이 에칭된 이후의 것을 보인 것이고,
도 17은 유도 결합 RF 플라즈마 반응기로서, 반도체 소자를 생산하도록 플래티넘 전극층을 에칭하는데 사용하는 RF 플라즈마 반응기의 개략적인 절단도이고,
도 18은 유도 결합 RF 플라즈마 반응기로서, 반도체 소자를 생산하도록 플래티넘 전극층을 에칭하는데 사용하는 다른 RF 플라즈마 반응기의 개략적인 절단도이고,
도 19는 실시예 Ⅰ에 리스트된 공정 조건에 따라 플래티넘 전극층이 에칭된 이후에 실시예 Ⅰ에 대한 시험 반도체 웨이퍼의 입면을 보인 사진이고,
도 20은 도 19의 시험 반도체 웨이퍼의 산화 마스크가 제거된 이후의 입면을 보인 사진이고,
도 21은 입면을 보인 사진인 도 19이 도면 부호에 의해 확인되는 각 부분을 표시한 도면이고,
도 22는 입면을 보인 사진인 도 20이 도면 부호에 의해 확인되는 각 부분을 표시한 도면이고,
도 23은 실시예 Ⅱ에 리스트된 공정 조건에 따라 플래티넘 전극층이 에칭된 이후에 실시예 Ⅱ에 대한 시험 반도체 웨이퍼의 입면을 보인 사진,
도 24는 입면을 보인 사진인 도 23이 도면 부호에 의해 확인되는 각 부분을 표시한 도면이고,
도 25는 반도체 기판, 반도체 기판 상에 배치되는 에칭-스톱층, 에칭-스톱층 상에 배치되는 배리어층, 배리어층 상에 배치되는 플래티넘 전극층, 플래티넘 전극층 상에 배치되는 보호층, 및 보호층 상에 배치되는 패턴화된 마스크층을 가진 반도체 웨이퍼의 측면도이고,
도 26은 본 발명의 다른 실시예의 경우의 마스킹 및 에칭 공정를 도시한 개략도이고,
도 27은 본 발명의 또 다른 실시예의 경우의 마스킹 및 에칭 공정를 도시한 개략도이고,
도 28은 본 발명의 또 다른 실시예의 경우의 마스킹 및 에칭 공정를 도시한 개략도이고,
도 29는 본 발명의 또 다른 실시예의 경우의 마스킹 및 에칭 공정를 도시한 개략도이고,
도 30은 TOES 마스크층이 제거되고난 후의 실시예 Ⅲ의 시험 반도체 웨이퍼를 보여주는 사진이고,
도 31은 시험 반도체의 SiLK®브랜드 마스크층이 DPS™브랜드 챔버에서 에칭되고난 후의 실시예 Ⅳ의 시험 반도체 웨이퍼의 입면을 보여주는 사진이고,
도 32는 플래티넘층 및 TiN(즉, 배리어층)이 DPS™브랜드 챔버에서 에칭되고난 후의 실시예 Ⅳ의 시험 반도체 웨이퍼의 입면을 보여주는 사진이고,
도 33은 시험 반도체의 SiLK®브랜드 마스크층이 Metal Etch DPS Centura™브랜드 플라즈마 프로세싱 장치의 ASP챔버에서 제거되거나 스트리핑되고난 후의 실시예 Ⅳ의 시험 반도체 웨이퍼의 입면을 보여주는 사진이고,
도 34는 도 33의 에칭된 플래티넘층의 평면 사진이고,
도 35는 돔형 유전체 천정을 도시한 도 17의 유도 결합 RF 플라즈마 반응기의 일부 절개 단면도이고,
도 36은 유전체 부재(즉, 유전체 창 또는 돔형 유전체 천정)의 증착-수용 평면의 마감 평면의 부분 입면도이고,
도 37은 실시예 Ⅴ에 리스트된 공정 조건에 따라 플래티넘 전극층이 에칭된 뒤의 실시예 Ⅴ 경우의 시험 반도체 웨이퍼의 입면을 보여주는 사진이고,
도 38은 도 37의 사진의 입면도를 나타내는 도면으로서, 각각의 부분이 도면부호에 의해 확인되는 것이고,
도 39는 실시예 Ⅵ에 리스트된 공정 조건에 따라 플래티넘 전극층이 에칭된 뒤의 실시예 Ⅵ 경우의 시험 반도체 웨이퍼의 입면을 보여주는 사진이고,
도 40은 도 39의 사진의 부분 입면도를 나타내는 도면으로서, 각각의 부분이 도면부호에 의해 확인되는 것이고,
도 41은 내측의 오목한 표면을 가진 돔형 유전체 천정의 부분 사시도이고,
도 42는 도 41의 돔형 유전체 천정의 부분 단면도로서, 그것의 관련된 내측 오목한 표면이 실시예 Ⅶ에 따라 부산물 재료의 증착물을 수용한 후의 것이고,
도 43는 도 41의 돔형 유전체 천정의 부분 단면도로서, 그것의 관련된 내측 오목한 표면이 실시예 Ⅷ에 따라 부산물 재료의 증착물을 수용한 후의 것이고,
도 44는 실시예 Ⅸ에 따라 부산물 재료의 증작을 수용하였으며 거친 내측 오목한 표면을 가진 돔형 유전체 천정의 부분 절개 단면도이고,
도 45는 실시예 Ⅹ에 리스트된 공정 조건에 따라 이리듐 전극층이 에칭된 뒤의 실시예 Ⅹ 경우의 시험 반도체 웨이퍼의 입면을 보여주는 사진이고,
도 46은 도 45의 사진의 입면도를 나타내는 도면으로서, 각각의 부분이 도면부호에 의해 확인되는 것이고,
도 47은 실시예 ⅩⅠ에 리스트된 공정 조건에 따라 이리듐 전극층이 에칭된 뒤의 실시예 ⅩⅠ 경우의 시험 반도체 웨이퍼의 입면을 보여주는 사진이고, 그리고
도 48은 도 47의 사진의 입면도를 나타내는 도면으로서, 각각의 부분이 도면부호에 의해 확인되는 것이다.
이후, 본 발명의 유사한 부분에 대하여 동일한 도면부호를 갖는 도면을 참조하여 보면, 도 1에서는 전체적으로 도면부호 10으로 표시된 웨이퍼가 전체적으로 도면부호 12로 표시된 반도체 기판을 갖는 것이 도시된다. 반도체 기판(12)이 실리콘 다이옥사이드(SiO2)를 포함하고 도면에 도시되지 않은 회로 소자의 영역을 포함한다는 것은 본 기술분야의 당업자들에게는 주지된 것이다. 본 발명의 다른 실시예에서는, 반도체 기판(12)이 테트라에틸오쏘실리케이트(TOES), 실리콘 다이옥사이드, 및 그들의 혼합물로 구성된 그룹으로부터 선택되는 화합물을 포함한다. 배리어층(14)은 반도체 기판(12) 위에서 배치되고, 전체적으로 도면부호 15로 도시된 층(예컨대, 플래티넘층 또는 이리듐층 등을 포함하는 귀금속층(noble metal layer)[또는 이와 동일한 것의 산화물 또는 합금]과 같은 전기적 전도성 층)은 배리어층(14) 상에 배치된다. 도 25에 가장 잘 도시된 바와 같이, 반도체 기판(12)상에 반도체 기판(12)과 배리어층(14) 사이에 에칭-스톱층(17)이 배치될 수 있다. 바람직하게는,상기 층(15)이 도 1에 도시된 바와 같은 전극층(16)이다. 전극층(16)이 바람직하게는 상기 층(15)이므로, 본 발명의 잔류 설명에서는 본 발명에서 설명된 "전극층(electrode layer: 16)"이라는 용어만 사용할 것이다. 그러나, 이하에서 "전극층(16)"이라고 설명된 어느 곳에서도, 이는 본 발명의 목적을 위하여 "층(layer: 15)"의 균등물을 가질 수 있다는 점이 이해되어야 할 것이다. 또한, 본 발명의 바람직한 실시예에서 "전극층(16)"은 달리 표시되지 않았다면 "플래티넘 전극층(platinum electrode layer: 16)" 또는 "이리듐 전극층(iridium electrode layer: 16)"이 될 수 있다는 점도 이해되어야 할 것이다. 그리하여, 이하에서 본 발명의 바람직한 실시예로서 "플래티넘 전극층(16)"이 설명되거나 언급된 경우라면, 상기 전극층(16)이 플래티넘(platinum: 백금)을 포함하고 그리고 본 발명의 바람직한 실시예는 이하에서 설명될 본 발명의 요구되는 특징을 생성하도록 플래티넘을 에칭하는 것에 관련된다는 점이 이해되어야 할 것이다. 이와 유사하게, 이하에서 본 발명의 바람직한 실시예로서 "이리듐 전극층(16)"이 설명되거나 언급된 경우라면, 상기 전극층(16)이 이리듐을 포함하고 그리고 본 발명의 바람직한 실시예는 이하에서 설명될 본 발명의 요구되는 특징을 생성하도록 이리듐을 에칭하는 것에 관련된다는 점이 이해되어야 할 것이다.
전극층(16)이 반도체 기판(12) 내부에서 어떤 요소(예컨대, 폴리-실리콘 플러그)와 쉽게 반응하거나 확산하기 때문에, 전극층(16)과 반도체 기판(12) 사이에 배리어층(14)이 필요하게 된다. 배리어층(14)은 반도체 기판(12)을 전극층(16)에 결합시키기 위한 접착제(adhesive)로서의 작용도 한다. 상기 전극층(16) 상에 마스크(18)가 배치되며, 그리고 도 1에 가장 잘 도시된 바와 같이, 전체적으로 도면부호 20으로 도시된 패턴화된 레지스트(즉, 포토 레지스트)가 마스크층(18) 위에 선택적으로 위치설정된다. 도 1에 가장 잘 도시된 바와 같이, 패턴화된 레지스트(20)는 다수의 레지스트 부재(20a, 20b, 20c, 20d)를 포함한다. 도 2에 도시된 바와 같은 본 발명의 다른 실시예에서는, 전극층(16)과 마스크층(18) 사이에 보호층(protective layer: 22)이 배치된다.
상기 배리어층(14)은 상기 전극층(16)으로의 접착제 및 확산 장벽으로서의 두가지 작용을 할 수 있는 임의의 적절한 층일 수 있다. 배리어층(14)은 임의의 적절한 두께를 가질 수 있다. 바람직하게는, 배리어층(14)은 Ta 및/또는 TaN 및/또는 TaSiN 및/또는 WNx 및/또는 티타늄 및/또는 TiN과 같은 티타늄 합금을 포함하며, 그리고 약 50 옹스트롬(Angstrom) 내지 약 600 옹스트롬의 두께 범위를 가지고, 더욱 바람직하기로는 약 200 옹스트롬 내지 약 400 옹스트롬의 두께 범위를 가지고, 가장 바람직하기로는 약 300 옹스트롬의 두께를 가진다. 본 발명의 다른 실시예에서는, 배리어층(14)은 BST(즉, 바륨 티타네이트(BaTiO3) 및 스트론튬 티타네이트(SrTiO3))를 포함한다. 이와 달리, 상기 배리어층(14)이 PZT(Pb(Zr1-xTix)O3) 및 SBT(SrBi2Ti2O9)를 포함할 수 있다. 본 발명의 이러한 대안적인 바람직한 실시예에서, 상기 배리어층(14)은 커패시터의 유전체로서 작용한다. 배리어층(14)은 RF 마그네트론 스퍼터링 방법(RF magnetron sputtering method)에 의해 반도체 기판(12) 상에 배치되는 것이 바람직하다.
도 25에 가장 잘 도시된 상기 에칭-스톱층(17)은 접착제로서의 작용이 가능하고 그리고 임의 선택적으로 배리어층(14)과 관련하여 상기 전극층(16)에 대한 확산 배리어가 될 수 있는 임의의 적절한 층일 수 있다. 에칭-스톱층(17)은 임의의 적절한 두께를 가질 수 있다. 바람직하기로, 상기 에칭-스톱층(17)은 실리콘 나이트라이드(Si3N4), 티타늄 다이옥사이드(TiO2), 루테늄 다이옥사이드(RuO2) 및 이리듐 다이옥사이드(IrO2)로 구성되는 그룹으로부터 선택되는 화합물을 포함하고, 그리고 약 50 옹스트롬 내지 약 1000 옹스트롬의 두께 범위, 더욱 바람직하기로는 약 200 옹스트롬 내지 약 700 옹스트롬의 두께 범위, 가장 바람직하기로는 약 300 옹스트롬 내지 약 500 옹스트롬, 예컨대 약 400 옹스트롬의 두께 범위를 가진다. 바람직하기로 상기 에칭-스톱층(17)은 화학 기상 증착에 의해 반도체 기판(12) 상에 증착된다.
상기 전극층(16)은 하나의 바람직한 전극 재료로서 플래티넘 또는 이리듐과 같은 임의의 적절한 하나 또는 그 이상의 귀금속(또는 귀금속(noble metal)의 산화물 또는 합금)이 될 수 있으며, 왜냐하면 높은 유전상수의 강유전성 재료(ferroelectric materials)를 증착하는 후속하는 고온 공정에서 발생하는 경향이 있는 산화에 대해 이들이 불활성이기 때문이다. 전극층(16)은 또한 바람직한 전극 재질로서 플래티넘과 이리듐을 포함하는데 이는 플래티넘과 이리듐이 양호한 전기적 전도체이기 때문이다. 전극층(16)의 두께는 전극층(16)을 포함하는 반도체 또는 캐피시턴스(capacitance) 소자의 최종 용도에 따라 정해져야 한다. 통상적으로 플래티넘 전극층(16)의 두께는 약 500 옹스트롬에서 약 5000 옹스트롬까지의 범위이며, 더욱 바람직하게는 약 1000 옹스트롬으로부터 약 4000 옹스트롬까지이고, 가장 바람직하기로는 약 2000 옹스트롬으로부터 약 3000 옹스트롬까지이고, 예컨대 약 2000 옹스트롬이다. 전극층(16)은 바람직하기로 RF 마그네트론 스터퍼링 방법에 의해 배리어층(14)상에 배치된다.
상기 마스크층(18)은, 패턴화된 레지스트(20) 아래에 남아있는 마스크층(18)의 일부(아래에서 "18a", "18b", "18c", "18d"로 표시되는)를 제외한 마스크층(18)의 모든 트레이스(trace)가 표면 플래티넘 전극층(16)으로부터 반드시 제거되도록 하는 이하에서 설명된 절차에 따라 에칭될 수 있는 임의의 적절한 절연체 또는 금속성 재질이 될 수 있다. 마스크층(18)도 임의의 적절한 두께를 가질 수 있다. 바람직하게는, 마스크층(18)은 이산화 실리콘(SiO2) 및/또는 실리콘 나이트라이드(Si3N4) 또는 임의의 다른 적절한 유전성 재료를 포함한다. 마스크층(18)의 두께는 마스크층(18)의 연속성과, 그리고 이와 이와 더불어서 상기 층(15) 또는 전극층(16)의 연속성에 의존할 수 있다. 마스크층(18)의 두께 범위는 약 1000 옹스트롬 내지 약 15000 옹스트롬, 더욱 바람직하기로는 약 3000 옹스트롬 내지 약 12000 옹스트롬, 가장 바람직하기로는 약 6000 옹스트롬 내지 약 9000 옹스트롬, 예컨대 7000 옹스트롬이다. 마스크층(18)의 상기 층(15) 또는 상기 전극층(16)에 대한 두께비는 약 0.2 내지 약 5.0의, 바람직하기로는 약 0.5 내지 약 4.0의, 더욱 바람직하기로는 약 1.0 내지 3.0의 범위를 가진다. 본 발명의 다른 실시예에서는, 마스크층(18)이 유기 폴리머(organic polymer), 화학 기상 증착된(CVD) SiO2, 도핑된 CVD SiO2 테트라에틸오쏘실리케이트(TOES), CVD Si3N4 및 그들의 혼합물로 구성되는 그룹으로부터 선택되는 화합물을 포함한다. 상기 유기 폴리머는 비결정질 탄소(amorphous carbon), 폴리아미드(polyamide), 파릴렌(parylene), 및 방향족 탄화수소(aromatic hydrocarbon)과 같이 400℃까지 견딜 수 있는 고온 폴리머이다. 적절한 유기 폴리머로서 미시간주의 미드랜드(Midland)에 소재하는 다우 케미칼(Dow Chemical Co.)에 의해 SiLK®의 등록상표로 판매되는 유기 폴리머가 결정된 바 있다. 상기 도핑된 CVD SiO2는 예를 들어 포스포실리케이트 글래스(phosphosilicate glass: PSG)를 형성하기 위하여 인 도우펀트(phosphorus dopant)를 첨가하거나, 보로실리케이트 글래스(borosilicate glass: BSG)를 형성하기 위하여 붕소 도우펀트(Boron dopant)를 첨가하거나, 또는 보로포스포실리케이트 글래스(borophosphosilicate glass: BGSG)를 형성하기 위하여 인 및 붕소 도우펀트(phosphorus and boron dopant)를 첨가하는 것과 같이 CVD 반응제 가스에 첨가된 도핑 가스를 가진 CVD SiO2 필름이다. 마스크층(18)은 화학 기상 증착에 의해 플래티넘 전극층(16) 상에 배치되는 것이 바람직하다.
본 발명의 다른 바람직한 실시예에서, 마스크층(18)은 티타늄(Ti) 및/또는 질화티타늄(TiN)을 포함하며, 바람직하게는 질화티타늄을 포함한다. 이하에서 보다 상세히 설명되는 바와 같이, 질화티타늄을 포함한 마스크층(18)으로 중첩된 이리듐 전극층(16)을 에칭하면, 그리고 산소, 할로겐가스(예컨대, Cl2) 및 불활성가스(예컨대, 아르곤)를 포함한 에칭 가스의 고밀도 플라즈마 내에서 에칭하면, 수평면에 대하여 연관된 측벽의 각도(α)가 약 80도 이상과 동일한 곳에서 이리듐 프로화일을 갖는 에칭된 이리듐 전극이 생성된다는 점이 발견되었다. 마스크층(18)의 제거 이후에 펜스(fence) 또는 베일(veil)이 형성되지 않고서 깨끗한 이리듐 표면이 생성된다. 또한 O2/할로겐가스(들)/불활성가스(들)의 가스 화학물질을 에칭 가스의 고밀도 플라즈마 내에서 이리듐 전극층(16)을 에칭하는 동안에, 이리듐 전극층(16)이 질화티타늄을 포함한 마스크층(18)을 지지하는 경우, 질화티타늄에 대한 이리듐의 에칭 선택도가 약 8.0보다 크며, 바람직하게는 약 10.0보다 크다는 것이 추가적으로 발견되었다. 본 발명의 기본사상과 범주가 TiN을 포함한 마스크층(18)을 지지하 는 플래티넘 전극층(16) 또는 임의의 다른 귀금속층(16)의 에칭을 포함하는데, 플래티넘 전극층(16)의 에칭이 산소(O2), 할로겐가스(예컨대, Cl2) 및 불활성 가스(예컨대, 아르곤)를 포함한 에칭 가스의 고밀도 플라즈마 내에서 수행되는 것으로 이해되어야 한다. 본 발명의 이 실시예의 경우에 마스크층(18)의 두께는 약 500 옹스트롬으로부터 약 9000 옹스트롬의 범위이며, 바람직하게는 약 2000 옹스트롬에서 약 7000 옹스트롬의 범위이며, 더욱 바람직한 두께는 약 3000 옹스트롬이다. 마스크층(18)의 상기 층(15) 또는 상기 전극층(16)(예컨대, 이리듐 또는 플래티넘 전극층(16))에 대한 두께비는 약 0.2 내지 약 5.0의, 바람직하기로는 약 0.5 내지 약 4.0의, 더욱 바람직하기로는 약 1.0 내지 3.0의 범위를 가진다. 바람직하기로는 마스크층(18)은 화학 기상 증착에 의하여 전극층(16) 상에 배치된다.
패턴화된 레지스트(20) (즉, 레지스트 부재(20a, 20b, 20c, 20d)를 포함하는 포토 레지스트(20))는 임의의 하부층 재료(예컨대, 마스크층(18))이 본 발명의 에칭 공정 동안에 에칭되지 않게 보호할 수 있는 재료의 임의의 적절한 층일 수 있다. 패턴화된 레지스트(20)을 위한 적절한 재료는 노볼락 레진(novolac resin) 및 광활성 분해 억제제(photoactive dissolution inhibitor)로 구성되는 레지스트 시스템을 포함한다(모두 S
Figure 112005502217590-pct00053
ss의 발견에 기초하고 있음). 레지스트(20)에 대한 다른 적절한 재료들이 'Solid State Technology' 1996년 7월호에 게재된 Hiroshi Ito의 논문 "Deep-UV Resist: Evolution and Status"에 리스트되어 있다. 패턴화된 레지스트(20)는 임의의 적절한 두께를 가질 수 있으며, 바람직하기로 패턴화된 레지스트(20)의 두께는 약 0.3 ㎛로부터 약 1.40㎛까지의 범위이며, 더욱 바람직하게는 약 0.5㎛로부터 약 1.2㎛까지의 범위이고, 가장 바람직하기로는 약 0.8㎛이다. 바람직하기로 패턴화된 레지스트(20)는 스핀 코팅 방법(spin coating method)에 의하여 마스크층(18) 상에 배치된다.
도 2에 도시된 본 발명의 실시예에서 보호층(22)은 본 발명의 오버에칭 공정(overeching process) 동안에 에칭되는 전극층(이하에서 전체적으로 "16e"로서 표시되는)의 코너(이하에서 전체적으로 "16g"로서 표시되는)를 보호하기 위한 것이다. 보호층(22)의 다른 목적은 마스크층(18) 및 전극층(16)로의 양호한 접착력을 제공하는 것이다. 보호층(22)은 티타늄 및/또는 질화티타늄(titanium nitride) 등과 같은 임의의 적절한 재료 또는 화학물질을 포함할 수 있고, 통상적인 방법에 의해, 예컨대 RF 마그네트론 스퍼터링 방법에 의해 전극층(16)의 표면 상에 배치될 수 있다. 보호층(22)의 두께는 임의의 적절한 두께일 수 있으며, 바람직하게는 약 50 옹스트롬으로부터 약 1000 옹스트롬까지의 범위이며, 더욱 바람직하게는 약 100 옹스트롬으로부터 약 600 옹스트롬까지의 범위이며, 가장 바람직하기로는 약 100 옹스트롬으로부터 약 400 옹스트롬까지이며, 예컨대 약 300 옹스트롬이다.
도 1 또는 도 2 또는 도 25의 다중층 구조로부터 반도체 또는 캐피시턴스 소자를 형성하거나 생산하기 위하여, 도 5에 가장 잘 나타낸 바와 같이, 또는 도 2 또는 도 25에 도시된 본 발명의 실시예가 사용되어지는 경우에 도 6에서 가장 잘 나타낸 바와 같이, 레지스트 부재(20a, 20b, 20c, 20d)의 각각 아래에 있는 마스크층(18a, 18b, 18c, 18d)을 제외한 마스크층(18)을 전극층(16)의 표면으로부터 침식 및 제거하거나 또는 에칭하도록 하기 위하여, 다중층 구조는 적절한 플라즈마 프로세싱 장치 내에 우선적으로 위치된다.
종래 기술의 적절한 플라즈마 프로세싱 장치는 도 3에 도시되고, Babie 등에 허여된 미국특허 제 5,188,704에서 설명되어 있다. 도 3의 플라즈마 프로세싱 장치는 전체적으로 도면부호 30으로 도시된 플라즈마 반응기를 포함하고, 플라즈마 반응기(30)는 반응기 챔버(32)를 형성하며 하우징하기 위한 것으로 전체적으로 도면부호 31로 도시된 벽체를 포함하는데, 반응기 챔버(32) 내에서는 중성(n) 입자, 양성(+) 입자, 및 음성(-) 입자가 발견된다. 벽체(31)는 원통형 벽(54)과 커버(56)를 포함한다. 플라즈마 프로세싱 가스는 유입구(34)를 통해 반응기 챔버(32)로 도입된다. 플라즈마 에칭 가스는 유입구(44-44)를 통해 반응기 챔버(32)로 도입된다. 수냉식 음극(cathode: 36)은 13.56㎒의 RF 전원 공급기(38)에 접속된다. 양극(anode: 39)은 라인(40)에 의해 접지된 벽체(31)에 접속된다. 헬륨 가스는 음극(36)을 관통한 통로(50)을 통하여 립 시일(lip seal;52)에 의해 주변이 지지되는 웨이퍼(10)의 아래의 공간에 공급되고, 이 헬륨가스는 웨이퍼(10)를 냉각시킨다. 웨이퍼(10)는 그 주변에서 웨이퍼(10)의 상부 표면을 하방으로 잡고 있는 다수의 클램프(도시되지 않음)를 포함하는 웨이퍼 지지체(46)에 의해 지지되며, 이는 본 기술분야의 당업자에게 주지된 기술이다. 한 쌍의 헬름홀츠 방식의 전자기 코일(helmholtz configured electromagnetic coils;42,43)은 챔버(32) 내부에 북극(north pole)과 남극(south pole)을 제공하며 측방의 원통형 벽(54)과 벽체(31)의 대향 단부에 배치된다. 전자기 코일(42,43)은 횡단 자기장(transverse magnetic field)을 제공하 며 북극과 남극은 좌측 및 우측에서 웨이퍼(10)의 표면과 평행한 수평 자기장 축을 제공한다. 횡단 자기장은 웨이퍼(10)를 향해 이동하면서 자기장에 의하여 방사상으로 가속되는 전자의 수직 속도를 늦추도록 인가된다. 따라서, 플라즈마(33) 내에서 전자의 양이 횡단 자기장에 의하여 증가되어 플라즈마(33)가 강화된다는 것은 본 기술분야의 당업자들에게는 주지된 사실이다.
자기장을 제공하는 전자기 코일(42,43)은 균일한 필드 강도 방향을 생성하도록 독립적으로 제어된다. 상기 필드는 활성화된 전자기 코일(42,43)의 회전에 의하여 연속적으로 웨이퍼(10) 주변에 각도상으로 스텝될 수 있다. 전자기 코일(42,43)에 의해 제공되는 횡단 자기장은 플라즈마(33)에 의해 처리되어질 웨이퍼(10)의 표면에 평행하게 향하게 되고, 플라즈마 반응기(30)의 음극(36)는 플라즈마(33)내의 전자의 이온화를 효과적으로 증가시킨다. 이는 음극(36)의 쉬스(sheath)에 걸쳐서 잠재적인 드롭(drop)을 감소하는 능력과 웨이퍼(10)의 표면상에서 나타나는 이온 전류 플럭스를 증가하는 능력을 제공하므로써, 높은 이온 에너지의 요구없이 높은 에칭 속도가 결과적으로 달성된다.
본 발명에서 사용되는 자기적으로 강화된 반응성 이온 에칭(magnetically enhanced reactive ion ethching; MERIE)을 달성하기 위해 사용되는 바람직한 자기원(magnetic source)은 헬름홀츠 구성으로 배열된 전자기 코일(42,43)에 의해 제공되는 가변적인 회전 장이다. 전자기 코일(42,43)은 3상 교류 전류에 의해 구동된다. 플럭스(B)를 가진 자기장은 웨이퍼에 평행하고, 도 4에 도시된 바와 같이 전기장에 직교한다. 도 4를 참조하면, 플럭스(B)를 생성하는 자기장(H)의 벡터는, 0.01로부터 1㎐까지, 특별하게는 0.5㎐인 통상의 회전 주파수에서 전자기 코일(42,43)을 통해 흐르는 다양한 전류의 위상에 의하여 전기장의 중심 축선 주위를 회전한다. 자기장 플럭스(B)의 강도는 통상적으로 "영(0)" 가우스로부터 약 150 가우스까지 가변되며 전자기 코일(42,43)에 인가되는 전류의 양에 의해 정해진다. 비록 도 3에서는 마스크층(18a, 18b, 18c, 18d)을 제외한 마스크층(18)을 제거하기에 적절한 단일한 플라즈마 프로세싱 장치를 도시하였지만, 이는 전자 사이클로트론 공명기(electron cyclotron resonance;ECR), 헬리콘 공명기(helicon resonance) 또는 유도 결합 플라즈마(inductively coupled plasma: ICP), 트라이오드 에칭기(triode etchers) 등과 같은 다른 플라즈마 에칭기가 사용될 수 있다는 것으로 이해되어야 한다.
플라즈마(33)는, 도 5와 도 6에 가장 잘 도시된 바와 같이, 레지스트 부재(20a, 20b, 20c, 20d) 아래에 각각 있는 마스크층(18a, 18b, 18c, 18d)을 제외한 마스크층(18)을 침식(즉, 세정하며 에칭해 내는)하는 임의의 적절한 에칭 가스를 사용할 수 있다. 예를 들어, 마스크층(18)이 이산화 실리콘을 포함하는 경우, 적절한 에칭 가스(들)은 플루오르-함유 가스(즉, CHF3, SF6,C2F6,NF3 등), 브롬-함유 가스(즉, HBr 등), 염소-함유 가스(즉, CHCl3 등), 희귀 또는 불활성 가스(즉, 아르곤 등) 및 이들의 혼합물을 포함하는 그룹으로부터 선택되어질 수 있다. 바람직하게는 본 발명의 바람직한 일실시예로서, 에칭 가스는 산소와 같은 강 산화성 물질을 포함하지 않는데, 이는 이러한 단계의 목적이 레지스트 부재(20a, 20b, 20c, 20d)에 의해 각각 보호되는 마스크층(18a, 18b, 18c, 18d)을 제외한 마스크층(18)을 제거하면서 패턴화된 레지스트(20)를 제거하지 않는 것을 목적으로 하기 때문이다. 더욱 상세하게는, 에칭 가스는 약 20 부피%로부터 약 40 부피%까지의 CHF3와 약 60 부피%로부터 약 80 부피%까지의 아르곤을 포함한다. 마스크층(18)을 제거하는 적절한 플라즈마 프로세싱 장치(도 3의 플라즈마 프로세싱 장치와 같은)에 대한 바람직한 반응기 상태는 다음과 같다.
압력 10 - 150 mTorr
RF 전력 500 - 1500 watts
회전 자기장 25 - 70 Gauss
물의 온도 25 - 100 ℃
마스크층(18) 에칭속도 2000 - 10,000 옹스트롬/min
패턴화된 레지스트(20)에 대한 마스크층(18)의 선택도는 1:3보다 좋으며, 마스크층(18)과 패턴화된 레지스트(20)에 사용되는 재질에 의존한다.
더욱 일반적으로, 적절한 플라즈마 프로세싱 장치(도 3의 플라즈마 프로세싱 장치와 같은)에서 마스크층(18)을 제거하기 위한 프로세싱 변수는 이하의 테이블Ⅲ에 기술된 범위로 떨어지며 CHF3와 아르곤 가스의 유량은 이하의 테이블Ⅲ에 기술된 것을 기초로 한다.
[표 3]
Figure 112005502217590-pct00071
본 발명의 다른 바람직한 실시예에서, 마스크층(18)이 티타늄 및/또는 질화티타늄(바람직하게는 질화 티타늄)을 포함할 때, 도 5와 도 6에 잘 도시된 바와 같이, 레지스트 부재(20a, 20b, 20c, 20d) 각각의 아래에 있는 마스크층(18a, 18b, 18c, 18d)을 제외한 티타늄/질화 티타늄-함유 마스크층(18)을 침식(즉, 세정하며 에칭)하는 적절한 에칭 가스(들)은 불활성 가스(즉, 아르곤), 할로겐(즉, Cl2) 및 HBr, BCl3 와 그의 혼합물로 구성되는 그룹으로부터 선택된 가스들을 포함하는 그룹으로부터 선택될 수 있다. 바람직하게는, 에칭 가스는 약 10 부피%로부터 약 30 부피% 아르곤, 약 20 부피%로부터 약 60 부피% 염소, 및 약 20 부피%로부터 약 60% 부피 HBr 및/또는 BCl3를 포함한다. 티타늄 및/또는 질화 티타늄을 포함하는 마스크층(18; 마스크층(18a, 18b, 18c, 18d)을 제외한)을 제거하는 적절한 플라즈마 공정 장치(도 3의 플라즈마 프로세싱 장치와 같은)에 대한 바람직한 반응기 조건은 이하와 같다.
압력 10 - 150 mTorr
RF 전력 500 - 1500 watts
회전 자기장 25 - 70 Gauss
물의 온도 25 - 100 ℃
마스크층(18) 에칭속도 2000 - 10,000 옹스트롬/min
패턴화된 레지스트(20)에 대한 티타늄/질화 티타늄-함유 마스크층(18)의 선택도는 1:3보다 좋으며, 패턴화된 레지스트(20)에 사용되는 재질에 의존한다.
더욱 일반적으로, 적절한 플라즈마 프로세싱 장치(도 3의 플라즈마 프로세싱 장치와 같은)에서 티타늄/질화 티타늄-함유 마스크층(18)을 제거하기 위한 프로세싱 변수는 이하의 테이블Ⅳ에 기술된 범위로 떨어지며 아르곤, 염소, 그리고 HBr 및/또는 BCl3 가스의 유량은 이하의 테이블Ⅲ에 기술된 것을 기초로 한다.
[표 4]
Figure 112005502217590-pct00055
도 2에 도시된 본 발명의 바람직한 실시예에서는 보호층(22)이 마스크층(18)과 전극층(16)사이의 전극층(16)상에 배치되고, 보호층(22)은 플래티넘 전극층(16)이 노출되도록 마스크층(18)의 제거후에 제거되거나 에칭되어진다. 보호층(22)은, 마스크층(18a, 18b, 18c, 18d) 각각의 바로 아래에 있는 보호층(22a,, 22b, 22c, 22d)을 제외한 보호층(22)을 침식하거나 에칭하기 위해 적절한 에칭 가스를 사용하는 플라즈마(33)가 포함된 적절한 플라즈마 프로세싱 장치(도 3의 플라즈마 프로세싱 장치와 같은)를 사용하여 및/또는 임의의 적절한 방식으로 에칭되며 제거될 것이다. 예를 들어, 보호층(22)으로서 질화 티타늄이 사용된 경우에는, 적절한 에칭 가스(들)은 Cl2, HBr, BCl3, 불활성 가스(예컨대, 아르곤) 및 그들의 혼합물을 포함하는 그룹으로부터 선택될 것이다. 바람직한 본 발명의 일실시예에서, 보호층(22a, 22b, 22c, 22d)을 제외한 보호층(22)을 침식하며 에칭하는 에칭 가스는 약 20 부피%로부터 약 60 부피%까지의 Cl2, 약 20 부피%로부터 약 60 부피%까지의 HBr 및/또는 BCl3, 그리고 약 10 부피%로부터 약 30 부피%까지의, 바람직하게는 아르곤인 불활성가스를 포함한다. 보호층(22a, 22b, 22c, 22d)을 제외한 보호층(22)를 제거하기 위한 적절한 플라즈마 프로세싱 장치(도 3의 플라즈마 프로세싱 장치와 같은)에 대한 적절한 반응기 조건은 마스크층(18; 마스크층(18a, 18b, 18c, 18d)을 제외한)을 제거하기 위한 전술된 반응기 조건과 동일할 것이다. 이는 ECR,ICP, 헬륨 공명기 등과 같은 다른 에칭기가 보호층(20)을 제거하는데 사용될 수 있는 것으로 이해되어야 한다. 계속되는 이후의 설명에 따라, 보호층(22a, 22b, 22c, 22d)은 본 발명의 에칭 프로세싱동안 에칭된 전극층(16e라고 표기된 것 아래에)의 코너(16g라고 표기된 것 아래에)를 보호하기 위한 것이다. 이는 보호층(22a, 22b, 22c, 22d)이 에칭 프로세싱동안 에칭된 전극층(16)을 보호할뿐만 아니라, 현존하는 프로파일의 유지 및/또는 프로화일(즉, 에칭된 플래티넘 또는 이리듐 프로파일)의 개선에 도움이 될 것이다.
플래티넘 전극층(16)을 에칭하기 위한 본 발명의 다른 실시예에서, 보호층(22a, 22b, 22c, 22d)을 제외한 보호층(22)은 고온에서 본 발명의 플래티넘-에칭 프로세싱에 사용되는 에칭가스에 의하여 에칭될 것이다. 이후의 설명에 따라 좀 더 상세하게는, 플래티넘 전극층(16)이 바람직하게는 고밀도 유도 결합 플라즈마를 포함한 고밀도 플라즈마 챔버에서 아래의 고정 조건하에서 에칭되고, 보호층(22)도 이러한 조건하에서 에칭되며 제거될 것이다.
프로세스 변수
에칭 가스 유동 50 - 500 sccm
할로겐가스(예컨대, Cl2) 20 부피% - 95 부피%
불활성가스(예컨대, 아르곤) 5 부피% - 80 부피%
압력(mTorr) 0.1 - 300 milli Torr
코일 인덕터의 RF 전력(Watts) 100 - 5000 watts
웨이퍼 받침대의 RF 전력(Watts) 50 - 3000 watts
플래티넘 전극 웨이퍼의 온도(℃) 약 150 - 약 500℃
플래티넘 에칭 속도(Å/min) 200 - 6000 Å/min
코일 인덕터의 RF 주파수 100 K - 300 ㎒
웨이퍼 받침대의 RF 주파수 100 K - 300 ㎒
그리하여, 동일한 장치와 공정 조건이 플래티넘 전극층(16)을 에칭할 뿐만 아니라 보호층(22)의 선택적인 부분을 에칭하며 제거하는데 사용될 수 있다. 이후에 또 설명되는 본 발명의 다른 바람직한 실시예에서, 보호층(22)과 플래티넘 전극층(16)은 제거될 것이며 이하의 공정 조건하에서 고밀도 유도 결합 플라즈마가 포함된 고밀도 플라즈마 챔버에서 각각 에칭된다.
프로세스 변수
에칭 가스 유동 50 - 500 sccm
할로겐가스(예컨대, Cl2) 10 부피% - 90 부피%
불활성가스(예컨대, 아르곤) 5 부피% - 80 부피%
HBr 및/또는 BCl3 45 부피% - 25 부피%
압력(mTorr) 0.1 - 300 milli Torr
코일 인덕터의 RF 전력(Watts) 100 - 5000 watts
웨이퍼 받침대의 RF 전력(Watts) 50 - 3000 watts
플래티넘 전극 웨이퍼의 온도(℃) 약 150 - 약 500℃
플래티넘 에칭 속도(Å/min) 200 - 6000 Å/min
코일 인덕터의 RF 주파수 100 K - 300 ㎒
웨이퍼 받침대의 RF 주파수 100 K - 300 ㎒
이리듐 전극층(16)을 에칭하기 위한 본 발명의 다른 실시예에서, 보호층(22a, 22b, 22c, 22d)를 제외한 보호층(22)은 고온에서 본 발명의 이리듐 에칭 처리에 사용되는 에칭 가스에 의하여 에칭될 것이다. 이후의 설명에서 나타나는 바와 같이 보다 상세하게는, 고밀도 유도 결합 플라즈마가 포함된 고밀도 플라즈마 챔버내에서 아래의 조건에 따라 에칭됨이 바람직하며, 보호층(22)은 이 조건과 동일한 조건에서 에치될 것이다.
프로세스 변수
에칭 가스 유동 50 - 500 sccm
산소 5 부피% - 40 부피%
할로겐 가스(예컨대, Cl2) 10 부피% -60 부피%
불활성가스(예컨대, 아르곤) 30 부피% - 80 부피%
압력(mTorr) 0.1 - 300 milli Torr
코일 인덕터의 RF 전력(Watts) 100 - 5000 watts
웨이퍼 받침대의 RF 전력(Watts) 50 - 3000 watts
플래티넘 전극 웨이퍼의 온도(℃) 약 150 - 약 500℃
이리듐 에칭 속도(Å/min) 200 - 6000 Å/min
코일 인덕터의 RF 주파수 100 K - 300 ㎒
웨이퍼 받침대의 RF 주파수 100 K - 300 ㎒
그리하여, 동일한 장치와 공정 조건이 이리듐 전극층(16)을 에칭할 뿐만 아니라 보호층(22)의 선택적인 부분을 에칭하며 제거하는데 사용될 수 있다. 이후에 또 설명되는 본 발명의 다른 바람직한 실시예에서, 보호층(22)과 이리듐 전극층(16)은 제거될 것이며 이하의 공정 조건하에서 고밀도 유도 결합 플라즈마가 포함된 고밀도 플라즈마 챔버에서 각각 에칭된다.
프로세스 변수
에칭 가스 유동 50 - 500 sccm
산소 5 부피% - 20 부피%
할로겐 가스(예컨대, Cl2) 10 부피% -60 부피%
불활성가스(예컨대, 아르곤) 30 부피% - 80 부피%
HBr 및/또는 BCl3 5 부피% - 20 부피%
압력(mTorr) 0.1 - 300 milli Torr
코일 인덕터의 RF 전력(Watts) 100 - 5000 watts
웨이퍼 받침대의 RF 전력(Watts) 50 - 3000 watts
플래티넘 전극 웨이퍼의 온도(℃) 약 150 - 약 500℃
이리듐 에칭 속도(Å/min) 200 - 6000 Å/min
코일 인덕터의 RF 주파수 100 K - 300 ㎒
웨이퍼 받침대의 RF 주파수 100 K - 300 ㎒
전극층(16)이 노출되도록 하면서 마스크층(18)의 잔여물만이 레지스트 부재(20a, 20b, 20c, 20d)의 바로 아래에 각각 위치되는 마스크층(18a, 18b, 18c, 18d)이 되는 방식으로 마스크층(18)의 선택적인 부분을 전극층(16)의 표면으로부터 에칭 제거한 이후에, 레지스트 부재(20a, 20b, 20c, 20d)가 제거된다. 레지스트 부재(20a, 20b, 20c, 20d)는 임의의 적절한 시간에 제거될 것이며, 바람직하게는 전극층(16)의 에칭 이전이고, 반도체 기판(12)이 약 150℃보다 더 크게 가열되기 전에 제거되는 것이 바람직하다. 이와 동일한 사실이 도 2, 도 6 및 도 8에 도시된 바람직한 실시예에서 유지되는데, 즉 전극층(16)이 노출되도록 하면서 보호층(18)의 잔여물만이 마스크층(18a, 18b, 18c, 18d)의 바로 아래에 각각 위치되는 보호층(22a, 22b, 22c, 22d)이 되는 방식으로 보호층(22)의 선택적인 부분을 전극층(16)의 표면으로부터 에칭 제거한 이후에, 레지스트 부재(20a, 20b, 20c, 20d)가 제거된다. 그러나, 본 발명의 이러한 실시예에 대하여, 레지스트 부재(20a, 20b, 20c, 20d)는 보호층(22)의 선택적인 부분이 에칭 제거되기 전에 제거될 것이다. 이와는 달리, 레지스트 부재(20a, 20b, 20c, 20d)는 보호층(22)의 선택적인 부분의 제거 이후(또는 제거중 동시)에 제거될 것이며 전극층(16)의 에칭을 목적으로 반도체 기판(12)이 약 150℃보다 큰 온도로 가열되기 전에 제거될 것이다. 통상적으로, 적어도 일부의 레지스트 부재(20a, 20b, 20c, 20d)는 보호층(22)의 선택적인 부분이 전극층(16)을 노출시키도록 하여 보호층에 의해 이중으로 놓여지지 않게 에칭 제거되는 동안 제거되어져야 한다.
레지스트 부재(20a, 20b, 20c, 20d)는 본 기술분야의 당업자들에게 주지된 산소 플라즈마 에싱(oxygen plasma ashing)을 이용하는 것과 같은 임의의 적절한 방식으로 제거될 것이다. 레지스트 부재(20a, 20b, 20c, 20d)는, 산소를 포함하는 에칭 가스를 함유하는 플라즈마를 사용하여 도 3에 도시된 플라즈마 프로세싱 장치와 같은 임의의 적절한 플라즈마 프로세싱 장치에 의해 마스크층(18a, 18b, 18c, 18d)으로부터 각각 스트립(stripped)될 것이다. 레지스트 부재(20a, 20b, 20c, 20d)는 어플라이드 머리어리얼즈사의 metal etch MxP Centura 상표로 시판되는 플라즈마 프로세싱 장치인 advanced strip passivation(ASP) 챔버내에서 마스크층(18a, 18b, 18c, 18d)으로부터 각각 제거된다. 마스크층(18a, 18b, 18c, 18d)으로부터 각각 레지스트 부재(20a, 20b, 20c, 20d)를 스트립핑할 때, 상기 ASP 챔버는 마이크로웨이브 다운스트림 O2/N2 플라즈마를 사용하여 다음의 프로세싱 즉, 120초, 250℃, 1400W, 3000cc O2, 300cc N2 및 2 Torr로서 된다.
전극층(16)은 도 7과 도 8에 나타난 바와 같이 노출되어진 이후에, 프로파일을 가진 미크론이하 패턴으로 전개되도록 에칭된다. 이후의 설명과 같이, 전극층(16)이 에칭되기 전에, 전극층(16)을 지지하는 반도체 기판(12)은 약 150℃보다 큰 온도로 가열되고, 바람직하게는 약 150℃보다 커서 약 500℃까지이며, 더욱 바람직하게는 약 200℃로부터 약 400℃까지이고, 최적의 온도는 약 250℃로부터 약 350℃까지이다. 반도체 기판(12)은 바람직하게는 에칭 공정(예컨대, 귀금속 에칭 공정) 중에 웨이퍼(10)를 지지하는 받침대에 의해 가열된다.
전극층(16)은 모두 어플라이드 머티어리얼즈사의 상표를 가진, 즉 AME8100 EtchTM상표 또는 Precision Etch 5000TM 또는 Precision Etch 8300TM로 시판되는 반응성 이온 에치(reactive ion etch) 플라즈마 프로세싱 장치와 같은 임의의 적절한 플라즈마 프로세싱 장치내에서 에칭될 것이다. 전극층(16)을 에칭하기 위한 다른 적절한 플라즈마 프로세싱 장치는 역시 어플라이드 머티어리얼즈사의 상표인 Metal Etch DPS CenturaTM 로 시판되는 플라즈마 프로세싱 장치이다. 이 역시 ECR, ICP, 헬륨 공명기 등과 같은 다른 플라즈마 에칭기가 사용될 수 있는 것으로 이해되어야 한다.
이전의 적절한 플라즈마 프로세싱 장치의 대부분은 유전체 부재를 사용한다. 본 발명의 바람직한 실시예에서는 이하에서 보다 상세히 설명되는 바와 같이 임의의 공정-부산물 증착물의 전기적 전도성을 감소시키기 위하여, 유전체 부재는 증착물-수용 표면으로서의 작용을 하는 내측 표면을 가지며, 여기에서 플래티넘 부산물과 같은 귀금속 부산물(noble metal by-products)이 플라즈마 에칭 동안에 형성된다. 유전체 부재의 내측 증착물-수용 평면은 피크-대-밸리(peak-to-valley) 거칠기 높이(roughness height)를 가진 표면 마감을 포함하는데, 평균 높이값은 약 1000Å 이상이며, 더욱 바람직하기로는 예컨대 약 1800Å 내지 약 4000Å의 범위를 가진 약 1800Å 이상이고, 가장 바람직하기로는 예컨대 약 4000Å 내지 약 8000Å의 범위를 가진 약 4000Å 이상이다. 거칠기(roughness)는 상대적으로 미세하게 이격된 표면 불균일도와 같이 정의될 수도 있다. 기계가공 및 연마 작용에 의해 생성되는 표면상에서는, 공구 에지 및 연마재 입자(abrasive grains)의 커팅 작용 및 기계 공구의 피딩에 의해 생성되는 불균일성이 거칠기이다. 거칠기 편차는 법선 표면(NS)에 수직방향으로 측정된다(도 36 참조). 도 36에 가장 잘 도시된 바와 같이, 거칠기 높이(RH)는 피크(P)로부터 밸리(V)까지 측정된다. 도 36을 더 참조하면, 법선 표면(NS)은 피크(P)가 평탄화되어 밸리(V)를 채우게 되는 경우에 결과적으로 나타나는 표면이다. 본 발명의 경우, 거칠기 높이(RH) 값은 표면 거칠기를 측정하기 위한 적절한 기구를 사용하여 얻어지는 유전체 부재의 적층물-수용 표면 상의 모든 RH 값의 산술 평균의 계산으로부터 얻어지는 평균 높이 값이다. 적층물-수용 표면 상에서의 평균 RH 값을 측정하기 위한 적절한 기구는 미국 아리조나주 투산(Tucsan)에 소재하는 WYKO Corporation으로부터 상업적으로 판매되는 모델 번호 PZ-06-SC-SF의 제품으로서 매끈한 표면 측정용으로 위상-이동 간섭계(phase-shifting interferometry: PSI)를 사용하고 거친 표면 및 계단 측정용으로 수직-스캐닝 간섭계(vertical-scanning interferometry: VSI)를 사용하는 비-접촉식 광 표면 프로파일러를 입수할 수 있다. 적층물-수용 표면 상에서의 평균 RH 값을 계산하기 위한 적절한 절차는 "WYKO Surface Profiler TEchnical Reference Manual"의 제목으로 WYKO Corporation에 의해 발행된 테크니칼 매뉴얼에 기술되어 있으며, 그 내용이 본원의 참조문헌이 된다. 요구되는 평균 거칠기 높이 값을 얻기 위하여 적층물-수용 표면을 마감하는 바람직한 절차는 36-그리드 알루미나(36-grid alumina)로써 비드 블라스팅(bead blasting)하는 것을 포함한다.
앞서 설명된 바와 같이 본 발명에 따르면, 반도체 기판(12)과 같은 웨이퍼(10)는 플라즈마 프로세싱 챔버 내부에서 바람직하기로 집적회로(IC) 금속 상호 연결 소자를 패턴화하기 위한 플라즈마 에칭과 같은 것에 의하여 처리된다. 약 1000Å 이상의 평균 높이값으로서 피크-대-밸리 거칠기 높이 값을 가진 표면 마감을 가진 내측 표면을 포함하는 유전체 부재(또는 창)를 사용하는 본 발명의 실시예에 대하여 플라즈마 에칭이 바람직한 실시예 중의 하나이지만, 본 발명의 이 실시예의 사상과 범주는 화학 기상 증착 및 물리 기상 증착과 같은 기판의 다른 프로세싱 유형도 포함한다. 전술한 바와 같이, 웨이퍼(10)의 플라즈마 프로세싱 동안에 프로세싱 전력(예컨대, RF 전력, 마그네트론 전력, 마이크로웨이브 전력 등)이 세라믹 돔과 같은 비전도성 재료의 유전체 창을 포함하는 유전체 부재를 통과하고, 그리고 앞선 가스의 플라즈마에 결합된다. 만일 플라즈마 공정이 플라즈마 에칭인 경우에는, 금속(예컨대, 플래티넘, 구리, 알루미늄, 티타늄, 루테늄, 이리듐 등)의 금속 에칭이 기판에 의해 지지되어 있는 동안에 수행된다. 또한 플라즈마 공정 동안에, 1997년 8월 26일자로 출원되었으며 본원은 참조 문헌으로 통합되는 미국 특허 출원 번호 08/920,283호에 개시된 바와 같이, 유전체 부재의 내측 표면 상에서 재료의 증착물이 발생한다. 이 증착물은 플라즈마와 전력원 사이에 위치하게 된다.
본 발명의 이 실시예를 위한 플라즈마 공정이 플라즈마 에칭인 경우라면, 증착물은 기판 상의 금속층을 에칭하는 것으로부터 기인되고, 그리하여 증착물은 전기적으로 전도성이 있으며, 단지 실시예에 의하여, 금속, 금속 산화물(들), 금속 질화물(들)을 포함한다. 상기 금속은 프로세스 챔버 내부에서 에칭되는 금속에 상응하고, 단지 실시예에 의하여, 플래티넘, 구리, 알루미늄, 티타늄, 루테늄, 이리듐 등을 포함한다. 증착물이 전기적으로 전도성이 있고 플라즈마와 전력원 사이에 있는 경우, 프로세싱 전력 전송의 감쇠가 발생하고 이는 전기적으로 전도성 있는 증착물이 일정 두께, 예컨대 약 0.001 인치 내지 약 0.5 인치에 도달할 때까지 계속되고, 이후에는 프로세싱 전력 전송이 아주 낮아지거나 심지어 제로에 달하게 된다. 따라서, 증착물은 프로세스 챔버 내의 프로세싱 가스의 플라즈마로의 프로세싱 전력 전송의 효율을 감소시키는 패러데이 실드와 같은 거동을 하게 된다. 유전체 부재를 통한 프로세스 챔버로의 프로세싱 전력 전송이 감소되기 시작하면, 기판에 의해 지지되는 금속층의 프로세싱(예컨대, 에칭 속도)도 감소되기 시작한다. 유전체 부재를 통한 프로세스 챔버로의 프로세싱 전력 전송을 전체적으로 보다 안정되게 유지하고, 그리하여 기판에 의해 지지되는 금속층의 안정된 프로세싱을 위한 시간을 유지 또는 연장하기 위해서는, 유전체 부재의 내측 증착물-수용 표면이, 앞서 보다 상세하게 설명된 바와 같이, 약 1000Å 이상의 평균 높이값으로서 피크-대-밸리 거칠기 높이 값을 가진 표면 마감을 포함한다. 유전체 부재 또는 천정 상에서 이러한 표면 마감을 사용함으로써, 보다 큰 표면적이 플라즈마 공정으로부터의 부산물을 수용하기 위하여 제공되고, 이는 주어진 체적의 부산물의 두께 또는 스킨 깊이를 감소시킬 것이다. 임의의 주어진 체적의 부산물에 대하여, 부산물 증착물을 지지하는 표면적이 작을수록 스킨 깊이는 더 두꺼워지거나 더 커지며, 반대의 경우에는 그 역이 성립한다. 플라즈마 공정으로부터의 부산물의 주어진 체적의 두께 또는 스킨 깊이가 증가할수록 부산물 증착물은 전기적으로 더욱 전도성이 있게 된다.
전극층(16)(예컨대, 플래티넘 전극층 16)을 에칭하기 위한 적절한 플라즈마 프로세싱 장치는 에칭 가스의 플라즈마를 사용하며, 이는 양호한 프로파일(예컨대, 플래티넘 또는 이리듐 프로화일, 약 85도이거나 이보다 큰, 바람직하게는 약 87도이거나 이보다 큰, 더욱 바람직하게는 약 88.5도이거나 이보다 더 큰)을 생성할 수 있다. 에칭 가스는, 할로겐 가스(예컨대, 불소, 염소, 브롬, 요오드 및 아스타틴)와 같은 할로겐 함유 가스 및 헬륨, 네온, 아르곤, 크립톤, 제논 및 라돈과 같은 불활성 가스를 폭넓게 포함하거나, 또는 이로써 구성되거나, 또는 필수적으로 이로 써 구성된다. 바람직하게는, 에칭 가스는 할로겐(바람직하게는 염소) 및 헬륨, 네온 및 아르곤으로 구성되는 그룹으로부터 선택된 불활성 가스를 포함하거나 또는 이로써 구성되거나 또는 필수적으로 이로써 구성된다. 불활성 가스는 바람직하게는 아르곤이다. 에칭 가스는 보다 상세하게는, 바람직하게 약 20 부피%로부터 약 95 부피%까지의 할로겐 가스(즉, 염소) 및 약 5 부피%로부터 약 80 부피%까지의 불활성 가스(즉, 아르곤), 보다 바람직하게는 약 40 부피%로부터 약 80 부피%까지의 할로겐 가스(즉, 염소) 및 약 20 부피%로부터 약 60 부피%까지의 불활성 가스(즉, 아르곤), 최적으로 바람직하게는 약 55 부피%로부터 약 65 부피%까지의 할로겐 가스(즉, 염소) 및 약 35 부피%로부터 약 45 부피%까지의 불활성 가스(즉, 아르곤)를 포함하거나, 또는 이로써 구성되거나 또는 필수적으로 이로써 구성된다.
에칭 가스는 또한 산소, 할로겐 가스(예컨대, 플루오르, 염소, 브롬, 요오드 및 아스타틴)와 같은 할로겐 함유 가스 및 헬륨, 네온, 아르곤, 크립톤, 제논 및 라돈과 같은 불활성 가스를 폭넓게 포함한다. 바람직하게는, 에칭 가스는 할로겐(바람직하게는 염소) 및 헬륨, 네온 및 아르곤으로 구성되는 그룹으로부터 선택된 불활성 가스를 포함하거나 또는 이로써 구성되거나 또는 필수적으로 이로써 구성된다. 불활성 가스는 바람직하게는 아르곤이다. 에칭 가스는 보다 상세하게는, 바람직하게 약 5 부피%로부터 약 40 부피%까지의 산소, 약 10 부피%로부터 약 60 부피%까지의 할로겐 가스(즉, 염소) 및 약 30 부피%로부터 약 80 부피%까지의 불활성 가스(즉, 아르곤), 보다 바람직하게는 약 10 부피%로부터 약 30 부피%까지의 산소, 약 20 부피%로부터 약 50 부피%까지의 할로겐 가스(즉, 염소) 및 약 40 부피%로부 터 약 70 부피%까지의 불활성 가스(즉, 아르곤), 최적으로 바람직하게는 약 10 부피%로부터 약 20 부피%까지의 산소, 약 20 부피%로부터 약 30 부피%까지의 할로겐 가스(즉, 염소) 및 약 50 부피%로부터 약 70 부피%까지의 불활성 가스(즉, 아르곤)를 포함하거나, 또는 이로써 구성되거나 또는 필수적으로 이로써 구성된다.
본 발명의 다른 바람직한 실시예에서, 에칭 가스는 할로겐(즉, 염소)과, 불활성 가스(즉, 아르곤)와, HBr, BCl3 및 그의 혼합물로 구성되는 그룹으로부터 선택된 가스를 포함하거나, 바람직하게 이로써 구성되거나 또는 필수적으로 이로써 구성된다. 에칭 가스는 보다 상세하게는, 약 10 부피%로부터 약 90 부피%까지의 할로겐 가스(즉, 염소)와, 약 5 부피%로부터 약 80 부피%까지의 불활성 가스(즉, 아르곤), 약 4 부피%로부터 약 25 부피%까지의 HBr 및/또는 BCl3, 바람직하게는 약 40 부피%로부터 약 70 부피%까지의 할로겐 가스(즉, 염소)와, 약 25 부피%로부터 약 55 부피%까지의 불활성 가스(즉, 아르곤)와, 약 5 부피%로부터 약 20 부피%까지의 HBr 및/또는 BCl3, 보다 바람직하게는 약 50 부피%로부터 약 60 부피%까지의 할로겐 가스(즉, 염소)와, 약 35 부피%로부터 약 45 부피%까지의 불활성 가스(즉, 아르곤), 보다 바람직하게는 약 5 부피%로부터 약 15 부피%까지의 HBr 및/또는 BCl3를 포함하거나, 또는 이로써 구성되거나 또는 필수적으로 이로써 구성된다. 에칭 가스 유동 속도는 약 50 sccm으로부터 약 500 sccm이다. HBr 및/또는 BCl3은 전극층(16)(예컨대, 플래티넘 또는 이리듐 전극층)의 에칭동안 잔여물(예컨대, 플 래티넘 또는 이리듐 잔여물)을 제거하기 위한 것이다. 아르곤을 함유한 플라즈마는 고 에너지 이온 농도를 가지며 종종 물리적 스퍼터링에 사용되어 왔다는 것이 알려져 왔다. 이온에 의한 스퍼터링 효과는 플라즈마와 샘플 사이에 존재하는 가속되는 잠재성의 기능을 가진다.
본 발명의 또 다른 바람직한 실시예에서, 에칭 가스는 산소와, 할로겐(즉, 염소)과, 불활성 가스(즉, 아르곤)와, HBr, HCl 및 그의 혼합물로 구성되는 그룹으로부터 선택된 가스를 포함하거나, 바람직하게 이로써 구성되거나 또는 필수적으로 이로써 구성된다. 에칭 가스는 보다 상세하게는, 약 5 부피%로부터 약 20 부피%까지의 산소와, 약 10 부피%로부터 약 60 부피%까지의 할로겐 가스(즉, 염소)와, 약 30 부피%로부터 약 80 부피%까지의 불활성 가스(즉, 아르곤), 약 5 부피%로부터 약 20 부피%까지의 HBr 및/또는 HCl, 바람직하게는 약 5 부피%로부터 약 15 부피%까지의 산소와, 약 20 부피%로부터 약 50 부피%까지의 할로겐 가스(즉, 염소)와, 약 40 부피%로부터 약 70 부피%까지의 불활성 가스(즉, 아르곤), 약 5 부피%로부터 약 15 부피%까지의 HBr 및/또는 HCl, 보다 바람직하게는 약 5 부피%로부터 약 10 부피%까지의 산소와, 약 20 부피%로부터 약 35 부피%까지의 할로겐 가스(즉, 염소)와, 약 40 부피%로부터 약 60 부피%까지의 불활성 가스(즉, 아르곤)와, 약 5 부피%로부터 약 10 부피%까지의 HBr 및/또는 HCl를 포함하거나, 또는 이로써 구성되거나 또는 필수적으로 이로써 구성된다. 에칭 가스의 유동 속도는 약 50 sccm으로부터 약 500 sccm까지이다.
본 발명의 다른 바람직한 실시예에서는, 에칭 가스가 광범위하게 질소와, 할 로겐(예컨대, 불소, 염소, 브롬, 요오드, 및 아스타틴)과, 그리고 헬륨, 네온, 아르곤, 크립톤, 크세논, 라돈과 같은 불활성 가스를 포함한다. 바람직하기로, 에칭 가스는 질소와, 할로겐(바람직하기로 염소)과, 그리고 헬륨, 네온, 아르곤으로 구성되는 그룹으로부터 선택되는 불활성 가스를 포함하거나(comprises), 이들로 구성되거나(consists of), 또는 이들로 필수적으로 구성된다(consists essentially of). 상기 불활성 가스로는 아르곤이 바람직하다. 에칭 가스는 보다 구체적으로, 바람직하기로 약 0.1 부피% 내지 약 60 부피%의 질소와, 약 40 부피% 내지 약 90 부피%의 할로겐(즉, 염소)과, 그리고 약 0.1 부피% 내지 약 40 부피%의 불활성 가스(즉, 아르곤)를, 더욱 바람직하기로는 약 5 부피% 내지 약 40 부피%의 질소와, 약 50 부피% 내지 약 80 부피%의 할로겐(즉, 염소)과, 그리고 약 5 부피% 내지 약 30 부피%의 불활성 가스(즉, 아르곤)를, 가장 바람직하기로는 약 10 부피% 내지 약 30 부피%의 질소와, 약 60 부피% 내지 약 70 부피%의 할로겐(즉, 염소)과, 그리고 약 10 부피% 내지 약 20 부피%의 불활성 가스(즉, 아르곤)를 포함하거나(comprises), 이들로 구성되거나(consists of), 또는 이들을 필수성분으로 포함한다(consists essentially of). 본 발명의 이 실시예의 경우, 에칭 가스의 플라즈마는 약 1011/㎝3 이하의, 바람직하기로는 약 109/㎝3 이하의 밀도를 가진 고밀도 플라즈마 또는 저밀도 플라즈마일 수 있다.
본 발명의 또 다른 바람직한 실시예에서는, 에칭 가스가 질소와, 할로겐(즉, 염소)과, 불활성 가스(즉, 아르곤)와, 그리고 HBr, BCl3, SiCl4 및 이들의 혼합물로 구성되는 그룹으로부터 선택되는 가스를 포함하거나, 이들로 구성되거나, 또는 이들을 필수성분으로 포함한다. 에칭 가스는 보다 구체적으로, 약 0.1 부피% 내지 약 60 부피%의 질소와, 약 40 부피% 내지 약 90 부피%의 할로겐(즉, 염소)과, 약 0.1 부피% 내지 약 40 부피%의 불활성 가스(즉, 아르곤)와, 그리고 약 1 부피% 내지 약 30 부피%의 HBr 및/또는 BCl3 및/또는 SiCl4를, 바람직하기로 약 5 부피% 내지 약 40 부피%의 질소와, 약 50 부피% 내지 약 80 부피%의 할로겐(즉, 염소)과, 약 5 부피% 내지 약 30 부피%의 불활성 가스(즉, 아르곤)와, 그리고 약 5 부피% 내지 약 20 부피%의 HBr 및/또는 BCl3 및/또는 SiCl4를, 더욱 바람직하기로는 약 10 부피% 내지 약 30 부피%의 질소와, 약 60 부피% 내지 약 70 부피%의 할로겐(즉, 염소)과, 약 10 부피% 내지 약 20 부피%의 불활성 가스(즉, 아르곤)와, 그리고 약 1 부피% 내지 약 10 부피%의 HBr 및/또는 BCl3 및/또는 SiCl4를 포함하거나, 이들로 구성되거나, 또는 이들을 필수성분으로 포함한다. 본 발명의 이 실시예의 경우, 에칭 가스의 플라즈마는 약 1011/㎝3 이하의, 바람직하기로는 약 109/㎝3 이하의 밀도를 가진 고밀도 플라즈마 또는 저밀도 플라즈마일 수 있다.
이와 달리, 에칭 가스는 질소 및 할로겐(즉, 염소)을 포함하거나, 이들로 구성되거나, 또는 이들을 필수성분으로 포함한다. 에칭 가스는 보다 구체적으로, 바람직하기로 약 10 부피% 내지 약 90 부피%의 질소와, 그리고 약 10 부피% 내지 약 90 부피%의 할로겐(즉, 염소)을, 더욱 바람직하기로 약 20 부피% 내지 약 60 부피%의 질소와, 그리고 약 40 부피% 내지 약 80 부피%의 할로겐(즉, 염소)을, 가장 바 람직하기로는 약 30 부피% 내지 약 40 부피%의 질소와, 그리고 약 60 부피% 내지 약 70 부피%의 할로겐(즉, 염소)을 포함하거나, 이들로 구성되거나, 또는 이들을 필수성분으로 포함한다. 본 발명의 이 실시예의 경우, 에칭 가스의 플라즈마는 약 1011/㎝3 이하의, 바람직하기로는 약 109/㎝3 이하의 밀도를 가진 고밀도 플라즈마 또는 저밀도 플라즈마일 수 있다.
도 3의 플라즈마 프로세싱 장치와 같은 적절한 플라즈마 프로세싱 장치에서 전극층(16)을 에칭하기 위한 반응기 조건은 다음과 같다.
압력 0.1 - 300 mTorr
RF 전력 100 - 5000 watts
회전 자기장 20 - 100 Gauss
물의 온도 dir 150 - 약 500 ℃
플래티넘층(18) 에칭속도 200 - 6,000 옹스트롬/min
마스크(18)에 대한 전극층(16)의 선택도는 1:2보다 더 좋으며, 패턴화된 레지스트(18)이 사용되는 재질에 의존한다.
보다 구체적으로, 도 3에 나타난 플라즈마 처리 장치와 같은 적절한 플라즈마 프로세싱 장치 내에서 전극(16)을 에칭하기 위한 프로세스 변수는 이하의 표 5에 나타난 범위에 포함되며 또 이하의 표 5에 나타난 에칭 가스의 유량에 기초한다.
[표 5]
Figure 112005502217590-pct00056
전술한 바와 같이, 전극층(16)(즉, 플래티늄 전극층(16))을 에칭하는데 바람직한 에칭 가스는 염소와 아르곤의 혼합물, 또는 염소, 아르곤 및 HBr 및/또는 BCl3의 혼합물이다. 전극층(16)을 에칭하는 다른 바람직한 가스로는 산소, 염소 및 아르곤의 혼합물 또는 산소, 염소, 아르곤 및 HBr 및/또는 HCl의 혼합물이다. 만일 에칭 가스가 염소 및 아르곤의 혼합물(즉 약 20-95 부피%의 염소 및 약 5-80 부피%의 아르곤)이거나, 염소, 아르곤 및 HBr 및/또는 BCl3의 혼합물(즉 약 10-90 부피%의 염소 및 약 5 내지 80 부피%의 아르곤 및 약 4-25 부피%의 HBr 및/또는 BCl3)이고, 반도체 기판(12)이 약 150℃보다 높은 온도, 바람직하게는 약 150 내지 500℃이면, 전극층(16)(즉 플래티늄 전극층(16) 또는 이리듐 전극층(16))을 에칭하기 위한 플라즈마 처리장치는 에칭 가스의 플라즈마 밀도가 높은 상태에서 높은 에칭 속도로(예를 들어 이리듐에 대해 700Å/min보다 높은 에칭 속도, 및 플래티늄에 대해 1000Å/min보다 높은 속도로) 전극층(16)을 에칭하여, (도 9 및 도 10에 가장 잘 도시된 바와 같이) 16e로 표시된 에칭된 전극층을 형성한다. 에칭된 전극층(16e)(예를 들어 에칭된 플래티늄 전극층(16e) 또는 에칭된 플래티늄 전극층(16e)은, 코너(16g) 및 측벽(16s)과 우수한 프로파일을 가지는 에칭된 전극층(16a, 16b, 16c 및 16d)(예를 들어 에칭된 플래티늄층 또는 이리듐층)을 포함한다; 즉 (도 9 및 도 10에 가장 잘 나타난 바와 같이) 수평면에 대한 측벽(16s)의 각 α가 약 80도이거나 그보다 큰 경우(특히 이리듐에 대해 80도이거나 이보다 큰 경우), 예를 들어 85도 이상(예를 들어 플래티늄에 대해 80도 이상)이고, 바람직하게는 87˚이상, 더욱 바람직하게는 88.5˚ 이상인 경우이다. 형성된 전극(예를 들어 형성된 플래티늄 전극)은 약 0.35㎛ 이하, 바람직하게는 0.3㎛ 이하의 거리 또는 간격을 두고 떨어져 있다. 각 전극(예를 들어 제조된 플래티늄 전극)은 크기가 약 1.0㎛ 이하, 바람직하게는 0.6㎛, 더욱 바람직하게는 0.35㎛, 최고로 바람직하게는 0.3㎛ 이하이다. 각 전극(예를 들어 형성된 플래티늄 전극)은 폭이 1.0㎛ 이하, 바람직하게는 0.6㎛ 이하이고, 높이는 약 0.6㎛ 이하이다.
에칭된 전극층(16e)(즉 에칭된 전극층(16a, 16b, 16c 및 16d)은 본질적으로 플래티늄 영역의 에지로부터 이로 연장되는 벽과 유사한 구조가 없다. 이들 벽과 유사한 구조는 종종 "베일(veils)", 펜스(fences)" 또는 "토끼귀(rabbit ears)"로 불린다. 그러므로 본 발명의 방법은 본질적으로 무-베일 에칭된 전극층(16a, 16b, 16c, 16d)을 생성한다. 제조된 에칭된 전극층(16a, 16b, 16c, 16d)은 본질적으로 무-베일이고 "펜스" 또는 "토끼귀"가 없기 때문에, 유전체 BST 또는 PZT 또는 SBT 층을 수용하여 반도체 소자(예를 들어 축전체)에서 전극으로서 기능하는데 적합하다.
본 발명의 고밀도 플라즈마는, 이온 밀도가 약 109/cm3, 바람직하게는 약 1011/cm3보다 높은 본 발명의 에칭 가스의 플라즈마로서 정의될 수 있다. 고밀도 플 라즈마원은 임의의 적절한 고밀도원, 예를 들어 전자 사이클로트론 공명(ECR), 헬리콘 공명 또는 유도 결합 플라즈마(ICP)형 소스일 수 있다. 이들 세 가지 모두 현재 제조장비에 사용되고 있다. 가장 주요한 차이는 ECR 및 헬리컨 소스는 외부 자기장을 채용하여 플라즈마를 형성 및 유지하는데 비해, ICP는 그렇지 않는다는 점이다.
본 발명의 고밀도 플라즈마는 어플라이드 머티어리얼즈사의 DPSTM 상표로 판매되는 것과 같은 디커플드(decoupled) 플라즈마원 에칭 챔버 내에서 플라즈마를 유도적으로 결합시킴으로써 생성 또는 제공되는데, 이 챔버는 웨이퍼(10)로의 이온 플럭스 및 이온 가속 에너지를 디커플 및 분리한다. 에칭 챔버의 설계에 따라 확대된 프로세스 윈도우의 이온 밀도를 완전히 독립적으로 제어할 수 있다. 이는 유도원(inductive source)을 통해 플라즈마를 발생시킴으로써 이루어진다. 에칭 챔버 내의 음극이 여전히 RF 전기장에 대해 바이어스되어 이온 가속 에너지를 결정하는 반면, 제 2 RF 에너지원(즉 유도원)은 이온 플럭스를 결정한다. 이 두 번째 RF원은 용량적이지 (즉 음극과 같이 전기장을 사용하지) 않는데, 이는 큰 쉬스 전압(sheath voltage)이 발생되어, 음극 바이어스와 간섭하여 이온 에너지 및 이온 플럭스를 효과적으로 결합시키기 때문이다.
유도 플라즈마원은 RF 전력을 전극이 아닌 유전체 윈도우를 통해 결합시킨다. 전력은 코일 내에서 (전기장이 아닌) RF 자기장을 통해 RF 전류로부터 결합된다. RF 자기장은 플라즈마 내로 침투하여 RF 전기장을 유도하며(이에 따라 "유도원"이라는 용어가 사용된다), 이는 플라즈마를 이온화하고 유지한다. 유도된 전기장은 용량 전극과 같은 큰 쉬스 전압을 발생시키지 않으며, 따라서 유도원은 주로 이온 플럭스에 영향을 미친다. 음극 바이어스 전력은 이온 플럭스를 결정하는데 거의 기여하지 않는데, 이는 이온을 가속하는데에 (보통 소스 전력보다 작은 크기의 차수인) 대부분의 RF 전력이 사용되기 때문이다. 유도 플라즈마원 및 용량 웨이퍼 바이어스의 조합에 의해, DSPTM 상표 에칭 챔버와 같은 에칭 챔버 내에서 웨이퍼(10)에 도달하는 이온 에너지 및 이온 플럭스가 독립적으로 제어될 수 있다.
전극층(16)을 에칭하여 에칭된 전극층(16a, 16b, 16c, 16d)을 발생시키기 위해 고밀도 플라즈마를 발생시키기 위한 본 발명의 DSPTM 상표 에칭 챔버는 유도 결합된 플라즈마 반응기의 DSPTM 상표 중 어느 것이어도 좋으며, 이러한 반응기는 미국 특허 5,753,044호로서 본 발명의 출원인에게 양도된 "하이브리드 도전체 및 다중 반경 돔 천장이 구비된 RF 플라즈마 반응기(RF PLASMA REACTOR WITH HYBRID CONDUCTOR AND MULTI-RADIUS DOME CEILING)에 설명되어 있다. 상기 미국 특허 5,753,044호로부터 유도 결합된 플라즈마 반응기의 두 실시예에 대한 도 17 및 도 18을 참조하면, 90으로 표시된 유도 결합된 RF 플라즈마는 92로 표시된 반응기 챔버를 포함하며, 여기서 중성입자(n), 양의 입자(p) 및 음의 입자(-)를 포함하는 고밀도 플라즈마가 발견된다. 반응기 챔버(92)는 접지된 도전성 실린더형 측벽(60) 및 유전체 천장(62)을 가지며, 이 천장은 웨이퍼(10)의 플라즈마 처리로부터의 부산물 증착물을 수용하는 내부 오목면(62a)을 가진다. 유도 결합된 RF 플라즈마 반응기(90)는 (반도체) 웨이퍼(10)를 챔버(92)의 중심에 지지하기 위한 웨이퍼 지지체(64), 챔버(92)의 상부를 둘러싸며 웨이퍼(10) 또는 웨이퍼 지지체(64)의 상부면 부근에서 시작되어 챔버(92)의 상부를 향하여 위쪽으로 연장되는 실린더형 인덕터 코일(68), 에칭 가스를 챔버(92) 내부로 공급하기 위한 가스 유입구(74) 및 가스원(72), 및 챔버(92)의 압력을 제어하기 위한 펌프(76)를 추가로 포함한다. 코일 인덕터(68)는 종래의 활성 RF 매치 네트워크(80)를 통해 플라즈마원 파워 서플라이 또는 RF 제네레이터(78)에 의해 활성화되며, 코일 인덕터(78)의 상부 와인딩(top winding)은 "고온이며(hot)" 바닥 와인딩(bottom winding)은 접지된다. 웨이퍼 지지체(64)는 바이어스 RF 파워 서플라이 또는 제네레이터(84)에 연결되는 내부 도전부(82) 및 외부의 접지된 컨덕터(86)(내부 도전부(82)로부터 절연된다)를 포함한다. 따라서 RF 제네레이터(78)에 의해 코일 인덕터(68)에 인가되는 플라즈마원 전력 및 제네레이터(84)에 의해 웨이퍼 지지체(64)에 인가되는 DC 바이어스 RF 전력은 별개로 제어되는 RF 서플라이이다. 바이어스 및 소스 파워 서플라이를 분리시킴으로써, 이온 밀도와 이온 에너지를 공지의 방법을 이용하여 독립적으로 제어할 수 있다. 유도 결합된 플라즈마로서 고밀도 플라즈마(94)를 생성시키기 위해, 코일 인덕터(68)는 챔버(92)에 인접하며 RF 소스 파워 서플라이 또는 RF 제네레이터(78)에 연결된다. 코일 인덕터(68)는 RF 파워를 공급하며, 이는 고밀도 플라즈마(94)의 고밀도 이온을 발생시키고(ignites) 유지한다. 반응기 챔버(92) 내에서 고밀도 플라즈마(94)의 플라즈마 이온 밀도의 공간 분포는 주로 코일 인덕터(68)의 형상에 의해 결정된다.
웨이퍼(10)에 걸친 고밀도 플라즈마(94)의 플라즈마 밀도 공간 분포의 균일성은, 천장(62)을 다중 반경 돔(multi-radius dome) 형상으로 하고 천장(62)의 다중 반경 각각을 개별적으로 결정하거나 조정함으로써 (원뿔형 또는 반구형 천장에 비해) 개선된다. 도 17의 특정 실시예의 다중 반경 돔 형상은 천장(62)의 중심부 부근의 천장(62)이 곡률은 약간 편평하게, 천장(62) 주변부의 곡률을 보다 급격하게 한다.
도 18에 나타난 바와 같이, 코일 인덕터(68)는, 당업자에게 공지된 미러 코일 구조(mirror coil configuration)로 RF 전력원(78, 80)에 결합된다. 도 18의 미러 코일 구조에서, RF원(78, 80)은 코일 인덕터(68)의 중심 와인딩에 연결되며, 코일 인덕터(68)의 상단 및 하단(bottom end) 모두는 접지된다. 미러 코일 구조는 코일 인덕터(68) 위에 최대 전위를 감소시키는 장점이 있다.
전극층(16)(예를 들어 플래티늄 전극층(16) 또는 이리듐 전극층(16))을 에칭하기 위해 도 17 및 도 18에 나타난 고밀도 플라즈마(94)와 같은 고밀도 플라즈마를 채용하고, 아래 설명되는 작업 변수로 에칭 작업을 하기 전에 반도체 기판(12)을 150℃보다 높은 온도로 가열함으로써, 전극(예를 들어 플래티늄 또는 이리듐과 같은 귀금속 전극)에 의해 반도체 소자가 제조되는데, 이 전극은 각도값이 80도 이상(예를 들어 이리듐에 대해 약 80도 이상), 바람직하게는 약 85도 이상(예를 들어 플래티늄에 대해 85도 이상), 보다 바람직하게는 87도 이상, 가장 바람직하게는 88.5도 이상이다. 전극은 본질적으로 무-베일이다; 즉 이들은 "펜스" 또는 "토끼귀"가 없다. 전극은 약 0.35㎛, 바람직하게는 약 0.3㎛ 이하의 거리 즉 간격을 두고 분리된다. 각 전극은 1.0㎛ 이하, 바람직하게는 0.6㎛이하, 보다 바람직하게는 0.35㎛이하, 가장 바람직하게는 0.3㎛이하이다. 각 전극은 폭이 0.35㎛이하, 보다 바람직하게는 0.3㎛ 이하이고, 길이는 1.0㎛이하, 보다 바람직하게는 0.6㎛ 이하이며, 높이는 약 0.6㎛ 이하인 것이 바람직하다.
전극층(16)(예를 들어 플래티늄 전극(16))을 에칭하는데 있어 도 17 및 도 18의 유도 결합된 RF 플라즈마 반응기(90)와 같이 적절하게 유도 결합된 RF 플라즈마 반응기에 대한 바람직한 반응기 조건은 아래와 같다.
압력 0.1 내지 300mTorr
코일 인덕터에의 RF 전력 100 내지 5000Watts
웨이퍼 지지체에의 RF 전력 50 내지 3000Watts
코일 인덕터 내의 RF 주파수 100K 내지 300MHz
웨이퍼 지지체 내의 RF 주파수 100K 내지 300MHz
웨이퍼 온도 150 내지 500℃
층(16) 에칭 속도 200 내지 6000Å/min
보다 일반적으로, 도 17 및 도 18에 나타난 유도 결합된 플라즈마 반응기와 같은 적절하게 결합된 플라즈마 반응기 내에서 전극층(16)(예를 들어 플래티늄 전극층(16))을 에칭하기 위한 프로세스 변수는, 아래 표 6에 나타난 할로겐 가스(들)(즉 Cl2) 및 불활성 가스(들)(즉 아르곤)을 포함하는 가스의 유속에 기초하 여 아래 열거된 범위에 포함된다.
[표 6]
Figure 112005502217590-pct00057
또 일반적으로, 도 18 및 도 19에 나타난 유도 결합된 플라즈마와 같이 적절하게 결합된 플라즈마 반응기 내에서 전극층(16)(예를 들어 이리듐 전극층(16))에서 프로세스 변수는, 아래 표 7에 나타난 것과 같이 산소, 할로겐 가스(들)(즉 Cl2), 및 불활성 가스(들)를 포함하는 가스 유속에 기초한다.
[표 7]
Figure 112005502217590-pct00058
또 보다 일반적으로, 그리고 에칭 가스가 할로겐 가스(들)(즉 Cl2), 불활성 가스(들)(즉 아르곤) 및 HBr 및/또는 BCl3을 포함하는 혼합물일 때, 도 17 및 도 18에 나타난 유도 결합된 플라즈마 반응기(90)와 같이 적절하게 결합된 플라즈마 반응기 내에서 전극층(16)(예를 들어 플래티늄 전극층(16))을 에칭하기 위한 프로세스 변수는, 아래 표 8에 나타난 것과 같이 산소, 할로겐 가스(들)(즉 Cl2), 불활성 가스(들)(즉 아르곤) 및 HBr 및/또는 BCl3를 포함하는 가스의 유속에 기초한다.
[표 8]
Figure 112005502217590-pct00059
또 보다 더 일반적으로, 그리고 에칭 가스가 산소, 할로겐 가스(들)(즉 Cl2), 불활성 가스(들)(즉 아르곤) 및 HBr 및/또는 BCl3을 포함하는 혼합물일 때, 도 17 및 도 18에 나타난 유도 결합된 플라즈마 반응기(90)와 같이 적절하게 결합된 플라즈마 반응기 내에서 전극층(16)(예를 들어 이리듐 전극층(16))을 에칭하기 위한 프로세스 변수는, 아래 표 9에 나타난 것과 같이 산소, 할로겐 가스(들)(즉 Cl2), 불활성 가스(들)(즉 아르곤) 및 HBr 및/또는 BCl3를 포함하는 가스의 유속에 기초한다.
[표 9]
Figure 112005502217590-pct00060
그러므로 앞의 프로세스 조건은 유속이 약 5 내지 500sccm 범위인 에칭 가스(들)에 기초되는 것이 바람직하다. 당업자라면 앞서 언급된 표 및 이후 언급될 표들의 프로세스 변수들은 웨이퍼(10)의 크기에 따라 바뀔 수 있음을 알 수 있을 것이다. 전술한 바와 같이, 에칭 가스는 할로겐(바람직하게는 염소) 및 헬륨, 네온 및 아르곤으로 이루어지는 그룹에서 선택되는 불활성 가스로 이루어지거나 이들 가스를 필수 성분으로 하여 이루어지거나 필수 성분으로서 포함한다. 본 발명의 다른 실시예에서, 에칭 가스는 산소, 할로겐(바람직하게는 염소) 및 헬륨, 네온 및 아르곤으로 이루어지는 그룹에서 선택되는 불활성 가스를 필수 성분으로 하여 이루어지거나 필수 성분으로 포함한다. 불활성 가스는 네온이나 아르곤이 바람직하다. 마찬가지로 앞서 설명된 바와 같이, 에칭 가스는 약 20 부피% 내지 약 95 부피%의 할로겐 가스(즉 염소)와 약 5부피% 내지 약 80 부피%의 불활성가스(즉 아르곤)를 포함한다; 바람직하게는 약 40 부피% 내지 약 80 부피%의 할로겐 가스 및 약 20 부피% 내지 약 60 부피%의 불활성 가스를 포함한다; 더욱 바람직하게는 약 55 부피% 내지 약 65 부피%의 할로겐 가스(즉 염소) 및 약 35 부피% 내지 약 45 부피%의 불활성 가스(즉 아르곤)를 포함한다. 앞서 추가로 설명된 바와 같이, 에칭 가스는 보다 구체적으로, 약 5 부피% 내지 약 40 부피%의 산소, 약 10부피% 내지 약 60 부피%의 할로겐 가스(즉 염소) 및 약 30 부피% 내지 약 80 부피%의 불활성 가스(즉 아르곤); 바람직하게는 약 10부피% 내지 약 30 부피%의 산소, 약 20 부피% 내지 약 50 부피%의 할로겐 가스(즉 염소) 및 약 40 부피% 내지 약 70 부피%의 불활성 가스(즉 아르곤); 보다 바람직하게는 약 10부피% 내지 약 20 부피%의 산소, 약 20 부피% 내지 약 30 부피%의 할로겐 가스(즉 염소) 및 약 50 내지 70 부피%의 불활성 가스(즉 아르곤)를 필수 성분으로서 포함하거나 필수 성분으로 하여 이루어진다.
전술한 바와 같은 본 발명의 또 다른 실시예에서, 에칭 가스는 할로겐(즉 염소), 불활성 가스(즉 아르곤), 및 HBr, BCl3로 이루어지는 그룹에서 선택되는 가스 또는 이들의 혼합물을 필수 성분으로 하여 이루어지거나 이들을 필수 성분으로 포함하는 것이 바람직하다. 전술한 본 발명의 또 다른 실시예에서, 에칭 가스는, 산소, 할로겐(즉 염소), 불활성 가스(즉 아르곤), 및 HBr, BCl3를 포함하는 그룹으로부터 선택되는 가스 또는 이들의 혼합물을 포함하거나, 바람직하게는 이들로 이루어지거나 이들을 필수 성분으로 하여 이루어진다. 에칭 가스는 보다 구체적으로 약 10 내지 약 90 부피%의 할로겐 가스(즉 염소) 및 약 5 내지 약 80 부피%의 불활성 가스(즉 아르곤) 및 약 4 내지 약 25 부피%의 HBr 및/또는 BCl3; 바람직하게는 약 40 내지 70 부피%의 할로겐 가스(즉 염소) 및 약 25 내지 약 55 부피%의 불활성 가스(즉 아르곤) 및 약 5 내지 20부피 %의 HBr 및/또는 BCl3; 보다 바람직하게는 약 50 내지 60 부피%의 할로겐 가스(즉 염소) 및 약 35 내지 약 45 부피%의 불활성 가스(즉 아르곤) 및 약 5 내지 약 15 부피%의 HBr 및/또는 BCl3;을 포함하거나, 이들로 이루어지거나 이들을 필수 성분으로 하여 이루어진다. 앞서 설명된 것과 같이, 에칭 가스는 보다 구체적으로는, 약 5 내지 약 20 부피%의 할로겐 가스(즉 염소) 및 약 10 내지 약 60 부피%의 할로겐 가스(즉 염소) 및 약 30 내지 약 80 부피%의 불활성 가스(즉 아르곤) 및 약 20 부피%의 HBr 및/또는 HCl; 바람직하게는 약 5 내지 15 부피%의 산소, 약 20 내지 50 부피%의 할로겐 가스(즉 염소) 및 약 40 내지 약 70 부피%의 불활성 가스(즉 아르곤) 및 약 5 내지 15 부피%의 HBr 및/또는 BCl3; 보다 바람직하게는 약 5 내지 10 부피%의 산소, 약 20 내지 35 부피%의 할로겐 가스(즉 염소) 및 약 40 내지 약 60 부피%의 불활성 가스(즉 아르곤) 및 약 5 내지 약 10 부피%의 HBr 및/또는 HCl을 포함하거나, 이들로 이루어지거나 이들을 필수 성분으로 하여 이루어진다. 따라서 앞서 표에서 언급된 상술한 프로세스 조건은 에칭 가스의 구성(constutuency) 및 부피 %에 기초될 수 있다.
마스크 층(18a, 18b, 18c 및 18d)이 Ti 및/또는 TiN 바람직하게는 TiN을 포함하고, 전극층(16)이 이리듐 전극층(16)인 본 발명의 바람직한 실시예에서, 적절하게 유도 결합된 플라즈마 반응기 내에서 이리듐 전극층(16)을 에칭하기 위한 프로세스 변수는, 아래 표 10에 나열된 것과 같이 산소, 할로겐 가스(들)(즉 Cl2), 불 활성 가스(들)(즉 아르곤)를 포함하는 가스의 유속에 기초한다.
[표 10]
Figure 112005502217590-pct00061
에칭 가스가 산소, 할로겐 가스(들)(즉 염소), 불활성 가스(들)(즉 아르곤) 및 HBr 및/또는 HCl의 혼합물인 경우, 적절한 유도 결합된 플라즈마 반응기 내에서 Ti/TiN 마스크 층(18)을 지지하는 이리듐 전극층(16)을 에칭하기 위한 프로세스 변수는, 아래 표 11에 나열된 것과 같이 산소, 할로겐 가스(들)(즉 Cl2), 불활성 가스(들)(즉 아르곤), 및 HBr 및/또는 HCl을 포함하는 가스의 유속에 기초한 범위 내에 있게 된다.
[표 11]
Figure 112005502217590-pct00062
더욱이 보다 일반적으로, 저밀도 (또는 고밀도) 플라즈마 내에서 전극층(16)(즉 플래티늄 전극층(16))을, 적절한 유도 결합된 플라즈마 반응기 내에서 에칭하기 위한 프로세스 변수는, 아래 표 12에 나열된 것과 같이 질소, 할로겐 가스(들)(즉 Cl2), 불활성 가스(들)(즉 아르곤)를 포함하는 가스의 유속에 기초한 범위 내에 있게 된다.
[표 12]
Figure 112005502217590-pct00063
에칭 가스(들)의 밀도가 낮은 플라즈마 내에서 전극층(16)(예를 들어 플래티늄 전극층(16))을 에칭하는데 반응성 이온 에칭(reactive ion etch; RIE) 플라즈마 처리 장치가 채용된다면, 에칭을 위한 프로세스 변수는 표 13에 나타난 것과 같이 아래 나열된 것과 같이 질소, 할로겐 가스(들)(즉 Cl2), 불활성 가스(들)(즉 아르곤)를 포함하는 가스의 유속에 기초하여, 아래 열거된 범위 내에 있게 된다.
[표 13]
Figure 112005502217590-pct00064
이와 달리, 에칭 가스(들)의 저밀도 플라즈마 내에서 전극층(16)(예를 들어 플래티늄 전극층(16))을 에칭하는데 반응성 이온 에칭(RIE) 플라즈마 처리 장치가 채용된다면, 에칭을 위한 프로세스 변수는, 표 14에 나타난 것과 같이, 질소 및 할로겐 가스(들)(즉 Cl2)를 포함하는 가스의 유속에 기초하여 열거된 범위 내에 있게 된다.
[표 14]
Figure 112005502217590-pct00065
또한 보다 일반적으로, 그리고 에칭 가스가 질소(N2), 할로겐 가스(들)(즉 염소), 불활성 가스(들)(즉 아르곤), 및 HBr 및/또는 BCl3 및/또는 SiCl4의 혼합물인 경우, 저밀도 (또는 고밀도) 플라즈마 내에서 전극층(16)(예를 들어 플래티늄 전극층(16))을 적절하게 유도 결합된 플라즈마 반응기 내에서 에칭하기 위한 프로세스 변수는, 표 15에 나타난 것과 같이, 질소, 할로겐 가스(들)(즉 Cl2), 불활성 가스(즉 아르곤) 및 HBr 및/또는 BCl3 및/또는 SiCl4를 포함하는 가스의 유속에 기초하여 열거된 범위 내에 있게 된다.
[표 15]
Figure 112005502217590-pct00066
만일 전극층(16)(예를 들어 플래티늄 전극층(16))을 에칭 가스의 저밀도 플라즈마 내에서 에칭하는데 반응성 이온 에칭(RIE) 플라즈마 프로세싱 장치가 채용되면, 에칭 프로세스 변수는 표 16에 나타난 것과 같이, 질소, 할로겐 가스(들)(즉 Cl2), 불활성 가스(즉 아르곤) 및 HBr 및/또는 BCl3 및/또는 SiCl4를 포함하는 가스의 유속에 기초하여, 열거된 범위 내에 있게 된다.
[표 16]
Figure 112005502217590-pct00067
그러므로, 본 발명의 바람직한 실시예에 대해, 전술한 프로세스 조건들은 5 내지 500sccm 범위인 에칭 가스의 유속에 기초하는 것이 바람직하다. 앞서 언급된 바와 같이, 에칭 가스는 질소, 할로겐(바람직하게는 염소) 및 헬륨, 네온 및 아르곤으로 이루어지는 그룹에서 선택되는 불활성 가스를 포함하거나, 이들 성분으로 이루어지거나 이들을 필수 성분으로 하여 이루어지는 것이 바람직하다. 전술한 바와 같이, 에칭 가스는 보다 구체적으로, 바람직하게는 약 0.1 내지 약 60 부피%의 질소, 약 40 내지 약 90 부피%의 할로겐 가스(즉 염소), 및 약 0.1 내지 약 40 부피%의 불활성 가스(즉 아르곤); 보다 바람직하게는 약 5 내지 약 40 부피%의 질소, 약 50% 내지 약 80 부피%의 할로겐 가스(즉 염소), 그리고 약 5 내지 약 30부피%의 불활성 가스(즉 아르곤); 가장 바람직하게는 약 10 내지 약 30 부피%의 질소, 약 60 내지 70 부피%의 할로겐 가스(즉 염소), 약 10 내지 약 20 부피%의 불활성 가스(즉 아르곤)를 포함하거나, 이들로 이루어지거나 이들을 필수 성분으로 하여 이루어진다. 이와 달리, 에칭 가스는 질소 및 할로겐(바람직하게는 염소)으로 이 루어지거나 이들을 필수 성분으로 하여 이루어질 수 있다. 보다 구체적으로 에칭 가스는 바람직하게는 약 10 내지 약 90 부피%의 질소, 약 10 내지 약 90 부피%의 할로겐 가스(즉 염소); 보다 바람직하게는 약 20 내지 약 60 부피%의 질소, 약 40% 내지 약 80 부피%의 할로겐 가스(즉 염소); 가장 바람직하게는 약 30 내지 약 40 부피%의 질소, 약 60 내지 70 부피%의 할로겐 가스(즉 염소)를 포함하거나, 이들로 이루어지거나 이들을 필수 성분으로 하여 이루어진다. 본 발명의 다른 실시예에서, 그리고 전술한 바와 같이, 에칭 가스는 질소, 할로겐(바람직하게는 염소), 불활성 가스(즉 아르곤), 및 HBr, BCl3, SiCl4로 이루어지는 그룹에서 선택되는 가스를 포함하거나, 이들로 이루어지거나 또는 이들을 필수 성분으로 하여 이루어질 수 있다. 전술한 바와 같이, 보다 구체적으로 에칭 가스는, 바람직하게는 약 0.1 내지 약 60 부피%의 질소, 약 40 내지 약 90 부피%의 할로겐 가스(즉 염소), 및 약 0.1 내지 약 40 부피%의 불활성 가스(즉 아르곤), 약 1 내지 약 30 부피%의 HBr, BCl3, SiCl4; 보다 바람직하게는 약 5 내지 약 40 부피%의 질소, 약 50% 내지 약 80 부피%의 할로겐 가스(즉 염소), 그리고 약 5 내지 약 30부피%의 불활성 가스(즉 아르곤), 약 5 내지 약 20 부피%의 HBr, BCl3, SiCl4; 가장 바람직하게는 약 10 내지 약 30 부피%의 질소, 약 60 내지 70 부피%의 할로겐 가스(즉 염소), 약 10 내지 약 20 부피%의 불활성 가스(즉 아르곤), 약 1 내지 10%의 HBr, BCl3, SiCl4를 포함하거나, 이들로 이루어지거나 이들을 필수 성분으로 하여 이루어진다. 따라서, 앞서 표에서 언급된 전술한 프로세스 조건은 이러한 에칭 가스의 일관성 및 부피% 값 에 기초할 수 있다.
플래티늄 에칭 프로세스를 높은 Cl2/Ar비와 높은 압력 하에서 작동시킴으로써, 귀금속 에칭 부산물(예를 들어 플래티늄 에칭 부산물)은 도전성이 낮아질 수 있으며, 유전체 창을 통한 RF 전력 전달이 보다 안정적으로 될 수 있음이 발견되었다. Cl2/Ar비는 임의의 적절히 상승되거나 높은 가스 부피비일 수 있으며, 2:1보다 큰 것이 바람직하고, 4:1보다 큰 것이 더욱 바람직하다. 높은 압력이란, 임의의 상승된 압력 또는 고압인데, 10mTorr보다 큰 것이 바람직하며; 24mTorr보다 큰 것이 더욱 바람직하다. 보다 일반적으로, 에칭 가스가 할로겐 가스(들)(즉 염소)와 불활성 가스(즉 아르곤)의 혼합물일 경우, 전극층(16)(예를 들어 플래티늄 전극층(16))을 적절하게 유도 결합된 플라즈마 반응기에서 에칭하여 층(16) 부산물의 전도율을 낮추기 위한 프로세스 변수는, 표 17에 나타난 것과 같이, 할로겐 가스(들)(즉 Cl2) 및 불활성 가스(들)(즉 아르곤)를 포함하는 가스의 유속에 기초하여, 열거된 범위 내에 있게 된다.
[표 17]
Figure 112005502217590-pct00068
상기 표 17에 기재된 조건은 귀금속 부산물(예를 들어 플래티늄 에칭 부산물)의 전기 전도율을 감소시키기 위한 이하의 에칭 가스 구성(constituency)에 기초한다: 바람직하게는 약 50 내지 약 96 부피%의 할로겐 가스(들)(즉 염소) 및 약 4 내지 약 50 부피%의 불활성 가스(들)(즉 아르곤); 보다 바람직하게는 약 60 내지 약 90 부피%의 할로겐 가스(들)(즉 염소) 및 약 10 내지 40 부피%의 불활성 가스(들)(즉 아르곤); 가장 바람직하게는 약 70 내지 약 85 부피%의 할로겐 가스(들)(즉 염소) 및 약 15 내지 약 30 부피%의 불활성 가스(들).
도 2, 6, 8 및 10에 나타난 실시예에서, 에칭 공정 동안, 보호층(22a, 22b, 22c, 22d)은 에칭된 전극층(16a, 16b, 16c, 16d)의 코너(16g)를 보호한다. 도 11 및 도 12에 전형적으로 그리고 가장 잘 나타난 바와 같이, 마스크층(18a, 18b, 18c, 18d)의 일부는 에칭 공정 중 에칭되어, 에칭된 전극층(16a, 16b, 16c, 16d)의 상부 또는 보호층(22a, 22b, 22c, 22d)의 상부에 잔류 마스크층(18r)을 남길 것이 다. 보호층(22a, 22b, 22c, 22d)은 각각, 에칭된 전극층(16a, 16b, 16c, 16d)의 코너(16g)가, 에칭 공정 동안 특히 에칭 공정에 의해 마스크층(18a, 18b, 18c, 18d) 전부가 제거되는 경우, 확실히 보호되도록 한다. 에칭된 전극층(16a, 16b, 16c, 16d)의 코너(16g)를 유지함으로써, 전극층(16)을 에칭하는 동안 형성된 프로파일의 품질을 보호하여, 에칭된 전극층(16a, 16b, 16c, 16d)을 형성한다.
전극층(16)이 에칭되어 전극층(16a, 16b, 16c, 16d)을 형성한 뒤, 잔류 마스크층(18r)은 (만일 에칭 공정에서 완전히 제거되지 않았다면), 보통 무-베일 에칭된 전극층(16a, 16b, 16c, 16d) 위에, 또는 무-베일 에칭된 전극층(16a, 16b, 16c, 16d)에 의해 각각 지지되는 보호층(22a, 22b, 22c, 22d) 위에 잔류하는데, 이는 도 11 및 도 12에 가장 잘 나타나 있다. 각 잔류 마스크층(18r)은 CHF3/Ar과 같은 임의의 적절한 수단 및/또는 임의의 적절한 방식에 의해 제거될 것이다. 마찬가지로 도 12에 나타난 실시예에 대해, 보호층(22a, 22b, 22c, 22d)은, 그로부터 잔류 마스크층(18r)이 제거된 뒤, 제거된다. 보호층(22a, 22b, 22c, 22d)은 임의의 적절한 수단 및/또는 적절한 방식으로 제거될 수 있다. 예를 들어, 보호층(22a, 22b, 22c, 22d)이 TiN을 포함할 때, 제거는 Ar/Cl2 플라즈마에 의해 금속 에칭 DPS CenturaTM 상표 플라즈마 처리 장치의 DPSTM 상표 챔버 내에서, 이하의 장치 및 표 18에 열거된 프로세스 조건하에서 이루어진다.
[표 18]
Figure 112005502217590-pct00069
도 12에 나타난 본 발명의 실시예에서 잔류 마스크층(18r) 또는 보호층(22a, 22b, 22c, 22d)을 제거한 뒤, 도 13 및 도 14의 무-베일 에칭된 전극층 구조가 남는다. 도 15 및 도 16에 각각 가장 잘 나타난 바와 같이, 배리어층(14)은 잔류 마스크층(18r)이 제거되는 동안 동시에 또는 제거된 뒤에 에칭되거나, 잔류 마스크층(18r) 및 보호층(22a, 22b, 22c, 22d)이 제거되는 동안 동시에 또는 제거 후에 에칭될 수 있다(도 16 참조).
도 1에 나타난 본 발명의 실시예에 대한 패턴이 형성된 레지스트(20)(즉 레지스트부재(20a, 20b, 20c, 20d)), 또는 패턴이 형성된 레지스트(20)(즉 레지스트부재(20a, 20b, 20c, 20d)) 및/또는 도 2에 나타난 본 발명의 실시예에 대한 마스크층(18a, 18b, 18c, 18d)은, 바람직하게는 전극층(16)의 에칭 전에 임의의 적절한 시간에 제거될 수 있다. 유사하게, 도 2에 나타난 본 발명의 보호층(22a, 22b, 22c, 22d) 및/또는 마스크층(18a, 18b, 18c, 18d) 역시, 에칭 공정 동안 또는 에칭 공정 이후와 같이, 적절한 시간에 제거될 수 있다.
본 발명의 다른 바람직한 실시예에서, 도 2의 웨이퍼(10)에는 반도체 기판(12), 배리어층(14)(예를 들어 TiN, TiSiN, Ti, WN, TaN, TaSiN, Ta 등) 및 TiN, TiSiN, Ti, WN, TaN, TaSiN, Ta 및 그 혼합물로 이루어지는 그룹에서 선택되는 보호층(22), CVD SiO2, TEOS, Si3N4, BSG, PSG, BPSG, 유전상수가 3.0보다 작은 저유전상수 유전체 및 이들의 혼합물로 이루어지는 그룹으로부터 선택되는 마스크층이 제공된다. 전극층(16)은 Pt, Ir, Pd 및 Ru와 같은 귀금속이거나, 귀금속의 임의의 합금 또는 산화물일 수 있다. 다층 구조가 최초에 적절한 플라즈마 처리 장치 내에 놓여, 도 6에 가장 잘 나타난 바와 같이, 각각 레지스트 부재(20a, 20b, 20c, 20d) 아래에 있는 전극층(16)의 표면, 마스크층(18a, 18b, 18c, 18d)을 제외한 마스크층(18)을 선택적으로 파괴하여 에칭한다. 임의의 적절한 플라즈마 처리 장치는 임의의 적절한 에칭 가스를 채용할 수 있다.
도 6에 나타난 바와 같이, 마스크층(18a, 18b, 18c, 18d)이 제조된 뒤, 레지스트 부재(20a, 20b, 20c, 20d)는 전술한 프로세스 중 임의의 것에 따라 제거되어, 도 26의 마스킹 및 에칭이 수행될 수 있다. 도 26에 가장 잘 나타난 바와 같이, 레지스트(20)(즉 레지스트 부재(20a, 20b, 20c, 20d))가 제거된 뒤, 보호층(22) 및 전극층(16)이 에칭된다. 에칭은 배리어층(14)까지 연속되는 것이 바람직하다. 바꿔 말하면, 에칭은 배리어층(14)에서 종료된다. 이후, 바람직하게는 배리어층(14)의 에칭 없이, 마스크층(18a, 18b, 18c, 18d)이 선택적으로 제거된다. 그리고 보호층(20a, 20b, 20c, 20d)이 제거되며, 배리어층(14)의 잔류 부분은 기판(12) 내의 에칭 공정이 정지되고 에칭된다.
본 발명의 바람직한 실시예의 마스킹 및 에칭 순서에 대한 보다 구체적인 설명을 위해 계속하여 도 26에서, 마스크층(18)을 선택적으로 에칭한 동일한 플라즈마 처리 장치 내에서 Cl2/HBr 및/또는 BCl3/Ar 가스 화학에 의해서와 같이, 전술한 공정 중 임의의 하나에 의해 보호층(22)이 선택적으로 에칭될 수 있다. 이와 달리, 그리고 전술한 바와 같이, 보호층(22)은 전극층(16)을 에칭하는 동일한 챔버와 동일한 조건, 즉 고밀도로 유도 결합된 플라즈마를 포함하는 고밀도 플라즈마 챔버 내에서 선택적으로 에칭될 수 있다. 보호층(22)을 에칭함으로써, 보호층(22a, 22b, 22c, 22d)이 형성되었다. 전극층(16)을 에칭하기 위한 것과 같은 공정에 의해 보호층(22)이 에칭되면, 레지스트 부재(20a, 20b, 20c, 20d)는 초기에 에칭 전에 제거되는데, 이는 이들이, 전극층(16)을 에칭하기 위한 고온(즉 150℃보다 높은 온도)의 처리 조건에 노출될 수 없기 때문이다.
보호층(22)을 선택적으로 에칭한 뒤, 전극층(16)의 노출된 부분은, 본 발명의 임의의 실시예에 따라 임의의 방법(예를 들어 웨이퍼의 온도는 150℃보다 높다) 및 임의의 에칭 가스에 의해 에칭되어, 전극층(16a, 16b, 16c, 16d)을 형성하고, 배리어층(14)의 선택적인 부분을 노출시킨다. 전극층(16)은 고밀도 플라즈마 내에서뿐만 아니라 저밀도 플라즈마 내에서도 에칭될 수 있다. 이후 마스크층(18a, 18b, 18c, 18d)은 임의의 적절한 에칭 가스의 플라즈마를 채용하는 적절한 임의의 플라즈마 처리 장치 내에서 제거된다.
마스크층(18a, 18b, 18c, 18d)이 제거된 뒤, 보호층(22a, 22b, 22c, 22d)이 적절한 공정 및 반응 조건에 따라 제거된다. 이후 도 26에 가장 잘 나타난 바와 같이, 배리어층(14)을 통과하여 에칭이 이루어지고, 에칭 공정은 기판(12) 내에서 멈춘다. 전술한 순서는 도 1의 반도체 웨이퍼(10)(즉 보호층(22)이 없는 웨이퍼에서도 수행될 수 있다. 전술한 마스크 및 에칭 공정을 수행하기 위한 모든 반응기 및 공정 조건은 임의의 적절한 반응기 및 공정 조건일 수 있다.
본 발명의 다른 실시예에 대한 도 27에서, 마스크층(18)의 제거 전에 배리어층(14) 내의 에칭 스톱(etch-stop) 대신 에칭이 기판(12) 내로 계속되는 점을 제외하고는 에칭 순서는 도 26과 같다. 기판(12) 내로 에칭이 진행된 뒤, 마스크층(18) 및 보호층(22)은 각각, 바람직하게는 기판(12) 내로 더 이상 진행되지 않고 제거된다. 배리어층(14) 및 보호층(22)은 도 26에 나타난 배리어층(14) 및 보호층(22)과 같은 화합물일 수 있다. 마스크층(18)은 Si3N4, BSG, PSG, BPSG, 유전상수가 3.0보다 작은 저유전상수 물질 및 이들의 혼합물로 이루어지는 그룹에서 선택되는 것이 바람직하다. 전술한 공정을 수행하기 위한 모든 반응기 및 공정 조건은, 기판(12)의 온도가 150℃보다 크고 에칭 가스가 본 발명의 실시예의 임의의 가스 중 하나인 임의의 적절한 반응기 및 공정 조건이면 된다. 전술한 공정은 도 1의 반도체 웨이퍼(10)(즉 보호층(22)이 없는 웨이퍼) 위에서 수행될 수 있다.
본 발명의 다른 실시예에 대한 도 28에 에칭 스톱(17)(예를 들어 Si3N4, TiO2, RuO2, IrO2)을 가지는 반도체 웨이퍼(10)가 나타나 있다. 에칭 순서는 보호층(22), 전극층(16) 및 배리어층(14)을 통한 각 에칭을 포함한다. 에칭 순서 는 에칭 스톱층(17)에서 멈춘다. 이후 마스크층(18)은, 에칭 스톱층(17)을 제거하지 않으면서 선택적으로 제거되고, 이후 보호층(22)이 제거된다. 에칭 스톱(17)은 에칭 없이 남거나 기판(12)까지 에칭될 수 있다. 배리어층(14) 및 보호층(22)은 도 26의 실시예에 대한 배리어층(14) 및 보호층(22)과 같은 화합물 중 하나일 수 있다. 본 발명의 이 실시예에 대해, 마스크층(18)은 CVD SiO2, TEOS, BSG, PSG, BPSG, 유전상수가 3.0보다 작은 저유전상수 물질 및 이들의 혼합물로 이루어지는 그룹으로부터 선택될 수 있다. 전술한 공정을 수행하기 위한 모든 반응기 및 공정 조건은, 기판(12)의 온도가 150℃보다 크고 에칭 가스가 본 발명의 실시예의 임의의 가스 중 하나인 임의의 적절한 반응기 및 공정 조건이면 된다. 전술한 공정은 보호층(22)이 없는 반도체 웨이퍼(10) 위에서 수행될 수 있다.
도 29에 가장 잘 도시된 본 발명의 바람직한 실시예에는 마스크층(18a) 및 마스크층(18b)을 가지는 반도체 웨이퍼(10)가 도시되어 있다. 마스크층(18a) 및 마스크층(18b)의 결합 두께(즉 마스크층(18a)의 두께와 마스크층(18b)의 두께의 합)의 전극층(16)의 두께에 대한 비는 0.2 내지 5.0, 바람직하게는 0.5 내지 4.0, 보다 바람직하게는 1.0 내지 3.0이다. 바꿔 말하면, (마스크층(18a)의 두께와 마스크층(18b)의 두께의 합)/전극층(16)의 두께의 비는 0.2 내지 5.0, 바람직하게는 0.5 내지 4.0, 보다 바람직하게는 1.0 내지 3.0이다. 마스크층(18a)은 Si3N4, BSG, PSG, BPSG, 유기 폴리머, 유전상수가 3.0보다 작은 저유전상수 물질 및 이들의 혼합물을 포함하는 그룹으로부터 선택되는 화합물로 이루어지는 것이 바람직하다. 적절한 유기 폴리머는 미국 미시간주 Midland의 Dow Chemical사에 의해 판매되는 SiLK(등록상표) 상표의 유기 폴리머이다. 마스크층(18b)은 CVD SiO2, TEOS, Si3N4, BSG, PSG, BPSG 및 SiC로 이루어지는 그룹으로부터 선택되는 화합물로 이루어지는 것이 바람직하다. 배리어층(14) 및 보호층(22)은 도 26에 나타난 본 발명의 실시예의 배리어층(14) 및 보호층(22)과 동일한 화합물 중의 하나일 수 있다. 마스크층(18a)이 처음에 제거되거나, 선택적으로는 그 위치에 남아 있고, 에칭 순서에는 각각 보호층(22), 전극층(16) 및 배리어층(14)을 통한 에칭이 포함한다. 에칭 순서는 기판(12)에서 종료된다. 이후 마스크층(18b) 또는 마스크층(18a) 및 마스크층(18b) 모두가, 기판(12)을 에칭하지 않고 선택적으로 제거된다. 이상의 에칭 순서는 보호층(22)이 없는 반도체 기판(10) 위에도 수행될 수 있다. 전술한 공정을 수행하기 위한 모든 반응기 및 공정 조건은, 기판(12)의 온도가 150℃보다 크고 에칭 가스가 본 발명의 실시예의 임의의 가스 중 하나인 임의의 적절한 반응기 및 공정 조건이면 된다.
따라서 도 26 내지 도 29의 본 발명의 바람직한 실시예에 실행에 의해, 마스킹 및 에칭 공정이 제공된다. 각 층에 대한 층 두께 및 조성은 표 19에 주어져 있다 본 발명의 임의의 실시예에 대해 "전극층(16)"이 언급될 때는, 각 층이 귀금속 및/또는 하나 이상의 귀금속의 산화물(들) 및/또는 하나 이상의 귀금속의 합금(들)의 조합을 포함하는 것으로 이해되어야 할 것이다. 따라서 단지 예로서, "전극(16)"은 플래티늄층, 플래티늄층 위에 증착되는 루테늄층, 루테늄층 위에 증착되는 이리듐층을 포함할 수 있다. 유사하게, 본 발명의 임의의 실시예에서 "전극층(16)의 두께"라 하면, "전극층(16)"을 형성하는 모든 층의 각각의 두께의 합을 의미하는 것으로 이해되어야 할 것이다. 따라서 단지 하나의 예로서, 만일 "전극층(16)"이 두께 300Å인 플래티늄층, 두께 500Å인 루테늄층, 두께 200Å인 산화이리듐층의 조합을 포함하면, 전극층(16)의 두께는 1,000Å(즉 300Å+500Å+200Å)일 것이다.
[표 19]
Figure 112005502217590-pct00070
본 발명은 현재 알려진 최상의 모드를 설명하기 위하여 주어진 다음의 설명예에 의하여 설시될 것인데, 이는 발명을 한정하기 위함이 아니라 단지 설명을 위 한 것이다. 농도, 혼합 비율, 온도, 압력, 속도, 화합물 등과 같이 본 실시예에서 제시된 모든 변수들은 본 발명의 범위를 부당하게 한정하는 것으로 해석되어지는 것은 아니다.
실시예 Ⅰ
테스트 반도체 웨이퍼가 다음의 적층 필름을 구비하도록 형성된다:
0.8 ㎛의 패턴화된 PR(포토레지스트)/ 5000 Å 산화물/ 100 Å Ti/ 1000 Å Pt/ 300 Å TiN
패턴화된 PR 테스트 반도체 웨이퍼의 구조물 크기는 0.3 ㎛의 블록과 0.25 ㎛의 공간을 갖는다. 95054-3299 캘리포니아 산타클라라 브루어스 에비뉴 3050에 소재한 Applied Materials 사가 소유한 Oxide Etch MxP Centura™이란 상표로 시판되는 플라즈마 프로세싱 장치의 산화물 에칭 챔버 내에서 상기 산화물 마스크(예로써, 마스크 층)가 개방된다. 상기 산화물 마스크를 개방시키기 위한 에칭 가스는 체적이 약 68%인 Ar과 약 32%인 CHF3를 포함한다. 반응기 및 프로세스 조건은 다음과 같다:
반응기 조건
압력 60 mTorr
RF 전력 850 watts
회전 자기장 40 Gauss
테스트 웨이퍼의 온도 100 ℃
산화물 마스크 에칭 속도 3000 Å/min
Ar 및 CHF 3 의 유량에 기초한 프로세스 조건
CHF3 50 sccm
Ar 100 sccm
압력, mTorr 60 mTorr
RF 전력 밀도 850 watts
테스트 웨이퍼의 온도(℃) 100 ℃
산화물 마스크 에칭 속도(Å/min) 3000 Å/min
자기장 40 Gauss
극초단파 하류 O2/N2 플라즈마를 사용하는 다음의 방법 하에서, Metal Etch MxP Centura™이라는 제품명의 플라즈마 프로세싱 장치의 ASP 챔버 내에서 산화물 마스크로부터 상기 포토레지스트가 제거된다: 120 초, 250 ℃, 1400 W, 3000 sccm의 O2, 300 sccm의 N2, 그리고 2 Torr.
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, Cl2, 및 BCl3를 사용하여 Ti 보호 층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar 및 Cl2를 사용하여 테스트 반도체 웨이퍼의 플래티늄(platinum) 층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 150 watts
테스트 웨이퍼의 온도 260 ℃
플래티늄 에칭 속도 1500 Å/min
Ar과 Cl 2 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 60 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 150 watts
테스트 웨이퍼의 온도 260 ℃
Pt 에칭 속도(Å/min) 1500 Å/min
플래티늄/산화물 마스크의 선택도 1:1
테스트 반도체 웨이퍼의 최종적으로 에칭된 플래티늄 층이 도 19에 도시되어 있는데, 여기서 플래티늄 프로파일은 약 87°로 도시되어 있다.
상기 산화물 마스크는 도 20에 도시된 무-베일(veil-less) 테스트 반도체 웨이퍼를 생산하기 위하여 6:1의 HF 용해제에서 제거된다. 다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, BCl3, 및 Cl2를 사용하여 에칭하는 것과 같이, 적합한 수단 및/또는 적합한 방법으로 잔여 Ti 보호 층이 제거될 수 있다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
실시예 Ⅱ
테스트 반도체 웨이퍼가 다음의 적층 필름을 구비하도록 형성된다:
0.8 ㎛의 패턴화된 PR(포토레지스트)/ 5000 Å 산화물/ 600 Å TiN/ 2000 Å Pt/ 300 Å TiN
패턴화된 PR 테스트 반도체 웨이퍼의 구조물 크기는 0.25 ㎛의 블록과 0.2 ㎛의 공간을 갖는다. 95054-3299 캘리포니아 산타클라라 브루어스 에비뉴 3050에 소재한 Applied Materials 사가 소유한 Oxide Etch MxP Centura™이란 상표로 시판되는 플라즈마 프로세싱 장치의 산화물 에칭 챔버 내에서 상기 산화물 마스크(예로써, 마스크 층)가 개방된다. 상기 산화물 마스크를 개방시키기 위한 에칭 가스는 체적이 약 68%인 Ar과 약 32%인 CHF3를 포함한다. 반응기 및 프로세스 조건은 다음과 같다:
반응기 조건
압력 60 mTorr
RF 전력 850 watts
회전 자기장 40 Gauss
테스트 웨이퍼의 온도 100 ℃
산화물 마스크 에칭 속도 3000 Å/min
Ar 및 CHF 3 의 유량에 기초한 프로세스 조건
CHF3 50 sccm
Ar 100 sccm
압력, mTorr 60 mTorr
RF 전력 밀도 850 watts
테스트 웨이퍼의 온도(℃) 100 ℃
산화물 마스크 에칭 속도(Å/min) 3000 Å/min
자기장 40 Gauss
극초단파 하류 O2/N2 플라즈마를 사용하는 다음의 방법 하에서, Metal Etch MxP Centura™이라는 제품명의 플라즈마 프로세싱 장치의 ASP 챔버 내에서 산화물 마스크로부터 상기 포토레지스트가 제거된다: 120 초, 250 ℃, 1400 W, 3000 sccm의 O2, 300 sccm의 N2, 그리고 2 Torr.
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, Cl2, 및 BCl3를 사용하여 TiN 보호 층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품 명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, Cl2 및 BCl3을 사용하여 테스트 반도체 웨이퍼의 플래티늄(platinum) 층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 150 watts
테스트 웨이퍼의 온도 260 ℃
플래티늄 에칭 속도 1500 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 60 sccm
BCl3 10 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 150 watts
테스트 웨이퍼의 온도 260 ℃
Pt 에칭 속도(Å/min) 1500 Å/min
플래티늄/산화물 마스크의 선택도 1:1
테스트 반도체 웨이퍼의 최종적으로 에칭된 플래티늄 층이 도 23에 도시되어 있는데, 여기서 플래티늄 프로파일은 약 87°로 도시되어 있다.
상기 산화물 마스크는 도 20에 도시된 것에 유사한 무-베일(veil-less) 테스트 반도체 웨이퍼를 생산하기 위하여 6:1의 HF 용해제에서 제거될 수 있다. 다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, BCl3, 및 Cl2를 사용하여 에칭하는 것과 같이, 적합한 수단 및/또는 적합한 방법으로 잔여 TiN 보호 층이 제거될 수 있다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
실시예 Ⅲ
테스트 반도체 웨이퍼가 다음의 적층 필름을 구비하도록 형성된다:
1.2 ㎛의 패턴화된 PR(포토레지스트)/ 5000 Å TEOS/ 200 Å TiN/ 2500 Å Pt/ 300 Å TiN/ 500 Å SiN.
패턴화된 PR 테스트 반도체 웨이퍼의 구조물 크기는 0.35 ㎛의 라인과 0.35 ㎛의 공간을 갖는다. 95054-3299 캘리포니아 산타클라라 브루어스 에비뉴 3050에 소재한 Applied Materials 사가 소유한 Oxide Etch MxP Centura™이란 상표로 시판되는 플라즈마 프로세싱 장치의 산화물 에칭 챔버 내에서 상기 TEOS 마스크(예로써, 마스크 층)가 개방된다. 상기 TEOS 마스크를 개방시키기 위한 에칭 가스는 체적이 약 68%인 Ar과 약 32%인 CHF3를 포함한다. 반응기 및 프로세스 조건은 다음과 같다:
반응기 조건
압력 60 mTorr
RF 전력 850 watts
회전 자기장 40 Gauss
테스트 웨이퍼의 온도 100 ℃
TEOS 마스크 에칭 속도 3000 Å/min
Ar 및 CHF 3 의 유량에 기초한 프로세스 조건
CHF3 50 sccm
Ar 100 sccm
압력, mTorr 60 mTorr
RF 전력 밀도 850 watts
테스트 웨이퍼의 온도(℃) 100 ℃
TEOS 마스크 에칭 속도(Å/min) 3000 Å/min
자기장(Gauss) 40 Gauss
극초단파 하류 O2/N2 플라즈마를 사용하는 다음의 방법 하에서, Metal Etch MxP Centura™이라는 제품명의 플라즈마 프로세싱 장치의 ASP 챔버 내에서 TEOS 마스크로부터 상기 포토레지스트가 제거된다 : 120 초, 250 ℃, 1400 W, 3000 sccm의 O2, 300 sccm의 N2, 그리고 2 Torr.
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, Cl2, 및 BCl3를 사용하여 TiN 보호 층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, Cl2, BCl3 및 N2를 사용하여 테스트 반도체 웨이퍼의 플래티늄(platinum) 층이 에칭된다:
반응기 조건
압력 36 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 300 watts
테스트 웨이퍼의 온도 320 ℃
플래티늄 에칭 속도 600 Å/min
Ar, Cl 2 , BCl 3 그리고 N 2 의 유량에 기초한 프로세스 조건
Ar 24 sccm
Cl2 120 sccm
BCl2 10 sccm
N2 30 sccm
압력, mTorr 36 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 300 watts
테스트 웨이퍼의 온도(℃) 320 ℃
Pt 에칭 속도(Å/min) 600 Å/min
플래티늄/TEOS 마스크의 선택도 1:1
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPT™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, BCl2 및 N2를 사용하여 테스트 반도체 웨이퍼의 플래티늄(platinum) 층 하부의 TiN 층이 에칭된다:
반응기 조건
압력 36 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 300 watts
테스트 웨이퍼의 온도 320 ℃
TiN 에칭 속도 300 Å/min
프로세스 조건
Ar 100 sccm
BCl3 5 sccm
N2 100 sccm
압력, mTorr 36 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 300 watts
테스트 웨이퍼의 온도(℃) 320 ℃
TiN 에칭 속도(Å/min) 300 Å/min
상기 TEOS 마스크는 도 30에 도시된 무-베일(veil-free) 테스트 반도체 웨이퍼를 생산하기 위하여 6:1의 HF 용해제에서 제거될 수 있다.
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, BCl3, 및 Cl2를 사용하여 에칭하는 것과 같이, 적합한 수단 및/또는 적합한 방법으로 에칭된 플래티늄 층 상의 잔여 TiN 보호 층이 제거될 수 있다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 2 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
실시예 Ⅳ
테스트 반도체 웨이퍼가 다음의 적층 필름을 구비하도록 형성된다:
1.2 ㎛의 패턴화된 PR(포토레지스트)/ 2000 Å TEOS/ 8000 Å SILK®/ 2000 Å Pt/ 300 Å TiN/ SiO2 기판.
패턴화된 PR 테스트 반도체 웨이퍼의 구조물 크기는 0.35 ㎛의 라인과 0.35 ㎛의 공간을 갖는다. SILK®는 48674 미시건 미드랜드에 소재한 Dow Chemical 사의 등록 상표이다. 이는 고온 유기 폴리머이다. 스핀 코팅 방법에 의하여 Pt 층 상에 증착된다.
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, CF4, 및 CHF3를 사용하여 TEOS 마스크(예를 들어, 제 1 마스크 층)이 에칭된다:
반응기 조건
압력 10 mTorr
코일 인덕터로의 RF 전력 1500 watts
웨이퍼 지지체로의 RF 전력 400 watts
테스트 웨이퍼의 온도 80 ℃
TEOS 에칭 속도 4500 Å/min
Ar과 CF 2 그리고 CHF 3 의 유량에 기초한 프로세스 조건
Ar 100 sccm
CF4 20 sccm
CHF3 60 sccm
압력 10 mTorr
코일 인덕터로의 RF 전력 1500 watts
웨이퍼 지지체로의 RF 전력 400 watts
테스트 웨이퍼의 온도 80 ℃
TEOS 에칭 속도 4500 Å/min
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 NH3를 사용하여 테스트 반도체 웨이퍼의 SILK® 제품 층(예를 들어, 제 2 마스크 층)이 에칭된다(또한 패턴화된 PR도 완전하게 에칭된다.):
반응기 조건
압력 10 mTorr
코일 인덕터로의 RF 전력 1200 watts
웨이퍼 지지체로의 RF 전력 400 watts
테스트 웨이퍼의 온도 80 ℃
SILK® 에칭 속도 3000 Å/min
NH 3 의 유량에 기초한 프로세스 조건
NH3 50 sccm
압력, mTorr 10 mTorr
코일 인덕터로의 RF 전력 1200 watts
웨이퍼 지지체로의 RF 전력 400 watts
테스트 웨이퍼의 온도(℃) 80 ℃
SILK® 에칭 속도(Å/min) 3000 Å/min
결과는 도 31에 도시되어 있다. 다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPT™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, BCl2, Cl2 및 N2를 사용하여 테스트 반도체 웨이퍼의 플래티늄(platinum) 층이 에칭된다:
반응기 조건
압력 32 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 400 watts
테스트 웨이퍼의 온도 310 ℃
플래티늄 에칭 속도 600 Å/min
프로세스 조건
Ar 30 sccm
BCl3 10 sccm
Cl2 120 sccm
N2 30 sccm
압력, mTorr 32 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 400 watts
테스트 웨이퍼의 온도(℃) 310 ℃
Pt 에칭 속도(Å/min) 600 Å/min
Pt 에칭된 후에, 또한 Pt 층 아래의 TiN 층(예를 들어, 경계 층)이 상기 에칭 가스와 동일한 가스로 상기와 동이한 DPS 챔버내에서, 그리고 동일한 반응기 및 프로세스 조건 하에서 에칭된다. 도 32에 결과가 도시되어 있다.
극초단파 하류 O2/N2 플라즈마를 사용하는 다음의 방법 하에서, Metal Etch MxP Centura™이라는 제품명의 플라즈마 프로세싱 장치의 ASP 챔버 내에서 Pt 층으로부터 상기 SILK® 제품명의 잔여 마스크가 제거된다 : 120 초, 250 ℃, 1400 W, 3000 sccm의 O2, 300 sccm의 N2, 그리고 2 Torr.
도 33에 SILK® 제품명의 마스크가 제거된 후의 Pt 층 에칭의 최종 결과가 도시되어 있다. 도 34는 도 33의 에칭된 플래티늄 층의 평면도가 도시되어 있다.
실시예 Ⅴ
테스트 반도체 웨이퍼가 다음의 적층 필름을 구비하도록 형성된다:
0.8 ㎛의 PR(포토레지스트)/ 7000 Å 산화물/ 200 Å Ti/ 3000 Å Pt/ 300 Å TiN/ Si3N4
형성된 테스트 반도체 웨이퍼의 구조물 크기는 0.27 ㎛의 블록과 0.13 ㎛의 공간을 갖는다. 95054-3299 캘리포니아 산타클라라 브루어스 에비뉴 3050에 소재한 Applied Materials 사가 소유한 Oxide Etch MxP Centura™이란 상표로 시판되는 플라즈마 프로세싱 장치의 산화물 에칭 챔버 내에서 상기 산화물 하드 마스크(예로써, 절연층)가 개방된다. 상기 산화물 마스크를 개방시키기 위한 에칭 가스는 체적이 약 68%인 Ar과 약 32%인 CHF3를 포함한다. 반응기 및 프로세스 조건은 다음과 같다:
반응기 조건
압력 60 mTorr
RF 전력 850 watts
회전 자기장 40 Gauss
테스트 웨이퍼의 온도 100 ℃
산화물 하드 마스크 에칭 속도 3000 Å/min

Ar 및 CHF 3 의 유량에 기초한 프로세스 조건
CHF3 50 sccm
Ar 100 sccm
압력, mTorr 60 mTorr
RF 전력 밀도 850 watts
테스트 웨이퍼의 온도(℃) 100 ℃
산화물 마스크 에칭 속도(Å/min) 3000 Å/min
자기장(Gauss) 40 Gauss
극초단파 하류 O2/N2 플라즈마를 사용하는 다음의 방법 하에서, Metal Etch MxP Centura™이라는 제품명의 플라즈마 프로세싱 장치의 ASP 챔버 내에서 산화물 하드 마스크로부터 상기 포토레지스트가 제거된다 : 120 초, 250 ℃, 1400 W, 3000 sccm의 O2, 300 sccm의 N2, 그리고 2 Torr.
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, Cl2, 및 BCl3를 사용하여 Ti 보호 층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 325 ℃
Ti 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 325 ℃
Ti 에칭 속도 2000 Å/min
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 N2, Ar, 및 Cl2를 사용하여 테스트 반도체 웨이퍼의 플래티늄(platinum) 층이 에칭된다:
반응기 조건
압력 36 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 300 watts
테스트 웨이퍼의 온도 325 ℃
플래티늄 에칭 속도 800 Å/min
N 2 , Ar 그리고 Cl 2 의 유량에 기초한 프로세스 조건
N2 30 sccm
Ar 24 sccm
Cl2 120 sccm
압력 36 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 300 watts
테스트 웨이퍼의 온도 325 ℃
Pt 에칭 속도(Å/min) 800 Å/min
플래티늄/산화물 하드 마스크의 선택도 1.5:1
테스트 반도체 웨이퍼의 최종적으로 에칭된 플래티늄 층이 도 37에 도시되어 있는데, 여기서 플래티늄 프로파일은 약 88°로 도시되어 있다. 도 38은 도 37의 사진을 나타내는 도면으로, 각 부분은 도면 부호에 의하여 식별된다.
상기 산화물 하드 마스크는 도 20에 도시된 것에 유사한 무-베일(veil-less) 테스트 반도체 웨이퍼를 생산하기 위하여 6:1의 HF 용해제에서 제거될 수 있다. 다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, BCl3, 및 Cl2를 사용하여 에칭하는 것과 같이, 적합한 수단 및/또는 적합한 방법으로 잔여 Ti 보호 층이 제거될 수 있다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
실시예 Ⅵ
테스트 반도체 웨이퍼가 다음의 적층 필름을 구비하도록 형성된다:
0.8 ㎛의 PR(포토레지스트)/ 5000 Å 산화물/ 100 Å TiN/ 1500 Å Pt/ 300 Å TiN/ Si3N4
형성된 테스트 반도체 웨이퍼의 구조물 크기는 0.3 ㎛의 블록과 0.2 ㎛의 공간을 갖는다. 95054-3299 캘리포니아 산타클라라 브루어스 에비뉴 3050에 소재한 Applied Materials 사가 소유한 Oxide Etch MxP Centura™이란 상표로 시판되는 플라즈마 프로세싱 장치의 산화물 에칭 챔버 내에서 상기 산화물 하드 마스크(예로써, 절연층)가 개방된다. 상기 산화물 마스크를 개방시키기 위한 에칭 가스는 체적이 약 68%인 Ar과 약 32%인 CHF3를 포함한다. 반응기 및 프로세스 조건은 다음과 같다:
반응기 조건
압력 60 mTorr
RF 전력 850 watts
회전 자기장 40 Gauss
테스트 웨이퍼의 온도 100 ℃
산화물 하드 마스크 에칭 속도 3000 Å/min
Ar 및 CHF 3 의 유량에 기초한 프로세스 조건
CHF3 50 sccm
Ar 100 sccm
압력, mTorr 60 mTorr
RF 전력 밀도 850 watts
테스트 웨이퍼의 온도(℃) 100 ℃
산화물 마스크 에칭 속도(Å/min) 3000 Å/min
자기장 40 Gauss
극초단파 하류 O2/N2 플라즈마를 사용하는 다음의 방법 하에서, Metal Etch MxP Centura™이라는 제품명의 플라즈마 프로세싱 장치의 ASP 챔버 내에서 산화물 하드 마스크로부터 상기 포토레지스트가 제거된다 : 120 초, 250 ℃, 1400 W, 3000 sccm의 O2, 300 sccm의 N2, 그리고 2 Torr.
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, Cl2, 및 BCl3를 사용하여 TiN 보호 층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 325 ℃
TiN 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 325 watts
테스트 웨이퍼의 온도 325 ℃
TiN 에칭 속도 2000 Å/min

다음의 반응기와 프로세스 조건하에, 평행 플레이트 RIE 저밀도 플라즈마 프로세싱 장치에서 에칭 가스로서 N2 및 Cl2를 사용하여 테스트 반도체 웨이퍼의 플래티늄(platinum) 층이 에칭된다:
반응기 조건
압력 100 mTorr
웨이퍼 지지체로의 RF 전력 1000 watts
테스트 웨이퍼의 온도 325 ℃
플래티늄 에칭 속도 1000 Å/min
N 2 , Ar 그리고 Cl 2 의 유량에 기초한 프로세스 조건
N2 80 sccm
Cl2 200 sccm
압력 100 mTorr
웨이퍼 지지체로의 RF 전력 1000 watts
테스트 웨이퍼의 온도 325 ℃
Pt 에칭 속도(Å/min) 1000 Å/min
Pt/산화물 하드 마스크의 선택도 0.5:1
테스트 반도체 웨이퍼의 최종적으로 에칭된 플래티늄 층이 도 39에 도시되어 있는데, 여기서 플래티늄 프로파일은 약 85°로 도시되어 있다. 도 40은 도 39의 사진을 나타내는 도면으로 각 부분은 도면 부호에 의하여 식별된다.
상기 산화물 하드 마스크는 도 20에 도시된 것에 유사한 무-베일(veil-less) 테스트 반도체 웨이퍼를 생산하기 위하여 6:1의 HF 용해제에서 제거될 수 있다. 다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, BCl3, 및 Cl2를 사용하여 에칭하는 것과 같이, 적합한 수단 및/또는 적합한 방법으로 잔여 TiN 보호 층이 제거될 수 있다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
실시예 Ⅶ
테스트 반도체 웨이퍼가 다음의 적층 필름을 구비하도록 형성된다:
0.8 ㎛의 PR(포토레지스트)/ 5000 Å 산화물/ 100 Å Ti/ 2000 Å Pt/ 300 Å TiN
형성된 테스트 반도체 웨이퍼의 구조물 크기는 0.3 ㎛의 블록과 0.25 ㎛의 공간을 갖는다. 95054-3299 캘리포니아 산타클라라 브루어스 에비뉴 3050에 소재한 Applied Materials 사가 소유한 Oxide Etch MxP Centura™이란 상표로 시판되는 플라즈마 프로세싱 장치의 산화물 에칭 챔버 내에서 상기 산화물 하드 마스크(예로써, 절연층)가 개방된다. 상기 산화물 마스크를 개방시키기 위한 에칭 가스는 체적이 약 68%인 Ar과 약 32%인 CHF3를 포함한다. 반응기 및 프로세스 조건은 다음과 같다:
반응기 조건
압력 60 mTorr
RF 전력 850 watts
회전 자기장 40 Gauss
테스트 웨이퍼의 온도 100 ℃
산화물 하드 마스크 에칭 속도 3000 Å/min
Ar 및 CHF 3 의 유량에 기초한 프로세스 조건
CHF3 50 sccm
Ar 100 sccm
압력, mTorr 60 mTorr
RF 전력 밀도 850 watts
테스트 웨이퍼의 온도(℃) 100 ℃
산화물 마스크 에칭 속도(Å/min) 3000 Å/min
자기장(Gauss) 40 Gauss
극초단파 하류 O2/N2 플라즈마를 사용하는 다음의 방법 하에서, Metal Etch MxP Centura™이라는 제품명의 플라즈마 프로세싱 장치의 ASP 챔버 내에서 산화물 하드 마스크로부터 상기 포토레지스트가 제거된다 : 120 초, 250 ℃, 1400 W, 3000 sccm의 O2, 300 sccm의 N2, 그리고 2 Torr.
Applied Materials 사가 시판하는 Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, Cl2, 및 BCl3를 사용하여 Ti 보호 층이 에칭된다. 다음의 반응기와 프로세스 조건하에 Ti 보호층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
Metal Etch DPS™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 테스트 반도체 웨이퍼의 플래티늄(platinum) 층이 에칭된다. DPS™이라는 상표의 챔버는 에칭 챔버와, 도 41에 도시된 바와 같이 RF 전력이 통과하여 에칭 가스의 플라즈마에 결합을 허용하는 것을 가능하게 하는 유전체 알루미늄 산화물로 제조된 통상적인 반구형 표준 돔(예를 들어 내부에 오목 표면(62a)을 구비한 유전체 천장(62))을 포함한다. 도 17 및 도 18에 도시된 리드처럼 에칭 챔버를 덮고 있고, mTorr의 진공 압력까지 펌핑 다운하기 위한 챔버를 실(seal)한다. 유전체 천장(62)의 내부 오목 표면(62a)은 약 500 Å의 평균 높이값을 가진 최고-최저 조도 높이(peak-to-valley roughness height)를 가진다. 유도 코일은 반구형의 경사진 돔의 외곽을 회전하며 감싸고, RF 전력 공급기에 연결되어 있다. 유도 코일에 전달되는 RF 전력 에너지는 표준 돔을 거쳐 DPS™상표의 챔버로 전달되어 반도체 테스트 웨이퍼를 프로세싱하기 위한 프로세싱 가스로부터 고밀도 플라즈마를 생성한다. 다음의 반응기와 프로세스 조건하에, DPS™이라는 상표의 챔버 내에서 에칭 가스로서 BCl3, Ar, 및 Cl2를 사용하여 테스트 반도체 웨이퍼의 플래티늄(platinum) 층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 1200 watts
웨이퍼 지지체로의 RF 전력 150 watts
테스트 웨이퍼의 온도 350 ℃
플래티늄 에칭 속도 1000 Å/min
Ar, Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 30 sccm
Cl2 70 sccm
BCl3 10 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 150 watts
테스트 웨이퍼의 온도(℃) 350 ℃
Pt 에칭 속도(Å/min) 1000 Å/min
플래티늄/산화물 하드 마스크의 선택도 1:1
반도체 테스트 웨이퍼의 플래티늄 층을 금속 에칭하는 동안, 도 42에 도시된 바와 같이 표준 돔의 내부 오목 표면(62a) 또는 천장(62)에 증착물(7a)이 발견된 다. 증착물(7)은 단지 예로서 플래티늄의 산화물, 실리케이트(silicate) 및 염화물(chloride) 등을 포함하며, 플라즈마와 전력 소스 사이에 배치된다. 이 증착물(7)은 전도성이 있고 25 웨이퍼를 에칭한 후에 DC 옴(ohm) 미터로 측정된 10 내지 20 M 옴의 전기 저항을 가진다.
실시예 Ⅷ
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 동일한 챔버 내에서 에칭 가스로서 BCl3, Ar, 및 Cl2를 사용하여 에칭된 테스트 반도체 웨이퍼의 플래티늄(platinum) 층으로 실시예 Ⅶ이 반복된다:
반응기 조건
압력 24 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 175 watts
테스트 웨이퍼의 온도 350 ℃
플래티늄 에칭 속도 1000 Å/min
Ar, Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 20 sccm
Cl2 100 sccm
BCl3 10 sccm
압력, mTorr 24 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 175 watts
테스트 웨이퍼의 온도(℃) 350 ℃
Pt 에칭 속도(Å/min) 1000 Å/min
플래티늄/산화물 하드 마스크의 선택도 1:1
상기 반응기 및 프로세스 조건하에서 플래티늄 층을 플래티늄 에칭하는 동안, 도 42에 도시된 바와 같이 플래티늄-함유 재료의 증착물(7a)이 표준 돔의 내부 오목 표면(62a) 또는 천장(62)에서 나타난다. 예로서 증착물(7a)은 플래티늄의 산화물, 질화물, 실리케이트 및 염화물 등을 포함한다. 증착물(7a)은 50 웨이퍼를 에칭한 후에 DC 옴 미터로 측정된 바와 같이 전도성이 아니다. 즉 고 Cl2 유동 및 고압의 이용은, 저 Cl2 함유(예를 들어 저 Cl2/Ar 체적 비율) 및 저압에서 에칭이 행해지는 실시예 Ⅶ에서의 증착물(7)의 경우보다도 적은 전도성의 증착물(7a)을 일으킨다. 고압에서 Cl2 함유(예를 들어 고 Cl2/Ar 체적 비율)가 많아질수록 저압에서의 물리적 스퍼터링보다 더 많은 화학적 에칭이 일어난다.

실시예 Ⅸ
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 BCl3, Ar, 및 Cl2를 사용하여 에칭된 테스트 반도체 웨이퍼의 플래티늄(platinum) 층과 변경된 돔으로 실시예 Ⅶ이 반복된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 1200 watts
웨이퍼 지지체로의 RF 전력 150 watts
테스트 웨이퍼의 온도 350 ℃
플래티늄 에칭 속도 1000 Å/min
Ar 및 Cl 2 의 유량에 기초한 프로세스 조건
Ar 30 sccm
Cl2 70 sccm
BCl3 10 sccm
압력, mTorr 12 mTorr
코일 인덕터로의 RF 전력 1200 watts
웨이퍼 지지체로의 RF 전력 150 watts
테스트 웨이퍼의 온도(℃) 350 ℃
Pt 에칭 속도(Å/min) 1000 Å/min
플래티늄/산화물 하드 마스크의 선택도 1:1
본 실시예 Ⅸ에 대하여 변경된 돔은 표준 돔(예를 들어, 유전체 천장(62))을 사용하지만, 그 내부 오목 표면(62a)은 평균 높이값이 약 5000Å인 최대-최저 조도 높이(peak-to-valley roughness height)를 포함하는 표면 마무리(surface finish)를 가진다. 상기 언급된 조건하에서 플래티늄 층을 플래티늄 에칭하는 동안, 도 44의 전개도에 설시되어 있는 바와 같이 실시예 Ⅶ로부터의 증착물(7)과 동일한 증착물이 나타난다. 그러나, 본 실시예 Ⅸ에 대한 증착물(7)은 100 웨이퍼를 에칭한 후에 DC 옴 미터로 측정된 것처럼 비전도성이다. 즉, 본 실시예 Ⅸ에 대한 증착물(7)의 전기 전도성(및 두께)은 실시예 Ⅶ의 증착물(7)의 경우보다 적은데, 이는 변경된 돔에 대한 내부 오목 표면(62a)이 약 5000 Å의 평균 높이값으로 최고-최저 조도 높이(peak-to-valley roughness height)를 포함하는 표면 마무리(surface finish)를 가지기 때문이다. 유전체 천정 상의 거친 표면 설계를 사용하는 것이 증착물(7)의 동일한 체적에 대하여 보다 넓은 표면적을 제공하는 전체 내부 표면적을 증가시켜, 플래티늄 에칭을 위한 유전체 천장 또는 윈도우를 통과하는 외부 RF 전력 투과의 안정성을 확장하는 증착 두께를 감소시킨다.
실시예 Ⅹ
테스트 반도체 웨이퍼가 다음의 적층 필름을 구비하도록 형성된다:
1.2 ㎛의 패턴화된 PR(포토레지스트)/ 4000 Å 산화물/ 100 Å Ti/ 2000 Å Ir/ 1000 Å TiN
패턴화된 PR 테스트 반도체 웨이퍼의 구조물 크기는 2.5 ㎛의 블록과 4.0 ㎛의 공간을 갖는다. 95054-3299 캘리포니아 산타클라라 브루어스 에비뉴 3050에 소재한 Applied Materials 사가 소유한 Oxide Etch MxP Centura™이란 상표로 시판되는 플라즈마 프로세싱 장치의 산화물 에칭 챔버 내에서 상기 산화물 마스크(예로써, 마스크 층)가 개방된다. 상기 산화물 마스크를 개방시키기 위한 에칭 가스는 체적이 약 68%인 Ar과 약 32%인 CHF3를 포함한다. 반응기 및 프로세스 조건은 다음과 같다:
반응기 조건
압력 60 mTorr
RF 전력 850 watts
회전 자기장 40 Gauss
테스트 웨이퍼의 온도 100 ℃
산화물 마스크 에칭 속도 3000 Å/min
Ar 및 CHF 3 의 유량에 기초한 프로세스 조건
CHF3 50 sccm
Ar 100 sccm
압력, mTorr 60 mTorr
RF 전력 밀도 850 watts
테스트 웨이퍼의 온도(℃) 100 ℃
산화물 마스크 에칭 속도(Å/min) 3000 Å/min
자기장(Gauss) 40 Gauss
극초단파 하류 O2/N2 플라즈마를 사용하는 다음의 방법 하에서, Metal Etch MxP Centura™이라는 제품명의 플라즈마 프로세싱 장치의 ASP 챔버 내에서 산화물 마스크로부터 상기 포토레지스트가 제거된다 : 120 초, 250 ℃, 1400 W, 3000 sccm의 O2, 300 sccm의 N2, 그리고 2 Torr.
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, Cl2, 및 BCl3를 사용하여 Ti 보호 층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 O2, Ar 및 Cl2을 사용하여 테스트 반도체 웨이퍼의 이리듐(iridium) 층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 450 watts
테스트 웨이퍼의 온도 300 ℃
이리듐(Ir) 에칭 속도 600 Å/min
O 2 , Ar 그리고 Cl 2 의 유량에 기초한 프로세스 조건
O2 15 sccm
Ar 100 sccm
Cl2 50 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 450 watts
테스트 웨이퍼의 온도 300 ℃
Ir 에칭 속도(Å/min) 600 Å/min
Ir/산화물 마스크의 선택도 2:1
테스트 반도체 웨이퍼의 최종적으로 에칭된 이리듐(iridium) 층이 도 45에 도시되어 있는데, 여기서 이리듐 프로파일은 약 85°로 도시되어 있다. 도 46은 도 45의 정면도로, 각 부분이 도면 부호에 의해 식별된다.
상기 산화물 마스크는 상기 무-베일(veil-less) 테스트 반도체 웨이퍼를 생산하기 위하여 6:1의 HF 용해제에서 제거될 수 있다. 다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar, BCl3, 및 Cl2를 사용하여 에칭하는 것과 같이, 적합한 수단 및/또는 적합한 방법으로 잔여 Ti 보호 층이 제거될 수 있다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
Ar과 Cl 2 그리고 BCl 3 의 유량에 기초한 프로세스 조건
Ar 40 sccm
Cl2 30 sccm
BCl3 30 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
Ti 에칭 속도 2000 Å/min
실시예 ⅩⅠ
테스트 반도체 웨이퍼가 다음의 적층 필름을 구비하도록 형성된다:
1.2 ㎛의 패턴화된 PR(포토레지스트)/ 1000 Å TiN/ 2000 Å Ir/ 1000 Å TiN
패턴화된 PR 테스트 반도체 웨이퍼의 구조물 크기는 2.5 ㎛의 블록과 4.0 ㎛의 공간을 갖는다. 95054-3299 캘리포니아 산타클라라 브루어스 에비뉴 3050에 소재한 Applied Materials 사가 소유한 Metal Etch MxP Centura™이란 상표로 시판되는 플라즈마 프로세싱 장치의 금속 에칭 챔버 내에서 상기 TiN 마스크(예로써, 마스크 층)가 개방된다. 상기 TiN 마스크를 개방시키기 위한 에칭 가스는 체적이 약 68%인 Ar과 약 32%인 Cl2를 포함한다. 반응기 및 프로세스 조건은 다음과 같다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 1200 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
Ar과 Cl 2 의 유량에 기초한 프로세스 조건
Ar 100 sccm
Cl2 50 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 1200 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
극초단파 하류 O2/N2 플라즈마를 사용하는 다음의 방법 하에서, Metal Etch MxP Centura™이라는 제품명의 플라즈마 프로세싱 장치의 ASP 챔버 내에서 산화물 마스크로부터 상기 포토레지스트가 제거된다 : 120 초, 250 ℃, 1400 W, 3000 sccm의 O2, 300 sccm의 N2, 그리고 2 Torr.
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 O2, Ar 및 Cl2을 사용하여 테스트 반도체 웨이퍼의 이리듐(iridium) 층이 에칭된다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 450 watts
테스트 웨이퍼의 온도 320 ℃
이리듐 에칭 속도 600 Å/min
O 2 , Ar 그리고 Cl 2 의 유량에 기초한 프로세스 조건
O2 15 sccm
Ar 100 sccm
Cl2 50 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 900 watts
웨이퍼 지지체로의 RF 전력 150 watts
테스트 웨이퍼의 온도 320 ℃
이리듐 에칭 속도(Å/min) 1500 Å/min
Ir/TiN 마스크의 선택도 10:1
다음의 반응기와 프로세스 조건하에, Metal Etch DPS Centura™이라는 제품 명의 플라즈마 프로세싱 장치의 DPS™이라는 상표의 챔버 내에서 에칭 가스로서 Ar 및 Cl2를 사용하여 에칭하는 것과 같이, 적합한 수단 및/또는 적합한 방법으로 잔여 TiN 보호 층이 제거될 수 있다:
반응기 조건
압력 12 mTorr
코일 인덕터로의 RF 전력 1200 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
Ar과 Cl 2 의 유량에 기초한 프로세스 조건
Ar 100 sccm
Cl2 50 sccm
압력 12 mTorr
코일 인덕터로의 RF 전력 1200 watts
웨이퍼 지지체로의 RF 전력 100 watts
테스트 웨이퍼의 온도 110 ℃
TiN 에칭 속도 2000 Å/min
테스트 반도체 웨이퍼의 최종적으로 에칭된 이리듐(iridium) 층이 도 47에 도시되어 있는데, 여기서 이리듐 프로파일은 약 80°로 도시되어 있다. 도 48은 도 47의 정면도를 나타내는 도면으로 각 부분이 도면 부호에 의해 식별된다.
결 론
즉, 본 발명을 실시하여 전극 층(16)(예를 들어, 플래티늄 전극 층(16) 또는 이리듐 전극 층(16))을 에칭하기 위한 방법이 제공되어 있다. 에칭된 전극 층(16)은 수평면에 대하여 측벽(16s) 각(α)이 약 80도와 같거나 큰, 바람직하게는 약 85도와 같거나 큰 에칭된 다수 개의 전극 층(16a, 16b, 16c 및 16d)을 포함한다. 전극 층(16a, 16b, 16c 및 16d)은 약 0.35 ㎛이거나 이보다 작은, 바람직하게는 약 0.3 ㎛이거나 이보다 작은 치수의 거리 또는 공간에 의하여 분리되어 있다. 각각의 전극 층(16a, 16b, 16c 및 16d)은 약 0.6 ㎛이거나 이보다 작은, 바람직하게는 약 0.35 ㎛이거나 이보다 작고, 더욱 바람직하게는 약 0.3 ㎛이거나 이보다 작은 값을 갖는 치수를 포함한다. 각각의 전극 층(16a, 16b, 16c 및 16d)은 약 0.35 ㎛이거나 이보다 작은, 바람직하게는 0.3 ㎛이거나 이보다 작은 너비, 및 약 0.6 ㎛이거나 이보다 작은 길이, 그리고 0.6 ㎛이거나 이보다 작은 높이를 갖는 것이 더욱 바람직하다. 에칭되어 생성된 전극 층(16a, 16b, 16c 및 16d)은 본질적으로 "펜스(fences)" 또는 "토끼 귀(rabbit ears)"이 없는 "무-베일(veil-less)"경우이기 때문에, 반도체 소자 생성시에 유전체(예를 들어, BST 층)를 수용함에 있어 적합하다. 실시예 Ⅰ의 에칭 가스는 약 40 % 체적의 Ar과 약 60 % 체적의 Cl2로 구성되고, 플래티늄 프로파일이 약 87도인 에칭된 플래티늄 층을 생성한다. 실시예 Ⅱ에서, 에칭 가스는 54.5% 체적(약 55% 체적)의 Cl2, 36.4 %(약 36% 체적)의 Ar, 그리고 9.1 % 체적(약 9% 체적)의 BCl3로 구성되고, 최종 에칭된 플래티늄 층은 약 87도의 플래티늄 프로파일을 가진다. 실시예 Ⅹ에서, 에칭 가스는 약 9.1 % 체적의 O2, 약 60.6 % 체적의 아르곤, 약 30.3 % 체적의 Cl2로 구성되고, 약 85 도의 이리듐 프로파일을 가진 에칭된 이리듐 층을 생성한다. 실시예 ⅩⅠ에서, 에칭 가스는 약 9.1 % 체적의 O2, 약 60.6 % 체적의 아르곤, 그리고 약 30.3 % 체적의 Cl2로 구성되고, 약 80도의 이리듐 프로파일을 구비한 에칭된 이리듐 층을 생성한다.
본 발명의 다른 실시로서, 귀금속을 에칭하고 고 밀도 RAM 커패시터의 전극을 패턴화하기 위한 마스킹과 에칭 시퀀스를 위한 방법이 제공된다. 일예로서의 마스킹 및 에칭 시퀀스는 마스크 층 및 보호 층을 제거하기 전에 보호 층, 전극 층을 통하여 경계 층으로 에칭하는 것이다. 마스크 층이 단지 한 걔인 경우를 대신하여 한 쌍의 마스크 층이 채택될 수도 있다. 선택적으로 마스크 층 및 보호 층을 제거하기 전에, 에칭이 경계 층을 관통하여 기판으로 에칭될 수도 있다. 다른 마스킹 및 에칭 시퀀스는 마스크 층 및 보호 층을 제거하기 전에, 개별적으로 보호 층, 전극 층, 경계 층을 관통하여 에칭-스톱 층으로 에칭하는 단계를 포함한다. 실시예 Ⅲ에서, 보호 층, 전극 층, 및 경계 층을 에칭하기 위한 에칭 가스는 각각 Ar/Cl2/BCl3, Ar/Cl2/BCl3/N2 및 Ar/BCl2/N2를 포함한다.
즉, 여기에서는 본 발명이 특별한 실시예에 대하여 여기 기술하고 있지만, 변경의 범위, 다양한 변화 및 대체들이 앞선 상세한 설명에 의도되어 있고, 몇몇의 실시예에서 앞서 언급된 본 발명의 범위와 사상을 벗어나지 않고, 본 발명의 특징들이 대응적으로 다른 특징을 사용하지 않고 채택될 것으로 평가될 것이다. 본 발명의 몇몇 특징들이 플래티늄 또는 이리듐이 전극 층인 경우에 대하여 기술하고 있으나, 동일한 변수를 채택하는 동일하게 제시된 조건하에서 플래티늄 또는 이리듐 대신에, 본 발명의 사상과 범위는 다른 귀금속(들) 및/또는 귀금속 산화물(들) 및/또는 귀금속(들)의 합금(들)(예를 들어, 이리듐, 이리듐 산화물(IrO2), 루테늄(ruthenium), 루테늄 산화물(RuO2), 팔라듐(palladium), 팔라듐 산화물(palladium oxide), 플래티늄 합금(platinum alloy(s)), 로듐(rhodium) 등)의 사용을 포함한다. 그러므로 본 발명의 중요한 범위와 사상으로부터 벗어나지 않고, 본 발명의 내용에 대한 특별한 상황 또는 재료를 채택하기 위하여 수 많은 변형예들이 만들어 질 수도 있다. 본 발명은 본 발명을 실행하도록 고안된 최상의 모드로서 기술된 상기의 특정 실시예들에 한정되지 아니하며, 첨부된 청구 범위내 속하는 모든 실시예 및 균등물을 포함할 것이다.

Claims (28)

  1. 기판 위에 배열된 귀금속층의 패턴 에칭 방법으로서:
    a) 배리어층, 상기 배리어층 위의 귀금속층, 상기 귀금속층 위의 보호층, 상기 보호층 위의 마스크층, 및 상기 마스크층 위의 패턴화된 레지스트층을 지지하는 기판을 제공하는 단계;
    b) 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 보호층, 상기 보호층 위의 잔류 마스크층, 및 상기 잔류 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 상기 기판을 생성시키기 위해, 상기 마스크층의 일부분을 상기 보호층으로부터 침식 및 제거하여 상기 보호층 부분을 노출시키도록 마스크 에칭 가스의 플라즈마를 사용하는 것을 포함하여, 상기 마스크층의 일부분을 에칭하는 단계;
    c) 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 보호층, 및 상기 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 단계(b)의 상기 잔류 마스크층으로부터 상기 패턴화된 레지스트층을 제거하는 단계;
    d) 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 잔류 보호층, 및 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하기 위해, 상기 귀금속층 부분을 노출시키도록 상기 보호층의 상기 노출된 부분을 에칭하는 단계;
    e) 150℃ 내지 500℃의 온도 범위로 상기 단계(d)의 상기 기판을 가열하는 단계;
    f) 상기 배리어층, 상기 배리어층 위의 에칭된 귀금속층, 상기 에칭된 귀금속층 위의 상기 잔류 보호층, 및 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 할로겐 함유가스, 불활성 가스, 질소, 에칭 가스의 0 부피% 초과 20 부피% 이하 범위의 산소 및 이들의 혼합물로 구성된 그룹으로부터 선택된 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 단계(d)의 상기 귀금속층의 상기 노출부분을 에칭하는 단계;
    g) 상기 배리어층, 상기 배리어층 위의 상기 에칭된 귀금속층, 및 상기 에칭된 귀금속층 위의 상기 잔류 보호층을 지지하는 상기 기판을 생성하도록, 상기 잔류 보호층으로부터 상기 잔류 마스크층을 제거하는 단계; 및
    h) 잔류 배리어층, 상기 잔류 배리어층 위의 상기 에칭된 귀금속층, 및 상기 에칭된 귀금속층 위의 상기 잔류 보호층을 지지하는 상기 기판을 생성하도록, 상기 기판의 부분을 노출시키기 위해 배리어 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 상기 배리어층의 일부를 에칭하는 단계를 포함하여 이루어지는 방법.
  2. 제 1 항에 있어서, 상기 단계(d)의 상기 귀금속층을 에칭하는 상기 단계(f)가 부가적으로 상기 배리어층 위에 잔류 귀금속층을 생성하고, 상기 잔류 마스크층을 제거하는 상기 단계(g)가 부가적으로 상기 배리어층 위에 상기 잔류 귀금속층을 생성하고, 상기 방법이 상기 에칭 단계(h)에 앞서서 상기 배리어층 위의 상기 잔류 귀금속층을 에칭하는 단계를 더 포함하여 이루어지는 방법.
  3. 제 1 항에 있어서, 상기 h) 단계 이후에, 상기 에칭된 귀금속층으로부터 상기 잔류 보호층을 제거하는 단계를 더 포함하여 이루어지는 방법.
  4. 제 1 항에 있어서, 상기 단계(d)의 상기 귀금속층을 에칭하는 상기 단계(f)는 부가적으로 상기 배리어층 위에 잔류 귀금속층을 생성하고, 상기 잔류 마스크층을 제거하는 상기 단계(g)가 부가적으로 상기 배리어층 위에 상기 잔류 귀금속층을 생성하고, 상기 방법이 상기 에칭 단계(h)에 앞서서 상기 배리어층 위의 상기 잔류 보호층 및 상기 잔류 마스크층을 에칭하는 단계를 더 포함하여 이루어지는 방법.
  5. 제 3 항에 있어서, 상기 에칭된 귀금속층으로부터 상기 잔류 보호층을 제거하는 상기 단계가 상기 에칭 단계(h)와 동시에 일어나는 방법.
  6. 제 1 항에 있어서, 상기 마스크층이 CVD SiO2를 포함하여 이루어지는 방법.
  7. 제 2 항에 있어서, 상기 마스크층 및 상기 기판이 CVD SiO2를 포함하여 이루어지는 방법.
  8. 제 4 항에 있어서, 상기 마스크층이 CVD SiO2를 포함하여 이루어지는 방법.
  9. 제 1 항에 있어서, 상기 마스크층이 TEOS, CVD SiO2, Si3N4, BSG, PSG, BPSG, 약 3.0 이하의 유전율을 갖는 저유전율 물질, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 혼합물을 포함하여 이루어지는 방법.
  10. 제 1 항에 있어서, 상기 배리어층이 TiN, TiSiN, Ti, WN, TaN, TaSiN, Ta, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 혼합물을 포함하여 이루어지는 방법.
  11. 제 1 항에 있어서, 상기 보호층이 TiN, TiSiN, Ti, WN, TaN, TaSiN, Ta, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 혼합물을 포함하여 이루어지는 방법.
  12. 제 1 항에 있어서, 상기 마스크층이 약 6000Å 내지 약 9000Å 범위의 두께를 갖는 방법.
  13. 기판 위에 배열된 귀금속층의 패턴 에칭 방법으로서:
    a) 배리어층, 상기 배리어층 위의 귀금속층, 상기 귀금속층 위의 마스크층, 및 상기 마스크층 위의 패턴화된 레지스트층을 지지하는 기판을 제공하는 단계;
    b) 상기 마스크층의 일부분을 에칭하는 단계로서, 마스크 에칭 가스의 플라즈마를 사용하는 것을 포함하여 상기 마스크층의 상기 부분을 상기 귀금속층으로부터 침식 및 제거하여 상기 귀금속층 부분을 노출시키고, 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 잔류 마스크층, 및 상기 잔류 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 상기 기판을 생성하는 단계;
    c) 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 단계(b)의 상기 잔류 마스크층으로부터 상기 패턴화된 레지스트층을 제거하는 단계;
    d) 150℃ 내지 500℃ 온도 범위로 상기 단계(c)의 상기 기판을 가열하는 단계;
    e) 상기 배리어층, 상기 배리어층 위의 에칭된 귀금속층, 상기 에칭된 귀금속층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 할로겐 함유가스, 불활성 가스, 질소, 에칭 가스의 0 부피% 초과 20 부피% 이하 범위의 산소 및 이들의 혼합물로 구성된 그룹으로부터 선택된 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 단계(c)의 상기 귀금속층의 상기 노출부분을 에칭하는 단계;
    f) 상기 배리어층, 및 상기 배리어층 위의 상기 에칭된 귀금속층을 지지하는 상기 기판을 생성하도록, 상기 에칭된 귀금속층으로부터 상기 잔류 마스크층을 제거하는 단계; 및
    g) 잔류 배리어층, 및 상기 잔류 배리어층 위의 상기 에칭된 귀금속층을 지지하는 상기 기판을 생성하도록, 상기 기판의 부분을 노출시키기 위해 배리어 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 상기 배리어층의 일부를 에칭하는 단계를 포함하여 이루어지는 방법.
  14. 기판 위에 배열된 귀금속층의 패턴 에칭 방법으로서:
    a) 배리어층, 상기 배리어층 위의 귀금속층, 상기 귀금속층 위의 보호층, 상기 보호층 위의 마스크층, 및 상기 마스크층 위의 패턴화된 레지스트층을 지지하는 기판을 제공하는 단계;
    b) 상기 마스크층의 일부분을 에칭하는 단계로서, 마스크 에칭 가스의 플라즈마를 사용하는 것을 포함하여 상기 마스크층의 상기 부분을 상기 보호층으로부터 침식 및 제거하여 상기 보호층 부분을 노출시키고, 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 보호층, 상기 보호층 위의 잔류 마스크층, 및 상기 잔류 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 상기 기판을 생성하는 단계;
    c) 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 보호층, 및 상기 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 단계(b)의 상기 잔류 마스크층으로부터 상기 패턴화된 레지스트층을 제거하는 단계;
    d) 상기 귀금속층 부분을 노출시키고, 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 잔류 보호층, 및 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 상기 보호층의 상기 노출된 부분을 에칭하는 단계;
    e) 150℃ 내지 500℃ 온도 범위로 상기 단계(d)의 상기 기판을 가열하는 단계;
    f) 상기 배리어층, 상기 배리어층 위의 에칭된 귀금속층, 상기 에칭된 귀금속층 위의 상기 잔류 보호층, 및 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 할로겐 함유가스, 불활성 가스, 질소, 에칭 가스의 0 부피% 초과 20 부피% 이하 범위의 산소 및 이들의 혼합물로 구성된 그룹으로부터 선택된 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 단계(d)의 상기 귀금속층의 상기 노출부분을 에칭하는 단계;
    g) 잔류 배리어층, 상기 잔류 배리어층 위의 상기 에칭된 귀금속층, 상기 에칭된 귀금속층 위의 상기 잔류 보호층, 및 상기 잔류 보호층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 상기 기판의 부분을 노출시키기 위해 배리어 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 상기 배리어층의 일부를 에칭하는 단계; 및
    h) 상기 잔류 배리어층, 상기 잔류 배리어층 위의 상기 에칭된 귀금속층, 및 상기 에칭된 귀금속층 위의 상기 잔류 보호층을 지지하는 상기 기판을 생성하도록, 상기 잔류 보호층으로부터 상기 잔류 마스크층을 제거하는 단계를 포함하여 이루어지는 방법.
  15. 제 14 항에 있어서, 상기 배리어층이 TiN, TiSiN, Ti, WN, TaN, TaSiN, Ta, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 혼합물을 포함하여 이루어지는 방법.
  16. 제 14 항에 있어서, 상기 보호층이 TiN, TiSiN, Ti, WN, TaN, TaSiN, Ta, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 혼합물을 포함하여 이루어지는 방법.
  17. 제 14 항에 있어서, 상기 마스크층이 약 6000Å 내지 약 9000Å 범위의 두께를 갖는 방법.
  18. 제 14 항에 있어서, 상기 마스크층이 Si3N4, BSG, PSG, BPSG, 약 3.0 이하의 유전율을 갖는 저유전율 물질, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 혼합물을 포함하여 이루어지는 방법.
  19. 기판 위에 배열된 귀금속층의 패턴 에칭 방법으로서:
    a) 에칭-스톱층, 상기 에칭-정치층 위의 배리어층, 상기 배리어층 위의 귀금속층, 상기 귀금속층 위의 마스크층, 및 상기 마스크층 위의 패턴화된 레지스트층을 지지하는 기판을 제공하는 단계;
    b) 상기 마스크층의 일부분을 에칭하는 단계로서, 마스크 에칭 가스의 플라즈마를 사용하는 것을 포함하여 상기 마스크층의 상기 부분을 상기 귀금속층으로부터 침식 및 제거하여 상기 귀금속층 부분을 노출시키고, 상기 에칭-스톱층, 상기 에칭-스톱층 위의 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 잔류 마스크층, 및 상기 잔류 마스크층 위의 상기 패턴화된 레지스트층을 지지하는 상기 기판을 생성하는 단계;
    c) 상기 에칭-스톱층, 상기 에칭-스톱층 위의 상기 배리어층, 상기 배리어층 위의 상기 귀금속층, 상기 귀금속층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 단계(b)의 상기 잔류 마스크층으로부터 상기 패턴화된 레지스트층을 제거하는 단계;
    d) 150℃ 내지 500℃ 온도 범위로 상기 단계(c)의 상기 기판을 가열하는 단계;
    e) 상기 배리어층의 부분을 노출시키고, 상기 에칭-스톱층, 상기 에칭-스톱층 위의 상기 배리어층, 상기 배리어층 위의 에칭된 귀금속층, 상기 에칭된 귀금속층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 할로겐 함유가스, 불활성 가스, 질소, 에칭 가스의 0 부피% 초과 20 부피% 이하 범위의 산소 및 이들의 혼합물로 구성된 그룹으로부터 선택된 에칭 가스의 플라즈마를 이용하는 것을 포함하여, 상기 귀금속층의 상기 노출부분을 에칭하는 단계;
    f) 상기 에칭-스톱층의 부분을 노출시키고, 상기 에칭-스톱층, 상기 에칭-스톱층 위의 잔류 배리어층, 상기 잔류 배리어층 위의 상기 에칭된 귀금속층, 및 상기 에칭된 귀금속층 위의 상기 잔류 마스크층을 지지하는 상기 기판을 생성하도록, 상기 배리어층의 상기 노출 부분을 에칭하는 단계; 및
    g) 상기 에칭-스톱층, 상기 에칭-스톱층 위의 잔류 배리어층, 및 상기 잔류 배리어층 위의 상기 에칭된 귀금속층을 지지하는 상기 기판을 생성하도록, 상기 에칭된 귀금속층으로부터 상기 잔류 마스크층을 제거하는 단계를 포함하여 이루어지는 방법.
  20. 제 19 항에 있어서, 상기 e) 단계 이후에, 상기 배리어층의 노출된 부분을 통해 상기 에칭-스톱층으로 에칭하는 단계를 더 포함하는 방법.
  21. 제 19 항에 있어서, 상기 마스크층이 CVD SiO2, TEOS, BSG, PSG, BPSG, 약 3.0 이하의 유전율을 갖는 저유전율 물질로 구성된 그룹으로부터 선택된 혼합물을 포함하여 이루어지는 방법.
  22. 기판 위에 배열된 귀금속층의 패턴 에칭 방법으로서:
    a) 배리어층, 상기 배리어층 위의 귀금속층, 상기 귀금속층 바로 위의 제 1 마스크층, 상기 제 1 마스크층 바로 위의 제 2 마스크층, 및 상기 제 2 마스크층 위의 패턴화된 레지스트층을 지지하는 기판을 제공하는 단계하는 단계로서, 상기 제 1 마스크층 및 제 2 마스크층이 무기 재료로 제조되는 단계;
    b) 상기 제 1 마스크층의 일부분을 노출시키도록 제 2 마스크층 에칭 가스로부터 부터 발생되는 플라즈마를 사용하여 상기 제 2 마스크층을 패턴 에칭하는 단계;
    c) 상기 귀금속층의 일부분을 노출시키고 상기 제 1 마스크 층을 패턴 에칭하는 단계;
    d) 상기 제 2 마스크층으로부터 상기 패턴화된 레지스트층을 제거하는 단계;
    e) 상기 패턴 에칭된 제 2 마스크층을 제거하는 단계;
    f) 150℃ 내지 500℃ 온도 범위로 상기 단계(e) 이후에 존재하는 상기 기판을 가열하는 단계;
    g) 할로겐 함유가스, 불활성 가스, 귀가스, 질소, 에칭 가스의 0 부피% 초과 20 부피% 이하 범위의 산소 및 이들의 혼합물로 구성된 그룹으로부터 선택된 에칭 가스의 플라즈마를 사용하여 상기 귀금속층의 상기 노출부분을 패턴 에칭하는 단계;
    h) 상기 기판으로부터 상기 배리어층의 일부분을 제거하도록 상기 배리어층을 패턴 에칭하는 단계; 및
    i) 상기 패턴화된 귀금속층의 표면으로부터 상기 패턴화된 제 1 마스크층을 제거하는 단계를 포함하여 이루어지는 방법.
  23. 제 22 항에 있어서, 상기 에칭 단계(c) 동안 상기 잔류 제 2 마스크층으로부터 상기 패턴화된 레지스트층이 제거되는 방법.
  24. 제 22 항에 있어서, 상기 제 1 마스크층이 Si3N4, BSG, PSG, BPSG, 유기 폴리머, 약 3.0 이하의 유전율을 갖는 저유전율 물질, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 혼합물을 포함하여 이루어지는 방법.
  25. 제 22 항에 있어서, 상기 제 2 마스크층이 CVD SiO2, TEOS, Si3N4, BSG, PSG, 및 이들의 혼합물로 구성된 그룹으로부터 선택된 혼합물을 포함하여 이루어지는 방법.
  26. 제 22 항에 있어서, 상기 제 1 마스크층이 약 3000Å 내지 약 8000Å 범위의 두께를 갖는 방법.
  27. 제 22 항에 있어서, 상기 제 2 마스크층이 약 500Å 내지 약 4000Å 범위의 두께를 갖는 방법.
  28. 제 22 항에 있어서, 상기 에칭 단계(g)가 상기 기판 내부로 에칭하는 단계를 더 포함하는 방법.
KR1020017010478A 1999-02-17 2000-02-17 고밀도 ｒａｍ 커패시터의 전극을 패턴화하기 위한 개선된마스킹 방법 및 에칭 공정 KR100756742B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US25158899A 1999-02-17 1999-02-17
US09/251,826 1999-02-17
US09/251,633 1999-02-17
US09/251,633 US6265318B1 (en) 1998-01-13 1999-02-17 Iridium etchant methods for anisotropic profile
US09/251,826 US6323132B1 (en) 1998-01-13 1999-02-17 Etching methods for anisotropic platinum profile
US09/251,588 1999-02-17
US42146799A 1999-10-19 1999-10-19
US09/421,467 1999-10-19

Publications (2)

Publication Number Publication Date
KR20020010574A KR20020010574A (ko) 2002-02-04
KR100756742B1 true KR100756742B1 (ko) 2007-09-07

Family

ID=27500397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017010478A KR100756742B1 (ko) 1999-02-17 2000-02-17 고밀도 ｒａｍ 커패시터의 전극을 패턴화하기 위한 개선된마스킹 방법 및 에칭 공정

Country Status (3)

Country Link
JP (1) JP2003529914A (ko)
KR (1) KR100756742B1 (ko)
WO (1) WO2000049651A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003027767A2 (de) * 2001-09-11 2003-04-03 Infineon Technologies Ag Mittel und verfahren zur strukturierung eines substrates mit einer maske
JP4534664B2 (ja) * 2004-08-24 2010-09-01 ソニー株式会社 磁気記憶装置の製造方法
CN111982761B (zh) * 2020-08-26 2021-12-07 攀钢集团重庆钒钛科技有限公司 钛白粉在水性色浆中的分散性检测方法
FR3116941A1 (fr) * 2020-11-27 2022-06-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé pour augmenter la rugosité de surface d’une couche métallique

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000637A (ko) * 1997-06-09 1999-01-15 윤종용 반도체장치의 백금막 식각방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
CN1054702C (zh) * 1995-06-26 2000-07-19 现代电子产业株式会社 制造半导体器件电容器的方法
TW365691B (en) * 1997-02-05 1999-08-01 Samsung Electronics Co Ltd Method for etching Pt film of semiconductor device
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
TW421858B (en) * 1997-06-30 2001-02-11 Texas Instruments Inc Integrated circuit capacitor and memory
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
EP1048064A1 (en) * 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000637A (ko) * 1997-06-09 1999-01-15 윤종용 반도체장치의 백금막 식각방법

Also Published As

Publication number Publication date
JP2003529914A (ja) 2003-10-07
KR20020010574A (ko) 2002-02-04
WO2000049651A9 (en) 2002-05-02
WO2000049651A1 (en) 2000-08-24

Similar Documents

Publication Publication Date Title
US6919168B2 (en) Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
US6749770B2 (en) Method of etching an anisotropic profile in platinum
US6777342B2 (en) Method of plasma etching platinum
US6277762B1 (en) Method for removing redeposited veils from etched platinum
US6265318B1 (en) Iridium etchant methods for anisotropic profile
KR100849707B1 (ko) 탄소-도우핑된 저유전체들의 선택적 식각
KR19980080224A (ko) 에칭되는 백금으로부터 재증착된 베일을 제거하기 위한 방법
US6331380B1 (en) Method of pattern etching a low K dielectric layer
US6368517B1 (en) Method for preventing corrosion of a dielectric material
KR100269314B1 (ko) 플라즈마처리를이용한반도체장치의커패시터제조방법
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
US20020076936A1 (en) Method of fabricating semiconductor integrated circuit device and the semiconductor integrated circuit device
KR100756742B1 (ko) 고밀도 ｒａｍ 커패시터의 전극을 패턴화하기 위한 개선된마스킹 방법 및 에칭 공정
US7709343B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
KR20010080994A (ko) 알루미늄 및 알루미늄 합금의 잔류물 없는 이방성 에칭방법
TW477040B (en) Improved masking methods and etching sequences for patterning electrodes of high density ram capacitors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee