DE10057444A1 - Verfahren zum Herstellen einer Kondensatoranordnung - Google Patents

Verfahren zum Herstellen einer Kondensatoranordnung

Info

Publication number
DE10057444A1
DE10057444A1 DE10057444A DE10057444A DE10057444A1 DE 10057444 A1 DE10057444 A1 DE 10057444A1 DE 10057444 A DE10057444 A DE 10057444A DE 10057444 A DE10057444 A DE 10057444A DE 10057444 A1 DE10057444 A1 DE 10057444A1
Authority
DE
Germany
Prior art keywords
layer
capacitor device
substrate
intermediate layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10057444A
Other languages
English (en)
Inventor
Walter Hartner
Volker Weinrich
Matthias Kroenke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10057444A priority Critical patent/DE10057444A1/de
Priority to US09/996,959 priority patent/US6649483B2/en
Publication of DE10057444A1 publication Critical patent/DE10057444A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

Zur Erreichung einer möglichst hohen Ausbeute wird bei einem Verfahren zum Herstellen einer Kondensatoranordnung, insbesondere für eine FeRAM-Speichereinrichtung, vorgeschlagen, nach dem Ausbilden einer Abfolge von Schichten (12, 14, 16, 18) auf der Oberfläche (21) eines Substrats (20), durch welche jeweils eine Kondensatoreinrichtung (10) gebildet wird, freibleibende Zwischenbereiche (24) mit mindestens einer elektrisch isolierenden Zwischenschicht (30, 40) zumindest bis zum Niveau der obersten Schicht (18) aufzufüllen.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Kondensatoranordnung gemäß dem Oberbegriff des Patentan­ spruchs 1 und insbesondere ein Verfahren zum Herstellen einer Kondensatoranordnung, bei welchem die Integration von mit Ein-Schritt-Strukturierung hergestellten ferroelektrischen Kondensatoren auf einfache Art und Weise möglich ist.
Moderne Speichereinrichtungen verwenden zur Speicherung vor Informationen elementare Speicherzellen, welche als elementa­ res Speicherelement eine Kondensatoreinrichtung oder derglei­ chen aufweisen. Der Wunsch nach hochintegrierten Speicherein­ richtungen mit einer Vielzahl im Wesentlichen gleichartiger Speicherzellen macht es notwendig, eine Kondensatoranordnung mit einer Mehrzahl gleichartiger Kondensatoreinrichtungen auf einem Substrat aufzubringen, welches insbesondere ein Halb­ leitersubstrat oder dergleichen ist. Dabei wird auf der Ober­ fläche des zugrundegelegten Substrats, welche gegebenenfalls entsprechend vorstrukturiert ausgebildet ist, als Kondensa­ toreinrichtung lokal im Wesentlichen jeweils eine Abfolge be­ stimmter Schichten oder Materialschichten an vordefinierten Stellen ausgebildet. An jeder dieser vordefinierten Stellen auf der Oberfläche des Substrats entsteht somit eine einzelne separate Kondensatoreinrichtung als im Wesentlichen geschich­ tete Struktur und insgesamt eine entsprechende Abfolge einer Mehrzahl gleichartiger Kondensatoreinrichtungen, die dann die entsprechende Kondensatoranordung der Speichereinrichtung bilden. Diese Verfahren zum Aufbauen der entsprechenden ele­ mentaren Speicherelemente in Form von Kondensatoreinrichtun­ gen wird bei vielen Speicherbausteinen, zum Beispiel RAM-Bau­ steinen, insbesondere bei FeRAM-Speichereinrichtungen, ver­ wendet.
Grundsätzlich sind beim Aufbringen der einzelnen Schichten mehrere verschiedene Vorgehensweisen denkbar. Bei sogenannten Mehrschrittverfahren wird die Abfolge der einzelnen Material­ schichten jeweils in einer Mehrzahl von Prozessschritten auf die Oberfläche des zugrundegelegten Substrats aufgebracht. Aufgrund der bei Mehrschrittverfahren bekannten Zellvergröße­ rungen, welche sich im Hinblick auf eine möglichst hohe Inte­ grationsdichte bei den Speicherbausteinen nachteilig aus­ wirkt, ist man dazu übergegangen, entsprechende Schichtanord­ nungen in einem Ein-Schritt-Verfahren auszubilden, insbeson­ dere beim sogenannten Stack-Zellen-Prinzip, bei welchem die Schichtanordnung der Kondensatoreinrichtung jeweils direkt über zugeordneten, im Inneren des Substrats ausgebildeten Schaltungsanordnungen ausgebildet wird und nicht dazu lateral versetzt wie beim sogenannten Offset-Zellen-Prinzip.
Nach Ausbildung der Schichtstrukturen, gerade im Ein-Schritt- Verfahren, ist es im Hinblick auf die weiteren Prozessschrit­ te - zum Beispiel notwendigen Ausheilungs- oder Annealing­ schritten, der externen Kontaktierung mit weiter aufzubrin­ genden Metallisierungsschichten und dergleichen - bei bekann­ ten Verfahren problematisch, Beschädigungen der Schicht­ struktur als Ganzes oder der Einzelschichten z. B. aufgrund von reaktiven Prozessen mit der Prozessatmosphäre - insbeson­ dere mit Sauerstoff - oder aufgrund von Wechselwirkungen der Schichten miteinander, gerade im Seitenbereich der Schicht­ struktur, zu verhindern.
So kann es zum Beispiel geschehen, dass die auf der Substra­ toberfläche aufgebrachten Plugverbindungen in der Prozessat­ mosphäre teilweise oxidiert wird, wodurch ein gewünschter elektrischer Kontakt zwischen einem Bereich im zugrundegeleg­ ten Substrat und Schichten des Kondensators verschlechtert oder unterbrochen wird. Weiterhin können auch durch Mateterialumlagerungen und/oder andere reaktive oder oxidative Prozesse hervorgerufene Leckstromquellen problematisch sein.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Kondensatoreinrichtung auf einem Substrat anzugeben, bei welchem die Abfolge von Schichten der Konden­ satoreinrichtung mit besonders hoher Qualität und/oder Aus­ beute auf besonders einfache Art und Weise ausbildbar ist.
Die Aufgabe wird bei einem Verfahren der eingangs erwähnten Art erfindungsgemäß mit den kennzeichnenden Merkmalen des An­ spruchs 1 gelöst. Vorteilhafte Weiterbildungen des erfin­ dungsgemäßen Verfahrens sind Gegenstand der abhängigen Un­ teransprüche.
Das erfindungsgemäße Verfahren zum Herstellen einer min­ destens eine Kondensatoreinrichtung aufweisenden Kondensa­ toranordnung ist dadurch gekennzeichnet, dass freibleibende Zwischenbereiche der Oberfläche des Substrats mit mindestens einer ersten zumindest im Wesentlichen elektrisch isolieren­ den Zwischenschicht, insbesondere jeweils zumindest bis zum Niveau einer obersten Schicht der Kondensatoreinrichtung, aufgefüllt werden. Durch diese Maßnahme werden zumindest die Seitenflächen und Kanten der ausgebildeten Abfolge von Schichten der Kondensatoreinrichtung mechanisch abgedeckt und somit vor unerwünschten chemischen Umsetzungsprozessen, ins­ besondere mit der Prozessatmosphäre bei nachfolgenden Pro­ zessschritten, geschützt. Ferner wird durch die elektrische Isolation auch erreicht, dass benachbarte Schichtabfolgen be­ nachbarter Kondensatoreinrichtungen nicht unerwünscht elek­ trischen Kontakt erhalten.
Es ist somit eine Grundidee der vorliegenden Erfindung, nach dem Ausbilden der Abfolge von Schichten der Kondensatorein­ richtung zumindest die Seitenbereiche oder Kantenbereiche der Schichtabfolge der Kondensatoreinrichtung durch eine entspre­ chende in den Zwischenbereichen zwischen den Kondensatorein­ richtungen aufgebrachte Zwischenschicht abzudecken und somit vor unerwünschten chemischen Umsetzungsprozessen zu schützen. Somit kann insbesondere verhindert werden, dass zum Beispiel bei einer sauerstoffhaltigen Prozessatmosphäre die unterste Schicht vom Seitenbereich her oxidativ angegriffen wird und dass als Folge davon der Kontakt zwischen dem darunterliegen­ den Substrat oder entsprechenden Leitfähigkeitsbereichen des Substrats und der nachfolgenden Schicht der Kondensatorein­ richtung unterbrochen wird.
Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass auf die mindestens eine Zwischenschicht zumindest bereichsweise eine Kontaktschicht aufgebracht und/oder aufstrukturiert wird, insbesondere um jeweils mit der obersten Schicht der Kondensatoreinrichtung zumindest in einem zentralen Bereich oder einem vom Rand da­ von abgelegenen Bereich zumindest elektrisch kontaktiert zu werden. Auf diese Art und Weise kann insbesondere eine elek­ trische Kontaktierung der Kondensatoreinrichtung in Form der Abfolge von Schichten und eine entsprechende Verschaltung mit der Außenwelt realisiert werden. Dabei werden die Bereiche, auf denen auf der ersten Zwischenschicht die Kontaktschicht aufgebracht wird, gerade so gewählt, dass sich eine entspre­ chende Schaltungsanordnung der Vielzahl von Kondensatorein­ richtungen der Kondensatoranordnung ergibt.
Beim Strukturierungsprozess der Abfolge von Schichten der Kondensatoreinrichtungen treten bei bestimmten Prozessen häu­ fig sogenannte Redepositionseffekte auf. Dabei werden zum Beispiel bei Materialabtragungsvorgängen Anteile des abgetra­ genen Materials im Bereich der Oberfläche des Substrats und insbesondere an den Kantenbereichen oder Seitenbereichen der Abfolge von Schichten der Kondensatoreinrichtungen an- und abgelagert. Diese Redepositionen werden auch oft als Fences bezeichnet und können sich von den Randbereichen oder Kanten­ bereichen der Abfolge von Schichten aus auch aus der Ebene des Substrats und insbesondere aus der Ebene der obersten Schicht der Abfolge von Schichten der Kondensatoreinrichtung heraus erstrecken.
Gemäß einer besonders bevorzugten Ausführungsform des erfin­ dungsgemäßen Verfahrens ist es vorgesehen, dass die erste Zwischenschicht jeweils im Wesentlichen bündig bis zum Niveau der obersten Schicht der Kondensatoreinrichtung dadurch auf­ gefüllt wird, dass nach dem Aufbringen der Zwischenschicht über das Niveau der obersten Schicht der Kondensatoreinrich­ tung jeweils überstehende Bereiche des Zwischenschichtmateri­ als im Wesentlichen auf das Niveau der obersten Schicht und der Kondensatoreinrichtung abgetragen, insbesondere herunter­ poliert, werden. Dies kann insbesondere mittels eines CMP- Verfahrens, nämlich eines Verfahrens des mechanisch-chemi­ schen Polierens, oder dergleichen, erfolgen. Durch das Abtra­ gen auf das Niveau der obersten Schicht der Kondensatorein­ richtung wird bewirkt, dass die Oberfläche der obersten Schicht der Kondensatoreinrichtung von der ersten Zwischen­ schicht im Wesentlichen unbedeckt ist.
Durch die zuletzt beschriebene Maßnahme wird erreicht, dass die über das Niveau der obersten Schicht überstehenden Rede­ positionen oder Fences zunächst mit in das Material der zu­ erst aufzutragenden Zwischenschicht eingebettet und so gegen Bruch stabilisiert werden. Das nachfolgende Abtragen des Ma­ terials der ersten Zwischenschicht auf das Niveau der ober­ sten Schicht der Kondensatoreinrichtung herunter, insbeson­ dere durch das Polieren im CMP-Verfahren, wird erreicht, dass auch die Redepositionen oder Fences bis auf das Niveau der obersten Schicht der Kondensatoreinrichtung herunter entfernt werden. Dadurch kann besonders die Gefahr eines elektrischen Kontakts oder Kurzschlusses der Schichten der Kondensatorein­ richtung untereinander wirksam verhindert werden.
Obwohl es grundsätzlich ausreichend ist, nach Aufbringen der ersten Zwischenschicht und gegebenenfalls deren Abtragen oder Herunterpolieren auf das Niveau der obersten Schicht der Kon­ densatoreinrichtung direkt eine entsprechende Metallisie­ rungsschicht auf der ersten Zwischenschicht zum Kontaktieren der Kondensatoreinrichtung auszubilden, ist es jedoch von be­ sonderem Vorteil, wenn gemäß einer weiter bevorzugten Ausfüh­ rungsform des erfindungsgemäßen Verfahrens eine zweite, ins­ besondere im Wesentlichen elektrisch isolierende, Zwi­ schenschicht auf die erste Zwischenschicht und/oder die ober­ ste Schicht der Kondensatoreinrichtung aufgebracht wird, ins­ besondere um einen elektrischen Kontakt, Kurzschlüsse oder dergleichen der Schichten der Kondensatoreinrichtung jeweils untereinander, zum Beispiel aufgrund von Redepositionen, Fen­ ces oder dergleichen - gerade im Randbereich oder Kanten­ bereich der Abfolge von Schichten - im Betrieb weitestgehend zu reduzieren oder zu vermeiden.
Nach dem Aufbringen der zweiten Zwischenschicht wird dann auf diese gegebenenfalls die entsprechende Kontaktschicht aufge­ bracht und/oder aufstrukturiert, wobei - wie bereits oben be­ schrieben wurde - die Kontaktierung der Kontaktschicht mit der obersten Schicht der Kondensatoreinrichtung in einem zen­ tralen Bereich und/oder in einem vom Rand davon abgewandten Bereich erfolgt. Durch diese Maßnahmen wird erreicht, dass Bereiche der Redepositionen oder Fences, welche sich bis zum Niveau der obersten Schicht der Kondensatoreinrichtung hin erstrecken und mit dieser gegebenenfalls abschließen durch die zweite Zwischenschicht, welche ebenfalls elektrisch iso­ lierend ausgebildet ist, abgedeckt werden, wodurch dann ein elektrischer Kontakt der Redepositionen der übereinander lie­ genden Schichten direkt untereinander oder indirekt über die Kontaktschicht und somit ein elektrischer Kontakt dieser Schichten miteinander vermieden werden.
Bei einer weiter bevorzugten Ausführungsform des erfindungs­ gemäßen Verfahrens ist es vorgesehen, dass für die erste und für die zweite Zwischenschicht im Wesentlichen das gleiche Material, insbesondere ein Dielektrikum wie SiOx oder der­ gleichen, verwendet werden. Ergänzend oder alternativ dazu ist es vorgesehen, dass beide Zwischenschichten in einem ge­ meinsamen Prozessschritt aufgebracht werden, wodurch sich ei­ ne besonders einfache Verfahrensführung ergibt und aber vor­ aussetzt, dass die Redepositionen oder Fences, welche sich über das Niveau der obersten Schicht der Kondensatoreinrich­ tung hinaus erstrecken, vorab auf andere Art und Weise ent­ fernt wurden oder aber in dieser Form nicht vorliegen.
Beim Aufbringen und Strukturieren der Schichten für die Kon­ densatoreinrichtungen ist es auch beim Ein-Schritt-Verfahren wichtig, mögliche chemische Umsetzungsprozesse, insbesondere Oxidationen oder dergleichen, der einzelnen Schichten mit der Prozessatmosphäre zu vermeiden. Gemäß einer weiteren Ausfüh­ rungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass die Abfolge von Schichten für die mindestens eine Kon­ densatoreinrichtung mittels eines 2D-Strukturierungsverfah­ rens auf dem Substrat aufgebaut wird.
Dies geschieht insbesondere, indem die Schichten jeweils ganzflächig und/oder großflächig, vorzugsweise in einem ge­ meinsamen Prozessschritt, auf dem Substrat aufgebracht und dann nachfolgend in einem Ätzvorgang oder dergleichen, vor­ zugsweise in einem gemeinsamen Prozessschritt und gegebenen­ falls nach einem Temperschritt, z. B. einem O2-Annealschritt, bei relativ hohen Temperaturen strukturiert werden. Durch die großflächige Ausbildung der Schichten wird die Angriffsfläche an den Seitenflächen oder Seitenkantenbereichen der Schichtstruktur besonders klein gehalten, so dass insbesondere in denjenigen Bereichen, die dann durch den Verfahrensschritt des Strukturierens zu den eigentlichen Schichtabfolgen der Kondensatoreinrichtungen umgebildet werden, gerade keine che­ mischen Umsetzungsprozesse oder Oxidationen auftreten können.
Daher wird bevorzugt, dass beim Ätzvorgang oder dergleichen im Wesentlichen ein Plasmaprozess oder dergleichen, vorzugs­ weise in einer Argon und/oder Chlor enthaltenden Atmosphäre, durchgeführt wird, vorzugsweise unter Verwendung von Lackmas­ kenanordnungen oder dergleichen. Durch diese Vorgehensweise kann durch das Einstellen des Argon-/Chlorgemisches und die Verwendung von Lackmasken beim Plasmaprozess oder Sputterpro­ zess ein besonders günstiges Abbildungsverhalten erreicht werden, so dass Facettierungseffekte und Maßaufweitungen wei­ testgehend vermieden werden.
Es wird weiterhin bevorzugt, dass bei der Abfolge von Schich­ ten der Kondensatoreinrichtung jeweils mindestens eine untere Elektrodenschicht, eine obere Elektrodenschicht und dazwi­ schen eine Dielektrikumsschicht ausgebildet werden, wobei die untere Elektrodenschicht dem Substrat im Wesentlichen zu und die obere Elektrodenschicht dem Substrat im Wesentlichen ab­ gewandt ausgebildet werden. Dadurch wird auf besonders geeig­ nete Art und Weise eine Kondensatoreinrichtung in Form einer Schichtstruktur ausgebildet, wobei die untere Elektroden­ schicht als Bottomelektrode und die obere Elektrodenschicht als Topelektrode dienen.
Um einen Schutz der unterhalb der Kondensatoreinrichtung im Substrat ausgebildeten Strukturen bei der Herstellung und beim Betrieb zu gewährleisten, ist es gemäß einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens vorgesehen, dass zwischen dem Substrat und der unteren Elektrodenschicht oder Bottomelektrode eine Barrierenschicht ausgebildet wird, insbesondere um Oberflächenbereiche des Substrats beim Struk­ turieren gegen eilt Prozessgas, insbesondere gegen Sauerstoff oder dergleichen, bei weiteren Verarbeitungsschritten und/oder im Betrieb abzuschirmen und zu schützen.
Als Dielektrikumsmaterial werden insbesondere ferroelektri­ sche und/oder paraelektrische Materialien verwendet. Beson­ ders geeignet sind dabei SrBi2(Ta,Nb)2O9 (SBT, SBTN), Pb(Zr,Ti)O3 (PZT), Bi4Ti3O12 (BTO), (Ba,Sr) TiO3 (BST) oder der­ gleichen.
Als Materialien für die untere und/oder die obere Elektroden­ schicht eignet sich insbesondere ein sauerstoffbeständiges, metallisches Material, insbesondere ein Edelmetall oder der­ gleichen. Bevorzugt werden dabei Pt, Pd, Ir, Rh, Ru, RuOx, IrOx, RhOx, SrRuO3, LSCO (LaSrCoOx), YBa2Cu3O7, Hochtemperatur­ supraleiter oder dergleichen.
Als Material für die mindestens eine Zwischenschicht ist im Wesentlichen ein Dielektrikum, z. B. Siliziumoxid oder der­ gleichen, vorgesehen.
Als Material für die Kontaktschicht eignet sich besonders Platin, Aluminium und/oder dergleichen.
Bevorzugterweise werden die entsprechenden Kondensatorein­ richtungen und ihre Schichtstrukturen jeweils im Bereich ei­ nes Plugs des Substrats oder desgleichen aufgebracht.
Beim Strukturieren der Kondensatoreinrichtung oder der Kon­ densatoreinrichtungen, insbesondere im Rahmen eines 2D- Strukturierungsvorgangs, können grundsätzlich sogenannte Lackmasken oder dergleichen bei moderaten Ätztemperaturen verwendet werden. Gemäß einer besonders vorteilhaften Ausfüh­ rungsform des erfindungsgemäßen Verfahrens ist jedoch daran gedacht, zum Strukturieren der Kondensatoreinrichtung jeweils eine Hartmaske, insbesondere aus Siliziumoxid oder derglei­ chen, zu verwenden, vorzugsweise im Rahmen eines Heißkatho­ denätzvorganges (hot cathode). Diese Vorgehensweise hat den Vorteil, dass beim Ätzprozess selbst höchstens geringfügige Redepositionen oder Fences auftreten. Lackmasken sind bei ei­ nem derartigen Hochtemperaturätzprozess jedoch nicht geeig­ net.
Nach dem eigentlichen Strukturierungsvorgang, nämlich dem Ät­ zen, ist ein Teil der Hartmaske durch den Ätzvorgang selbst abgetragen worden, jedoch befindet sich ein Teil dieser Hart­ masken noch auf der obersten Schicht der Kondensatoreinrich­ tung, nämlich z. b. der Topelektrode. Diese Deckschicht auf der Topelektrode in Form des Hartmaskenrestes kann z. B. durch ein entsprechendes Polierverfahren - z. b. ein CMP- Verfahren - auf das Niveau der Oberfläche der Topelektrode herunter abgetragen werden. Vorteilhafterweise werden dabei vorab die Zwischenbereiche zwischen den strukturierten Kon­ densatoreinrichtungen und mithin die freigebliebenen Oberflä­ chen des Halbleitersubstrats mit mindestens einer Zwischen­ schicht aufgefüllt. Dadurch wird erreicht, dass beim eigent­ lichen Polierverfahren die strukturierten Kondensatoreinrich­ tungen mechanisch stabilisiert sind.
Vorzugsweise wird dabei auch der Hartmaskenrest mit in die Zwischenschicht eingebettet, z. B. indem entsprechend über das Niveau der Oberfläche der Topelektrode hinaus die Schichtdicke der Zwischenschicht entsprechend ausgewählt wird.
Gemäß dieser Ausführungsform werden also nach dem Strukturie­ ren der Kondensatoreinrichtung diese und die Hartmaske auf der Topelektrode in mindestens eine gemeinsame Zwischenschicht eingebettet und dann nachfolgend auf das Niveau der Oberfläche der Topelektrode herunterpoliert.
Weitere Eigenschaften und Aspekte der Erfindung lassen sich wie nachfolgend dargestellt zusammenfassen:
Zur Herstellung von ferroelektrischen Kondensatoren für An­ wendungen in nicht-flüchtigen Halbleiterspeichern hoher Inte­ grationsdichte wird ein ferroelektrisches Material, zum Bei­ spiel SrBi2(Ta,Nb)2O9 (SBT, SETN), Pb(Zr,Ti)O3 (PZT), Bi4Ti3O12 (BTO), (Ba,Sr)TiO3 (BST) oder dergleichen, als Dielektrikum zwischen den Elektroden eines Kondensators eingesetzt. Auch paraelektrische Materialien, wie zum Beispiel (Ba,Sr)TiO3 (BST) können zum Einsatz kommen. Das Elektrodenmaterial ist ein Edelmetall, das hohe Temperaturen in Sauerstoff über­ steht. Als Materialien kommen hierfür Pt, Pd, Ir, Rh, Ru, RuOx, IrOx, RhOx, SrRuO3, LSCO (LaSrCoOx), YBa2Cu3O7 und Hochtemperatursupraleiter in Frage. Im allgemeinen wird beim Kondensatoraufbau herkömmlicherweise entweder das technolo­ gisch anspruchsvollere Stack-Prinzip verfolgt oder aber nach dem sehr viel platzaufwendigeren Offset-Zellen-Prinzip vorge­ gangen.
Eine hohe Integrationsdichte erreicht man in der Regel nur mit einem sogenannten Ein-Schritt-Verfahren, weil dieses steile Flanken an den strukturierten Schichtstrukturen er­ laubt da nennenswerte Maßaufweitungen und Facettierungen der Masken nicht auftreten.
Sowohl beim Stack-Prinzip als auch beim Offset-Prinzip sind Prozessschritte notwendig, um die Elektroden der Kondensa­ toreinrichtungen, nämlich die untere Elektrode oder Bottom­ elektrode und die obere Elektrode oder Topelektrode zu struk­ turieren. Bei der Strukturierung von neuen Elektrodenmateria­ lien wie zum Beispiel Platin, wird bei der Hochintegration typischerweise ein Plasmaprozess oder Sputterprozess verwendet. Der Materialabtrag vom beschichteten Substrat in den nicht-maskierten Gebieten auf der Substratscheibe erfolgt durch den Sputterabtrag unter Beschuss z. B. mit Chlorionen und/oder Argonionen.
Um sehr kleine und feine Strukturen maßhaltig realisieren zu können, ist es erforderlich, dass die Struktur der Lackmaske ohne Änderung der sogenannten Critical Dimension (CD) auf die zu strukturierende Platinschicht oder dergleichen übertragen werden kann. Ein Sputterangriff von Ionen führt jedoch vor allem bei der Verwendung reaktiver Prozessgase zu einer Fa­ cettierung, Abschrägung oder Taperung der Lackmaske und folg­ lich zu einer entsprechenden Facettierung beim Strukturüber­ trag, zum Beispiel in Platin. Diese Facettierung beschränkt die Größe der kleinsten erzielbaren Strukturen.
Es ist bekannt, dass die stärksten Facettierungen sich in reinen Chlorplasmen einstellen. Dagegen steigt mit zunehmen­ dem Argonanteil in einem Chlor/Argon-Gemisch der Flankenwin­ kel beim Materialabtrag an. Auf der anderen Seite führt die Verwendung von reinem Edelgas als Prozessgas beim Plasmaätzen zwar zu praktisch keiner Facettierung der Lackmaske und ent­ sprechend zu keiner Facettierung oder Abflankung der übertra­ genen Struktur. Als Konsequenz aber können sich an der erhal­ tenen Ätzkante, also z. B. im Seitenbereich oder Kantenbe­ reich der aufzubringenden Schichtstruktur, sogenannte Redepo­ sitionen oder Fences ausbilden. Diese sind besonders hoch, wenn man die Schichtstruktur der aufzubringenden Kondensa­ toreinrichtung, nämlich die Abfolge von Barriereschicht oder Sauerstoffbarriere, von Bottomelektrode, ferroelektrischem Dielektrikum und Topelektrode in einem Schritt ausbildet.
Wie oben bereits dargestellt wurde, ist das erfindungsgemäße Auffüllen mit einer Zwischenschicht oder mit einem Zwi­ schenoxid über das Niveau der obersten Schicht der Kondensatoreinrichtungen hinaus, wobei über das Niveau der obersten Schicht der Kondensatoreinrichtung hinausragende Redepositio­ nen oder Fences gerade im Zwischenoxid eingebettet werden, und das nachfolgende Herunterpolieren auf das Niveau der obersten Schicht der Kondensatoreinrichtung zurück vorteil­ haft, weil durch diese Maßnahmen die Fences oder Redepositio­ nen, die zu Kurzschlüssen zwischen den Schichten der Abfolge von Schichten der Kondensatoreinrichtung führen können, wei­ testgehend verhindert werden.
Ein weiteres Problem ist die Oxidation von Strukturen im Be­ reich der Oberfläche oder unterhalb der Oberfläche des Sub­ strats bei nach dem Aufbringen der Schichten zu absolvieren­ den weiteren Prozessschritten. Es ist dabei insbesondere pro­ blematisch, dass bei einer Vielzahl ferroelektrischer Dielek­ trika beim Ausbilden einer vollständigen keramischen Struktur und beim Ausheilen oder Annealen Sauerstoff als Prozessat­ mosphäre zwingend erforderlich ist.
Um dabei eine Oxidation, insbesondere von Polysiliziumplugs oder von W-Plugs zu verhindern, wird als unterste Schicht, also als Schicht zwischen der untersten Elektrodenschicht und der Substratoberfläche eine im Wesentlichen elektrisch leit­ fähige Sauerstoffbarriere oder Barriereschicht benötigt. Es ist bekannt, dass beim stufenweisen Strukturieren der Konden­ satoreinrichtung bzw. der Schichtabfolge der Kondensatorein­ richtung, also bei einer getrennt erfolgenden Strukturierung von Barriereschicht, Bottomelektrode, Ferroelektrikum und Topelektrode, bei herkömmlichen Strukturierungsverfahren und Herstellungsverfahren von Kondensatoreinrichtungen die Sauer­ stoffbarriere von der Seite her, also von Seitenbereichen oder Kantenbereichen her, bei einem Sauerstoffanneal aufoxi­ diert werden kann, und dass dabei der Bottomelektrodenan­ schluss zum Substrat hin, insbesondere zu den entsprechenden Plugs hin, zumindest teilweise zerstört werden kann.
Die Barriereschicht kann auch eine Schichtabfolge aufweisen, z. B. TaSi/TaSiN oder dergleichen.
Bei der oben beschriebenen Ausgestaltungsform des erfindungs­ gemäßen Verfahrens zum Herstellen der Kondensatoreinrichtun­ gen einer Kondensatoranordnung wird dagegen durch das groß­ flächige oder ganzflächige Ausbilden der Schichtstruktur für die jeweiligen Kondensatoreinrichtungen auf dem gesamten Wa­ fer, d. h. auf dem gesamten Substrat, ein besonders großer Überlapp der einzelnen Schichten miteinander geschaffen und dadurch eine Degradation der Sauerstoffbarrieren und der Plugstrukturen im Substrat verhindert. Es hat sich nämlich gezeigt, dass der Überlapp zwischen Bottomelektrode/unterer Elektrodenschicht und darunterliegender Barriereschicht von besonderer Bedeutung ist. Je größer dieser Überlapp der Schichten miteinander ausgebildet ist, desto weniger Oxida­ tionsprozesse können von der Seite her auf die Sauerstoffbar­ riere und somit auf den Kontakt zwischen Plug und Bottomelek­ trode angreifen. Folglich werden dadurch mehr Kondensatoren in der Kondensatoranordnung mit einer höheren Qualität und/oder Ausbeute erfindungsgemäß erzeugt. Dabei ist es von besonderer Bedeutung, dass alle Schichtungen, Temperungen und Annealprozesse, welche zur Herstellung des ferroelektrischen Kondensators oder dergleichen benötigt werden, zunächst auf den ganzflächigen Schichten durchgeführt werden. Erst danach wird in einem einzigen Ätzschritt oder in einer Mehrzahl von Ätzschritten die Anordnung der Einzelkondensatoren auf dem Substrat realisiert, wobei dann nachfolgend nach dem Einbet­ tungsprozess im Zwischenoxid die Redepositionen oder Fences herunterpoliert werden müssen.
Das heißt also, dass nach der Strukturierung der einzelnen Kondensatormodule in jeweils einem Schritt ein Einbettungs­ prozess zum Beispiel in Siliziumoxid als Zwischenoxid ausgeführt wird, wobei dann nachfolgend, zum Beispiel durch ein CMP-Verfahren, das überstehende Zwischenoxid bis auf das Ni­ veau der Topelektroden herunterpoliert wird, so dass die Topelektroden offenliegen und einer weiteren Beschichtung, entweder mit einem weiteren Zwischenoxid oder Dielektrikum oder direkt mit einer Kontaktschicht bereitstehen.
Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsbeispiele näher erläutert.
Fig. 1 zeigt in einer schematischen Querschnittssei­ tenansicht eine Kondensatoreinrichtung, welche mit einer ersten Ausführungsform des erfin­ dungsgemäßen Verfahrens hergestellt wurde.
Fig. 2 zeigt in einer schematischen Querschnittssei­ tenansicht eine Kondensatoreinrichtung, welche mit einer anderen Ausführungsform des erfin­ dungsgemäßen Verfahrens hergestellt wurde.
Fig. 3A-3D zeigen Zwischenstadien einer Kondensatorein­ richtung bei der Herstellung gemäß einer Aus­ führungsform des erfindungsgemäßen Verfahrens.
In der Fig. 1 ist eine Kondensatoranordnung 10 dargestellt, welche auf einem Substrat 20 gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens erzeugt wurde.
Das Substrat 20 besteht zum Beispiel aus einem Halbleitersub­ strat, in dessen Kernbereich ein Plug 22 zum Kontaktieren mit tieferliegenden Strukturen ausgebildet ist. Oberhalb des Plugs 22 ist dann die eigentliche Kondensatoreinrichtung 10 mit einer Abfolge von Schichten 12, 14, 16, 18 auf der Sub­ stratoberfläche 21 ausgebildet. Die zuunterst angeordnete Schicht 12 auf der Oberfläche 21 des Substrats 20 ist die so­ genannte Barriereschicht oder Sauerstoffbarriere 12, welche einen oxidativen Angriff auf den Plugbereich 22 des Substrats und auf den Kontakt zwischen Plug 22 und der Kondensa­ toreinrichtung 10 verhindern soll. Zwischen der Bottomelek­ trode 14 oder unteren Elektrodenschicht und der Topelektrode oder oberen Elektrodenschicht ist eine Dielektrikums­ schicht 16 ausgebildet. Die Topelektrode 18 ist nach außen hin mit einer Kontaktschicht 50, welche aus Platin, Aluminium oder dergleichen gefertigt sein kann, kontaktiert.
Durch den Auffüllprozess mit Zwischenoxid 30 und das an­ schließende Herunterpolieren auf das Niveau der Oberfläche der Topelektrode 18 ergibt sich eine Anordnung, bei wel­ cher das Zwischenoxid oder die Zwischenschicht 30 mit der Oberfläche 18a der Topelektrode 18 bündig abschließt, letz­ tere also frei und unbedeckt bleiben, wobei die Zwischenbe­ reiche 24 der Oberfläche 21 des Substrats 20 mit dem Zwi­ schenoxid 30 abgedeckt sind. Durch diese Zwischenschicht 30 ist der Seitenbereich oder Kantenbereich 11 der Kondensa­ toreinrichtung 10 zumindest teilweise gegen chemische Angrif­ fe geschützt.
Die Kontaktschicht 50 besteht aus einem elektrisch leitfähi­ gen Material, zum Beispiel Platin, Aluminium oder derglei­ chen. Ebenfalls elektrisch leitfähig sind naturgemäß die Topelektrode 18, die Bottomelektrode 14 und die Sauerstoff­ barrierenschicht 12. Aufgrund der bis zur Oberfläche 18a der Topelektrode 18 im Randbereich 11 vorliegenden Redepositionen oder Fences 12f, 14f und 16f, welche beim Strukturieren der Barriereschicht 12, der unteren Elektrodenschicht 14 und der Dielektrikumsschicht 16 entstehen, kommt es über die Bereiche 52, welche durch Pfeile angedeutet sind, über die Kontakt­ schicht 50 indirekt zu Leckströmen zwischen der Topelektrode 18 einerseits und der Bottomelektrode 14 andererseits. Bei bestimmten Anwendungen könnte diese Leckströme nachteilhaft sein, weil sie ab einer bestimmten Größe aufgrund des dann vorliegenden geringen ohmschen Widerstands quasi als Kurz­ schluss der Kondensatorelektroden 14 und 18 aufgefasst werden müssen.
Um ein derartiges Kurzschlussverhalten zu vermeiden, wird bei einer alternativen Ausführungsform des erfindungsgemäßen Ver­ fahrens zum Erzeugen einer entsprechenden Kondensatoreinrich­ tung 10 nach dem Aufbringen der ersten Zwischenschicht 30 nicht direkt die metallische Kontaktschicht 50 aufgebracht, sondern es wird mit einer zweiten Zwischenschicht 40 fortge­ fahren, die ein im Wesentlichen elektrisch isolierendes Die­ lektrikum beinhaltet. Auf diese Weise wird in Bereichen 42, d. h. also im Nachbarschaftsbereich der Redepositionen 14f der Bottomelektrode und der Topelektrode 16 im Bereich der Ober­ fläche 18a der Topelektrode ein Kurzschluss, wie er in der Fig. 1 im Bereich 52 angedeutet wurde, vermieden. Erst nach dem vollständigen Aufbringen der zweiten Zwischenschicht 40 und somit dem Abdecken der Bereiche der Fences 12f, 14f und 16f wird in einem zentralen Bereich 54 welcher sich oberhalb der Topelektrode 18 befindet die Metallisierungsschicht 50 aufgebracht und dort zur Kontaktierung mit der Topelektrode 18 durchstrukturiert.
Beim ersten Ausführungsbeispiel der Fig. 1 wird nach dem Auf­ bringen der ersten Zwischenoxidschicht 30 anschließend eine Kontaktschicht 50 zum Beispiel in Form einer Platinschicht aufgebracht. Wahlweise kann auch eine Aluminiumschicht abge­ schieden werden. Dies wird dann nachfolgend strukturiert und dient dann als Metallisierungsebene, zum Beispiel als Common Plate.
Aluminium kann als Metallisierungsebene an dieser Stelle nur dann anstelle des teuren Platins eingesetzt werden, wenn alle Hochtemperaturschritte, insbesondere alle Ausheilungs- oder Annealprozesse, bereits vor der Strukturierung des Kondensa­ tormoduls erfolgen, wie das bei der 2D-Strukturierung, die oben beschrieben wurde, der Fall ist. Die nachfolgenden An­ nealprozesse zum Ausheilen von Ätzschäden folgender Prozess­ schritte können und müssen dann bei niedrigeren Temperaturen durchgeführt werden, die dann zu keiner Schädigung des Alumi­ niums führen.
Ist es andererseits notwendig, dass bei einem anschließenden Ausheilungsprozess Sauerstoff das Ferroelektrikum erreichen kann, um zum Beispiel einen entsprechenden keramischen Pro­ zess, Umkristallisierungs- und/oder Konditionierungsprozesse fortzuführen oder abzuschließen, muss allerdings doch Platin als Kontaktschicht 50 verwendet werden, da nur dieses bei den verwendeten Temperaturen inert und transparent gegenüber Sau­ erstoff ist.
Der Vorteil dieser Ausführungsform des Herstellungsverfahrens für eine Kondensatoreinrichtung ist, dass gegenüber einer üb­ lichen Wolfram/Aluminium-Metallisierung eine Lithographie­ ebene eingespart wird. Außerdem kann an dieser Stelle auf ei­ ne Wolframabscheidung zur Topelektrodenkontaktierung ver­ zichtet werden, welche sonst zu einer Degradation des Ferro­ elektrikums führen könnte.
Die in der Figur dargestellten und über den Leckstrombereich 52 zumindest teilweise miteinander kontaktierten Redepositio­ nen 12f, 14f bergen in sich, wie oben bereits erwähnt wurde, das Risiko und die Gefahr eines Kurzschlusses zwischen Top- und Bottomelektrode. Das Risiko eines solchen Kurzschlusses steigt, wenn der Argonanteil im Ätzplasma beim Sputterprozess angehoben wird, um zum Beispiel den Facettierungseffekt zu minimieren, weil dann der Anteil und das Ausmaß von Redeposi­ tionen und Fences erhöht wird.
Zur Umgehung dieses Problems wird bei der Ausführungsform des erfindungsgemäßen Verfahrens, welches der Anordnung in Fig. 2 zugrundeliegt, auf das polierte Zwischenoxid 30 eine weitere dünne dielektrische Schicht 40, gegebenenfalls ebenfalls aus SiOx, abgeschieden. Diese ist geeignet, den oben beschriebe­ nen möglichen Kurzschluss über die Bereiche 52 in Fig. 1 zu vermeiden; die Bereiche 42 in Fig. 2 stellen keinen elektri­ schen Kontakt zwischen der Topelektrode 18 und der Redeposi­ tion 14f der Bottomelektrode 14 her. Es ist aber entsprechend eine weitere Lithographieebene notwendig, im Unterschied zu der Ausführungsform, welche der Anordnung aus Fig. 1 zugrun­ deliegt, und bei welcher die Kurzschlussgefahr nicht ausge­ schlossen ist.
Ein zusätzlicher möglicher Vorteil der Ausführungsform des erfindungsgemäßen Verfahrens, welche der Anordnung aus Fig. 1 zugrundeliegt, ist, dass der elektrische Kontakt zwischen der Topelektrode 18 und der Bottomelektrode 14, nämlich im Be­ reich 52 über die Oberfläche 18a der Topelektrode 18 und über die entsprechende Redeposition 14f, das Ausbilden einer nicht beabsichtigten elektrischen Potentialdifferenz zwischen den Elektroden 14, 18 aufgrund eines Leckstromes verhindert. Ist der Leckstrom, welcher über den Bereich 52 eine latent sich aufbauende elektrische Potentialdifferenz ständig ausgleicht, für die Schaltvorgänge und das Auslesen der Informationen aus dem Kondensator 10 nicht nachteilig oder schädlich, so ist eine zweite Zwischenschicht 40, wie sie in Fig. 2 gezeigt ist, obsolet. Das ständige Entladen von Topelektrode 18 und Bottomelektrode 14 gegeneinander hilft in diesem Fall viel mehr, einem Informationsverlust, welcher durch zumindest be­ reichsweise Umpolarisierung aufgrund "statischer Elektrizi­ tät" entstehen könnte, entgegenzuwirken.
Die Fig. 3A bis 3D zeigen geschnittene Seitenansichten mehrerer Zwischenstufen einer Kondensatoreinrichtung 10 auf einem Halbleitersubstrat 20, welche gemäß einer anderen Aus­ führungsform des erfindungsgemäßen Verfahrens hergestellt wird, nämlich mittels eines sogenannten Hartmasken- Heißkathodenätzverfahrens.
In dem in Fig. 3A gezeigten Zustand wurde auf einem Halblei­ tersubstrat 20 auf dessen Oberfläche 21 ganzflächig eine Ab­ folge von Schichten 12, 14, 16, 18 aufgebracht, wobei die einzelnen Schichten 12, 14, 16 und 18 im Wesentlichen denen der Fig. 1 und 2 entsprechen.
Im Bereich eines im Halbleitersubstrat 20 vorgesehenen Plugs 22 ist auf der Abfolge von Schichten auf der Oberfläche 18a der obersten Schicht 18 eine sogenannte Hartmaske 100 aufge­ bracht.
Diese Hartmaske 100 maskiert den darunterliegenden Bereich der Abfolge von Schichten oberhalb des Plugs 22 ab, so dass bei einem auszuführenden Ätzvorgang dieser Bereich im Wesent­ lichen geschützt vorliegt und nicht strukturiert oder abge­ tragen werden kann.
Die Fig. 3B zeigt das Ergebnis eines auf die Anordnung der Fig. 3A angewandten Ätzvorganges. Die Hartmaske 100 selbst ist zum Teil im Rahmen des Ätzvorgangs selbst angegriffen und abgetragen worden. Die Abfolge von Schichten 12, 14, 16 und 18 ist bis auf die Oberfläche 21 des Halbleitersubstrats 20 herunter abgetragen, so dass freibleibende Bereiche 24 auf der Oberfläche 21 des Halbleitersubstrats 20 vorliegen, aber nur außerhalb des von der Hartmaske 100 abgedeckten Bereichs in der Nachbarschaft des Plugs 22.
Auf die in Fig. 3B gezeigte Struktur wird in einem nachfol­ genden Prozessschritt eine Zwischenschicht 30 aufgebracht, wodurch die in Fig. 3C gezeigte Zwischenstufe bei der Her­ stellung der Kondensatoreinrichtung mit dem erfindungsgemäßen Verfahren erreicht wird. Durch die Zwischenschicht 30 wird die Schichtabfolge der Kondensatoreinrichtung 10 mitsamt der auf der Oberfläche 18a der Topelektrode 18 aufliegenden Hart­ maske 100 eingebettet und mithin mechanisch stabilisiert.
Aufgrund dieser geeigneten mechanischen Stabilisierung kann dann in einem Polierschritt die Zwischenschicht 30 mitsamt der Hartmaske 100 auf das Niveau der Oberfläche 18a der Tope­ lektrode 18 herunterpoliert werden, ohne dass es zu nennens­ werten lateralen mechanischen Belastungen auf die Schichtab­ folge der Kondensatoreinrichtung 10 kommt. Das Ergebnis des Polierschritts ist in der Fig. 3D gezeigt, wobei dann in ei­ nem nachfolgenden Schritt noch die Kontaktierung der Topelek­ trode 18 durch eine entsprechende Metallisierungsschicht, wie sie in den Fig. 1 und 2 gezeigt ist, erfolgen muss.
Bezugszeichenliste
1
Speichereinrichtung
10
Kondensatoreinrichtung
12
Barriereschicht, Sauerstoffbarriere
12
a Oberseite
12
b Unterseite
12
f Redeposition, Fence
14
untere Elektrodenschicht, Bottomelektrode
14
a Oberseite
14
b Unterseite
14
f Redeposition, Fence
16
Dielektrikumsschicht
16
a Oberseite
16
b Unterseite
16
f Redeposition, Fence
18
obere Elektrodenschicht
18
Oberseite
18
b Unterseite
20
Substrat
21
Oberfläche
22
Plugbereich
24
freibleibender Oberflächenbereich
30
erste Zwischenschicht
40
zweite Zwischenschicht
50
Kontaktschicht
52
Kurzschlussbereiche
54
Verbindungsbereich
100
Hartmaske

Claims (16)

1. Verfahren zum Herstellen einer mindestens eine Kondensa­ toreinrichtung (10) aufweisende Kondensatoranordnung, insbe­ sondere für eine FeRAM-Speichereinrichtung oder dergleichen, auf einem Substrat (20), insbesondere einem Halbleitersub­ strat oder dergleichen,
wobei auf der Oberfläche (21) des Substrats (20) als Konden­ satoreinrichtung (10) jeweils im Wesentlichen eine Abfolge von Schichten (12, 14, 16, 18) jeweils an einer vordefinier­ ten Stelle davon lokal ausgebildet wird,
dadurch gekennzeichnet,
dass freibleibende Zwischenbereiche (24) der Oberfläche (21) des Substrats (20) mit mindestens einer ersten, zumindest im Wesentlichen elektrisch isolierenden Zwischenschicht (30, 40), insbesondere jeweils zumindest bis zum Niveau einer obersten Schicht (18) der Kondensatoreinrichtung (10), aufge­ füllt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf die mindestens eine Zwischenschicht (30, 40) zumin­ dest bereichsweise eine Kontaktschicht (50) aufgebracht und/oder aufstrukturiert wird, insbesondere um jeweils mit der obersten Schicht (18) der Kondensatoreinrichtung (10) zu­ mindest in einem zentralen oder vom Rand abgelegenen Bereich davon zumindest elektrisch kontaktiert zu werden.
3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die erste Zwischenschicht (30) jeweils im Wesentlichen bündig bis zum Niveau der obersten Schicht (18) der Kondensa­ toreinrichtung (10) ausgebildet wird, indem nach dem Aufbrin­ gen der Zwischenschicht (30) über das Niveau der obersten Schicht (18) jeweils überstehende Bereiche im Wesentlichen auf das Niveau der obersten Schicht (18) der Kondensatorein­ richtung (10) abgetragen werden, insbesondere mittels eines CMP-Verfahrens oder dergleichen, so dass die Oberfläche (18a) der obersten Schicht (18) der Kondensatoreinrichtung (10) von der ersten Zwischenschicht (30) im Wesentlichen unbedeckt ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
dass eine zweite Zwischenschicht (40) auf die erste Zwischen­ schicht (30) und/oder die oberste Schicht (18) der Kondensa­ toreinrichtung (10) aufgebracht wird, insbesondere um einen elektrischen Kontakt, Kurzschlüsse oder dergleichen von Schichten (12, 14, 16, 18) der Kondensatoreinrichtung (10) jeweils untereinander, zum Beispiel aufgrund von Redepositio­ nen, Fences oder dergleichen, im Betrieb weitestgehend zu re­ duzieren oder zu vermeiden, und
dass dann auf die zweite Zwischenschicht (40) gegebenenfalls die Kontaktschicht (50) aufgebracht und/oder aufstrukturiert wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
dass für die erste und die zweite Zwischenschicht (30, 40) im Wesentlichen die gleichen Materialien, insbesondere ein Die­ lektrikum, z. B. SiOx oder dergleichen, verwendet werden und/oder
dass beide Zwischenschichten (30, 40) in einem gemeinsamen Prozessschritt aufgebracht werden.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,
dass die Abfolge von Schichten (12, 14, 16, 18) für die min­ destens eine Kondensatoreinrichtung (10) mittels eines 2D- Strukturierungsverfahrens auf dem Substrat (20) aufgebracht wird,
insbesondere indem die Schichten (12, 14, 16, 18) jeweils im Wesentlichen groß- oder ganzflächig, vorzugsweise in einem gemeinsamen Prozessschritt, auf dem Substrat (20) aufgebracht und dann nachfolgend in einem Ätzvorgang, vorzugsweise in ei­ nem gemeinsamen Prozessschritt und gegebenenfalls nach einem Temperschritt, z. B. einem O2-Annealschritt bei hohen Tempe­ raturen, strukturiert werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass beim Ätzvorgang im Wesentlichen ein Plasmaprozess oder dergleichen, vorzugsweise in einer Argon- und/oder Chlorat­ mosphäre, durchgeführt wird, vorzugsweise unter Verwendung von Lackmasken oder dergleichen.
8. Verfahren nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass bei der Abfolge der Schichten (12, 14, 16, 18) der Kon­ densatoreinrichtung (10) jeweils mindestens eine untere Elek­ trodenschicht (14) oder eine Bottomelektrode, eine obere Elektrodenschicht (18) oder Topelektrode und dazwischen eine Dielektrikumsschicht (16) vorgesehen werden, wobei die untere Elektrodenschicht (14) oder Bottomelektrode dem Substrat (20) im Wesentlichen zu- und die obere Elektrodenschicht (18) oder Topelektrode dem Substrat (20) im Wesentlichen abgewandt aus­ gebildet wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass zwischen dem Substrat (20) und der unteren Elektroden­ schicht (14) oder Bottomelektrode eine Barrierenschicht (12) ausgebildet wird, insbesondere um Oberflächenbereiche des Substrats (20) - insbesondere Plugbereiche oder dergleichen - beim Strukturieren gegen ein Prozessgas, insbesondere gegen Sauerstoff oder dergleichen, abzuschirmen.
10. Verfahren nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, dass für die Dielektrikumsschicht (16) ein ferroelektrisches und/oder paraelektrisches Material verwendet wird.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekenzeichnet, dass als Material für die untere Elektrodenschicht (14) oder Bottomelektrode und/oder für die obere Elektrodenschicht (18) oder Topelektrode ein sauerstoffbeständiges und/oder metalli­ sches Material, insbesondere ein Edelmetall, ein Hochtempera­ tursupraleiter oder dergleichen verwendet wird.
12. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Material für die mindestens eine Zwischenschicht (30, 40) im Wesentlichen ein Dielektrikum, insbesondere Sili­ ziumoxid oder dergleichen, verwendet wird.
13. Verfahren nach einem der Ansprüche 2 bis 12, dadurch gekennzeichnet, dass als Material für die Kontaktschicht (50) Platin, Alumi­ nium und/oder dergleichen verwendet wird.
14. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kondensatoreinrichtung (10) jeweils im Bereich eines Plugs (22) oder dergleichen in Substraten (10) aufgebracht wird.
15. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zum Strukturieren der Kondensatoreinrichtung (10) je­ weils eine Hartmaske (100), inbesondere aus Siliziumoxid oder dergleichen, verwendet wird, vorzugsweise in einem Heißkatho­ denätzvorgang.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet,
dass nach dem Strukturieren der Kondensatoreinrichtung (10) die Kondensatoreinrichtung (10) und die Hartmaske (100) auf der Topelektrode (18) in mindestens eine gemeinsame Zwischen­ schicht (30, 40) eingebettet werden und
dass nachfolgend die mindestens eine gemeinsame Zwischen­ schicht (30, 40) mitsamt der Hartmaske (100), insbesondere mittels eines Polierverfahrens, auf das Niveau der Oberfläche (18a) der Topelektrode (18) herunter abgetragen werden, so dass die Topelektrode (18) mit ihrer Oberfläche (18a) im We­ sentlichen freiliegt und im Wesentlichen bündig mit dem Ober­ flächenniveau der Zwischenschicht (30) abschließt.
DE10057444A 2000-11-20 2000-11-20 Verfahren zum Herstellen einer Kondensatoranordnung Ceased DE10057444A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10057444A DE10057444A1 (de) 2000-11-20 2000-11-20 Verfahren zum Herstellen einer Kondensatoranordnung
US09/996,959 US6649483B2 (en) 2000-11-20 2001-11-20 Method for fabricating a capacitor configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10057444A DE10057444A1 (de) 2000-11-20 2000-11-20 Verfahren zum Herstellen einer Kondensatoranordnung

Publications (1)

Publication Number Publication Date
DE10057444A1 true DE10057444A1 (de) 2002-05-29

Family

ID=7663918

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10057444A Ceased DE10057444A1 (de) 2000-11-20 2000-11-20 Verfahren zum Herstellen einer Kondensatoranordnung

Country Status (2)

Country Link
US (1) US6649483B2 (de)
DE (1) DE10057444A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285490B2 (en) 2003-01-15 2007-10-23 Infineon Technologies Ag Method for the producing an integrated circuit bar arrangement, in particular comprising a capacitor assembly, in addition to an integrated circuit arrangement

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943039B2 (en) * 2003-02-11 2005-09-13 Applied Materials Inc. Method of etching ferroelectric layers
US7105928B2 (en) * 2003-10-10 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Copper wiring with high temperature superconductor (HTS) layer
JP2006093451A (ja) * 2004-09-24 2006-04-06 Toshiba Corp 半導体装置
US9224592B2 (en) * 2013-09-12 2015-12-29 Texas Intruments Incorporated Method of etching ferroelectric capacitor stack
US20230103003A1 (en) * 2021-09-24 2023-03-30 International Business Machines Corporation Ferroelectric and paraelectric stack capacitors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412844A (en) * 1987-07-01 1989-01-17 Fuji Electric Co Ltd Manufacture of high voltage rotary electric machine coil
WO1997035341A1 (fr) * 1996-03-15 1997-09-25 Hitachi, Ltd. Dispositif de stockage a semi-conducteur et sa production
US5696018A (en) * 1994-08-01 1997-12-09 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
JPH10223855A (ja) * 1997-02-06 1998-08-21 Hitachi Ltd 半導体メモリ装置及び半導体メモリ装置の製造方法
DE19948571A1 (de) * 1999-10-08 2001-04-19 Infineon Technologies Ag Speicheranordnung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789291A (en) * 1995-08-07 1998-08-04 Vanguard International Semiconductor Corporation Dram cell capacitor fabrication method
JPH1012844A (ja) 1996-06-27 1998-01-16 Hitachi Ltd 半導体メモリー装置及びその製造方法
US6365453B1 (en) * 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
US6436838B1 (en) * 2000-04-21 2002-08-20 Applied Materials, Inc. Method of patterning lead zirconium titanate and barium strontium titanate
US6455424B1 (en) * 2000-08-07 2002-09-24 Micron Technology, Inc. Selective cap layers over recessed polysilicon plugs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412844A (en) * 1987-07-01 1989-01-17 Fuji Electric Co Ltd Manufacture of high voltage rotary electric machine coil
US5696018A (en) * 1994-08-01 1997-12-09 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
WO1997035341A1 (fr) * 1996-03-15 1997-09-25 Hitachi, Ltd. Dispositif de stockage a semi-conducteur et sa production
JPH10223855A (ja) * 1997-02-06 1998-08-21 Hitachi Ltd 半導体メモリ装置及び半導体メモリ装置の製造方法
DE19948571A1 (de) * 1999-10-08 2001-04-19 Infineon Technologies Ag Speicheranordnung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285490B2 (en) 2003-01-15 2007-10-23 Infineon Technologies Ag Method for the producing an integrated circuit bar arrangement, in particular comprising a capacitor assembly, in addition to an integrated circuit arrangement
DE10301243B4 (de) * 2003-01-15 2009-04-16 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung, insbesondere mit Kondensatoranordnung
US7755196B2 (en) 2003-01-15 2010-07-13 Infineon Technologies Ag Method for production of an integrated circuit bar arrangement, in particular comprising a capacitor assembly, as well as an integrated circuit arrangement

Also Published As

Publication number Publication date
US20020155675A1 (en) 2002-10-24
US6649483B2 (en) 2003-11-18

Similar Documents

Publication Publication Date Title
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE69736895T2 (de) Verfahren zur herstellung eines halbleiterspeichers
DE10131627B4 (de) Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
DE10228765A1 (de) Herstellen einer eingebetteten ferroelektrischen Speicherzelle
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10227346A1 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
WO2000001010A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE10100695A1 (de) Halbleitervorrichtung
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE10131492B4 (de) Verfahren zum Herstellen einer Halbleiterspeichervorrichtung
DE112006000261B4 (de) Verfahren zur Herstellung eines kapazitiven Elements mittels Ätzverfahren
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10057444A1 (de) Verfahren zum Herstellen einer Kondensatoranordnung
DE19950540A1 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE10022655C2 (de) Verfahren zur Herstellung von Kondensatorstrukturen
DE10152636B4 (de) Chain-FeRAM-Speichereinrichtung
DE10039411A1 (de) Strukturierung ferroelektrischer Schichten
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
DE19825266B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung
DE10131490B4 (de) Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
EP1202332B1 (de) Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung
EP0984490A1 (de) Verfahren zur Erzeugung strukturierter Materialschichten
DE10105997C1 (de) Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine
DE10066082A1 (de) Gezielte lokale Erzeugung von Öffnung in einer Schicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection