DE19950540A1 - Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur - Google Patents

Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur

Info

Publication number
DE19950540A1
DE19950540A1 DE19950540A DE19950540A DE19950540A1 DE 19950540 A1 DE19950540 A1 DE 19950540A1 DE 19950540 A DE19950540 A DE 19950540A DE 19950540 A DE19950540 A DE 19950540A DE 19950540 A1 DE19950540 A1 DE 19950540A1
Authority
DE
Germany
Prior art keywords
layer
barrier
electrode
capacitor electrode
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19950540A
Other languages
English (en)
Other versions
DE19950540B4 (de
Inventor
Gerhard Beitel
Annette Saenger
Igor Kasko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19950540A priority Critical patent/DE19950540B4/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to PCT/DE2000/003662 priority patent/WO2001029885A2/de
Priority to JP2001531134A priority patent/JP3964206B2/ja
Priority to EP00983035A priority patent/EP1222684A2/de
Priority to KR10-2002-7005017A priority patent/KR100471730B1/ko
Priority to TW089122072A priority patent/TW490809B/zh
Publication of DE19950540A1 publication Critical patent/DE19950540A1/de
Priority to US10/127,618 priority patent/US6686265B2/en
Application granted granted Critical
Publication of DE19950540B4 publication Critical patent/DE19950540B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

Bei einem Verfahren zur Herstellung einer Kondensator-Elektrode (11) mit einer darunterliegend angeordneten Barrierestruktur (14.1) wird zur Herstellung der Barrierestruktur (14.1) eine Barriere-Einlagerungsschicht (16) eingesetzt und ein CMP(chemical mechanical polishing)-Prozeß angewendet.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Kondensator-Elektrode mit darunterliegend angeordneter Bar­ rierestruktur in einer integrierten Halbleiterschaltung.
Mit zunehmender Integrationsdichte nimmt das Platzangebot für Kondensatoren in integrierten Halbleiterschaltungen, insbe­ sondere Speicherschaltungen, ab. Um dennoch Kondensatoren mit einer hohen Kapazität zu erzielen, ist es bereits bekannt, als Kondensator-Dielektrikum sogenannte Hoch-ε-Dielektrika einzusetzen. Eine weitere Zielsetzung besteht gegenwärtig in der Entwicklung von nichtflüchtigen Speichern (FeRAM), die Ferroelektrika als Kondensatormaterial einsetzen.
Diese neuartigen Kondensatormaterialien müssen in der Regel bei relativ hohen Prozeßtemperaturen und unter Verwendung ei­ nes Sauerstoff-haltigen Prozeßgases hergestellt werden. Bei Verwendung einer oxidierbaren Elektrode (beispielsweise aus Polysilizium oder Wolfram) würde dies zu einer Oxidation der Elektrode und einer dadurch bewirkten Kapazitätserniedrigung des Kondensators führen. Es müssen daher auch neuartige, inerte Elektrodenmaterialien, wie z. B. Pt, Ir, Ru, verwendet werden.
Beim Einsatz solcher Elektrodenmaterialien besteht ein Pro­ blem darin, daß der Sauerstoff durch die chemisch stabile Elektrode hindurchdiffundiert und dann am Siliziumsubstrat eine hochohmige Sperr-Oxidschicht aufbaut. Um dies zu verhin­ dern, wird eine Barriere eingesetzt, die zwischen der Elek­ trode und dem Substrat angeordnet ist.
Die Herstellung der Barriere sowie auch der darüberliegend angeordneten unteren Elektrode (Bottom-Elektrode) des Konden­ sators erfolgt üblicherweise durch mehrfache Ausführung ge­ eigneter Photolithographie- und Ätzprozesse.
In dem U.S.-Patent 5,366,920 ist ein Verfahren zur Herstel­ lung eines Dünnfilmkondensators beschrieben. Die Barriere so­ wie die untere Elektrode werden nicht durch einen Photolitho­ graphie- und Ätzprozeß hergestellt, sondern es wird auf dem Substrat eine Isolationsschicht abgeschieden, in welcher eine Öffnung eingebracht wird. Nachfolgend wird die Öffnung durch Abscheidung einer Barriereschicht, einer Elektrodenschicht, und weiterer Schichten aufgefüllt. Auf diese Weise wird der Kondensator Schicht für Schicht in der Öffnung der Isolati­ onsschicht aufgebaut.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Kondensator-Elektrode mit darunterliegend angeordneter Barrierestruktur anzugeben, das einfach und pro­ zeßsicher durchführbar ist.
Die Erfindung wird durch die Merkmale der Ansprüche 1 und 4 gelöst.
Ein wesentlicher Aspekt der Erfindung besteht darin, daß zur Herstellung der Barrierestruktur ein CMP (chemical mechanical polishing)-Planarisierungsschritt eingesetzt wird. Die CMP ist in der Halbleitertechnologie ein einfach ausführbarer Prozeßschritt.
Nach einem ersten Aspekt der Erfindung gemäß Anspruch 1 wird der CMP-Prozeß zur Erzeugung einer planarisierten Oberfläche der Barriere-Einlagerungsschicht sowie der darin eingelager­ ten Barrierestruktur eingesetzt. Die planarisierte Oberfläche wird dann als Unterlage für die nachfolgend aufzubauende Kon­ densator-Elektrode verwendet.
Vorzugsweise wird zur Bildung der Kondensator-Elektrode eine Elektroden-Einlagerungsschicht über der planarisierten Bar­ rierestruktur-Einlagerungsschicht abgelagert und es wird durch einen lithographischen Masken- und Ätzschritt ein die Barrierestruktur freilegendes Elektroden-Strukturierungsloch in der Elektroden-Einlagerungsschicht erzeugt. Dann wird eine das Elektroden-Strukturierungsloch auffüllende Schicht aus Elektrodenmaterial in und umliegend des Elektroden-Struk­ turierungsloches abgelagert, und schließlich wird die Konden­ sator-Elektrode durch CMP aus der Elektrodenmaterialschicht herausgebildet.
Demnach können also sowohl zur Herstellung der "vergrabenen" Barrierestruktur als auch zur Herstellung der (unteren) Kon­ densator-Elektrode CMP-Planarisierungsschritte eingesetzt werden. Grundsätzlich ist es jedoch auch möglich, daß zur Bildung der Kondensator-Elektrode in an sich bekannter Weise ein Schichtabscheidungs-Schritt und ein lithographischer Mas­ ken- und Ätzschritt eingesetzt wird.
Nach einem zweiten Aspekt der Erfindung gemäß Anspruch 4 wird in einer Barriere-Einlagerungsschicht ein Barriere-Struktu­ rierungsloch erzeugt, eine Barriereschicht in und umliegend des Barriere-Strukturierungsloches abgelagert und durch eine CMP-Planarisierung eine Barrierestruktur aus der Barriere­ schicht herausgebildet. Anders als nach dem ersten Aspekt der Erfindung wird bei diesem Prozeß der CMP-Planarisierungs­ schritt unmittelbar zur (lateralen) Strukturierung der Bar­ riereschicht eingesetzt.
Nach einer ersten Ausführungsvariante kann die Ablagerung der Barriereschicht derart erfolgen, daß das Barriere-Strukturie­ rungsloch vollständig aufgefüllt wird. Durch den nachfolgen­ den CMP-Planarisierungsschritt erhält die Barrierestruktur- Einlagerungsschicht mit eingelagerter Barrierestruktur dann eine ebene Oberfläche, die in der bereits beschriebenen Weise als Unterlage für den nachfolgenden Aufbau der Kondensator- Elektrode dienen kann.
Bei einer zweiten Ausführungsvariante erfolgt die Abscheidung der Barriereschicht derart, daß Boden und Wandung des Loches unter Beibehaltung einer Vertiefung ausgekleidet werden. Über der Barriereschicht wird eine Schicht aus Elektrodenmaterial abgeschieden. Bei der nachfolgenden CMP-Strukturierung der Barriereschicht wird gleichzeitig aus der darüberliegenden Elektrodenmaterialschicht die Kondensator-Elektrode herausge­ bildet. Bei dieser Ausführungsvariante ist vorteilhaft, daß man insgesamt nur mit einem Photolithographieschritt aus­ kommt, wodurch der Gesamtprozeß sehr kostengünstig und zeit­ sparend durchgeführt werden kann.
Die Erfindung wird nachfolgend anhand von drei Ausführungs­ beispielen unter Bezugnahme auf die Zeichnung erläutert; in dieser zeigt:
Fig. 1 in schematischer Weise den Aufbau einer DRAM- Speicherzelle mit Schalttransistor und Hoch-ε- oder ferroelektrischem Stack-Kondensator;
Fig. 2A-D schematische Schnittdarstellungen zur Erläuterung der Herstellung einer vergrabenen Barrierestruktur nach einem ersten Ausführungsbeispiel der Erfin­ dung;
Fig. 3A-B schematische Schnittdarstellungen zur Erläuterung einer ersten Möglichkeit der Herstellung einer Kon­ densator-Elektrode über der Barrierestruktur;
Fig. 4A-D schematische Schnittdarstellungen zur Erläuterung einer zweiten Möglichkeit der Herstellung einer Kondensator-Elektrode über der Barrierestruktur;
Fig. 5A-E schematische Schnittdarstellungen zur Erläuterung der Herstellung einer vergrabenen Barrierestruktur gemäß einem zweiten Ausführungsbeispiel der Erfin­ dung; und
Fig. 6A-E schematische Schnittdarstellungen zur Erläuterung der Herstellung einer vergrabenen Barrierestruktur mit darüberliegend angeordneter Kondensator-Elek­ trode gemäß einem dritten Ausführungsbeispiel der Erfindung.
Nach Fig. 1 ist auf einem beispielsweise p-dotierten Si-Halbleitersubstrat 1 mittels üblicher planartechnischer Verfahren (Schichtabscheidung, Schichtstrukturierung unter Verwendung von Lithographie- und Ätztechniken, Schichtdotie­ rung) ein N-Kanal MOS-Transistor aufgebaut. Ein n+-dotiertes Drain-Gebiet 2 ist von einem n+-dotierten Source-Gebiet 3 über einen zwischenliegenden Kanal 4 aus Substratmaterial ge­ trennt. Oberhalb des Kanals 4 liegt eine dünne Gate-Oxid­ schicht 5. Auf der Gate-Oxidschicht 5 ist eine Gate-Elektrode 6 angebracht.
Oberhalb des beschriebenen MOS-Transistors 2, 3, 4, 5, 6 ist eine Deckoxidschicht 7 abgelagert, welche ein Kontaktloch 8 umfaßt. Das Kontaktloch 8 ist mit einer elektrischen Anschlußstruktur 9 (sogenannter "Plug") bestehend aus Poly­ silizium gefüllt.
Aufbau und Herstellungsweise der gezeigten Struktur sind be­ kannt. Statt des hier dargestellten MOS-Transistors 2, 3, 4, 5, 6 kann auch ein anderes monolithisches Halbleiter-Funk­ tionselement vorgesehen sein.
Oberhalb der Deckoxidschicht 7 ist ein Kondensator 10 reali­ siert.
Der Kondensator weist eine untere Elektrode 11 (sogenannte "Bottom-Elektrode"), eine obere Elektrode 12 und zwischenlie­ gend ein Hoch-ε-Dielektrikum/Ferroelektrikum 13 auf.
Das Hoch-ε-Dielektrikum/Ferroelektrikum 13 kann beispielswei­ se aus Pb (Zr, Ti)O3 [PZT], SrBi2Ta2O9 [SBT], SrTiO3 [ST] und/oder (Ba, Sr)TiO3 [BST] oder auch aus anderen neuartigen Perowskit-Materalien bestehen. Es wird üblicherweise durch einen MOD (metal organic deposition), einen MOCVD (metal or­ ganic chemical vapour decomposition)-Prozess oder einen Sput­ ter-Prozess abgeschieden.
Nach dem Abscheiden des Hoch-ε-Dielektrikums/Ferroelektrikums 13 muß dieses in einer Sauerstoff-haltigen Atmosphäre bei ho­ hen Temperaturen getempert ("konditioniert") werden. Zur Ver­ meidung einer unerwünschten Reaktion des Hoch-s-Di­ elektrikums/Ferroelektrikums 13 mit den Elektroden 11, 12 werden diese aus Pt (oder einem anderen ausreichend tempera­ turstabilen und inerten Material) gefertigt. Darüber hinaus ist zum Schutz der Anschlußstruktur 9 unterhalb der unteren Pt-Elektrode 11 eine durchgängige Barrierestruktur 14 mit (in Fig. 1 nicht dargestellten) unter der Barrierestruktur 14 an­ geordneten Kontaktschichten vorgesehen.
Ein erstes erfindungsgemäßes Ausführungsbeispiel zur Herstel­ lung einer Barrierestruktur verdeutlichen die Fig. 2A-D. Die­ selben oder vergleichbare Teile wie in der vorhergehenden Fi­ gur sind mit denselben Bezugszeichen gekennzeichnet.
Über der TEOS-Deckoxidschicht 7 wird eine erste Kontakt­ schicht 15.1', eine zweite Kontaktschicht 15.2' und eine Bar­ riereschicht 14' abgeschieden. Die erste Kontaktschicht 15.1' kann aus Ti einer Dicke zwischen 5 und 50 nm, vorzugsweise 10 nm, die zweite Kontaktschicht 15.2' kann aus Ir einer Dicke von 10 bis 250 nm, vorzugsweise etwa 50 nm, und die Barriere­ schicht 14' kann aus IrO2 einer Dicke zwischen 20 und 250 nm, vorzugsweise etwa 100 nm, bestehen. Die Ti- und Ir-Kontakt­ schichten 15.1', 15.2' dienen zur Ausbildung eines guten elektrischen Kontaktes zur Anschlußstruktur 9 und die IrO2- Barriereschicht 14' realisiert das bereits erwähnte Diffusi­ onshindernis.
Die drei Schichten 15.1', 15.2' und 14' werden durch Ionenät­ zen gemeinsam strukturiert. Dabei wird eine Barrierestruktur 14.1 sowie eine Ir-Kontaktschichtstruktur 15.2 und eine Ti-Kontaktschichtstruktur 15.1 gebildet. Die Strukturbreite kann im Sub-µm-Bereich liegen.
Gemäß Fig. 2C wird in einem nächsten Schritt eine Barriere- Einlagerungsschicht 16 abgeschieden. Es kann sich bei dieser beispielsweise um eine TEOS-Oxidschicht handelt. Zur Abschei­ dung kann ein CVD(chemical vapour deposition)-Verfahren ein­ gesetzt werden. Die Dicke der Barriere-Einlagerungsschicht 16 ist abhängig von der Dicke der zu vergrabenden Barriere­ struktur 14.1 und kann zwischen 200 und 1500 nm betragen.
Die Barriere-Einlagerungsschicht 16 wird nun mittels CMP zu­ rückpoliert. Der Poliervorgang kann auf der Oberfläche der IrO2-Barrierestruktur 14.1 gestoppt werden. Bei der CMP- Planarisierung wird eine Oberfläche der Barriere-Einlage­ rungsschicht 16 und der Barrierestruktur 14.1 von ausgezeich­ neter Planarität hergestellt.
Eine erste Möglichkeit zur Realisierung der unteren Kondensa­ tor-Elektrode 11 ist in den Fig. 3A-B dargestellt. Beispiels­ weise mittels PVD (physical vapour deposition) wird eine Elektrodenschicht 11' auf die planarisierte Oberfläche der Barriere-Einlagerungsschicht 16 sowie der darin gelagerten Barrierestruktur 14.1 aufgebracht. Die Pt-Elektrodenschicht 11' kann eine Dicke von 50 nm bis 400 nm aufweisen.
Durch Ionenätzen wird aus der Pt-Elektrodenschicht 11' die untere Kondensator-Elektrode 11 herausgebildet (siehe Fig. 3B).
Da Pt schlecht auf der TEOS Barriere-Einlagerungsschicht 16 haftet, kann vor der Ablagerung der Pt-Elektrodenschicht 11' eine dünne (5 bis 50 nm) IrO2-Schicht (nicht dargestellt) als Haftschicht abgelagert werden.
Eine zweite Möglichkeit zur Herstellung der unteren Kondensa­ tor-Elektrode 11 wird anhand der Fig. 4A-D erläutert. In die­ sem Fall wird auf die planarisierte Oberfläche der Barriere- Einlagerungsschicht 16 (mit eingelagerter Barrierestruktur 14.1) eine Elektroden-Einlagerungsschicht 17' erzeugt. Die Elektroden-Einlagerungsschicht 17' kann ebenfalls eine TEOS- Schicht sein. Ihre Schichtdicke entspricht der gewünschten Dicke der unteren Kondensator-Elektrode 11, d. h. beträgt vor­ zugsweise 50 bis 400 nm.
Gemäß Fig. 4B wird die Elektroden-Einlagerungsschicht 17' durch einen Lithographie- und Ätzschritt strukturiert. Am Bo­ den des dabei erzeugten Elektroden-Strukturierungsloches 18 liegt die Oberseite der Barrierestruktur 14.1 frei.
In einem nächsten Schritt wird ganzflächig die Pt-Elektroden­ schicht mittels eines PVD-, CVD- oder Platinierungsverfahrens abgeschieden. Das Elektroden-Strukturierungsloch 18 wird da­ bei vollständig mit Elektrodenmaterial (Pt) gefüllt.
Im folgenden wird die Pt-Elektrodenschicht mittels CMP zu­ rückpoliert. Dabei kann die strukturierte Elektroden-Ein­ lagerungsschicht 17' als Stoppschicht genutzt werden. Es er­ gibt sich die in Fig. 4C gezeigte Anordnung mit fertig struk­ turierter Kondensator-Elektrode 11.
Schließlich wird gemäß Fig. 4D die strukturierte Elektroden- Einlagerungsschicht 17' naßchemisch entfernt. Es bleibt die in der beschriebenen Weise hergestellte untere Kondensator- Elektrode 11 zurück.
In beiden Fällen (Fig. 3A-B bzw. Fig. 4A-D) werden dann in nachfolgenden Prozeßschritten die Hoch-ε-Dielektrikum/Ferro­ elektrikum-Schicht 13 und die obere Kondensator-Elektrode 12 aufgebracht.
Ein zweites erfindungsgemäßes Ausführungsbeispiel ist in den Fig. 5A-E dargestellt. Ausgangspunkt ist wiederum eine plana­ risierte Deckoxidschicht 7 mit einer Polysilizium-Anschluß­ struktur 9. Gemäß Fig. 5A wird zunächst die Polysilizium- Anschlußstruktur 9 selektiv zurückgeätzt. Dabei entsteht eine Vertiefung 19, deren Tiefe etwa 50 bis 100 nm beträgt.
In einem nächsten Schritt wird eine dünne erste Kontakt­ schicht (beispielsweise aus Ti, Dicke 5 bis 50 nm) und dar­ über eine zweite dickere Kontaktschicht (beispielsweise aus Ir, Dicke etwa 50 bis 250 nm) ganzflächig abgeschieden. Die Abscheidung der Kontaktschichten wird so gesteuert, daß die Vertiefung 19 nach der Abscheidung der ersten Kontaktschicht erst zum Teil gefüllt ist und durch die Abscheidung der zwei­ ten Kontaktschicht vollständig aufgefüllt wird. Die beiden Kontaktschichten werden dann mittels CMP zurückpoliert. Als Stoppschicht dient herbei die Deckoxidschicht 7. Es entsteht eine ganzflächig plane Oberfläche, wobei oberhalb der redu­ zierten Anschlußstruktur 9 eine topfartige erste Kontakt­ schicht-Struktur 15.1a aus Ti und innerhalb derselben eine zweite Kontaktschicht-Struktur 15.2a aus z. B. Ir realisiert ist.
Anschließend wird eine Barriere-Einlagerungsschicht erzeugt und gemäß der in Fig. 5C gezeigten Darstellung, siehe Bezugs­ zeichen 16a, strukturiert. Die Strukturierung erfolgt durch photolithographische und ätztechnische Prozesse. Der Boden des dabei geschaffenen Barriere-Strukturierungsloches 20 wird zumindest teilweise von den Kontaktschicht-Strukturen 15.1a und 15.2a gebildet.
In einem weiteren Schritt wird eine ganzflächige Schicht 14a' aus Barrierematerial (z. B. IrO2) abgeschieden, siehe Fig. 5D.
Die Barriereschicht 14a' wird anschließend mittels CMP zu­ rückpoliert, wobei als Stoppschicht die Barriere-Einlage­ rungsschicht 16a verwendet werden kann. Fig. 5E zeigt die planarisierte Barriere-Einlagerungsschicht 16a mit darin ein­ gelagerter Barrierestruktur 14.1a.
Die Abscheidung und Strukturierung der unteren Pt-Konden­ sator-Elektrode 11 kann wiederum entweder nach der in den Fig. 3A-B oder der in den Fig. 4A-D dargestellten Weise durchgeführt werden.
Ein drittes Ausführungsbeispiel zur Erzeugung einer unteren Kondensator-Elektrode mit darunterliegender Barrierestruktur wird mit Bezugsnahme auf die Fig. 6A-E erläutert.
Ausgangspunkt ist die bereits anhand von Fig. 5A erläuterte Struktur der Fig. 6A. Auch die nächstfolgenden Prozeßschritte (Ablagerung der Kontaktschichten und CMP-Planarisierung) sind identisch mit den bereits im Zusammenhang mit Fig. 5B be­ schriebenen Prozeßschritten. Es ergibt sich der in Fig. 6B dargestellte Aufbau.
Auf die in Fig. 6B dargestellte planarisierte Struktur wird (immer noch analog zum zweiten Ausführungsbeispiel) eine Bar­ riere-Einlagerungsschicht 16b aufgebracht. Die Barriere- Einlagerungsschicht 16b kann wiederum eine TEOS-Oxidschicht sein. Die Barriere-Einlagerungsschicht 16b wird nun photo­ lithographisch und ätztechnisch strukturiert. Die Struktur­ breite des hierbei geschaffenen Strukturierungsloches 20b entspricht dem gewünschten lateralen Maß der unteren Konden­ sator-Elektrode, d. h. kann größer als die Strukturbreite des Strukturierungsloches 20a sein.
Im folgenden wird gemäß der Darstellung der Fig. 6D zunächst eine Barriereschicht 14b' ganzflächig über der in Fig. 6C ge­ zeigten Struktur abgeschieden. Die Barriereschicht 14b' kann wiederum aus IrO2 bestehen und beschichtet den Boden und die Seitenwandungen des Barriere-Strukturierungsloches 20b. Auf der Barriereschicht 14b' wird anschließend eine dünne Schicht 11b' aus Elektrodenmaterial (z. B. Pt) im abgeschieden. Ihre Schichtdicke kann etwa 50 nm betragen. Aufgrund der geringen Dicke der Elektrodenmaterialschicht 11b' wird das Barriere- Strukturierungsloch 20b nicht vollständig aufgefüllt.
Nachfolgend werden beide Schichten, d. h. die Elektrodenmate­ rialschicht 11b' und die Barriereschicht 14b' mittels CMP zu­ rückpoliert. Als Stoppschicht kann wiederum die Barriere- Einlagerungsschicht 16b genutzt werden. Der CMP-Prozeß kann entweder als einstufiger oder als zweistufiger Prozeß durch­ geführt werden. Im Fall einer einstufigen Prozeßführung wird für die Polierung der beiden Schichten 11b' und 14b' das gleiche Poliermittel ("Slurry") verwendet.
Die sich nach dem Planarisierungsschritt ergebende Struktur ist in Fig. 6E dargestellt. Die aus der Barriereschicht 14b' entstandene Barrierestruktur 14.1b wie auch die aus der Elek­ trodenmaterialschicht 11b' herausgebildete untere Kondensa­ tor-Elektrode 11b weisen die Gestalt eines Topfes auf. Die Fläche der Kondensator-Elektrode 11b kann in etwa der Fläche der Kondensator-Elektrode 11 in den beiden ersten Ausfüh­ rungsbeispielen entsprechen und ist somit ausreichend groß.
In einem weiteren Schritt wird die ferroelektrische/dielek­ trische Schicht zur Herstellung des Kondensatordielektri­ kums/Ferroelektrikums 13 abgeschieden und schließlich die obere Kondensator-Elektrode 12 durch einen weiteren Schich­ terzeugungs- und Strukturierungsprozeß gefertigt.
Ein Vorteil des in dem dritten Ausführungsbeispiel beschrie­ benen Prozeßablaufs besteht darin, daß insgesamt nur ein ein­ ziger Lithographie-/Ätzschritt benötigt wird. Der Prozeß ist aus diesem Grund ausgesprochen kostengünstig und zeitsparend durchzuführen.
Bei allen Ausführungsbeispielen können für die obere Kontakt­ schichtstruktur 15.2, 15.2a neben Ir auch andere Materialien wie z. B. Ru, Pd, Re, Os, Rh, Pt, W, Ta, Hf, La, Mo, Nb und Legierungen derselben eingesetzt werden. Für die untere Kon­ taktschichtstruktur 15.1, 15.1a können neben Ti auch Cr, V, Co, Ni oder deren Silizide verwendet werden. Die Barriere­ schicht 14', 14a', 14b' kann neben IrO2 auch aus den leiten­ den Oxiden der für die obere Kontaktschichtstruktur genannten Materialien bestehen. Schließlich sind für die Elektrodenma­ terialschicht 11' neben Pt auch Ir, Ru, Re sowie Legierungen dieser Materialien, ihre Oxide sowie ternäre Oxide vom Typ Strontium-Rutheniumoxid (SrRuO3) einsetzbar.
Sämtlichen Ausführungsbeispielen ist gemeinsam, daß die An­ wendung der CMP bei der Herstellung der Barrierestruktur 14.1, 14.1a, 14.1b die Prozeßführung vereinfacht und darüber hinaus auch die thermische Stabilität der Barrierestruktur 14.1, 14.1a, 14.1b erhöht.
Bezugszeichenliste
1
Halbleitersubstrat
2
Drain-Gebiet
3
Source-Gebiet
4
Kanal
5
Gate-Oxidschicht
6
Gate-Elektrode
7
Deckoxidschicht
8
Kontaktloch
9
Anschlußstruktur
10
Kondensator
11
untere Kondensator-Elektrode
11
' Pt-Elektrodenschicht
11
b untere Kondensator-Elektrode
11
b' Pt-Elektrodenschicht
12
obere Kondensator-Elektrode
13
Dielektrikum/Ferroelektrikum
14
Barrierestruktur
14
',
14
a',
14
b' Barriereschicht
14.1
,
14.1
a,
14.1
b Barrierestruktur
15.1
erste Kontaktschichtstruktur
15.2
zweite Kontaktschichtstruktur
15.1
a erste Kontaktschichtstruktur
15.2
a zweite Kontaktschichtstruktur
16
,
16
a,
16
b Barriere-Einlagerungsschicht
17
' Elektroden-Einlagerungsschicht
18
Elektroden-Strukturierungsloch
19
Vertiefung
20
a,
20
b Barriere-Strukturierungsloch

Claims (12)

1. Verfahren zur Herstellung einer Kondensator-Elektrode mit darunterliegend angeordneter Barrierestruktur, in welchem
  • - auf einem Halbleitersubstrat (1, 7) eine Barriereschicht (14') abgelagert wird;
  • - aus der Barriereschicht (14') durch einen lithographischen Masken- und Ätzschritt die Barrierestruktur (14.1) heraus­ gebildet wird;
  • - eine die Barrierestruktur (14.1) und umliegende Bereiche bedeckende Barriere-Einlagerungsschicht (16) abgelagert wird;
  • - die Barriere-Einlagerungsschicht (16) durch CMP abgetragen wird, bis die Barrierestruktur (14.1) freiliegt; und
  • - die Kondensator-Elektrode (11) über der Barrierestruktur (14.1) gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung der Kondensator-Elektrode (11)
  • - eine Elektroden-Einlagerungsschicht (17') über der planari­ sierten Barriere-Einlagerungsschicht (16) abgelagert wird;
  • - durch einen lithographischen Masken- und Ätzschritt ein die Barrierenstruktur (14.1) freilegendes Elektroden-Struktu­ rierungsloch (18) in der Elektroden-Einlagerungsschicht (17') erzeugt wird;
  • - eine das Elektroden-Strukturierungsloch (18) vollständig auffüllende Schicht aus Elektrodenmaterial in und umliegend des Elektroden-Strukturierungsloches (18) abgelagert wird; und
  • - die Kondensator-Elektrode (11) durch CMP aus der Elektro­ denmaterialschicht herausgebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung der Kondensator-Elektrode (11)
  • - eine Schicht (11') aus Elektrodenmaterial über der planari­ sierten Barriere-Einlagerungsschicht (16) abgelagert wird; und
  • - durch einen lithographischen Masken- und Ätzschritt aus der Elektrodenmaterialschicht (11') die Kondensator-Elektrode (11) herausgebildet wird.
4. Verfahren zur Herstellung einer Kondensator-Elektrode mit darunterliegend angeordneter Barrierestruktur, in welchem
  • - auf einem Halbleitersubstrat (1, 7) eine Barriere- Einlagerungsschicht (16a, 16b) abgelagert wird;
  • - durch einen lithographischen Masken- und Ätzschritt ein Barriere-Strukturierungsloch (20a, 20b) in der Barriere- Einlagerungsschicht (16a, 16b) erzeugt wird;
  • - eine Barriereschicht (14a', 14b') in und umliegend des Bar­ riere-Strukturierungsloches (20a, 20b) abgelagert wird;
  • - die Barrierestruktur (14.1a, 14.1b) durch CMP-Planarisie­ rung aus der Barriereschicht (14a', 14b') herausgebildet wird; und
  • - die Kondensator-Elektrode (11, 11b) gebildet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
  • - daß bei der Ablagerung der Barriereschicht (14a') das Bar­ riere-Strukturierungsloch (20a) vollständig aufgefüllt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Bildung der Kondensator-Elektrode (11)
  • - eine Elektroden-Einlagerungsschicht (17') über der planari­ sierten Barriere-Einlagerungsschicht abgelagert wird;
  • - durch einen lithographischen Masken- und Ätzschritt ein die Barrierenstruktur (14.1a) freilegendes Elektroden-Struktu­ rierungsloch (18) in der Elektroden-Einlagerungsschicht (17') erzeugt wird;
  • - eine das Elektroden-Strukturierungsloch (18) vollständig auffüllende Schicht aus Elektrodenmaterial in und umliegend des Elektroden-Strukturierungsloches (18) erzeugt wird und
  • - die Kondensator-Elektrode (11) durch CMP aus der Elektro­ denmaterialschicht herausgebildet wird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Bildung der Kondensator-Elektrode (11)
  • - eine Schicht (11') aus Elektrodenmaterial über der planari­ sierten Barriere-Einlagerungsschicht (16a) abgelagert wird; und
  • - durch einen lithographischen Masken- und Ätzschritt aus der Elektrodenmaterialschicht (11') die Kondensator-Elektrode (11) herausgebildet wird.
8. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
  • - daß die Barriereschicht (14b') Boden und Wandung des Bar­ riere-Strukturierungsloches (20b) unter Beibehaltung einer Vertiefung auskleidet;
  • - daß über der Barriereschicht (14b') eine Elektrodenmateri­ alschicht (11b') abgeschieden wird; und
  • - daß bei der CMP-Planarisierung aus der darüberliegenden Elektrodenmaterialschicht (11b') die Kondensator-Elektrode (11b) herausgebildet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
  • - daß aus einer zwei Kontaktschichten enthaltenden Schicht­ folge eine unterhalb der Barrierestruktur (14.1, 14.1a, 14.1b) angeordnete Kontaktschichtstruktur (15.1, 15.1a; 15.2, 15.2a) gebildet wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet,
  • - daß die obere Schicht (15.2, 15.2a) der Kontaktschicht­ struktur (15.1, 15.1a; 15.2, 15.2a) aus Ir und/oder die un­ tere Schicht (15.1, 15.1a) der Kontaktschichtstruktur (15.1, 15.1a; 15.2, 15.2a) aus Ti besteht.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
  • - daß die Barriereschicht (14', 14a', 14b') aus IrO2 besteht.
12. Verfahren nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet,
  • - daß die Elektrodenmaterialschicht (11') aus Pt besteht.
DE19950540A 1999-10-20 1999-10-20 Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur Expired - Fee Related DE19950540B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19950540A DE19950540B4 (de) 1999-10-20 1999-10-20 Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
JP2001531134A JP3964206B2 (ja) 1999-10-20 2000-10-16 バリア構造を有するコンデンサ電極の製造方法
EP00983035A EP1222684A2 (de) 1999-10-20 2000-10-16 Verfahren zur herstellung einer kondensator-elektrode mit barrierestruktur
KR10-2002-7005017A KR100471730B1 (ko) 1999-10-20 2000-10-16 배리어 구조물을 구비한 커패시터 전극의 제조 방법
PCT/DE2000/003662 WO2001029885A2 (de) 1999-10-20 2000-10-16 Verfahren zur herstellung einer kondensator-elektrode mit barrierestruktur
TW089122072A TW490809B (en) 1999-10-20 2000-10-20 Method to produce a capacitor-electrode with barrier-structure
US10/127,618 US6686265B2 (en) 1999-10-20 2002-04-22 Method of producing a capacitor electrode with a barrier structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19950540A DE19950540B4 (de) 1999-10-20 1999-10-20 Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur

Publications (2)

Publication Number Publication Date
DE19950540A1 true DE19950540A1 (de) 2001-05-03
DE19950540B4 DE19950540B4 (de) 2005-07-21

Family

ID=7926289

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19950540A Expired - Fee Related DE19950540B4 (de) 1999-10-20 1999-10-20 Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur

Country Status (7)

Country Link
US (1) US6686265B2 (de)
EP (1) EP1222684A2 (de)
JP (1) JP3964206B2 (de)
KR (1) KR100471730B1 (de)
DE (1) DE19950540B4 (de)
TW (1) TW490809B (de)
WO (1) WO2001029885A2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284548A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体記憶装置及びその製造方法
KR20030023143A (ko) * 2001-09-12 2003-03-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100418589B1 (ko) * 2001-11-12 2004-02-14 주식회사 하이닉스반도체 강유전체 메모리 소자의 콘캐이브형 캐패시터 형성방법
JP2004146772A (ja) 2002-03-18 2004-05-20 Fujitsu Ltd 半導体装置及びその製造方法
US7270884B2 (en) * 2003-04-07 2007-09-18 Infineon Technologies Ag Adhesion layer for Pt on SiO2
US7001780B2 (en) * 2003-08-06 2006-02-21 Infineon Technologies Ag Method of fabrication of an FeRAM capacitor and an FeRAM capacitor formed by the method
US20050070030A1 (en) * 2003-09-26 2005-03-31 Stefan Gernhardt Device and method for forming a contact to a top electrode in ferroelectric capacitor devices
JP5608317B2 (ja) * 2008-03-07 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル キャパシタ用電極及びその製造方法、半導体装置
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739563A (en) * 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
WO1999027581A1 (en) * 1997-11-20 1999-06-03 Advanced Technology Materials, Inc. CHEMICAL MECHANICAL POLISHING OF FeRAM CAPACITORS
EP1017096A2 (de) * 1998-12-28 2000-07-05 Sharp Kabushiki Kaisha Verfahren zur Herstellung eines Halbleiter-Speicherbauteils

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601022B2 (ja) * 1990-11-30 1997-04-16 日本電気株式会社 半導体装置の製造方法
JPH06120423A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 半導体装置およびその製造方法
US5392189A (en) * 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
JP2550852B2 (ja) 1993-04-12 1996-11-06 日本電気株式会社 薄膜キャパシタの製造方法
JP3500707B2 (ja) * 1994-06-28 2004-02-23 ソニー株式会社 接続構造の形成方法、及び接続構造の設計方法
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
JPH08162619A (ja) * 1994-12-09 1996-06-21 Hitachi Ltd 半導体装置及びその製造方法
US5573979A (en) * 1995-02-13 1996-11-12 Texas Instruments Incorporated Sloped storage node for a 3-D dram cell structure
US6271077B1 (en) * 1995-03-27 2001-08-07 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US5612574A (en) * 1995-06-06 1997-03-18 Texas Instruments Incorporated Semiconductor structures using high-dielectric-constant materials and an adhesion layer
JP3146962B2 (ja) * 1995-12-14 2001-03-19 日本電気株式会社 半導体記憶装置およびその製造方法
JPH09275193A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
KR100234361B1 (ko) * 1996-06-17 1999-12-15 윤종용 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법
JPH10107223A (ja) * 1996-10-02 1998-04-24 Texas Instr Japan Ltd 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法
US6033919A (en) * 1996-10-25 2000-03-07 Texas Instruments Incorporated Method of forming sidewall capacitance structure
US6130124A (en) * 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
KR100230422B1 (ko) * 1997-04-25 1999-11-15 윤종용 반도체장치의 커패시터 제조방법
JP3570153B2 (ja) * 1997-04-28 2004-09-29 ソニー株式会社 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置
JP3489660B2 (ja) * 1997-05-30 2004-01-26 インターナショナル・ビジネス・マシーンズ・コーポレーション シリコンとの貴金属電極接点のための方法
KR100574678B1 (ko) * 1998-05-25 2006-04-27 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
JP4809961B2 (ja) * 1998-08-07 2011-11-09 株式会社東芝 半導体装置及びその製造方法
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6124164A (en) * 1998-09-17 2000-09-26 Micron Technology, Inc. Method of making integrated capacitor incorporating high K dielectric
KR100272172B1 (ko) * 1998-10-16 2000-11-15 윤종용 반도체장치의 커패시터 및 그 제조방법
JP3495955B2 (ja) * 1999-03-26 2004-02-09 シャープ株式会社 半導体メモリ装置及びその製造方法
JP3211809B2 (ja) * 1999-04-23 2001-09-25 ソニー株式会社 半導体記憶装置およびその製造方法
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
DE19926501A1 (de) * 1999-06-10 2000-12-21 Siemens Ag Verfahren zur Herstellung eines Halbleiterspeicherbauelements
US6235603B1 (en) * 1999-07-12 2001-05-22 Motorola Inc. Method for forming a semiconductor device using an etch stop layer
KR100343287B1 (ko) * 1999-09-21 2002-07-15 윤종용 고집적 강유전체 메모리 소자의 형성 방법
US6274899B1 (en) * 2000-05-19 2001-08-14 Motorola, Inc. Capacitor electrode having conductive regions adjacent a dielectric post

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739563A (en) * 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
WO1999027581A1 (en) * 1997-11-20 1999-06-03 Advanced Technology Materials, Inc. CHEMICAL MECHANICAL POLISHING OF FeRAM CAPACITORS
EP1017096A2 (de) * 1998-12-28 2000-07-05 Sharp Kabushiki Kaisha Verfahren zur Herstellung eines Halbleiter-Speicherbauteils

Also Published As

Publication number Publication date
KR100471730B1 (ko) 2005-03-10
US20020151162A1 (en) 2002-10-17
WO2001029885A3 (de) 2001-06-14
WO2001029885A2 (de) 2001-04-26
JP2003512721A (ja) 2003-04-02
TW490809B (en) 2002-06-11
EP1222684A2 (de) 2002-07-17
US6686265B2 (en) 2004-02-03
JP3964206B2 (ja) 2007-08-22
KR20020047253A (ko) 2002-06-21
DE19950540B4 (de) 2005-07-21

Similar Documents

Publication Publication Date Title
DE19928280B4 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE10227346A1 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
EP0859405B1 (de) Herstellverfahren für eine erhabene Kondensatorelektrode
DE19950540A1 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE10120302A1 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
DE60122872T2 (de) Verfahren zur herstellung von einer stapelkondensator-struktur und stapelkondensator
EP1113488A2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
DE10256713B4 (de) Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators
DE10022655C2 (de) Verfahren zur Herstellung von Kondensatorstrukturen
DE19640413A1 (de) Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
DE19620833C2 (de) Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung
DE19743268C2 (de) Kondensator mit einer Barriereschicht aus einem Übergangsmetall-Phosphid, -Arsenid oder -Sulfid, Herstellungsverfahren für einen solchen Kondensator sowie Halbleiterspeicheranordnung mit einem solchen Kondensator
EP1222695B1 (de) Integrierte schaltungsanordnung mit mindestens einem kondensator und verfahren zu deren herstellung
DE10248704A1 (de) Platin-Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs und Verfahren zur Herstellung einer solchen Struktur
EP1202332B1 (de) Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung
DE19640244A1 (de) Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode
EP0984490A1 (de) Verfahren zur Erzeugung strukturierter Materialschichten
WO1998014992A1 (de) Verfahren zum herstellen einer halbleiteranordnung

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee