DE60122872T2 - Verfahren zur herstellung von einer stapelkondensator-struktur und stapelkondensator - Google Patents

Verfahren zur herstellung von einer stapelkondensator-struktur und stapelkondensator Download PDF

Info

Publication number
DE60122872T2
DE60122872T2 DE60122872T DE60122872T DE60122872T2 DE 60122872 T2 DE60122872 T2 DE 60122872T2 DE 60122872 T DE60122872 T DE 60122872T DE 60122872 T DE60122872 T DE 60122872T DE 60122872 T2 DE60122872 T2 DE 60122872T2
Authority
DE
Germany
Prior art keywords
electrode
layer
nanometers
structure according
capacitor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60122872T
Other languages
English (en)
Other versions
DE60122872D1 (de
Inventor
Yun-Yu Poughquag WANG
Rajarao Wappinger Falls JAMMY
J. Lee Newburgh KIMBALL
E. David Orono KOTECKI
Jenny Wallkill LIAN
Chenting Poughkeepsie Lin
A. John Newburgh MILLER
Nicolas Yokohama-shi 321-0844 NAGEL
Hua San Jose SHEN
S. Horatio Wappingers Falls WILDMAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Qimonda AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, International Business Machines Corp filed Critical Qimonda AG
Publication of DE60122872D1 publication Critical patent/DE60122872D1/de
Application granted granted Critical
Publication of DE60122872T2 publication Critical patent/DE60122872T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft Kondensatoren und insbesondere einen Stapelkondensator. Die Kondensatoren der vorliegenden Erfindung sind besonders für DRAM-Speichergeräte geeignet. Die Kondensatoren der vorliegenden Erfindung weisen eine vertiefte Elektrodenstruktur auf. Die vorliegende Erfindung betrifft außerdem Verfahren zur Fertigung der Kondensatoren der vorliegenden Erfindung.
  • Allgemeiner Stand der Technik
  • Kondensatoren sind bei Geräten mit integrierten Schaltungen wie DRAM-Speichergeräten allgemein gebräuchlich. Da DRAM-Speichergeräte in zunehmendem Ausmaß integriert werden, wurden verschiedene Ansätze zum Verbessern der Kapazität innerhalb eines definierten Zellenbereichs vorgeschlagen.
  • Es wurde berichtet, dass die DRAM-Dichte über die letzten 25 Jahre hinweg alle drei Jahre um das Vierfache angestiegen ist, und diese Tendenz setzt sich heute fort. Dieser erhebliche Anstieg der Dichte ist durch Fortschritte in verschiedenen Technologiebereichen bedingt, darunter Lithografie-, Trockenmuster- und Dünnfilmablagerungstechniken, und durch Verbesserungen der DRAM-Architektur, die eine effizientere Zellnutzung zur Folge hat.
  • Da DRAM-Zellen einen einzelnen Transistor und Kondensator enthalten und jeder Kondensator von benachbarten Kondensatoren in dem Array isoliert sein muss, kann nur ein Bruchteil des Zellbereichs vom Kondensator belegt sein.
  • Höhere Kapazitätsdichte kann durch den Gebrauch von 1) komplexen Elektrodenstrukturen, die einen großen Oberflächenbereich in einem kleinen Seitenbereich vorsehen, 2) dünneren Kondensatordielektrika und 3) dielektrischen Kondensatormaterialien mit höherer Permittivität erzielt sein. Im Allgemeinen führt das Vergrößern des Oberflächenbereichs zu erhöhter Komplexität und somit zu höheren Kosten.
  • Die gewöhnlich benutzten Siliziumdioxid- und Siliziumnitriddielektrika leiden an Begrenzungen ihrer erforderlichen Stärke. Dementsprechend konzentrierte sich erhebliche Arbeit in den letzten Jahren auf die Entwicklung von Materialien mit hoher Permittivität für einen DRAM-Kondensator. Aktuell hergestellte DRAM-Chips enthalten vornehmlich Kondensatoren, die ein dünnes Dielektrikum nutzen, welches eine zwischen zwei aus dotiertem kristallinen oder Polysilizium hergestellte Elektroden eingelegte Mischung aus Siliziumdioxid und Siliziumnitrid enthält. Das Eingliedern eines Materials mit hoher Permittivität in einen DRAM-Kondensator verstärkt den Bedarf nicht nur an neuen dielektrischen Materialien, sondern auch an neuen Elektroden- und Barierematerialien. Dünnfilm-Barium-Strontiumtitanat (Ba, Sr) TiO3 (BSTO) mit einer Permittivität im Bereich von 200 bis 350 und einer spezifischen Kapazität über 125 fF/μm2 wurde als führender Bewerber als Dielektrikum für zukünftige DRAMs vorgeschlagen.
  • Ferner ist die Kontaktbarriere hoch dielektrischer Stapelkondensatoren für zukünftige DRAM-Generationen kritisch. Gegenwärtig ist die benutzte Kontaktbarriere eine TaSiN-Barriereschicht.
  • Eine typische Struktur eines Stapelkondensators ist in 1 gezeigt, wobei 1 eine untere Platinelektrode darstellt, 2 die TaSiN-Barriereschicht zwischen Platinelektrode 1 und Füllstruktur 3 wie etwa Polysilizium darstellt. Das Dielektrikum 4 weist Ba0.7/Sr0.3TiO3 (BSTO) auf. Eine obere Platinelektrode (nicht gezeigt) ist auf die untere Platinelektrode und die BSTO-Schicht 4 gestapelt.
  • Bei der BSTO-Ablagerung, die in einer Sauerstoffumgebung ausgeführt wird, bildet sich jedoch TaO und/oder SiO auf der TaSiN-Schicht. Dies führt zu einer Barriereschicht zwischen dem Pt und TaSiN, die eine niedrigere Kapazität als das BSTO-Material aufweist. Es bestehen zwei O-Diffusionsquellen. Eine von der Seitenwand, wie in 1 bis 6 angegeben, und die andere von den Pt-Korngrenzen. Die Seitenwandsauerstoffdiffusion kann durch Herstellen einer vertieften Barrierestruktur behoben werden, das Pt-Korngrenzenproblem wird jedoch nicht ohne weiteres bewältigt.
  • EP-A-872880 zeigt eine Kondensatorstruktur (4F), bei der die untere Elektrode 75 des Kondensators einen Abschnitt aufweist. EP-A-834912 zeigt einen Kondensator (20), der eine Platinelektrode 29 aufweist, die auf einer Barriere 32 angeordnet ist.
  • Kurzdarstellung der Erfindung
  • Die vorliegende Erfindung richtet sich an das Problem der Sauerstoffdiffusion durch die Elektrode. Die vorliegende Erfindung stellt eine vertiefte Elektrodenstruktur bereit, die die Korngrenzen der Elektrode unterbricht, während sie außerdem gegen Seitenwanddiffusion schützt, wie in den Ansprüchen ausgeführt.
  • Insbesondere betrifft die vorliegende Erfindung eine Kondensatorstruktur, die eine obere Elektrode und eine untere Elektrode aufweist, wobei die untere Elektrode durch Ablagern eines ersten Elektrodenabschnitts, der bezüglich des elektrischen Isolators auf den Seitenwänden davon vertieft ist, und Ablagern eines zweiten Elektrodenabschnitts gebildet ist; und wobei Dielektrikum auf den Seitenwänden und der Oberseite des zweiten Elektrodenabschnitts der unteren Elektrode vorhanden ist; und wobei sich die obere Elektrode über dem Dielektrikum befindet.
  • Ein weiterer Aspekt der vorliegenden Erfindung betrifft eine Halbleiterstruktur, die die oben beschriebene Kondensatorstruktur über einer leitfähigen Füllstruktur und einer Barriereschicht, die sich zwischen der leitfähigen Füllstruktur und der Kondensatorstruktur befindet, befindlich aufweist.
  • Wiederum ein weiterer Aspekt der vorliegenden Erfindung betrifft eine Halbleiterstruktur, die die oben offenbarte Kondensatorstruktur über einer Elektrodenkontaktleitung und einer leitfähigen Füllstruktur in Kontakt mit der Elektrodenkontaktleitung befindlich aufweist.
  • Die vorliegende Erfindung betrifft außerdem ein Verfahren zum Herstellen einer Elektrode für eine Kondensatorstruktur wie in Anspruch 24 ausgeführt.
  • Wiederum andere Aufgaben und Vorteile der vorliegenden Erfindung werden dem Fachmann ohne weiteres aus der detaillierten Beschreibung ersichtlich, in der bevorzugte Ausführungsformen der Erfindung einfach als Veranschaulichung der besten Art und Weise, die zum Ausführen der Erfindung erwogen ist, beschrieben und gezeigt sind. Es versteht sich, dass die Erfindung zu anderen und unterschiedlichen Ausführungen imstande ist, und ihre verschiedenen Details sind zu Modifikationen in verschiedenen offensichtlichen Aspekten imstande, ohne von der Erfindung abzuweichen. Dementsprechend ist die Beschreibung als veranschaulichend und nicht als einschränkend zu betrachten.
  • Zusammenfassung der Zeichnungen
  • 1 ist ein schematisches Diagramm eines typischen, gegenwärtig vorgeschlagenen Stapelkondensators.
  • 2 bis 7 sind schematische Diagramme eines Kondensators der vorliegenden Erfindung während verschiedener Herstellungsphasen.
  • 8 bis 14 sind schematische Diagramme einer anderen Kondensatorstruktur gemäß der vorliegenden Erfindung während verschiedener Herstellungsphasen.
  • 15 ist ein schematisches Diagramm einer anderen Struktur gemäß der vorliegenden Erfindung.
  • 16 ist ein schematisches Diagramm einer anderen Struktur gemäß der vorliegenden Erfindung.
  • Beste und verschiedene Ausführungsformen der Erfindung
  • Um ein Verständnis der vorliegenden Erfindung zu erleichtern, wird auf die Figuren Bezug genommen, wobei sich gleiche Bezugszeichen in verschiedenen Figuren auf die gleiche oder äquivalente Struktur beziehen.
  • In 2 ist ein Isoliermaterial 21 wie etwa Siliziumdioxid auf einem Halbleitersubstrat 20 ausgebildet.
  • Kontaktlöcher sind durch das Isoliermaterial 21 durch selektives Ätzen wie durch fotolithografische Techniken, wie in der Technik bekannt, ausgebildet. Die Innenseite der Kontaktlöcher ist mit leitfähigen Füllstrukturen 22 durch Ablagern eines leitfähigen Materials wie etwa dotiertes Polysilizium oder WSix auf der Struktur und anschließendes Rückätzen des abgelagerten, leitfähigen Materials zum Bereitstellen einer planen Oberfläche auf dem elektrisch isolierenden Material 21 gefüllt.
  • Eine Barriereschicht 23 wie etwa ein Metallnitrid oder Metallsiliziumnitrid ist auf der Isolierschicht 21 abgelagert. Zu Beispielen für Barriereschichten gehören TiN, TaN, TiAlN, TaAlN, Mischungen davon und vorzugsweise TaSiN. Natürlich kann die Schicht 23 auf Wunsch mehrere verschiedene Schichten aufweisen. Das TaSiN kann durch chemische Dampfablagerung oder reaktives Sputtern in Ar/N2 mit einem TaSi-Target abgelagert sein. Die Barriereschicht 23 ist vorzugsweise eine Kontaktbarriereschicht, die eine untere Silicidschicht wie etwa Ta- und/oder Ti-Silizium und über der Silicidschicht ein Metallnitrid oder Metallsiliziumnitrid aufweist, wie oben offenbart. Die Silicidschicht wirkt als elektrischer Kontakt für die Füllstruktur 22, und die Nitridschicht wirkt als Barriere für das Elektrodenmaterial. Die Barriereschicht 23 ist typischerweise ungefähr 5 Nanometer bis ungefähr 100 Nanometer und insbesondere ungefähr 30 Nanometer dick. Wenn mehrere Schichten für die Schicht 23 benutzt sind, liegt ihre Gesamtstärke typischerweise innerhalb der obigen Beträge. Wenn beispielsweise zwei Schichten eingesetzt sind, entfällt auf jede der Schichten ungefähr die Hälfte der Gesamtstärke.
  • Als nächstes ist eine erste Elektrodenschicht 24 auf der Barriereschicht etwa durch Sputtern abgelagert. Die erste Elektrodenschicht 24 ist typischerweise ungefähr 5 bis ungefähr 200 Nanometer und insbesondere ungefähr 20 Nanometer bis ungefähr 100 Nanometer dick. Bezugszeichen 27 stellt Korngrenzen durch die Platinschicht 24 dar. Beispiele für geeignete Elektrodenmaterialien sind Pt, Ir, Ru, Pd, IrO2 und RuO2. Auf Wunsch können mehrere verschiedene Elektrodenschichten eingesetzt sein. Die bevorzugte Elektrodenschicht 24 ist Platin oder weist eine untere Ir-Schicht und eine obere IrO2-Schicht auf.
  • Eine Schutz- oder Hartmaskenschicht 25 wie etwa TiN ist auf der ersten Elektrodenschicht 24 etwa durch Sputtern abgelagert. Die Schutzschicht 25 ist typischerweise ungefähr 5 Nanometer bis ungefähr 100 Nanometer und insbesondere ungefähr 10 Nanometer bis ungefähr 30 Nanometer dick.
  • Wie in 3 dargestellt, ist der Stapel aus der Barriereschicht 23, ersten Elektrodenschicht 24 und Schutzschicht 25 durch reaktives Ionenätzen gemustert, wobei die Schutzschicht 25 als Hartmaske für die Elektrodenschicht 24 und die Barriereschicht 23 wirkt. Das Ätzen wird typischerweise durch reaktives Ionenätzen ausgeführt.
  • 4 stellt das Ablagern einer Isolatorschicht 26 wie etwa Siliziumdioxid und/oder Siliziumnitrid durch chemische Dampfablagerung gefolgt von chemisch-mechanischem Polieren (CMP) zum Bereitstellen einer planen Struktur dar.
  • 5 stellt die durch selektives Wegätzen der Schutzschicht 25 erzielte Struktur gemäß der vorliegenden Erfindung dar. Die Schicht 25 kann durch reaktives Ionenätzen oder nasschemisches Ätzen geätzt sein. Das selektive Ätzen der Schutzschicht 25 hat zur Folge, dass die erste Elektrodenschicht 24 bezüglich der Isolatorschicht 26 vertieft ist. Mit anderen Worten, die obere Oberfläche der ersten Elektrodenschicht 24 ist bezüglich der Oberseite der Isolatorschicht 26 vertieft.
  • In 6 ist eine zweite Elektrodenschicht 28 zum Vervollständigen der unteren Elektrode abgelagert, die die erste und zweite Elektrodenschicht 24 und 28 aufweist. Bezugszeichen 29 stellt Korngrenzen in der Schicht 28 dar. Die zweite Elektrodenschicht 28 ist typischerweise ungefähr 100 Nanometer bis ungefähr 600 Nanometer und insbesondere ungefähr 250 Nanometer bis ungefähr 350 Nanometer dick.
  • Die Ablagerung der Elektrode in mehreren Schritten schafft eine größere Distanz für Sauerstoff zum Durchströmen der Korngrenzen, da die Korngrenzen in der Schicht 24 nicht an denen der Schicht 28 ausgerichtet sind, wie in 6 schematisch dargestellt.
  • Die Isolatorschicht 26 schützt vor Sauerstoffdiffusion durch Seitenwände der Elektrode. Zudem ist eine dielektrische Schicht 30 konform zum Abdecken der Oberseite und Seitenwänden der Schicht 28 abgelagert. Die dielektrische Schicht 30 ist typischerweise ein HDK-Material wie etwa BSTO (BaSrTiO3), STO (SrTiO3), PZT (PbZrTiO3), BaTiO3, PbTiO3 oder Bi4Ti3O2, und ist vorzugsweise BSTO. BSTO wird typischerweise durch metallorganische Dampfphasenepitaxie (MOCVD) abgelagert. Filme von (Ba, Sr)TiO3 können durch MOCVD unter Nutzung des Flüssigkeitsausstoßes der Vorläufer abgelagert sein. Ba(thd)2(4-glyme), Sr(thd)2(4-glyme) und Ti(OiPr)2(thd)2 sind typischerweise als organische Quellen benutzt. Die dielektrische Schicht kann außerdem ein ferroelektrisches Material sein.
  • Die Ablagerung findet typischerweise in einer Sauerstoffumgebung auf einer Temperatur im Bereich von 450 bis 700°C statt. Das Dielektrikum mit hoher Permittivität beschichtet konform die untere Elektrode.
  • Die leitfähige Barriereschicht 23 ist zum Trennen der Elektrode von dem Füllstrukturmaterial benutzt, um dabei zu helfen, die Elektroden-Füllstruktur-Interdiffusion und -Reaktion zu verhindern und den Füllstruktur vor Sauerstoffaussetzung während dieser Ablagerung zu schützen und einen elektrischen Kontakt vom Füllstrukturmaterial 22 zu dem Elektrodenmaterial 24 bereitzustellen.
  • Die dielektrische Schicht 30 ist typischerweise ungefähr 5 Nanometer bis ungefähr 100 Nanometer und insbesondere ungefähr 10 Nanometer bis ungefähr 50 Nanometer dick.
  • 7 zeigt die konforme Ablagerung der oberen Elektrode 31. Die obere Elektrodenschicht 31 ist typischerweise ungefähr 30 Nanometer bis ungefähr 200 Nanometer und insbesondere ungefähr 50 Nanometer bis ungefähr 100 Nanometer dick.
  • Die Bezugnahme auf untere und obere Elektroden und ähnliche Begriffe betrifft ihre jeweilige Beziehung zur leitfähigen Füllstruktur oder ähnlichen Struktur, wobei die untere der Elektroden die Elektrode ist, die der leitfähigen Füllstruktur näher ist. Es ist nicht beabsichtigt, dass derartige Begriffe eine tatsächliche Ausrichtung der Elektrodenschichten in einer Struktur implizieren.
  • 8 bis 13 stellen eine andere Ausführungsform der vorliegenden Erfindung dar. Insbesondere ist in 8 ein Isoliermaterial 21 wie etwa Siliziumdioxid auf einem Halbleitersubstrat 20 ausgebildet. Kontaktlöcher sind durch das Isoliermaterial 21 durch selektives Ätzen wie durch fotolithografische Techniken, wie in der Technik bekannt, ausgebildet. Die Innenseite der Kontaktlöcher ist mit leitfähigen Füllstrukturen 22 durch Ablagern eines leitfähigen Materials wie etwa dotiertes Polysilizium oder WSix auf der Struktur und anschließendes Rückätzen des abgelagerten, leitfähigen Materials zum Bereitstellen einer planen Oberfläche auf dem elektrisch isolierenden Material 21 gefüllt.
  • Eine Barriereschicht 23 wie etwa ein Metallnitrid oder Metallsiliziumnitrid ist auf der Isolierschicht 21 abgelagert. Zu Beispielen für Barriereschichten gehören TiN, TaN, TiAlN, TaAlN und vorzugsweise TaSiN.
  • Das TaSiN kann durch chemische Dampfablagerung oder reaktives Sputtern in Ar/N2 mit einem TaSi-Target abgelagert sein. Die Barriereschicht 23 ist typischerweise ungefähr 5 Nanometer bis ungefähr 100 Nanometer und insbesondere ungefähr 30 Nanometer dick.
  • Als nächstes ist eine erste Elektrodenschicht 24 auf der Barriereschicht etwa durch Sputtern abgelagert. Die erste Elektrodenschicht 24 ist typischerweise ungefähr 5 bis ungefähr 200 Nanometer und insbesondere ungefähr 20 Nanometer bis ungefähr 100 Nanometer dick. Bezugszeichen 27 stellt Korngrenzen durch die Platinschicht 24 dar.
  • Eine Schutz- oder Hartmaskenschicht 25 wie etwa TiN ist auf der ersten Elektrodenschicht 24 etwa durch physikalische Dampfablagerung abgelagert. Die Schutzschicht 25 ist typischerweise ungefähr 5 Nanometer bis ungefähr 100 Nanometer und insbesondere ungefähr 10 Nanometer bis ungefähr 30 Nanometer dick.
  • Wie in 9 dargestellt, ist der Stapel aus der Barriereschicht 23, ersten Elektrodenschicht 24 und Schutzschicht 25 durch reaktives Ionenätzen gemustert, wobei die Schutzschicht 25 als Hartmaske für die Elektrodenschicht 24 und die Barriereschicht 23 wirkt.
  • 10 stellt konform das Ablagern einer dielektrischen Siliziumnitrid- (SiNx-) Schicht 32 wie etwa durch chemische Dampfablagerung dar. Die Siliziumnitridschicht 32 ist typischerweise ungefähr 20 Nanometer bis ungefähr 60 Nanometer und insbesondere ungefähr 30 Nanometer bis ungefähr 50 Nanometer dick. Das Siliziumnitrid versieht ein ausgezeichnetes Blockieren der Sauerstoffdiffusion. Die Belastung von SiNx ist jedoch ziemlich groß, wodurch ein Riss zwischen dem Elektrodenmaterial und SiNx an den Seitenwänden bewirkt sein kann, der einen Weg für die Sauerstoffdiffusion schaffen kann. Daher ist eine dünne SiNx-Schicht zum Abdecken der Seitenwände vor dem Füllen mit dem Dielektrikum 26 wie etwa SiO2 benutzt. Auf diese Art und Weise wirkt SiNx als Schutzschicht gegen Sauerstoffdiffusion von porösem SiO2 sowie gegen eine Reaktion zwischen dem Elektrodenmaterial und SiO2 während der SiO2-Ablagerung.
  • 11 stellt das Ablagern einer elektrischen Isolatorschicht 26 wie etwa Siliziumdioxid durch chemische Dampfablagerung gefolgt von chemischer Dampfablagerung (CVD) gefolgt von chemisch-mechanischem Polieren (CMP) zum Bereitstellen einer planen Struktur dar.
  • 12 stellt die durch selektives Wegätzen des oberen Abschnitts der SiNx-Schicht 32 und Schutzschicht 25 erzielte Struktur gemäß der vorliegenden Erfindung dar. Die Schichten 32 und 25 können durch reaktives Ionenätzen oder nasschemisches Ätzen geätzt sein.
  • Das selektive Ätzen des oberen Abschnitts der SiNx-Schicht 32 auf der der Schutzschicht 25 und der Schutzschicht 25 hat zur Folge, dass die erste Elektrodenschicht 24 bezüglich der Isolatorschicht 26 vertieft ist. Mit anderen Worten, die obere Oberfläche der ersten Elektrodenschicht 24 ist bezüglich der Oberseite der Isolatorschicht 26 vertieft.
  • In 13 ist eine zweite Elektrodenschicht 28 zum Vervollständigen der unteren Elektrode abgelagert und gemustert, die die erste und zweite Elektrodenschicht 24 und 28 aufweist. Bezugszeichen 29 stellt Korngrenzen in der Schicht 28 dar.
  • Die Isolatorschicht 26 schützt vor Sauerstoffdiffusion durch Seitenwände der Elektrode. Zudem ist eine dielektrische Schicht 30 konform zum Abdecken der Oberseite und Seitenwänden der Schicht 28 abgelagert. Die dielektrische Schicht 30 ist typischerweise ein HDK-Material wie etwa BSTO (BaSrTiO3), STO (SrTiO3), PZT (PbZrTiO3), BaTiO3, PbTiO3 oder Bi4Ti3O2, und ist vorzugsweise BSTO. BSTO wird typischerweise durch metallorganische Dampfphasenepitaxie (MOCVD) abgelagert. Filme von (Ba, Sr)TiO3 können durch MOCVD unter Nutzung des Flüssigkeitsausstoßes der Vorläufer abgelagert sein. Ba(thd)2(4-glyme), Sr(thd)2(4-glyme) und Ti(OiPr)2(thd)2 sind typischerweise als organische Quellen benutzt. Die dielektrische Schicht 30 kann außerdem ein ferroelektrisches Material sein.
  • Die Ablagerung findet typischerweise in einer Sauerstoffumgebung auf einer Temperatur im Bereich von 450 bis 700° Celsius statt. Das Dielektrikum mit hoher Permittivität beschichtet konform die untere Elektrode.
  • Die leitfähige Barriereschicht 23 ist zum Trennen der Elektrode von dem Füllstrukturmaterial benutzt, um dabei zu helfen, die Elektroden-Füllstruktur-Interdiffusion und -Reaktion zu verhindern und die Füllstruktur vor Sauerstoffaussetzung während dieser Ablagerung zu schützen und einen elektrischen Kontakt zu der Füllstruktur bereitzustellen.
  • Die dielektrische Schicht 30 ist typischerweise ungefähr 5 Nanometer bis ungefähr 100 Nanometer und insbesondere ungefähr 10 Nanometer bis ungefähr 50 Nanometer dick.
  • 14 zeigt die konforme Ablagerung der oberen Elektrode 31. Die obere Elektrodenschicht 31 ist typischerweise ungefähr 30 Nanometer bis ungefähr 200 Nanometer und insbesondere ungefähr 50 Nanometer bis ungefähr 100 Nanometer dick.
  • 15 stellt eine andere Ausführungsform der vorliegenden Erfindung dar, die einen Stapelkondensator einsetzt, der sich an einer anderen Stelle als der Füllstrukturkontakt befindet. Insbesondere stellt 15 ein Isoliermaterial 21 wie etwa Siliziumdioxid auf einem Halbleitersubstrat 20 dar. Eine leitfähige Kontaktfüllstruktur 22 wie etwa dotiertes polykristallines Silizium oder WSix. Ein Elektrodenmetallleitungskontakt 33 kontaktiert die Kontaktfüllstruktur 22 und ist durch den Isolator 36 geschützt. Eine Barriereschicht 23 befindet sich zwischen dem Elektrodenleitungskontakt 33 und der Füllstruktur 22. Die untere Elektrode des Kondensators weist die Elektrodenschichten 24 und 28 auf, wobei die Schicht 24 mit der Leitung 33 in Kontakt ist. Die Seitenwände der unteren Elektrode sind durch die Isolatorschicht 26 geschützt. Die dielektrische Schicht 30 deckt die Oberseite und Seitenwände der Schicht 28 ab und trennt die obere Elektrode 31 ab. Das Elektrodenmaterial für 33, 24, 28 und 31 kann typischerweise jede der obenstehend offenbarten Elektrode sein.
  • Obwohl der Elektrodenleitungswiderstand wie etwa für eine Platinleitung höher als ein Al- oder Cu-Leitungswiderstand wegen seines Oxidationswiderstands ist, kann er bei Geräten benutzt sein, bei denen hohe Oxidation erforderlich ist, wie etwa hoch dielektrischen Stapelkondensatoren. Zudem kann diese Elektrodenleitung außerdem bei Fusionslogikgeräten benutzt sein, bei denen sich der Stapelkondensator an einer anderen Stelle als der Füllstrukturkontakt befinden könnte. Da der Sauerstoffdiffusionsweg vergrößert ist, ist es weniger wahrscheinlich, dass Sauerstoff die Barriereschicht erreicht.
  • 16 ist ein schematisches Diagramm einer bevorzugten Struktur gemäß der vorliegenden Erfindung. Insbesondere befindet sich eine Isolierschicht 21 wie etwa Siliziumdioxid auf einem Halbleitersubstrat 20. Eine leitfähige Füllstruktur 22 wie etwa ein Polysilizium ist vorhanden. Die Barriereschicht ist eine Kontaktbarriereschicht, die die Kontaktschicht 23a aus TaSi und Barriere 23b aus TaSiN aufweist. Die untere Elektrode des Kondensators weist ein unteres Elektrodenmaterial auf, das die Ir-Schicht 24a und IrO2-Schicht 24b und eine obere Elektrodenschicht 28 aus Platin aufweist. Die obere Elektrode 31 des Kondensators weist Platin auf. Die dielektrische Schicht 30 deckt die Oberseite und Seitenwände der Schicht 28 ab und trennt die obere Platinelektrode 31 ab. Die Schicht 30 ist vorzugsweise BSTO.
  • Die vorstehende Beschreibung der Erfindung veranschaulicht und beschreibt die vorliegende Erfindung. Zudem zeigt und beschreibt die Offenbarung nur die bevorzugten Ausführungsformen der Erfindung, aber es versteht sich, wie oben angeführt, dass die Erfindung zur Benutzung in verschiedenen anderen Kombinationen, Modifikationen und Umgebungen imstande ist und zu Änderungen oder Modifikationen innerhalb des Anwendungsbereichs des erfinderischen Konzepts, wie hierin ausgeführt, den obigen Lehren und/oder dem Können oder Wissen des Stands der Technik entsprechend imstande ist. Es ist beabsichtigt, dass die vorstehend beschriebenen Ausführungsformen ferner beste bekannte Modi zur praktischen Ausführung der Erfindung erläutern und es anderen Fachmännern ermöglichen, die Erfindung in derartigen oder anderen Ausführungsformen und mit den verschiedenen, durch die bestimmten Anwendungen oder Nutzungen der Erfindung erforderlichen Modifikationen zu nutzen. Es ist dementsprechend nicht beabsichtigt, dass die Beschreibung die Erfindung auf die hierin offenbarte Form beschränkt. Es ist außerdem beabsichtigt, dass die beiliegenden Ansprüche so ausgelegt werden, dass sie alternative Ausführungsformen mit einschließen.

Claims (36)

  1. Kondensatorstruktur, aufweisend eine Barriereschicht (23), eine obere Elektrode (31) und eine untere Elektrode (24, 28); wobei die untere Elektrode eine untere Fläche aufweist, die der Barriereschicht zugekehrt ist, und einen ersten Elektrodenabschnitt (24) mit einer oberen Fläche, die bezüglich eines Isolators (24), der an den Seitenwänden davon angeordnet ist, vertieft ist, und einen zweiten Elektrodenabschnitt (28) mit einer unteren Fläche aufweist, die auf der oberen Fläche des ersten Elektrodenabschnitts (24) angeordnet ist; wobei die Korngrenzen (29) der zweiten Elektrodenschicht (28) nicht an den Korngrenzen der ersten Elektrodenschicht (24) ausgerichtet sind und wobei eine dielektrische Schicht (30) auf den Seitenwänden und auf der Oberseite des zweiten Elektrodenabschnitts (28) der unteren Elektrode (24) vorhanden ist und wobei sich die obere Elektrode (31) über dem Dielektrikum (30) befindet.
  2. Kondensatorstruktur nach Anspruch 1, wobei der Isolator (26) auf den Seitenwänden des ersten Elektrodenabschnitts (24) der unteren Elektrode Siliziumdioxid aufweist.
  3. Kondensatorstruktur nach Anspruch 1, wobei das Dielektrikum auf Seitenwänden des zweiten Elektrodenabschnitts (28) für die untere Elektrode BaSrTiO3 aufweist.
  4. Kondensatorstruktur nach Anspruch 1, wobei der erste Elektrodenabschnitt (24) der unteren Elektrode ungefähr 5 Nanometer bis ungefähr 200 Nanometer dick ist.
  5. Kondensatorstruktur nach Anspruch 4, wobei der zweite Elektrodenabschnitt (28) der unteren Elektrode ungefähr 100 Nanometer bis ungefähr 600 Nanometer dick ist.
  6. Kondensatorstruktur nach Anspruch 1, wobei das Dielektrikum (30) auf der Oberseite und Seitenwänden des zweiten Elektrodenabschnitts (28) der unteren Elektrode ungefähr 5 Nanometer bis ungefähr 100 Nanometer dick ist.
  7. Kondensatorstruktur nach Anspruch 1, wobei der Isolator auf Seitenwänden des ersten Elektrodenabschnitts der unteren Elektrode Siliziumnitrid, das die Seitenwände kontaktiert, und eine Siliziumdioxidschicht auf dem Siliziumnitrid aufweist.
  8. Kondensatorstruktur nach Anspruch 7, wobei das Siliziumnitrid ungefähr 20 Nanometer bis ungefähr 60 Nanometer dick ist.
  9. Kondensatorstruktur nach Anspruch 1, wobei die untere Elektrode und die obere Elektrode individuell aus zumindest einem Bestandteil der aus Pt, Ir, Ru, Pd, IrO2 und RuO2 bestehenden Gruppe ausgewählt sind.
  10. Kondensatorstruktur nach Anspruch 1, wobei die untere Elektrode und obere Elektrode Pt aufweisen.
  11. Kondensatorstruktur nach Anspruch 1, wobei die untere Elektrode eine Ir-Schicht, eine IrO2-Schicht und eine Pt-Schicht aufweist.
  12. Halbleiterstruktur, aufweisend die Kondensatorstruktur nach Anspruch 1, die sich über einer leitfähigen Füll struktur befindet, und eine Barriereschicht, die sich zwischen der leitfähigen Füllstruktur und der Kondensatorstruktur befindet.
  13. Halbleiterstruktur nach Anspruch 12, wobei die leitfähige Füllstruktur dotiertes Polysilizium aufweist.
  14. Halbleiterstruktur nach Anspruch 9, wobei die Barriereschicht TaSiN aufweist.
  15. Halbleiterstruktur, aufweisend die Kondensatorstruktur nach Anspruch 7, die sich über einer leitfähigen Füllstruktur befindet, und eine Barriereschicht, die sich zwischen der leitfähigen Füllstruktur und der Kondensatorstruktur befindet.
  16. Halbleiterstruktur nach Anspruch 15, wobei die leitfähige Füllstruktur dotiertes Polysilizium aufweist.
  17. Halbleiterstruktur nach Anspruch 14, wobei die Barriereschicht TaSiN aufweist.
  18. Halbleiterstruktur nach Anspruch 12, wobei die Barriereschicht eine untere Kontaktschicht aus einem Silizid und eine obere Barrierenitridschicht aufweist.
  19. Halbleiterstruktur nach Anspruch 18, wobei das Silizid Ta-Silizid aufweist und die Nitridschicht TaSiN aufweist.
  20. Halbleiterstruktur, aufweisend die Kondensatorstruktur nach Anspruch 1, die sich über einer Elektrodenkontaktleitung und einer leitfähigen Füllstruktur in elektrischem Kontakt mit der Elektrodenkontaktleitung befindet, und eine Barriereschicht zwischen der Füllstruktur und dem Kontakt.
  21. Halbleiterstruktur nach Anspruch 20, wobei die leitfähige Füllstruktur dotiertes Polysilizium aufweist.
  22. Halbleiterstruktur, aufweisend die Kondensatorstruktur nach Anspruch 7, die sich über einer Elektrodenkontaktleitung und einer leitfähigen Füllstruktur in Kontakt mit der Elektrodenkontaktleitung befindet.
  23. Halbleiterstruktur nach Anspruch 22, wobei die leitfähige Füllstruktur dotiertes Polysilizium aufweist.
  24. Verfahren zum Herstellen einer Elektrode für eine Kondensatorstruktur, umfassend das Abscheiden einer ersten Elektrodenschicht (24) auf eine Oberfläche, Abscheiden einer Schutzschicht auf der Oberseite der ersten Elektrodenschicht zum Ausbilden einer Stapelstruktur, Strukturieren der Stapelstruktur, Abscheiden und Polieren einer elektrisch isolierenden Schicht zum Bereitstellen eines Isolators auf den Seitenwänden der Stapelstruktur, Entfernen der Schutzschicht durch Ätzen, Vertiefen der ersten Elektrodenschicht (24) bezüglich des Isolators, Abscheiden und Strukturieren einer zweiten Elektrodenschicht (28) auf der Oberseite der ersten Elektrodenschicht, wobei die Korngrenzen (29) der zweiten Elektrodenschicht (28) nicht an den Korngrenzen der ersten Elektrodenschicht (24) ausgerichtet sind, und Abscheiden einer dielektrischen Schicht (30) auf der Oberseite und auf den Seitenwänden der zweiten Elektrodenschicht.
  25. Verfahren nach Anspruch 24, wobei der Isolator auf den Seitenwänden des ersten Elektrodenabschnitts Siliziumdioxid aufweist.
  26. Verfahren nach Anspruch 24, wobei das Dielektrikum auf Seitenwänden des zweiten Elektrodenabschnitts BaSrTiO2 aufweist.
  27. Verfahren nach Anspruch 24, wobei der erste Elektrodenabschnitt ungefähr 5 Nanometer bis ungefähr 200 Nanometer dick ist.
  28. Verfahren nach Anspruch 27, wobei der zweite Elektrodenabschnitt ungefähr 100 Nanometer bis ungefähr 600 Nanometer dick ist.
  29. Verfahren nach Anspruch 24, wobei der Isolator auf den Seitenwänden des ersten Elektrodenabschnitts Siliziumnitrid, das die Seitenwände kontaktiert, und eine Siliziumdioxidschicht auf dem Siliziumnitrid aufweist.
  30. Verfahren nach Anspruch 29, wobei das Siliziumnitrid ungefähr 20 Nanometer bis ungefähr 60 Nanometer dick ist.
  31. Verfahren nach Anspruch 24, ferner umfassend das Abscheiden einer weiteren Elektrode auf der Oberseite der dielektrischen Schicht auf der Oberseite der zweiten Elektrodenschicht.
  32. Verfahren nach Anspruch 24, wobei die Oberfläche eine Barriereschicht ist.
  33. Verfahren nach Anspruch 32, wobei die Barriereschicht TaSiN aufweist.
  34. Verfahren nach Anspruch 24, wobei die Oberfläche eine Elektrodenleitung ist.
  35. Verfahren nach Anspruch 24, wobei die Barriereschicht eine untere Kontaktschicht aus einem Silizid und eine obere Barrierenitridschicht aufweist.
  36. Verfahren nach Anspruch 35, wobei das Silizid Ta-Silizid aufweist und die Nitridschicht TaSiN aufweist.
DE60122872T 2000-05-02 2001-05-02 Verfahren zur herstellung von einer stapelkondensator-struktur und stapelkondensator Expired - Lifetime DE60122872T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/562,556 US6339007B1 (en) 2000-05-02 2000-05-02 Capacitor stack structure and method of fabricating description
US562556 2000-05-02
PCT/US2001/014242 WO2001084607A1 (en) 2000-05-02 2001-05-02 Capacitor stack structure and method of fabricating

Publications (2)

Publication Number Publication Date
DE60122872D1 DE60122872D1 (de) 2006-10-19
DE60122872T2 true DE60122872T2 (de) 2007-04-19

Family

ID=24246760

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60122872T Expired - Lifetime DE60122872T2 (de) 2000-05-02 2001-05-02 Verfahren zur herstellung von einer stapelkondensator-struktur und stapelkondensator

Country Status (7)

Country Link
US (1) US6339007B1 (de)
EP (1) EP1279188B1 (de)
JP (1) JP3643314B2 (de)
KR (2) KR100436380B1 (de)
DE (1) DE60122872T2 (de)
TW (2) TW523912B (de)
WO (1) WO2001084607A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4150154B2 (ja) * 2000-08-21 2008-09-17 株式会社ルネサステクノロジ 半導体集積回路装置
KR20030023143A (ko) * 2001-09-12 2003-03-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US6787831B2 (en) * 2002-01-15 2004-09-07 Infineon Technologies Aktiengesellschaft Barrier stack with improved barrier properties
US7042705B2 (en) * 2003-01-30 2006-05-09 Infineon Technologies Ag Sidewall structure and method of fabrication for reducing oxygen diffusion to contact plugs during CW hole reactive ion etch processing
KR100562499B1 (ko) * 2003-02-21 2006-03-21 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
US6838339B2 (en) * 2003-06-05 2005-01-04 Infineon Technologies Ag Area-efficient stack capacitor
JP2006060170A (ja) * 2004-08-24 2006-03-02 Nec Electronics Corp キャパシタおよび半導体装置の製造方法
KR100681274B1 (ko) 2004-11-25 2007-02-09 삼성전자주식회사 커패시터 및 그 제조 방법
US9908817B2 (en) 2009-06-02 2018-03-06 Uchicago Argonne, Llc Multilayer capacitors, method for making multilayer capacitors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343062A (en) * 1992-05-29 1994-08-30 Nippon Steel Corporation Semiconductor memory having a memory cell including a capacitor with a two-layer lower electrode
US5392189A (en) * 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
KR0168346B1 (ko) 1994-12-29 1998-12-15 김광호 고유전율 재료를 이용한 커패시터 및 그 제조방법
JPH08316430A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体メモリとその製造方法、スタックドキャパシタ
US5585998A (en) 1995-12-22 1996-12-17 International Business Machines Corporation Isolated sidewall capacitor with dual dielectric
KR100199095B1 (ko) * 1995-12-27 1999-06-15 구본준 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법
US5825609A (en) 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
US5843830A (en) 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
JPH10107223A (ja) * 1996-10-02 1998-04-24 Texas Instr Japan Ltd 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法
JP3452763B2 (ja) * 1996-12-06 2003-09-29 シャープ株式会社 半導体記憶装置および半導体記憶装置の製造方法
JPH10173149A (ja) 1996-12-13 1998-06-26 Hitachi Ltd 半導体装置およびその製造方法
KR100243285B1 (ko) 1997-02-27 2000-02-01 윤종용 고유전 커패시터 및 그 제조방법
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
US5972722A (en) * 1998-04-14 1999-10-26 Texas Instruments Incorporated Adhesion promoting sacrificial etch stop layer in advanced capacitor structures

Also Published As

Publication number Publication date
US6339007B1 (en) 2002-01-15
JP2001358229A (ja) 2001-12-26
EP1279188B1 (de) 2006-09-06
KR20020092465A (ko) 2002-12-11
JP3643314B2 (ja) 2005-04-27
EP1279188A1 (de) 2003-01-29
DE60122872D1 (de) 2006-10-19
TW515029B (en) 2002-12-21
WO2001084607A1 (en) 2001-11-08
TW523912B (en) 2003-03-11
KR20010100921A (ko) 2001-11-14
KR100798509B1 (ko) 2008-01-28
KR100436380B1 (ko) 2004-06-16

Similar Documents

Publication Publication Date Title
DE19928280B4 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
DE69714659T2 (de) Halbleiterspeicherbauteil mit Kondensator
DE69228855T2 (de) Kondensator und Herstellungsverfahren
DE10228765A1 (de) Herstellen einer eingebetteten ferroelektrischen Speicherzelle
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE10242033B4 (de) Ferroelektrische Speichervorrichtung und Verfahren zum Ausbilden derselben
DE10227346A1 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
US7888231B2 (en) Method for fabricating a three-dimensional capacitor
DE102008009476A1 (de) Verfahren zur Bildung einer Metalloxidschichtstruktur und Herstellung eines Halbleiterbauelements
DE10247454A1 (de) Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps
DE19543539C1 (de) Verfahren zur Herstellung einer Speicherzellenanordnung
DE102015208657B4 (de) Halbleiterstruktur, die Kondensatoren mit verschiedenen Kondensatordielektrika umfasst, und Verfahren zu ihrer Herstellung
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102007000677A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE10130626B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherelements mit einem mit einer Kondensatorelektrode verbundenen Anschluss
DE102018124430A1 (de) Neuartiges resistives Random-Access-Memory-Bauelement
DE60122872T2 (de) Verfahren zur herstellung von einer stapelkondensator-struktur und stapelkondensator
DE102020115742A1 (de) Halbleitervorrichtung mit integrierter Schaltung
DE19950540B4 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE102015213920B4 (de) Halbleitervorrichtung aufweisend Speicherzellenbereich und Logikschaltkreisbereich und Verfahren zur Herstellung davon
EP1277230B1 (de) Verfahren zur herstellung von kondensatorstrukturen
DE10001118A1 (de) Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle
EP1222695B1 (de) Integrierte schaltungsanordnung mit mindestens einem kondensator und verfahren zu deren herstellung
EP0987756A2 (de) Gestapelter Flossenkondensator für DRAM und Verfahren zur Herstellung desselben
DE69425380T2 (de) Struktur und herstellungsverfahren eines kondensators für eine integrierte schaltung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y

8364 No opposition during term of opposition