DE102018124430A1 - Neuartiges resistives Random-Access-Memory-Bauelement - Google Patents

Neuartiges resistives Random-Access-Memory-Bauelement Download PDF

Info

Publication number
DE102018124430A1
DE102018124430A1 DE102018124430.4A DE102018124430A DE102018124430A1 DE 102018124430 A1 DE102018124430 A1 DE 102018124430A1 DE 102018124430 A DE102018124430 A DE 102018124430A DE 102018124430 A1 DE102018124430 A1 DE 102018124430A1
Authority
DE
Germany
Prior art keywords
layer
electrode
resistive material
memory cell
upper interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018124430.4A
Other languages
English (en)
Inventor
Tsai-Hao Hung
Shih-Chi Kuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018124430A1 publication Critical patent/DE102018124430A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices

Abstract

Ein Speicher weist Folgendes auf: eine erste Elektrode mit einer oberen Grenzfläche und einer Seitenwand, eine Schicht aus Widerstandsmaterial, die über der ersten Elektrode angeordnet ist und zumindest einen ersten Abschnitt und einen mit einem ersten Ende des ersten Abschnitts gekoppelten zweiten Abschnitt umfasst, und eine zweite Elektrode, die über der Schicht aus Widerstandsmaterial angeordnet ist, wobei der erste Abschnitt der Schicht aus Widerstandsmaterial an der oberen Grenzfläche der ersten Elektrode und der zweite Abschnitt der Schicht aus Widerstandsmaterial an einem oberen Abschnitt der Seitenwand der ersten Elektrode entlang verläuft.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/592,207 , die am 9. November 2017 eingereicht wurde und durch Verweis darauf als in ihrer Gesamtheit hier mit aufgenommen gilt.
  • ALLGEMEINER STAND DER TECHNIK
  • In den letzten Jahren sind unkonventionelle nichtflüchtige Speicherbauelemente (NVM - Nonvolatile Memory) wie Ferroelectric-Random-Access-Memory-Bauelemente (FRAM-Bauelemente), Phase-Change-Random-Access-Memory-Bauelemente (PRAM-Bauelemente) und Resistive-Random-Access-Memory-Bauelemente (RRAM-Bauelemente) entwickelt worden. Insbesondere RRAM-Bauelemente, die zwischen einem Zustand mit hohem und einem Zustand mit niedrigem Widerstand umschalten, besitzen diverse Vorteile gegenüber herkömmlichen NVM-Bauelementen. Zu derartigen Vorteilen gehören zum Beispiel Fertigungsschritte, die mit derzeitigen CMOS-Technologien (CMOS - Complementary Metal Oxide Semiconductor) kompatibel sind, preisgünstige Fertigung, kompakte Bauform, flexible Skalierbarkeit, schnelles Schalten, hohe Integrationsdichte usw.
  • Integrierte Schaltungen (IC - Integrated Circuit), die solche RRAM-Bauelemente enthalten, werden immer leistungsfähiger, so dass angestrebt wird, die Anzahl der RRAM-Bauelemente in der integrierten Schaltung entsprechend zu erhöhen. Ein RRAM-Bauelement weist allgemein eine obere Elektrode (z.B. eine Anode) und eine untere Elektrode (z.B. eine Kathode) sowie eine dazwischen angeordnete Schicht aus Material mit variablem Widerstand auf. Ein aktiver Bereich der Schicht aus Material mit variablem Widerstand verläuft insbesondere parallel zu der oberen beziehungsweise der unteren Elektrode. Das Ausbilden des RRAM-Bauelements in einer solchen Stapelkonfiguration, so dass jede Schicht nur zweidimensional verlaufen kann, bringt möglicherweise einen Kompromiss zwischen dem Maximieren der Anzahl der RRAM-Bauelemente in der integrierten Schaltung und dem Beibehalten einer optimalen Leistung des RRAM-Bauelements mit sich. So ist zum Beispiel die Anzahl der RRAM-Bauelemente in der Regel proportional zu einer Anzahl der aktiven Bereiche der Schichten aus Material mit variablem Widerstand. Wenn die Anzahl der RRAM-Bauelemente in einem bestimmten Bereich der integrierten Schaltung an sich erhöht wird, verkleinert sich der aktive Bereich jedes RRAM-Bauelements, was sich aufgrund einer schwächeren Signalkopplung zwischen jeweiliger oberer und unterer Elektrode negativ auf die jeweilige Leistung jedes der RRAM-Bauelemente auswirken kann.
  • Daher sind vorhandene RRAM-Bauelemente und Verfahren zu deren Herstellung nicht ganz zufriedenstellend.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten nachvollziehen, wenn die nachfolgende ausführliche Beschreibung zusammen mit den beiliegenden Figuren studiert wird. Es sei angemerkt, dass verschiedene Strukturelemente nicht unbedingt maßstabsgerecht dargestellt sind. Die Maße und Geometrien der diversen Strukturelemente können vielmehr zur Vereinfachung der Erläuterung beliebig vergrößert oder verkleinert sein.
    • Die 1A und 1B stellen ein Ablaufdiagramm für ein beispielhaftes Verfahren zum Ausbilden eines Halbleiterbauelements gemäß einigen Ausführungsformen dar.
    • 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I, 2J, 2K, 2L, 2M, 2N, 2O und 2P stellen Querschnittsansichten eines beispielhaften Halbleiterbauelements im Verlauf verschiedener Fertigungsphasen in dem Verfahren aus 1 gemäß einigen Ausführungsformen dar.
  • AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Die nachfolgende Offenbarung beschreibt verschiedene Ausführungsbeispiele zum Umsetzen verschiedener Merkmale des Erfindungsgegenstands. Nachfolgend werden zur Vereinfachung der vorliegenden Offenbarung bestimmte Beispiele für Komponenten und Anordnungen beschrieben. Dabei handelt es sich natürlich lediglich um Beispiele, die keine Einschränkung darstellen sollen. In der nachfolgenden Beschreibung können zur Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal beispielsweise Ausführungsformen gehören, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, sowie Ausführungsformen, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale ausgebildet werden, so dass sich das erste und das zweite Merkmal nicht in direktem Kontakt befinden. Zusätzlich dazu können sich bei der vorliegenden Offenbarung Bezugszahlen und/oder Bezugszeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erläuterten Ausführungsformen und/oder Konfigurationen vor.
  • Begriffe mit räumlichem Bezug, wie „unterhalb“, „unter“, „untere/r“, „oberhalb“, „über“, „obere/r“ und dergleichen können hier ferner zum Vereinfachen der Beschreibung zwecks Beschreibens der Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen verwendet werden, wie in den Figuren dargestellt ist. Die Begriffe mit räumlichem Bezug sollen zusätzlich zu der in den Figuren abgebildeten Ausrichtung andere Ausrichtungen des Bauelements im Gebrauch oder Betrieb mit erfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder in einer anderen Ausrichtung) ausgerichtet sein, und die hier verwendeten Deskriptoren mit räumlichem Bezug können ebenso dementsprechend interpretiert werden.
  • Die vorliegende Offenbarung stellt verschiedene Ausführungsformen eines neuartigen RRAM-Bauelements und Verfahren zu dessen Ausbildung bereit. Bei manchen Ausführungsformen weist das offenbarte RRAM-Bauelement einen RRAM-Widerstand mit einer umgedreht U-förmigen Schicht aus Material mit variablem Widerstand auf, die eine erste Grenzfläche (z.B. eine konkave, untere Grenzfläche), welche mit einer unteren Elektrode gekoppelt ist, beziehungsweise eine zweite Grenzfläche (z.B. eine konvexe, obere Grenzfläche) aufweist, die mit einer oberen Elektrode gekoppelt ist. Die erste Grenzfläche der umgedreht U-förmigen Schicht aus Material mit variablem Widerstand kann insbesondere zumindest einen oberen Abschnitt der unteren Elektrode umgeben, während die zweite Grenzfläche der umgedreht U-förmigen Schicht aus Material mit variablem Widerstand mit einer unteren Grenzfläche der oberen Elektrode gekoppelt sein kann. Das Ausbilden einer solchen umgedreht U-förmigen Schicht aus Material mit variablem Widerstand in dem RRAM-Widerstand kann verschiedene Vorteile mit sich bringen. Wenn zum Beispiel im Vergleich zu dem oben erwähnten herkömmlichen RRAM-Bauelement in einem bestimmten Bereich die Schicht aus Material mit variablem Widerstand in dem umgedreht U-förmigen Profil ausgebildet wird, so kann dies einen aktiven Bereich der Schicht aus Material mit variablem Widerstand, der sich mit der oberen und der unteren Elektrode koppeln lässt, beträchtlich vergrößern. Anders ausgedrückt lässt sich der oben genannte Kompromiss zwischen der Leistung und der Anzahl integrierbarer RRAM-Bauelemente vorteilhafterweise eliminieren, wenn mehrere offenbarte RRAM-Bauelemente in eine integrierte Schaltung integriert werden.
  • Die 1A und 1B stellen ein Ablaufdiagramm für ein Verfahren 100 zum Ausbilden eines Halbleiterbauelements gemäß einer oder mehrerer Ausführungsformen der vorliegenden Offenbarung dar. Es sei angemerkt, dass es sich bei dem Verfahren 100 lediglich um ein Beispiel handelt und es die vorliegende Offenbarung nicht einschränken soll. Bei manchen Ausführungsformen ist das Halbleiterbauelement zumindest Bestandteil eines RRAM-Bauelements. Im Rahmen der vorliegenden Offenbarung bezieht sich das RRAM-Bauelement auf ein beliebiges Bauelement mit einer Schicht aus Material mit variablem Widerstand. Es sei angemerkt, dass durch das Verfahren 100 in den 1A und 1B kein fertiggestelltes RRAM-Bauelement erzeugt wird. Ein fertiggestelltes RRAM-Bauelement kann mithilfe einer Bearbeitung mit CMOS-Technologie (Complementary Metal Oxide Semiconductor) gefertigt werden. Dementsprechend versteht es sich, dass vor, während und nach dem Verfahren 100 aus 1A und 1B zusätzliche Arbeitsschritte bereitgestellt werden und einige andere Arbeitsschritte hier nur kurz beschrieben sein können. Bei manchen anderen Ausführungsformen kann das Verfahren zum Ausbilden diverser nichtflüchtiger Speicherbauelemente (NVM-Bauelemente) wie Ferroelectric-Random-Access-Memory-Bauelemente (FRAM-Bauelemente), Phase-Change-Random-Access-Memory-Bauelemente (PRAM-Bauelemente), Resistive-Random-Access-Memory-Bauelemente (RRAM-Bauelemente) usw. verwendet werden und dabei weiterhin in den Schutzumfang der vorliegenden Offenbarung fallen.
  • Bei manchen Ausführungsformen beginnt das Verfahren 100 in 1A mit dem Arbeitsschritt 102, in dem ein Substrat mit einem Transistor bereitgestellt wird. Das Verfahren 100 geht zu Arbeitsschritt 104 über, in dem eine erste Dielektrikumschicht auf dem Substrat ausgebildet wird. Bei manchen Ausführungsformen wird die erste Dielektrikumschicht auf dem Transistor ausgebildet. Bei manchen Ausführungsformen kann es sich bei der ersten Dielektrikumschicht um eine Dielektrikumschicht zwischen Leiterbahnen (Inter-Metal Dielectric) handeln, die über dem Substrat ausgebildet ist, wobei, wie nachfolgend noch ausführlicher erläutert wird, eine oder mehrere derartige Inter-Metal-Dielektrikumschichten dazwischen angeordnet sind. Das Verfahren 100 geht zu Arbeitsschritt 106 über, in dem eine durch die erste Dielektrikumschicht verlaufende Öffnung ausgebildet wird. Bei manchen Ausführungsformen kann die Öffnung einen Abschnitt mindestens eines leitfähigen Strukturelements (z.B. Drain, Source, Gate usw.) des Transistors freilegen. Anders ausgedrückt kann die Öffnung mit dem mindestens einen leitfähigen Strukturelement des Transistors verbunden sein. Das Verfahren 100 geht zu Arbeitsschritt 108 über, in dem eine erste Deckschicht auf der ersten Dielektrikumschicht ausgebildet wird. Bei manchen Ausführungsformen kleidet die erste Deckschicht die durch die erste Dielektrikumschicht verlaufende Öffnung aus und verläuft an einer oberen Grenzfläche der ersten Dielektrikumschicht entlang. Das Verfahren 100 geht zu Arbeitsschritt 110 über, in dem eine Metallschicht auf der ersten Deckschicht ausgebildet wird. Bei manchen Ausführungsformen überdeckt die Metallschicht die obere Grenzfläche der ersten Deckschicht und füllt die Öffnung.
  • Als Nächstes geht das Verfahren 100 zu Arbeitsschritt 112 über, in dem eine erste Elektrode ausgebildet wird. Bei manchen Ausführungsformen wird die erste Elektrode aus der Metallschicht gebildet, die die Öffnung füllt, was nachfolgend erläutert wird. Das Verfahren 100 geht zu Arbeitsschritt 114 über, in dem ein oberer Abschnitt der ersten Dielektrikumschicht ausgenommen wird. Anders ausgedrückt wird eine neue obere Grenzfläche der ersten Dielektrikumschicht ausgebildet, wodurch ein oberer Abschnitt der ersten Elektrode und ein an einer oberen Seitenwand der ersten Elektrode entlang verlaufender, oberer Abschnitt der ersten Deckschicht freigelegt wird. Das Verfahren 100 geht zu Arbeitsschritt 116 über, in dem eine untere Deckschicht ausgebildet wird. Bei manchen Ausführungsformen kann eine solche untere Deckschicht, die aus einem im Wesentlichen gleichen Material wie die erste Deckschicht ausgebildet werden kann, die neue obere Grenzfläche der ersten Dielektrikumschicht und eine freiliegende obere Grenzfläche der ersten Elektrode überdecken. Zusätzlich zum Überdecken der neuen oberen Grenzfläche der ersten Dielektrikumschicht können die erste und die untere Deckschicht, die einstückig ausgebildet werden, an sich die erste Elektrode auskleiden, was nachfolgend erläutert wird. Das Verfahren 100 geht zu Arbeitsschritt 118 über, in dem eine erste Elektrodenschicht auf der ersten Deckschicht ausgebildet wird.
  • In 1B geht das Verfahren 100 dann zu Arbeitsschritt 120 über, in dem eine Schicht aus Material mit variablem Widerstand auf der ersten Elektrodenschicht ausgebildet wird. Das Verfahren 100 geht zu Arbeitsschritt 122 über, in dem eine zweite Elektrodenschicht auf der Schicht aus Material mit variablem Widerstand ausgebildet wird. Das Verfahren 100 geht zu Arbeitsschritt 124 über, in dem eine zweite Deckschicht auf der zweiten Elektrodenschicht ausgebildet wird. Bei manchen Ausführungsformen sind die erste Deckschicht, die erste Elektrodenschicht, die Schicht aus Material mit variablem Widerstand, die zweite Elektrodenschicht und die zweite Deckschicht jeweils im Wesentlichen konform und dünn. Die erste Deckschicht, die erste Elektrodenschicht, die Schicht aus Material mit variablem Widerstand, die zweite Elektrodenschicht und die zweite Deckschicht können an sich einem Profil des freiliegenden oberen Abschnitts der ersten Elektrode folgen (d.h. jeweils ein umgedreht U-förmiges Profil bilden), was nachfolgend ausführlicher erläutert wird. Das Verfahren 100 geht zu Arbeitsschritt 126 über, in dem die erste Deckschicht, die erste Elektrodenschicht, die Schicht aus Material mit variablem Widerstand, die zweite Elektrodenschicht und die zweite Deckschicht strukturiert werden. Bei manchen Ausführungsformen können die jeweiligen umgedreht U-förmigen Profile der ersten Deckschicht, der ersten Elektrodenschicht, der Schicht aus Material mit variablem Widerstand, der zweiten Elektrodenschicht und der zweiten Deckschicht nach dem Strukturieren unverändert bleiben. Das Verfahren 100 geht zu Arbeitsschritt 128 über, in dem Abstandshalter ausgebildet werden. Bei manchen Ausführungsformen sind die Abstandshalter an jeweiligen Seiten der strukturierten ersten Elektrodenschicht, Schicht aus Material mit variablem Widerstand, zweiten Elektrodenschicht und zweiten Deckschicht angeordnet. Das Verfahren 100 geht zu Arbeitsschritt 130 über, in dem eine zweite Dielektrikumschicht auf der ersten Dielektrikumschicht ausgebildet wird. Bei manchen Ausführungsformen können die erste und die zweite Dielektrikumschicht aus einem im Wesentlichen gleichen Material ausgebildet werden, so dass sie auch als eine Stufe bezeichnet werden. Das Verfahren 100 geht zu Arbeitsschritt 132 über, in dem eine zweite Elektrode ausgebildet wird. Bei manchen Ausführungsformen wird die zweite Elektrode so ausgebildet, dass sie durch die zweite Dielektrikumschicht verläuft und die Schicht aus Material mit variablem Widerstand über die zweite Deck- und die zweite Elektrodenschicht koppelt.
  • Bei manchen Ausführungsformen können Arbeitsschritte des Verfahrens 100 mit Querschnittsansichten eines Halbleiterbauelements 200 in verschiedenen Fertigungsphasen verknüpft sein, wie in den 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I, 2J, 2K, 2L, 2M, 2N, 2O beziehungsweise 2P gezeigt ist. Bei manchen Ausführungsformen kann es sich bei dem Halbleiterbauelement 200 um ein RRAM-Bauelement handeln. Das RRAM-Bauelement 200 kann zu einem Mikroprozessor, einer Speicherzelle und/oder einer anderen integrierten Schaltung (IC - Integrated Circuit) gehören. Die 2A bis 2P sind zudem zwecks besserer Verständlichkeit der Konzepte der vorliegenden Offenbarung vereinfacht. Die Figuren stellen zum Beispiel zwar das RRAM-Bauelement 200 dar, es versteht sich jedoch, dass die integrierte Schaltung, in der das RRAM-Bauelement 200 ausgebildet ist, eine Anzahl anderer Bauelemente enthalten kann, die Widerstände, Kondensatoren, Induktoren, Sicherungen usw. umfassen und zum Zwecke der Übersichtlichkeit in den 2A bis 2P nicht gezeigt sind.
  • Gemäß Arbeitsschritt 102 in 1A ist 2A eine Querschnittsansicht des RRAM-Bauelements 200 mit einem Substrat 202 mit einem Transistor 204, der in einer der verschiedenen Fertigungsphasen bereitgestellt wird, gemäß einigen Ausführungsformen. Das RRAM-Bauelement 200 bei der in 2A dargestellten Ausführungsform weist zwar nur einen Transistor 204 auf, es versteht sich jedoch, dass die dargestellte Ausführungsform in 2A und den nachfolgenden Figuren lediglich zu Veranschaulichungszwecken dienen soll. Daher kann das RRAM-Bauelement 200 eine beliebige gewünschte Anzahl Transistoren aufweisen und dabei weiterhin in den Schutzumfang der vorliegenden Offenbarung fallen.
  • Bei manchen Ausführungsformen enthält das Substrat 202 ein Halbleitermaterialsubstrat, zum Beispiel Silizium. Alternativ dazu kann das Substrat 202 anderes elementares Halbleitermaterial wie zum Beispiel Germanium enthalten. Das Substrat 202 kann auch einen Verbindungshalbleiter wie Siliziumcarbid, Gallium-Arsenid, Indiumarsenid und Indiumphosphid enthalten. Das Substrat 202 kann einen Legierungshalbleiter wie Siliciumgermanium, Siliciumgermaniumcarbid, Gallium-Arsenphosphid und Gallium-Indiumphosphid enthalten. Bei einer Ausführungsform weist das Substrat 202 eine Epitaxieschicht auf. Das Substrat kann zum Beispiel eine Epitaxieschicht aufweisen, die einen Volumenhalbleiter überdeckt. Darüber hinaus kann das Substrat 202 eine SOI-Konstruktion (SOI: Semiconductor on Insulator - Halbleiter auf Isolator) aufweisen. Das Substrat kann zum Beispiel eine vergrabene Oxidschicht (BOX - Buried Oxide) aufweisen, die durch einen Prozess wie Trennung durch implantierten Sauerstoff (SIMOX - Separation by Implanted Oxygen) oder eine andere geeignete Technik wie Wafer-Bonden und Schleifen ausgebildet wird.
  • Bei manchen Ausführungsformen weist der Transistor 204 eine Gate-Elektrode 204-1, eine Gate-Dielektrikumschicht 204-2 und Source/Drain-Strukturelemente 204-3 und 204-4 auf. Die Source/Drain-Strukturelemente 204-3 und 204-4 können mithilfe von Dotierungsprozessen wie Ionenimplantation gebildet werden. Die Gate-Dielektrikumschicht 204-2 kann ein dielektrisches Material wie beispielsweise Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, ein Dielektrikum mit einer hohen Dielektrizitätskonstante (high-k) und/oder Kombinationen davon enthalten, das mithilfe von Abscheidungsprozessen wie Atomlagenabscheidung (ALD - Atomic Layer Deposition) gebildet werden kann. Die Gate-Elektrode 204-1 kann ein leitfähiges Material wie Polysilizium oder ein Metall enthalten, das mithilfe von Abscheidungsprozessen wie chemischer Gasphasenabscheidung (CVD - Chemical Vapor Deposition) ausgebildet werden kann. Wie nachfolgend ausführlicher erläutert wird, kann der Transistor 204 als Zugangstransistor für das RRAM-Bauelement 200 fungieren, der bei Lese/Schreib-Vorgängen einen Zugang zu einem Datenspeicherbauteil (z.B. einem RRAM-Widerstand) des RRAM-Bauelements 200 regelt.
  • Gemäß Arbeitsschritt 104 in 1A ist 2B eine Querschnittsansicht des RRAM-Bauelements 200 mit einer ersten Dielektrikumschicht 206, die in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Die erste Dielektrikumschicht 206 ist wie gezeigt auf dem Transistor 204 und einer Hauptfläche des Substrats 202 ausgebildet. Die erste Dielektrikumschicht kann wie oben erwähnt Bestandteil einer IMD-Schicht (Inter-Metal Dielectric) sein. Die erste Dielektrikumschicht 206 überdeckt zwar bei der in 2B (und den nachfolgenden Figuren) dargestellten Ausführungsform direkt das Substrat 202 und den Transistor 204, es sei jedoch angemerkt, dass sich zwischen der ersten Dielektrikumschicht 206 und dem Substrat 202 eine oder mehrere derartige IMD-Schichten befinden können, was im Schutzumfang der vorliegenden Offenbarung bleibt. Anders ausgedrückt kann die erste Dielektrikumschicht 206 bei einem BEOL-Prozess (BEOL - Back End of Line) ausgebildet werden. Zum Zwecke der Übersichtlichkeit sind ein oder mehrere solche IMD-Schichten in den Figuren der vorliegenden Offenbarung nicht mit gezeigt.
  • Bei manchen Ausführungsformen wird die erste Dielektrikumschicht 206 aus einem dielektrischen Material gebildet. Bei einem solchen dielektrischen Material kann es sich um Siliziumoxid, ein Material mit geringer Dielektrizitätskonstante (low-k), ein anderes geeignetes dielektrisches Material oder/und eine Kombination davon handeln. Zu dem Low-k-Material können fluoriertes Silikatglas (FSG), Phosphorsilikatglas (PSG), Bor-Phosphor-Silikatglas (BPSG), mit Kohlenstoff dotiertes Siliziumoxid (SiOxCy), Strontiumoxid (SrO), Black Diamond® (Applied Materials of Santa Clara, Calif., USA), Xerogel, Aerogel, amorpher fluorierter Kohlenstoff, Parylen, BCB (Bisbenzocyclobutene), SiLK (Dow Chemical, Midland, Mich., USA), Polyimid und/oder andere, noch zu entwickelnde dielektrische Low-k-Materialien gehören.
  • Gemäß Arbeitsschritt 106 in 1A ist 2C eine Querschnittsansicht des RRAM-Bauelements 200 mit einer durch die erste Dielektrikumschicht 206 verlaufenden Öffnung 207, die in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Die Öffnung 207 legt wie gezeigt das Source/Drain-Strukturelement 204-3 frei (d.h., die Öffnung 207 ist mit dem Source/Drain-Strukturelement 204-3 verbunden), was das Koppeln eines später ausgebildeten RRAM-Widerstands über das Source/Drain-Strukturelement 204-3 an den Transistor 204 ermöglicht. Wie oben erwähnt können eine oder mehrere (nicht gezeigte) IMD-Schichten zwischen der ersten Dielektrikumschicht 206 und dem Substrat 202 ausgebildet werden, so dass die Öffnung 207 über jeweilige in der einen oder den mehreren IMD-Schichten angeordnete leitfähige Strukturelemente indirekt mit dem Source/Drain-Strukturelement 204-3 verbunden sein kann.
  • Bei manchen Ausführungsformen kann die Öffnung 207 durch Durchführen von zumindest einigen der folgenden Prozesse ausgebildet werden: wahlweises Ausbilden einer Antireflexbeschichtung (ARC - Anti-Reflective Coating) auf der ersten Dielektrikumschicht 206, Ausbilden einer strukturierbaren Schicht (z.B. einer Fotolackschicht) mit einer Aussparung, die mit einem gewünschten Bereich für das Ausbilden der Öffnung 207 übereinstimmt, Durchführen eines oder mehrerer Trockenätzprozesse zum Ätzen eines Abschnitts der ersten Dielektrikumschicht 206, der nicht von der strukturierbaren Schicht bedeckt ist, unter Verwendung der strukturierbaren Schicht als Maske und Entfernen der strukturierbaren Schicht.
  • Gemäß Arbeitsschritt 108 in 1A ist 2D eine Querschnittsansicht des RRAM-Bauelements 200 mit einer ersten Deckschicht 208, die in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Die erste Deckschicht 208 überdeckt wie gezeigt eine obere Grenzfläche 206A der ersten Dielektrikumschicht 206 und kleidet die Öffnung 207 aus, d.h., sie überdeckt eine untere Grenzfläche und Seitenwände der Öffnung 207.
  • Bei manchen Ausführungsformen kann die erste Deckschicht 208 aus Materialien wie beispielsweise Gold (Au), Platin (Pt), Ruthenium (Ru), Iridium (Ir), Titan (Ti), Aluminium (Al), Kupfer (Cu), Tantal (Ta), Wolfram (W), Iridium-Tantal-Legierung (Ir-Ta), Indium-Zinnoxid (ITO) oder einer beliebigen Legierung, einem beliebigen Oxid, Nitrid, Fluorid, Carbid, Borid oder Silizid davon wie TaN, TiN, TiAlN, TiW oder einer Kombination davon gebildet werden. Die erste Deckschicht 208 ist bei der in 2D (und den nachfolgenden Figuren) dargestellten Ausführungsform zwar als Einzelschicht gezeigt, es sei jedoch angemerkt, dass sie mehrere Schichten in Form eines Stapels aufweisen kann, wobei jede der mehreren Schichten aus einem der oben beschriebenen Materialien, z.B. TaN, TiN usw., gebildet ist. Bei manchen Ausführungsformen wird die erste Deckschicht 208 mithilfe von chemischer Gasphasenabscheidung (CVD), plasmaunterstützter (PE - Plasma-Enhanced) CVD, CVD mit hochdichtem Plasma (HDP), CVD mit induktiv gekoppeltem Plasma (ICP - Inductively-Coupled Plasma), physikalischer Gasphasenabscheidung (PVD - Physical Vapor Deposition), Rotationsbeschichtung und/oder anderen geeigneten Techniken zum Abscheiden des mindestens einen der oben beschriebenen Materialien auf der ersten Dielektrikumschicht 206 gebildet.
  • Gemäß Arbeitsschritt 110 in 1A ist 2E eine Querschnittsansicht des RRAM-Bauelements 200 mit einer Metallschicht 210, die in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Die Metallschicht 210 ist wie gezeigt so ausgebildet, dass sie die erste Deckschicht 208 überdeckt und dementsprechend die Öffnung 207 füllt.
  • Bei manchen Ausführungsformen kann die Metallschicht 210 ein leitfähiges Material wie zum Beispiel Kupfer (Cu), Aluminium (Al), Wolfram (W) usw. enthalten. Bei manchen Ausführungsformen kann die Metallschicht 210 mithilfe von chemischer Gasphasenabscheidung (CVD), physikalischer Gasphasenabscheidung (PVD), Rotationsbeschichtung und/oder anderen geeigneten Techniken zum Abscheiden des oben beschriebenen leitfähigen Materials auf der ersten Deckschicht 208 gebildet werden.
  • Gemäß Arbeitsschritt 112 in 1A ist 2F eine Querschnittsansicht des RRAM-Bauelements 200 mit einer ersten Elektrode 212, die in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Bei manchen Ausführungsformen wird die erste Elektrode 212 dadurch gebildet, dass an der Metallschicht 210 (2E) ein Polierprozess (z.B. ein chemisch-mechanischer Polierprozess (CMP)) durchgeführt wird, bis die obere Grenzfläche 206A der ersten Dielektrikumschicht 206 wieder freigelegt ist. Es versteht sich daher, dass beim Durchführen eines solchen Polierprozesses ein Abschnitt der ersten Deckschicht 208, der die obere Grenzfläche 206A überdeckt, entfernt wird. Es wird an sich eine obere Grenzfläche 212A der ersten Elektrode 212 und ferner auch eine obere Grenzfläche 208A eines Abschnitts der ersten Deckschicht 208, der an einer Seitenwand 212B der ersten Elektrode 212 entlang verläuft, freigelegt.
  • Gemäß Arbeitsschritt 114 in 1A ist 2G eine Querschnittsansicht des RRAM-Bauelements 200, in der ein oberer Abschnitt der ersten Dielektrikumschicht 206 in einer der verschiedenen Fertigungsphasen ausgenommen wird, gemäß einigen Ausführungsformen. Nach dem Ausnehmen des oberen Abschnitts der ersten Dielektrikumschicht 206 wird wie gezeigt eine neue obere Grenzfläche 206B der ersten Dielektrikumschicht 206 und ferner auch eine Seitenwand 208B des Abschnitts der ersten Deckschicht 208, der an der Seitenwand 212B der ersten Elektrode 212 entlang verläuft, freigelegt. Anders ausgedrückt weist die erste Elektrode 212 einen oberen Abschnitt auf, der von der neuen oberen Grenzfläche 206B vorsteht, und einen unteren Abschnitt, der noch in die erste Dielektrikumschicht 206 eingebettet ist. Darüber hinaus wird bei manchen Ausführungsformen an einer Schnittstelle der Seitenwand 208B und der (neuen) oberen Grenzfläche 206B eine Ecke (d.h. ein L-förmiges Profil) 213 gebildet, und darüber hinaus können die oberen Grenzflächen 212A/208A und die Seitenwände 208B zusammen ein umgedreht U-förmiges Profil bilden.
  • Bei manchen Ausführungsformen kann die Ausnehmung des oberen Abschnitts der ersten Dielektrikumschicht 206 durch Durchführen von zumindest einigen der folgenden Prozesse ausgebildet werden: wahlweises Ausbilden einer Antireflexbeschichtung (ARC - Anti-Reflective Coating) auf der ersten Dielektrikumschicht 206, Ausbilden einer strukturierbaren Schicht (z.B. einer Fotolackschicht), die die erste Elektrode 212 (und den Abschnitt der ersten Deckschicht 208, der an einer Seitenwand 212B der ersten Elektrode 212 entlang verläuft) bedeckt, Durchführen eines oder mehrerer Trockenätzprozesse zum Ätzen des oberen Abschnitts der ersten Dielektrikumschicht 206, der nicht von der strukturierbaren Schicht bedeckt ist, unter Verwendung der strukturierbaren Schicht als Maske und Entfernen der strukturierbaren Schicht.
  • Gemäß Arbeitsschritt 116 in 1A ist 2H eine Querschnittsansicht des RRAM-Bauelements 200, bei dem eine untere Deckschicht 208' in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Da die untere Deckschicht 208' bei manchen Ausführungsformen als im Wesentlichen gleiches Material wie die erste Deckschicht 208 gebildet wird, können die untere erste Deckschicht 208' und die erste Deckschicht 208 einstückig als einzelne Schicht ausgebildet werden (d.h., die Grenzfläche zwischen zwei solchen Schichten ist nicht erkennbar), die hier in den nachfolgenden Erläuterungen als erste Deckschicht 208 bezeichnet wird.
  • Bei manchen Ausführungsformen ist die untere Deckschicht 208' im Wesentlichen konform und dünn (z.B. etwa 100 bis 300 Å dick), so dass zumindest ein Abschnitt der ersten Deckschicht 208 auch einem umgedrehten U-förmigen Profil 215 folgen kann, das von der oberen Grenzfläche 212A und einem oberen Abschnitt der Seitenwand 212B definiert wird. Bei manchen Ausführungsformen weist die erste Deckschicht 208 an sich zumindest einen horizontal verlaufenden (Quer-) Abschnitt 208-1 auf, der an der oberen Grenzfläche 212A der ersten Elektrode 212 entlang verläuft, und zwei vertikal verlaufende (Längs-) Abschnitte 208-2 und 208-3, die jeweils an den Seitenwänden 212B der ersten Elektrode 212 entlang verlaufen, wobei die beiden vertikal verlaufenden Abschnitte 208-2 und 208-3 jeweils mit zwei Enden des horizontal verlaufenden Abschnitts 208-1 gekoppelt sind. Die erste Deckschicht 208 weist ferner zwei horizontal verlaufende oder „Schenkel“-Abschnitte 208-4 und 208-5 auf, die jeweils an der oberen Grenzfläche 206B der ersten Dielektrikumschicht 206 entlang verlaufen, wobei der Schenkelabschnitt 208-4 an einem Ende des vertikal verlaufenden Abschnitts 208-2, das dem anderen Ende gegenüberliegt, mit dem der horizontal verlaufende Abschnitt 208-1 gekoppelt ist, mit dem vertikal verlaufenden Abschnitt 208-2 und der Schenkelabschnitt 208-5 an einem Ende des vertikal verlaufenden Abschnitts 208-3, das dem anderen Ende gegenüberliegt, mit dem der horizontal verlaufende Abschnitt 208-1 gekoppelt ist, mit dem vertikal verlaufenden Abschnitt 208-3 gekoppelt ist. Es sei angemerkt, dass der Begriff „vertikal verlaufender Abschnitt“ hier nicht unbedingt bedeutet, dass eine Oberfläche eines derartigen vertikal verlaufenden Abschnitts und eine sie schneidende Oberfläche einen absoluten rechten Winkel bilden. Jeder der vertikal verlaufenden Abschnitte 208-2 und 208-3 und der horizontal verlaufende Abschnitt 208-1 kann zum Beispiel einen spitzen oder stumpfen Winkel bilden und dabei weiterhin in den Schutzumfang der vorliegenden Offenbarung fallen.
  • Gemäß Arbeitsschritt 118 in 1A ist 2I eine Querschnittsansicht des RRAM-Bauelements 200 mit einer ersten Elektrodenschicht 216, die in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Die erste Elektrodenschicht 216 überdeckt wie gezeigt die erste Deckschicht 208. Die erste Elektrodenschicht 216 ist wie die erste Deckschicht 208 im Wesentlichen konform und dünn (z.B. etwa 100 bis 300 Å dick), so dass zumindest ein Abschnitt der ersten Elektrodenschicht 216 auch dem umgedrehten U-förmigen Profil 215 folgen kann. Bei manchen Ausführungsformen weist die erste Elektrodenschicht 216 an sich zumindest einen horizontal verlaufenden Abschnitt 216-1 auf, der an der oberen Grenzfläche 212A der ersten Elektrode 212 entlang verläuft, und zwei vertikal verlaufende Abschnitte 216-2 und 216-3, die jeweils an den Seitenwänden 212B der ersten Elektrode 212 entlang verlaufen, wobei die beiden vertikal verlaufenden Abschnitte 216-2 und 216-3 jeweils mit zwei Enden des horizontal verlaufenden Abschnitts 216-1 gekoppelt sind. Die erste Elektrodenschicht 216 weist ferner zwei horizontal verlaufende oder Schenkelabschnitte 216-4 und 216-5 auf, die jeweils an der oberen Grenzfläche 206B der ersten Dielektrikumschicht 206 entlang verlaufen, wobei der Schenkelabschnitt 216-4 an einem Ende des vertikal verlaufenden Abschnitts 216-2, das dem anderen Ende gegenüberliegt, mit dem der horizontal verlaufende Abschnitt 216-1 gekoppelt ist, mit dem vertikal verlaufenden Abschnitt 216-2 und der Schenkelabschnitt 216-5 an einem Ende des vertikal verlaufenden Abschnitts 216-3, das dem anderen Ende gegenüberliegt, mit dem der horizontal verlaufende Abschnitt 216-1 gekoppelt ist, mit dem vertikal verlaufenden Abschnitt 216-3 gekoppelt ist.
  • Bei manchen Ausführungsformen kann die erste Elektrodenschicht 216 aus Materialien wie beispielsweise Gold (Au), Platin (Pt), Ruthenium (Ru), Iridium (Ir), Titan (Ti), Aluminium (Al), Kupfer (Cu), Tantal (Ta), Wolfram (W), Iridium-Tantal-Legierung (Ir-Ta), Indium-Zinnoxid (ITO) oder einer beliebigen Legierung, einem beliebigen Oxid, Nitrid, Fluorid, Carbid, Borid oder Silizid davon wie TaN, TiN, TiAlN, TiW oder einer Kombination davon gebildet werden. Die erste Elektrodenschicht 216 ist bei der in 2I (und den nachfolgenden Figuren) dargestellten Ausführungsform zwar als Einzelschicht gezeigt, es sei jedoch angemerkt, dass sie mehrere Schichten in Form eines Stapels aufweisen kann, wobei jede der mehreren Schichten aus einem der oben beschriebenen Materialien, z.B. TaN, TiN usw., gebildet ist. Bei manchen Ausführungsformen wird die erste Elektrodenschicht 216 mithilfe von chemischer Gasphasenabscheidung (CVD), plasmaunterstützter (PE - Plasma-Enhanced) CVD, CVD mit hochdichtem Plasma (HDP), CVD mit induktiv gekoppeltem Plasma (ICP - Inductively-Coupled Plasma), physikalischer Gasphasenabscheidung (PVD - Physical Vapor Deposition), Rotationsbeschichtung und/oder anderen geeigneten Techniken zum Abscheiden des mindestens einen der oben beschriebenen Materialien auf der ersten Deckschicht 208 gebildet.
  • Gemäß Arbeitsschritt 120 in 1B ist 2J eine Querschnittsansicht des RRAM-Bauelements 200 mit einer Schicht 218 aus Material mit variablem Widerstand, die in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Die Schicht 218 aus Material mit variablem Widerstand überdeckt wie gezeigt die erste Elektrodenschicht 206. Die Schicht 218 aus Material mit variablem Widerstand ist wie die erste Deckschicht 208 und die erste Elektrodenschicht 216 im Wesentlichen konform und dünn (z.B. etwa 10 bis 100 Å dick), so dass zumindest ein Abschnitt der Schicht 218 aus Material mit variablem Widerstand auch dem umgedrehten U-förmigen Profil 215 folgen kann. Bei manchen Ausführungsformen weist die Schicht 218 aus Material mit variablem Widerstand an sich zumindest einen horizontal verlaufenden Abschnitt 218-1 auf, der an der oberen Grenzfläche 212A der ersten Elektrode 212 entlang verläuft, und zwei vertikal verlaufende Abschnitte 218-2 und 218-3, die jeweils an den Seitenwänden 212B der ersten Elektrode 212 entlang verlaufen, wobei die beiden vertikal verlaufenden Abschnitte 218-2 und 218-3 jeweils mit zwei Enden des horizontal verlaufenden Abschnitts 218-1 gekoppelt sind. Die Schicht 218 aus Material mit variablem Widerstand weist ferner zwei horizontal verlaufende oder Schenkelabschnitte 218-4 und 218-5 auf, die jeweils an der oberen Grenzfläche 206B der ersten Dielektrikumschicht 206 entlang verlaufen, wobei der Schenkelabschnitt 218-4 an einem Ende des vertikal verlaufenden Abschnitts 218-2, das dem anderen Ende gegenüberliegt, mit dem der horizontal verlaufende Abschnitt 218-1 gekoppelt ist, mit dem vertikal verlaufenden Abschnitt 218-2 und der Schenkelabschnitt 218-5 an einem Ende des vertikal verlaufenden Abschnitts 218-3, das dem anderen Ende gegenüberliegt, mit dem der horizontal verlaufende Abschnitt 218-1 gekoppelt ist, mit dem vertikal verlaufenden Abschnitt 218-3 gekoppelt ist.
  • Bei manchen Ausführungsformen handelt es sich bei der Schicht 218 aus Material mit variablem Widerstand um eine Schicht mit einer Widerstandumwandlungscharakteristik (z.B. variablem Widerstand). Mit anderen Worten: Die Schicht 218 aus Material mit variablem Widerstand enthält Material, das dadurch gekennzeichnet ist, dass es einer Polarität und/oder einer Amplitude eines angelegten elektrischen Impulses entsprechend eine reversible Widerstandsvarianz zeigt. Die Schicht 218 aus Material mit variablem Widerstand enthält eine Dielektrikumschicht. Die Schicht 218 aus Material mit variablem Widerstand kann auf der Grundlage der Polarität und/oder der Stärke des elektrischen Signals in einen Leiter oder einen Isolator umgewandelt werden.
  • Bei einer Ausführungsform kann die Schicht 218 mit variablem Widerstand ein Übergangsmetalloxid enthalten. Das Übergangsmetalloxid kann als MxOy bezeichnet werden, wobei M für ein Übergangsmetall, O für Sauerstoff, x für die Beschaffenheit des Übergangsmetalls und y für die Beschaffenheit des Sauerstoffs steht. Bei einer Ausführungsform weist die Schicht 218 aus Material mit variablem Widerstand ZrO2 auf. Zu Beispielen für andere Materialien, die sich für die Schicht 218 aus Material mit variablem Widerstand eignen, gehören: NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO, Nb2O5, Fe2O3, CuO, CrO2, SrZrO3 (Nb-dotiert) und/oder andere in der Technik bekannte Materialien. Bei einer anderen Ausführungsform kann die Schicht 218 mit variablem Widerstand ein auf kolossalem Magnetowiderstand (CMR - Colossal Magnetoresistance) basierendes Material wie zum Beispiel Pr0.7Ca0.3, MnO3 usw. enthalten.
  • Bei noch einer weiteren Ausführungsform kann die Schicht 218 mit variablem Widerstand ein Polymermaterial wie zum Beispiel Polyvinylidenfluorid und Poly(vinylidenfluorid-co-trifluorethylen) (P(VDF/TrFE)) enthalten. Bei noch einer weiteren Ausführungsform kann die Schicht 218 mit variablem Widerstand ein Conductive-Bridging-Random-Access-Memory-Material (CBRAM) wie zum Beispiel Ag in GeSe enthalten. Gemäß einigen Ausführungsformen kann die Schicht 218 aus Material mit variablem Widerstand mehrere Schichten mit Eigenschaften eines Widerstandumwandlungsmaterials enthalten. Eine Einstell- und/oder eine Rücksetzspannung der Schicht 218 aus Material mit variablem Widerstand kann durch die Beschaffenheit der Schicht 218' aus Material mit variablem Widerstand (einschließlich der Werte für „x“ und „y“), ihre Dicke und/oder andere in der Technik bekannte Faktoren bestimmt werden.
  • Bei manchen Ausführungsformen kann die Schicht 218 aus Material mit variablem Widerstand mithilfe einer Atomlagenabscheidungstechnik (ALD) mit einem Precursor ausgebildet werden, der ein Metall und Sauerstoff enthält. Bei manchen Ausführungsformen können andere chemische Gasphasenabscheidungstechniken (CVD) benutzt werden. Bei manchen Ausführungsformen kann die Schicht 218 aus Material mit variablem Widerstand mithilfe einer physikalischen Gasphasenabscheidungstechnik (PVD) wie einem Sputterprozess mit einem Metall-Target und unter Gaszufuhr von Sauerstoff und wahlweise Stickstoff zur PVD-Kammer gebildet werden. Bei manchen Ausführungsformen kann die Schicht 218 aus Material mit variablem Widerstand mithilfe eines Elektronenstrahl-Abscheidungsverfahrens gebildet werden.
  • Gemäß Arbeitsschritt 122 in 1B ist 2K eine Querschnittsansicht des RRAM-Bauelements 200 mit einer zweiten Elektrodenschicht 220, die in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Die zweite Elektrodenschicht 220 überdeckt wie gezeigt die Schicht 218 aus Material mit variablem Widerstand. Die zweite Elektrodenschicht 220 ist gleichermaßen im Wesentlichen konform und dünn (z.B. etwa 100 bis 300 Å dick), so dass zumindest ein Abschnitt der zweiten Elektrodenschicht 220 auch dem umgedrehten U-förmigen Profil 215 folgen kann. Bei manchen Ausführungsformen weist die zweite Elektrodenschicht 220 an sich zumindest einen horizontal verlaufenden Abschnitt 220-1 auf, der an der oberen Grenzfläche 212A der ersten Elektrode 212 entlang verläuft, und zwei vertikal verlaufende Abschnitte 220-2 und 220-3, die jeweils an den Seitenwänden 212B der ersten Elektrode 212 entlang verlaufen, wobei die beiden vertikal verlaufenden Abschnitte 220-2 und 220-3 jeweils mit zwei Enden des horizontal verlaufenden Abschnitts 220-1 gekoppelt sind. Die zweite Elektrodenschicht 220 weist ferner zwei horizontal verlaufende oder Schenkelabschnitte 220-4 und 220-5 auf, die jeweils an der oberen Grenzfläche 206B der ersten Dielektrikumschicht 206 entlang verlaufen, wobei der Schenkelabschnitt 220-4 an einem Ende des vertikal verlaufenden Abschnitts 220-2, das dem anderen Ende gegenüberliegt, mit dem der horizontal verlaufende Abschnitt 220-1 gekoppelt ist, mit dem vertikal verlaufenden Abschnitt 220-2 und der Schenkelabschnitt 220-5 an einem Ende des vertikal verlaufenden Abschnitts 220-3, das dem anderen Ende gegenüberliegt, mit dem der horizontal verlaufende Abschnitt 220-1 gekoppelt ist, mit dem vertikal verlaufenden Abschnitt 220-3 gekoppelt ist.
  • Bei manchen Ausführungsformen kann die zweite Elektrodenschicht 220 aus Materialien wie beispielsweise Gold (Au), Platin (Pt), Ruthenium (Ru), Iridium (Ir), Titan (Ti), Aluminium (Al), Kupfer (Cu), Tantal (Ta), Wolfram (W), Iridium-Tantal-Legierung (Ir-Ta), Indium-Zinnoxid (ITO) oder einer beliebigen Legierung, einem beliebigen Oxid, Nitrid, Fluorid, Carbid, Borid oder Silizid davon wie TaN, TiN, TiAlN, TiW oder einer Kombination davon gebildet werden. Die zweite Elektrodenschicht 220 ist bei der in 2K (und den nachfolgenden Figuren) dargestellten Ausführungsform zwar als Einzelschicht gezeigt, es sei jedoch angemerkt, dass sie mehrere Schichten in Form eines Stapels aufweisen kann, wobei jede der mehreren Schichten aus einem der oben beschriebenen Materialien, z.B. TaN, TiN usw., gebildet ist. Bei manchen Ausführungsformen wird die zweite Elektrodenschicht 220 mithilfe von chemischer Gasphasenabscheidung (CVD), plasmaunterstützter (PE - Plasma-Enhanced) CVD, CVD mit hochdichtem Plasma (HDP), CVD mit induktiv gekoppeltem Plasma (ICP - Inductively-Coupled Plasma), physikalischer Gasphasenabscheidung (PVD - Physical Vapor Deposition), Rotationsbeschichtung und/oder anderen geeigneten Techniken zum Abscheiden des mindestens einen der oben beschriebenen Materialien auf der Schicht 218 aus Material mit variablem Widerstand gebildet.
  • Gemäß Arbeitsschritt 124 in 1B ist 2L eine Querschnittsansicht des RRAM-Bauelements 200 mit einer zweiten Deckschicht 222, die in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Die zweite Deckschicht 222 überdeckt wie gezeigt die zweite Elektrodenschicht 220. Die zweite Deckschicht 222 ist gleichermaßen im Wesentlichen konform und dünn (z.B. etwa 100 bis 300 Å dick), so dass zumindest ein Abschnitt der zweiten Deckschicht 222 auch dem umgedrehten U-förmigen Profil 215 folgen kann. Bei manchen Ausführungsformen weist die zweite Deckschicht 222 an sich zumindest einen horizontal verlaufenden Abschnitt 222-1 auf, der an der oberen Grenzfläche 212A der ersten Elektrode 212 entlang verläuft, und zwei vertikal verlaufende Abschnitte 222-2 und 222-3, die jeweils an den Seitenwänden 212B der ersten Elektrode 212 entlang verlaufen, wobei die beiden vertikal verlaufenden Abschnitte 222-2 und 222-3 jeweils mit zwei Enden des horizontal verlaufenden Abschnitts 222-1 gekoppelt sind. Die zweite Deckschicht 222 weist ferner zwei horizontal verlaufende oder Schenkelabschnitte 222-4 und 222-5 auf, die jeweils an der oberen Grenzfläche 206B der ersten Dielektrikumschicht 206 entlang verlaufen, wobei der Schenkelabschnitt 222-4 an einem Ende des vertikal verlaufenden Abschnitts 222-2, das dem anderen Ende gegenüberliegt, mit dem der horizontal verlaufende Abschnitt 222-1 gekoppelt ist, mit dem vertikal verlaufenden Abschnitt 222-2 und der horizontal verlaufende Abschnitt 222-5 an einem Ende des vertikal verlaufenden Abschnitts 222-3, das dem anderen Ende gegenüberliegt, mit dem der horizontal verlaufende Abschnitt 222-1 gekoppelt ist, mit dem vertikal verlaufenden Abschnitt 222-3 gekoppelt ist.
  • Bei manchen Ausführungsformen kann die zweite Deckschicht 222 aus Materialien wie beispielsweise Gold (Au), Platin (Pt), Ruthenium (Ru), Iridium (Ir), Titan (Ti), Aluminium (Al), Kupfer (Cu), Tantal (Ta), Wolfram (W), Iridium-Tantal-Legierung (Ir-Ta), Indium-Zinnoxid (ITO) oder einer beliebigen Legierung, einem beliebigen Oxid, Nitrid, Fluorid, Carbid, Borid oder Silizid davon wie TaN, TiN, TiAlN, TiW oder einer Kombination davon gebildet werden. Die zweite Deckschicht 222 ist bei der in 2L (und den nachfolgenden Figuren) dargestellten Ausführungsform zwar als Einzelschicht gezeigt, es sei jedoch angemerkt, dass sie mehrere Schichten in Form eines Stapels aufweisen kann, wobei jede der mehreren Schichten aus einem der oben beschriebenen Materialien, z.B. TaN, TiN usw., gebildet ist. Bei manchen Ausführungsformen wird die zweite Deckschicht 222 mithilfe von chemischer Gasphasenabscheidung (CVD), plasmaunterstützter (PE - Plasma-Enhanced) CVD, CVD mit hochdichtem Plasma (HDP), CVD mit induktiv gekoppeltem Plasma (ICP - Inductively-Coupled Plasma), physikalischer Gasphasenabscheidung (PVD - Physical Vapor Deposition), Rotationsbeschichtung und/oder anderen geeigneten Techniken zum Abscheiden des mindestens einen der oben beschriebenen Materialien auf der zweiten Elektrodenschicht 220 gebildet.
  • Gemäß Arbeitsschritt 126 in 1B ist 2M eine Querschnittsansicht des RRAM-Bauelements 200, bei dem die erste Elektrodenschicht 208, die erste Deckschicht 216, die Schicht 218 aus Material mit variablem Widerstand, die zweite Elektrodenschicht 220 und die zweite Deckschicht 222 in einer der verschiedenen Fertigungsphasen strukturiert werden, gemäß einigen Ausführungsformen. Nach einem solchen Strukturierungsprozess werden wie gezeigt jeweilige „Schenkel“-Abschnitte der ersten Elektrodenschicht 208, der ersten Deckschicht 216, der Schicht 218 aus Material mit variablem Widerstand, der zweiten Elektrodenschicht 220 und der zweiten Deckschicht 222, die an der oberen Grenzfläche 206B entlang verlaufen, teilweise entfernt (z.B. geätzt). Darüber hinaus sind solche entfernten Schenkelabschnitte möglicherweise nicht direkt mit jeweiligen vertikal verlaufenden Abschnitten (z.B. 208-2/208-3, 216-2/216-3, 218-2/218-3, 220-2/220-3 und 222-2/222-3) gekoppelt, so dass die jeweiligen horizontal verlaufenden Abschnitte 208-1, 216-1, 218-1, 220-1 und 222-1 und vertikal verlaufenden Abschnitte 208-2/208-3, 216-2/216-3, 218-2/218-3, 220-2/220-3 und 222-2/222-3 unversehrt bleiben können. Die strukturierte erste Elektrodenschicht 208, erste Deckschicht 216, Schicht 218 aus Material mit variablem Widerstand, zweite Elektrodenschicht 220 und zweite Deckschicht 222 können an sich trotzdem jeweils dem umgedrehten U-förmigen Profil folgen.
  • Bei manchen Ausführungsformen können die strukturierte erste Elektrodenschicht 208, die erste Deckschicht 216, die Schicht 218 aus Material mit variablem Widerstand, die zweite Elektrodenschicht 220 und die zweite Deckschicht 222 durch Durchführen zumindest einiger der folgenden Prozesse gebildet werden: Ausbilden einer strukturierbaren Schicht (z.B. einer Fotolackschicht), die die jeweiligen horizontal verlaufenden Abschnitte 208-1, 216-1, 218-1, 220-1 und 222-1, vertikal verlaufenden Abschnitte 208-2/208-3, 216-2/216-3, 218-2/218-3, 220-2/220-3 und 222-2/222-3 und Abschnitte der Schenkelabschnitte 208-4/208-5, 216-4/216-5, 218-4/218-5, 220-4/220-5 und 222-4/222-5 bedeckt, Durchführen eines oder mehrerer Trockenätzprozesse zum Ätzen von Abschnitten der Schenkelabschnitte 208-4/208-5, 216-4/216-5, 218-4/218-5, 220-4/220-5 und 222-4/222-5, die nicht von der strukturierbaren Schicht bedeckt sind, unter Verwendung der strukturierbaren Schicht als Maske und Entfernen der strukturierbaren Schicht.
  • Gemäß Arbeitsschritt 128 in 1B ist 2N eine Querschnittsansicht des RRAM-Bauelements 200 mit Abstandshaltern 230, die in einer der verschiedenen Fertigungsphasen ausgebildet werden, gemäß einigen Ausführungsformen. Die Abstandshalter 230 werden wie gezeigt so ausgebildet, dass sie jeweils Seiten der strukturierten ersten Elektrodenschicht 208, ersten Deckschicht 216, Schicht 218 aus Material mit variablem Widerstand, zweiten Elektrodenschicht 220 und zweiten Deckschicht 222 überdecken und dabei gleichzeitig zumindest teilweise eine obere Grenzfläche 222-1A des horizontal verlaufenden Abschnitts 222-1 der strukturierten zweiten Deckschicht 222 freilegen. Die Abstandshalter 230 können insbesondere jeweils die vertikal verlaufenden Abschnitte 222-2/222-3 und übrige Schenkelabschnitte 222-4/222-5 und Seitenwände der übrigen Schenkelabschnitte 222-4/222-5 (und 208-4/208-5, 216-4/216-5, 218-4/218-5, 220-4/220-5) überdecken, die zusammen als Seitenwände 231 bezeichnet werden.
  • Bei manchen Ausführungsformen können die Abstandshalter 230 durch Durchführen zumindest einiger der folgenden Prozesse ausgebildet werden: Ausbilden einer Dummy-Dielektrikumschicht (z.B. Siliziumnitrid (SiN), Siliziumcarbid (SiC) oder dergleichen) auf der ersten Dielektrikumschicht 206 und der strukturierten ersten Elektrodenschicht 208, ersten Deckschicht 216, Schicht 218 aus Material mit variablem Widerstand, zweiten Elektrodenschicht 220 und zweiten Deckschicht 222 und Durchführen eines oder mehrerer Trockenätzprozesse zum Ätzen der Dummy-Dielektrikumschicht, bis die obere Grenzfläche 222-1A des horizontal verlaufenden Abschnitts 222-1 der strukturierten zweiten Deckschicht 222 und die obere Grenzfläche 206B der ersten Dielektrikumschicht 206 wieder freigelegt sind.
  • Gemäß Arbeitsschritt 130 in 1B ist 20 eine Querschnittsansicht des RRAM-Bauelements 200 mit einer zweiten Dielektrikumschicht 232, die in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Die zweite Dielektrikumschicht 232 wird wie gezeigt so ausgebildet, dass sie die erste Dielektrikumschicht 206, die strukturierte erste Elektrodenschicht 208, erste Deckschicht 216, Schicht 218 aus Material mit variablem Widerstand, zweite Elektrodenschicht 220 und zweite Deckschicht 222 und die Abstandshalter 230 überdeckt. Die erste Dielektrikumschicht 206 kann wie oben erwähnt Bestandteil einer IMD-Schicht (Inter-Metal Dielectric) sein, und bei manchen Ausführungsformen ist die zweite Dielektrikumschicht 232 aus einem im Wesentlichen gleichen Material ausgebildet wie die erste Dielektrikumschicht 206. Daher können die erste und die zweite Dielektrikumschicht 206/232 gemäß einigen Ausführungsformen als eine Stufe bezeichnet werden.
  • Bei manchen Ausführungsformen wird die zweite Dielektrikumschicht 232 aus einem dielektrischen Material gebildet. Bei einem solchen dielektrischen Material kann es sich um Siliziumoxid, ein Material mit geringer Dielektrizitätskonstante (low-k), anderes geeignetes dielektrisches Material oder/und eine Kombination davon handeln. Zu dem Low-k-Material können fluoriertes Silikatglas (FSG), Phosphorsilikatglas (PSG), Bor-Phosphor-Silikatglas (BPSG), mit Kohlenstoff dotiertes Siliziumoxid (SiOxCy), Strontiumoxid (SrO), Black Diamond® (Applied Materials of Santa Clara, Calif., USA), Xerogel, Aerogel, amorpher fluorierter Kohlenstoff, Parylen, BCB (Bisbenzocyclobutene), SiLK (Dow Chemical, Midland, Mich., USA), Polyimid und/oder andere, noch zu entwickelnde dielektrische Low-k-Materialien gehören.
  • Gemäß Arbeitsschritt 132 in 1B ist 2P eine Querschnittsansicht des RRAM-Bauelements 200 mit einer zweiten Elektrode 234, die in einer der verschiedenen Fertigungsphasen ausgebildet wird, gemäß einigen Ausführungsformen. Die zweite Elektrode 234 ist wie gezeigt zumindest mit einem Abschnitt der oberen Grenzfläche 222-1A des horizontal verlaufenden Abschnitts der zweiten Deckschicht 222 gekoppelt.
  • Bei manchen Ausführungsformen wird die zweite Elektrode 234 durch Durchführen einer Reihe von Prozessen ausgebildet, die den Prozessen zum Ausbilden der ersten Elektrode 212 im Wesentlichen gleichen. Die zweite Elektrode 231 kann beispielsweise durch Durchführen von zumindest einigen der folgenden Prozesse gebildet werden: Ausbilden einer durch die zweite Dielektrikumschicht 232 verlaufenden Öffnung zum Freilegen zumindest eines Abschnitts der oberen Grenzfläche 222-1A des horizontal verlaufenden Abschnitts der zweiten Deckschicht 222, Ausbilden einer Metallschicht (z.B. Cu) auf der zweiten Dielektrikumschicht 232 zum Wiederauffüllen der Öffnung mit der Metallschicht und Durchführen eines CMP-Prozesses zum erneuten Freilegen einer oberen Grenzfläche der zweiten Dielektrikumschicht 232.
  • Bei manchen Ausführungsformen können die erste Elektrode 212, die erste Deckschicht 208, die erste Elektrodenschicht 216, die Schicht 218 aus Material mit variablem Widerstand, die zweite Elektrodenschicht 220, die zweite Deckschicht 222 und die zweite Elektrode 234 einen RRAM-Widerstand bilden, wobei die erste Elektrode 212 als untere Elektrode beziehungsweise die zweite Elektrode 234 als obere Elektrode des RRAM-Widerstands dient. Bei manchen Ausführungsformen ist ein solcher RRAM-Widerstand so mit dem Transistor 204 gekoppelt, dass eine 1T1R-RRAM-Bit-Zelle (1T1R - 1 Transistor 1 Resistor) entsteht, wobei der RRAM-Widerstand als Datenspeicherbauteil und der Transistor 204 als Zugangstransistor für die 1T1R-RRAM-Bit-Zelle dient. Bei manchen anderen Ausführungsformen kann der RRAM-Widerstand über jeweilige leitfähige Konstruktionen, die wie oben erläutert in der einen oder den mehreren (nicht gezeigten) IMD-Schichten zwischen dem Substrat 202 und der ersten Dielektrikumschicht 206 angeordnet sind, mit dem Transistor 204 gekoppelt sein. Es sei angemerkt, dass sich der jeweilige aktive Bereich des RRAM-Widerstands des offenbarten RRAM-Bauelements 200 beträchtlich vergrößert, während die in Anspruch genommene horizontale Fläche gleich bleibt. So vergrößert sich zum Beispiel der aktive Bereich des RRAM-Widerstands des offenbarten RRAM-Bauelements 200 durch Hinzufügen jeweiliger vertikal verlaufender Abschnitte (218-2 und 218-3 in 2J) aus der Schicht 218 aus Material mit variablem Widerstand zum Koppeln von zumindest der unteren Elektrode 212, während gleichzeitig der horizontale Bereich (oder Abstand) im Wesentlichen gleich bleibt. In einem bestimmten Bereich des offenbarten RRAM-Bauelements 200 lässt sich die Anzahl an RRAM-Widerständen, die sich in das RRAM-Bauelement 200 integrieren lassen, an sich beträchtlich vergrößern, ohne dass dies die Leistung der einzelnen RRAM-Widerstände beeinträchtigt (da sich der jeweilige aktive Bereich nicht verringert).
  • Bei einer Ausführungsform weist eine Speicherzelle Folgendes auf: eine erste Elektrode mit einer oberen Grenzfläche und einer Seitenwand, eine Schicht aus Widerstandsmaterial, die über der ersten Elektrode angeordnet ist und zumindest einen ersten Abschnitt und einen mit einem ersten Ende des ersten Abschnitts gekoppelten zweiten Abschnitt umfasst, und eine zweite Elektrode, die über der Schicht aus Widerstandsmaterial angeordnet ist, wobei der erste Abschnitt der Schicht aus Widerstandsmaterial an der oberen Grenzfläche der ersten Elektrode und der zweite Abschnitt der Schicht aus Widerstandsmaterial an einem oberen Abschnitt der Seitenwand der ersten Elektrode entlang verläuft.
  • Bei einer weiteren Ausführungsform weist ein Speicherbauelement Folgendes auf: eine erste Elektrode, die teilweise in eine erste Dielektrikumschicht eingebettet ist, eine Schicht aus Widerstandsmaterial, die konform auf dem vorstehenden Abschnitt der ersten Elektrode und einer oberen Fläche der ersten Dielektrikumschicht angeordnet ist, und eine zweite Elektrode, die über der Schicht aus Widerstandsmaterial angeordnet ist, wobei die Schicht aus Widerstandsmaterial einen ersten Abschnitt aufweist, der zwischen der ersten und der zweiten Elektrode angeordnet ist.
  • Bei noch einer weiteren Ausführungsform umfasst ein Verfahren Folgendes: Ausbilden einer ersten Elektrode mit einer oberen Grenzfläche und oberen Seitenwänden, die über einer oberen Grenzfläche einer ersten Dielektrikumschicht verlaufen, Ausbilden einer Schicht aus Widerstandsmaterial, die einen an den oberen Seitenwänden entlang verlaufenden ersten Abschnitt, einen mit einem Ende des ersten Abschnitts gekoppelten zweiten Abschnitt und einen mit dem anderen Ende des ersten Abschnitts gekoppelten dritten Abschnitt umfasst, und Ausbilden einer zweiten Elektrode, die durch eine zweite Dielektrikumschicht verläuft, welche die erste Dielektrikumschicht überdeckt, wobei der zweite Abschnitt der Schicht aus Widerstandsmaterial zwischen der ersten und der zweiten Elektrode angeordnet ist.
  • Der obige Text gibt einen Überblick über Merkmale einiger Ausführungsformen, damit die Aspekte der vorliegenden Offenbarung für Durchschnittsfachleute besser verständlich werden. Fachleuten dürfte klar sein, dass sie die vorliegende Offenbarung problemlos als Ausgangspunkt für die Konzipierung oder Modifizierung anderer Prozesse und Strukturen für die gleichen Zwecke und/oder zum Erzielen der gleichen Vorteile wie die hier vorgestellten Ausführungsformen verwenden können. Fachleuten dürfte ebenfalls klar sein, dass derartige äquivalente Konstruktionen nicht vom Gedanken und Schutzumfang der vorliegenden Offenbarung abweichen und dass sie daran diverse Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne vom Gedanken und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62592207 [0001]

Claims (20)

  1. Speicherzelle, die Folgendes umfasst: eine erste Elektrode, die eine obere Grenzfläche und eine Seitenwand umfasst, eine Schicht aus Widerstandsmaterial, die über der ersten Elektrode angeordnet ist und zumindest einen ersten Abschnitt und einen mit einem ersten Ende des ersten Abschnitts gekoppelten zweiten Abschnitt umfasst, und eine zweite Elektrode, die über der Schicht aus Widerstandsmaterial angeordnet ist, wobei der erste Abschnitt der Schicht aus Widerstandsmaterial an der oberen Grenzfläche der ersten Elektrode und der zweite Abschnitt der Schicht aus Widerstandsmaterial an einer Seitenwand der ersten Elektrode entlang verläuft.
  2. Speicherzelle nach Anspruch 1, wobei die Schicht aus Widerstandsmaterial einen variablen Widerstandswert bereitstellt.
  3. Speicherzelle nach Anspruch 1 oder 2, wobei der erste Abschnitt der Schicht aus Widerstandsmaterial zwischen eine untere Grenzfläche der zweiten Elektrode und die obere Grenzfläche der ersten Elektrode gekoppelt ist.
  4. Speicherzelle nach einem der vorhergehenden Ansprüche, wobei die erste und die zweite Elektrode jeweils eine Durchkontaktierungskonstruktion umfassen.
  5. Speicherzelle nach einem der vorhergehenden Ansprüche, wobei die erste und die zweite Elektrode auf einer gleichen Stufe angeordnet sind.
  6. Speicherzelle nach einem der vorhergehenden Ansprüche, die ferner Folgendes umfasst: eine erste Deckschicht, die an der oberen Grenzfläche und der Seitenwand der ersten Elektrode entlang verläuft, und eine erste Elektrodenschicht, die an der oberen Grenzfläche und der Seitenwand der ersten Elektrode entlang verläuft, wobei die erste Deckschicht und die erste Elektrodenschicht zwischen der ersten Elektrode und der Schicht aus Widerstandsmaterial angeordnet sind.
  7. Speicherzelle nach Anspruch 6, die ferner Folgendes umfasst: eine zweite Deckschicht, die an der oberen Grenzfläche und der Seitenwand der ersten Elektrode entlang verläuft, und eine zweite Elektrodenschicht, die an der oberen Grenzfläche und der Seitenwand der ersten Elektrode entlang verläuft, wobei die zweite Deckschicht und die zweite Elektrodenschicht zwischen der Schicht aus Widerstandsmaterial und der zweiten Elektrode angeordnet sind.
  8. Speicherzelle nach einem der vorhergehenden Ansprüche, wobei die Schicht aus Widerstandsmaterial zumindest einen dritten Abschnitt umfasst, der mit einem zweiten Ende des zweiten Abschnitts gekoppelt ist, das dem ersten Ende des zweiten Abschnitts, mit dem der erste Abschnitt gekoppelt ist, entgegengesetzt ist und von der Seitenwand der ersten Elektrode weg verläuft.
  9. Speicherzelle nach Anspruch 8, wobei der dritte Abschnitt parallel zu dem ersten Abschnitt verläuft.
  10. Speicherzelle, die Folgendes umfasst: eine erste Elektrode mit einem oberen Abschnitt, der von einer ersten Dielektrikumschicht vorsteht, eine Schicht aus Widerstandsmaterial, die konform auf dem vorstehenden Abschnitt der ersten Elektrode und einer oberen Fläche der ersten Dielektrikumschicht angeordnet ist, und eine zweite Elektrode, die über der Schicht aus Widerstandsmaterial angeordnet ist, wobei die Schicht aus Widerstandsmaterial einen ersten Abschnitt aufweist, der zwischen der ersten und der zweiten Elektrode angeordnet ist.
  11. Speicherzelle nach Anspruch 10, wobei die Schicht aus Widerstandsmaterial einen variablen Widerstandswert bereitstellt.
  12. Speicherzelle nach Anspruch 10 oder 11, wobei die Schicht aus Widerstandsmaterial ferner einen zweiten und einen dritten Abschnitt aufweist, die jeweils an Seitenwänden des vorstehenden Abschnitts der ersten Elektrode entlang verlaufen.
  13. Speicherzelle nach einem der Ansprüche 10 bis 12, die ferner Folgendes umfasst: einen Abstandshalter, der an einer Seitenwand des vorstehenden Abschnitts der ersten Elektrode entlang und auf der oberen Fläche der ersten Dielektrikumschicht angeordnet ist.
  14. Speicherzelle nach einem der Ansprüche 10 bis 13, die ferner Folgendes umfasst: eine zweite Dielektrikumschicht, die über der ersten Dielektrikumschicht angeordnet ist, wobei die zweite Elektrode durch die zweite Dielektrikumschicht verläuft.
  15. Speicherzelle nach Anspruch 14, wobei die erste und die zweite Dielektrikumschicht aus einem im Wesentlichen ähnlichen Material gebildet sind.
  16. Speicherzelle nach einem der Ansprüche 10 bis 15, wobei die erste und die zweite Elektrode jeweils eine Durchkontaktierungsstruktur umfassen.
  17. Speicherzelle nach einem der Ansprüche 10 bis 16, die ferner Folgendes umfasst: eine erste Deckschicht, die an einer oberen Grenzfläche und Seitenwänden der ersten Elektrode entlang verläuft, und eine erste Elektrodenschicht, die an der oberen Grenzfläche und den Seitenwänden der ersten Elektrode entlang verläuft, wobei die erste Deckschicht und die erste Elektrodenschicht zwischen der ersten Elektrode und der Schicht aus Widerstandsmaterial angeordnet sind.
  18. Speicherzelle nach Anspruch 17, die ferner Folgendes umfasst: eine zweite Deckschicht, die an der oberen Grenzfläche und den Seitenwänden der ersten Elektrode entlang verläuft, und eine zweite Elektrodenschicht, die an der oberen Grenzfläche und den Seitenwänden der ersten Elektrode entlang verläuft, wobei die zweite Deckschicht und die zweite Elektrodenschicht zwischen der Schicht aus Widerstandsmaterial und der zweiten Elektrode angeordnet sind.
  19. Verfahren, das Folgendes umfasst: Ausbilden einer ersten Elektrode, die eine obere Grenzfläche und obere Seitenwände umfasst, welche über einer oberen Grenzfläche einer ersten Dielektrikumschicht verlaufen, Ausbilden einer Schicht aus Widerstandsmaterial, die einen an den oberen Seitenwänden entlang verlaufenden ersten Abschnitt, einen mit einem Ende des ersten Abschnitts gekoppelten zweiten Abschnitt und einen mit dem anderen Ende des ersten Abschnitts gekoppelten dritten Abschnitt umfasst, und Ausbilden einer zweiten Elektrode, die durch eine zweite Dielektrikumschicht verläuft, welche die erste Dielektrikumschicht überdeckt, wobei der zweite Abschnitt der Schicht aus Widerstandsmaterial zwischen der ersten und der zweiten Elektrode angeordnet ist.
  20. Verfahren nach Anspruch 19, wobei der zweite Abschnitt der Schicht aus Widerstandsmaterial an der oberen Grenzfläche der ersten Elektrode und der dritte Abschnitt der Schicht aus Widerstandsmaterial an der oberen Grenzfläche der ersten Dielektrikumschicht entlang verläuft.
DE102018124430.4A 2017-11-09 2018-10-03 Neuartiges resistives Random-Access-Memory-Bauelement Pending DE102018124430A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592207P 2017-11-09 2017-11-09
US62/592,207 2017-11-29
US15/965,881 2018-04-28
US15/965,881 US10276791B1 (en) 2017-11-09 2018-04-28 Resistive random access memory device

Publications (1)

Publication Number Publication Date
DE102018124430A1 true DE102018124430A1 (de) 2019-05-29

Family

ID=66248230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018124430.4A Pending DE102018124430A1 (de) 2017-11-09 2018-10-03 Neuartiges resistives Random-Access-Memory-Bauelement

Country Status (5)

Country Link
US (4) US10276791B1 (de)
KR (2) KR102171619B1 (de)
CN (1) CN109841733B (de)
DE (1) DE102018124430A1 (de)
TW (1) TWI734925B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276791B1 (en) * 2017-11-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
CN111640863B (zh) * 2020-05-19 2023-12-19 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法
US11450686B2 (en) 2020-06-29 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. High density 3D FERAM
US11825753B2 (en) * 2021-08-19 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, integrated circuit, and manufacturing method of memory cell
US20240063285A1 (en) * 2022-08-22 2024-02-22 Nanya Technology Corporation Semiconductor device with assistant cap and method for fabricating the same
CN115867123A (zh) * 2022-12-07 2023-03-28 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3381147B2 (ja) * 1999-04-16 2003-02-24 日本電気株式会社 半導体装置及びその製造方法
US7186569B2 (en) * 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
KR100858083B1 (ko) * 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
KR100881055B1 (ko) 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
JP2009146943A (ja) * 2007-12-11 2009-07-02 Fujitsu Ltd 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法
JP4956598B2 (ja) * 2009-02-27 2012-06-20 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
US8541765B2 (en) * 2010-05-25 2013-09-24 Micron Technology, Inc. Resistance variable memory cell structures and methods
JP2013157469A (ja) * 2012-01-30 2013-08-15 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
US9444040B2 (en) * 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9349953B2 (en) * 2013-03-15 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
JP2014216647A (ja) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー．ブイ． 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法
US9837605B2 (en) * 2013-08-16 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having resistance variable film and method of making the same
US9040951B2 (en) * 2013-08-30 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9985203B2 (en) 2013-11-15 2018-05-29 Taiwan Semiconductor Manufacturing Company Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making
US9385316B2 (en) * 2014-01-07 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM retention by depositing Ti capping layer before HK HfO
US9178144B1 (en) * 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US10163979B2 (en) * 2014-09-11 2018-12-25 Globalfoundries Singapore Pte. Ltd. Selector-resistive random access memory cell
KR101623854B1 (ko) * 2014-10-14 2016-05-24 서울대학교산학협력단 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
US9209392B1 (en) * 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9806254B2 (en) * 2015-06-15 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Storage device with composite spacer and method for manufacturing the same
US10644229B2 (en) * 2015-09-18 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US10062843B2 (en) * 2015-12-11 2018-08-28 Samsung Electronics Co., Ltd. Variable resistive memory device and method of manufacturing the same
US9553265B1 (en) * 2016-01-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device with data storage layer having increased height
US10084015B2 (en) * 2016-04-28 2018-09-25 Sandisk Technologies Llc Resistive memory element employing electron density modulation and structural relaxation
US10658586B2 (en) * 2016-07-02 2020-05-19 Intel Corporation RRAM devices and their methods of fabrication
US9806256B1 (en) * 2016-10-21 2017-10-31 Sandisk Technologies Llc Resistive memory device having sidewall spacer electrode and method of making thereof
KR102365684B1 (ko) * 2017-06-27 2022-02-21 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR102345540B1 (ko) * 2017-07-03 2021-12-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조방법
DE102018107724B4 (de) * 2017-08-30 2021-08-12 Taiwan Semiconductor Manufacturing Co. Ltd. RRAM-Speicherzelle mit mehreren Filamenten
US10276791B1 (en) * 2017-11-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US10622551B2 (en) * 2017-11-29 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and devices for magnetic tunnel junction devices
US10608179B2 (en) * 2017-11-30 2020-03-31 International Business Machines Corporation Resistive random access memory with metal fin electrode
US11088323B2 (en) * 2018-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode last scheme for memory cell to prevent metal redeposit

Also Published As

Publication number Publication date
CN109841733A (zh) 2019-06-04
TW201926576A (zh) 2019-07-01
US10276791B1 (en) 2019-04-30
KR102171619B1 (ko) 2020-10-30
US11107986B2 (en) 2021-08-31
US20190237666A1 (en) 2019-08-01
KR20200123060A (ko) 2020-10-28
US20200227634A1 (en) 2020-07-16
KR20190063423A (ko) 2019-06-07
CN109841733B (zh) 2022-11-04
US11611039B2 (en) 2023-03-21
TWI734925B (zh) 2021-08-01
US10636965B2 (en) 2020-04-28
KR102316925B1 (ko) 2021-10-26
US20210384423A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102017104622B4 (de) Integrierter Chip und Verfahren zu seiner Herstellung
DE102018124430A1 (de) Neuartiges resistives Random-Access-Memory-Bauelement
DE102018127048A1 (de) Neuartiger resistiver Direktzugriffsspeicher
DE102020134613A1 (de) Speichervorrichtung und verfahren zur herstellung derselben
DE19928280B4 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
DE102005025209B4 (de) Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements
DE102019107906A1 (de) Untere Elektrodenstruktur in Speichervorrichtungen
DE102014107416A1 (de) Rram-zelle mit unterer elektrode
DE102016117561A1 (de) Untere elektrode für rram-struktur
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102018108798A1 (de) Elektrodenstruktur zum Verbessern von RRAM-Leistung
DE102018122339A1 (de) Verschlussschicht-schema zum verbessern der rram-leistung
DE102013103503A1 (de) Resistiver Direktzugriffsspeicher (RRAM) und Verfahren zu seiner Herstellung
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE102020128421A1 (de) Durch Abstandhalter definierter Backendtransistor als Speicherauswahl
DE102013101191B4 (de) Halbleiterstruktur aufweisend widerstandsvariable Speicherstruktur und Verfahren zur Ausbildung Dieser
DE102019127131A1 (de) 3d-rram-zellenstruktur zur reduzierung von form- und einstellspannungen
DE102019100488A1 (de) Rram-struktur
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102018107724B4 (de) RRAM-Speicherzelle mit mehreren Filamenten
DE102019116719A1 (de) Neuartige restriktive direktzugriffsspeichervorrichtung
DE102018106052A1 (de) Neuartiger Phasenänderung-Direktzugriffsspeicher
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000