DE102013101191B4

DE102013101191B4 - Halbleiterstruktur aufweisend widerstandsvariable Speicherstruktur und Verfahren zur Ausbildung Dieser

Info

Publication number: DE102013101191B4
Application number: DE102013101191.8A
Authority: DE
Inventors: Kuo-Chi Tu; Wen-Ting Chu; Chin-Chieh YANG; Yu-Wen LIAO; Hsia-Wei CHEN; Chih-Yang Chang
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2012-11-09
Filing date: 2013-02-07
Publication date: 2022-03-03
Anticipated expiration: 2033-02-08
Also published as: CN103811656B; US8921818B2; DE102013101191A1; US20140131650A1; CN103811656A; TWI508339B; TW201419601A

Abstract

Halbleiterstruktur, die aufweist:eine dielektrische Schicht (201); undeine widerstandsvariable Speicherstruktur über der dielektrischen Schicht (201), wobei die widerstandsvariable Speicherstruktur aufweist:eine erste Elektrode (213), die über der dielektrischen Schicht angeordnet ist, wobei die erste Elektrode eine Seitenwandoberfläche (213B) aufweist;eine widerstandsvariable Schicht (215), die einen ersten Abschnitt (215A) aufweist, der an der Seitenwandoberfläche (213B) der ersten Elektrode angeordnet ist, sowie einen zweiten Abschnitt (215B) aufweist, welcher sich von dem ersten Abschnitt (215A) und von der ersten Elektrode (213) weg erstreckt; undeine zweite Elektrode (217A), die über dem zweiten Abschnitt (215B) der widerstandsvariablen Schicht angeordnet ist, dadurch gekennzeichnet, dass die zweite Elektrode (217A) eine geschlossene Schleife ist, welche den ersten Abschnitt (215A) der widerstandsvariablen Schicht und die erste Elektrode (213) umgibt.

Description

TECHNISCHES GEBIET
Diese Offenbarung betrifft grundsätzlich eine Halbleiterstruktur, insbesondere aufweisend eine eine widerstandsvariable Speicherstruktur, sowie ein Verfahren für die Ausbildung einer widerstandsvariablen Speicherstruktur.
HINTERGRUND
Bei integrierten Schaltkreis(IC)-Bauteilen sind widerstandsbasierte Schreib-Lese-Speicher (RRAM) eine sich verbreitende Technologie der nächsten Generation nicht-volatiler Speicherbauelemente. Der RRAM ist eine Speicherstruktur, die eine Anordnung von RRAM-Zellen aufweist, von denen jede ein Datenbit unter Verwendung des Widerstandes und nicht der elektronischen Ladung speichert. Insbesondere umfasst jede RRAM-Zelle eine widerstandsvariable Schicht, deren Widerstand angepasst werden kann, um eine logische „0“ oder eine logische ,,1“ darzustellen. Widerstandsvariable Speicherstrukturen sind aus den Druckschriften US 7 838 861 B2 , DE 10 2006 020 179 A1 , DE 10 2004 031 742 A1 , US 2004 / 0 166 604 A1 , US 2006 / 0 113 521 A1 und US 2004 / 0 113 192 A1 bekannt.
Aus Anwendungssicht hat der RRAM viele Vorteile. Der RRAM weist eine einfache Zellstruktur und der CMOS-Logik vergleichbare Prozesse auf, was zu einer Verringerung des Herstellungsaufwandes und der Kosten im Vergleich zu anderen nicht-volatilen Speicherstrukturen führt. Abgesehen von den zuvor genannten attraktiven Eigenschaften unterliegt die Entwicklung von RRAMs einer Reihe Herausforderungen. Verschiedene Techniken, welche auf Konﬁgurationen und Materialien dieser RRAMs ausgerichtet sind, wurden in dem Versuch der weiteren Verbesserung der Bauteilleistungsfähigkeit entwickelt.
Es besteht die Aufgabe RRAMs weiter zu verbessern.
Die Aufgabe wird gelöst durch eine Halbleiterstruktur gemäß dem Patentanspruch 1 und dem Verfahren zur Herstellung einer widerstandsvariablen Speicherstruktur gemäß dem Patentanspruch 13. Weitere Ausgestaltungen ergeben sich aus den Unteransprüchen.
Figurenliste
Aspekte der vorliegenden Offenbarung können anhand der nachstehenden detaillierten Beschreibung und der begleitenden Figuren verstanden werden. Es wird betont, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen verschiedener Merkmale zur Vereinfachung der Diskussion willkürlich vergrößert oder verkleinert sein.

1 ist ein Flussdiagramm eines Verfahrens für die Ausbildung einer Halbleiterstruktur, welche eine widerstandsvariable Speicherstruktur gemäß zumindest einer Ausführungsform dieser Offenbarung aufweist.
Die 2A bis 2H sind Querschnittsansichten von Halbleiterstrukturen, welche eine widerstandsvariable Speicherstruktur aufweisen, bei verschiedenen Herstellungsstadien gemäß einer oder mehreren Ausführungsformen des Verfahrens gemäß 1.
Die 2I ist eine Draufsicht der Halbleiterstruktur, die die widerstandsvariable Speicherstruktur gemäß 2H aufweist.
Die 2J ist eine Querschnittsansicht entlang der Linie A-A' in 2I, um die Halbleiterstruktur im Betrieb zu zeigen, mit in der widerstandsvariablen Schicht ausgebildeten Filamenten, gemäß einer oder mehreren Ausführungsformen dieser Offenbarung.
Die 3 ist ein Flussdiagramm eines Verfahrens für die Ausbildung einer Halbleiterstruktur, die eine widerstandsvariable Speicherstruktur gemäß einer oder mehreren Ausführungsformen dieser Offenbarung aufweist.
Die 4A bis 4E sind Querschnittsansichten von Halbleiterstrukturen, welche eine widerstandsvariable Speicherstruktur aufweisen, bei verschiedenen Herstellungsstadien, gemäß einer oder mehreren Ausführungsformen des Verfahrens gemäß 3.

GENAUE BESCHREIBUNG
Gemäß einer oder mehreren Ausführungsformen dieser Offenbarung weist eine Halbleiterstruktur eine widerstandsvariable Speicherstruktur auf. Die widerstandsvariable Speicherstruktur umfasst eine widerstandsvariable Schicht, die zwischen zwei Elektroden ausgebildet ist. Durch Anlegen einer bestimmten Spannung an jede der beiden Elektroden wird ein elektrischer Widerstand der widerstandsvariablen Schicht verändert. Der niedrige und der hohe Widerstand werden dazu verwendet, um ein digitales Signal „1“ oder „0“ anzugeben, wodurch die Datenspeicherung ermöglicht wird. Das Umschaltverhalten hängt nicht nur von den Materialien der widerstandsvariablen Schicht, jedoch ebenso von der Auswahl der Elektroden und den Grenzflächeneigenschaften der Elektroden ab.
Gemäß einer oder mehreren Ausführungsformen dieser Offenbarung wird die Halbleiterstrulctur, welche eine widerstandsvariable Speicherstruktur aufweist, innerhalb eines Chipbereiches eines Substrates ausgebildet. Eine Mehrzahl Halbleiterchipbereiche wird durch Schreibleitungen zwischen den Chipbereichen auf dem Substrat markiert. Das Substrat erfährt zur Ausbildung der Halbleiterstrukturen eine Vielfalt von Reinigungs-, Beschichtungs-, Strukturierungs-, Ätz- und Dotierungsschritte. Der Ausdruck „Substrat“ bezieht sich hier grundsätzlich auf ein massives Substrat, das Silizium oder einen Verbindungshalbleiter, etwa GaAs, InP, Si/Ge oder SiC umfasst. Beispiele für die Beschichtungen umfassen dielektrische Schichten, dotierte Schichten, Polysiliziumschichten oder leitfähige Schichten. Beispiele für die Bauteilstrukturen umfassen Transistoren, Widerstände und/oder Kondensatoren, welche über eine Verbindungsschicht mit zusätzlichen integrierten Schaltkreisen verbunden sein können.
Die 1 ist ein Flussdiagramm eines Verfahrens 100 für die Ausbildung einer Halbleiterstruktur, welche eine widerstandsvariable Speicherstruktur gemäß zumindest einer Ausführungsform dieser Offenbarung aufweist. Die 2A bis 2H sind Querschnittsansichten einer Halbleiterstruktur 200, welche eine widerstandsvariable Speicherstruktur aufweist, bei verschiedenen Herstellungsschritten gemäß verschiedenen Ausführungsformen des Verfahrens 100 gemäß 1. Zusätzliche Prozesse können vor, während oder nach dem Verfahren 100 gemäß 1 durchgeführt werden. Verschiedene Figuren wurden zum besseren Verständnis des erfindungswesentlichen Konzeptes der vorliegenden Offenbarung vereinfacht.
Nunmehr mit Bezug auf 1 beginnt das Flussdiagramm des Verfahrens 100 mit dem Schritt 101. Eine leitfähige Struktur ist eingebettet in eine dielektrische Schicht ausgebildet.
Bei zumindest einer Ausführungsform umfasst die dielektrische Schicht mehrere dielektrische Schichten, die über einem Substrat ausgebildet sind. Zumindest eine leitfähige Struktur ist über dem Substrat ausgebildet und in mehrere dielektrische Schichten eingebettet.
Mit Bezug auf 2A zeigt diese eine vergrößerte Querschnittsansicht eines Abschnitts einer Halbleiterstruktur 200, welche eine widerstandsvariable Speicherstruktur aufweist, nachdem der Schritt 101 durchgeführt worden ist. Die Halbleiterstruktur 200 umfasst ein Substrat (nicht dargestellt), etwa ein Siliziumcarbid-(SiC-Substrat), ein GaAs-, ein InP-, ein Si/Ge- oder ein Siliziumsubstrat. Bei manchen Ausführungsformen weist das Substrat eine Mehrzahl Schichten auf, die über einer Oberseite des Substrates ausgebildet sind. Beispiele für die Schichten umfassen dielektrische Schichten, dotierte Schichten, Polysiliziumschichten oder leitfähige Schichten. Das Substrat weist weiterhin eine Mehrzahl Bauteilstrukturen auf, die innerhalb der Mehrzahl Schichten ausgebildet sind. Beispiele für die Bauteilstrukturen umfassen Transistoren, Widerstände und/oder Kondensatoren.
In den veranschaulichten Beispielen gemäß den 2A - 2J weist die Halbleiterstruktur 200 eine dielektrische Schicht 201 auf, die auf einer Oberseite des Substrates (nicht dargestellt) ausgebildet ist. Bei zumindest einer Ausführungsform weist die dielektrische Schicht 201 mehrere dielektrische Schichten 203, 205 und 207 auf. Die dielektrische Schicht 205 weist eine höhere Ätzresistenz im Vergleich zu der dielektrischen Schicht 207 und der dielektrischen Schicht 203 auf. Die dielektrischen Schichten 203, 205 und 207 weisen Siliziumoxid, fluoriertes Silikatglas (FSG), kohlenstoffdotiertes Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Tetraethylorthosilikat (TEOS)-Oxid, Phosphosilikatglass (PSG), Borophosphosilikatglas (BPSG), Black Diamond, amorphen, fluorierten Kohlenstoff, dielektrisches Material mit niedrigem k-Wert oder Kombinationen dieser auf. Der Abscheidungsprozess kann chemische Dampfabscheidung (CVD), atomare Schichtabscheidung (ALD), CVD mit hoher Plasmadichte (HDPCVD) oder Spin-on-Glas aufweisen.
Eine leitfähige Struktur 209 wird eingebettet in die dielektrische Schicht 201 (ebenso in die dielektrischen Schichten 203, 205 und 207) ausgebildet. Bei bestimmten Ausführungsformen weist die leitfähige Struktur 209 eine leitfähige Verbindung, einen dotierten Bereich oder einen Silizidbereich auf. Bei manchen Ausführungsformen umfasst die leitfähige Struktur 209 Al, Cu, Ti, Ta, W, Mo, TaN, NiSi, CoSi, TiN, WN, Silizium oder Kombinationen dieser. Bei dem in 2A veranschaulichten Beispiel kann die Halbleiterstruktur 200 mittels Lithografie-Strukturierung und Ätzen der dielektrischen Schichten 203 und 205 ausgebildet werden. Eine Metallschichtabscheidung sowie ein Planarisierungsprozess werden über den dielektrischen Schichten 203 und 205 durchgeführt, um die leitfähige Struktur 209 auszubilden. Eine Oberseite 209A der leitfähigen Struktur 209 ist im Wesentlichen koplanar mit einer Oberseite 205A der dielektrischen Schicht 205. Die dielektrische Schicht mit der Oberseite 207A ist über der leitfähigen Struktur 209 und der dielektrischen Schicht 205 ausgebildet.
Wieder mit Bezug auf 1 setzt das Verfahren 100 mit dem Schritt 102 fort. In dem Schritt 102 wird eine Öffnung in der dielektrischen Schicht ausgebildet, um eine Oberseite der leitfähigen Struktur freizulegen.
Mit Bezug auf 2B zeigt diese eine vergrößerte Querschnittsansicht eines Abschnitts der Halbleiterstrulctur 200 nach der Durchführung des Schrittes 102. Eine Öffnung 211 wird in die dielektrische Schicht 207 (ebenso in die dielektrische Schicht 201) geätzt, welche sich von der Oberseite 207A der dielektrischen Schicht 207 zu der Oberseite 209A der leitfähigen Struktur 209 erstreckt, um einen Abschnitt der leitfähigen Struktur 209 freizulegen. Ein Abschnitt der dielektrischen Schicht 205 wird ebenso durch die Öffnung 211 freigelegt. Die Öffnung 211 wird durch einen geeigneten Prozess, einschließlich Lithographie-Strukturierung und Ätzen, ausgebildet.
Wieder mit Bezug auf 1 setzt das Verfahren 100 mit dem Schritt 103 fort. In dem Schritt 103 wird die Öffnung in der dielektrischen Schicht mit einem ersten Elektrodenmaterial über der leitfähigen Struktur aufgefüllt, um eine erste Elektrode auszubilden. Bei zumindest einer Ausführungsform wird die Öffnung mit dem ersten Elektrodenmaterial im Wesentlichen bis zu einer Oberseite der dielektrischen Schicht aufgefüllt.
Die 2C zeigt eine Querschnittsansicht der Halbleiterstruktur 200 nach Durchführung des Schrittes 103. Eine erste Elektrode 213 ist in die Öffnung 211 eingefüllt und liegt über der leitfähigen Struktur 209. Die erste Elektrode 213 weist ein erstes leitfähiges Elektrodenmaterial auf, welches eine geeignete Austrittsarbeit aufweist, derart, dass ein hoher Austrittsarbeitswall zwischen der ersten Elektrode 213 und einer nachfolgend ausgebildeten, widerstandsvariablen Schicht aufgebaut wird. Die erste Elektrode 213 kann Pt, AlCu, TiN, Au, Ti, Ta, TaN, TaN, W, WN, Cu oder Kombinationen dieser aufweisen. Bei zumindest einer Ausführungsform kann das erste leitfähige Elektrodenmaterial die Öffnung 211 der dielektrischen Schicht 207 (ebenso der dielektrischen Schicht 201) in 2B überfüllen. Mögliche Ausbildungsverfahren umfassen das stromlose Plattieren, die Sputter-Deposition, das Elektroplattieren, PVD, oder ALD. Daraufhin wird das überschüssige erste leitfähige Elektrodenmaterial außerhalb der Öffnung 211 mittels eines geeigneten Planarisierungsprozesses, wie CMP oder mittels eines Planarisierungs-Rückätz-Prozesses, entfernt. Die erste Elektrode 213 wird in einem oberen Abschnitt der dielektrischen Schicht 201 und eingebettet in die dielektrische Schicht 207 ausgebildet. Die erste Elektrode 213 weist eine Oberseite 213A auf, die im Wesentlichen mit der Oberseite 207A der dielektrischen Schicht 207 koplanar ist. Die erste Elektrode 213 ist über die leitfähige Struktur 209 mit einem darunter liegenden Transistor verbunden.
Wieder mit Bezug auf 1 setzt das Verfahren 100 mit dem Schritt 104 fort. In dem Schritt 104 wird zumindest ein Anteil des dielektrischen Materials entfernt, um die erste Elektrode freizulegen.
Die 2D ist eine Querschnittsansicht der Halbleiterstruktur 200, nachdem ein oberer Abschnitt der dielektrischen Schicht 201 (nämlich die gesamte dielektrische Schicht 207) entfernt worden ist, um die erste Elektrode 213 freizulegen. Ein Ätzprozess wird durchgeführt, um die dielektrische Schicht 207 freizulegen. Der Ätzprozess kann einen Trockenätzprozess, einen Nassätzprozess oder Kombinationen dieser aufweisen. Die dielektrische Schicht 205 weist während dieser Ätzprozesse eine höhere Ätzbeständigkeit auf als die dielektrische Schicht 207. Die dielektrische Schicht 205 kann als eine Ätz-Stopp-Schicht dienen, um die dielektrische Schicht 207 oberhalb der Oberseite 205A zu entfernen. Seitenwandoberflächen 213B der ersten Elektrode 213 oberhalb der Oberseite 205A werden nach der Entfernung der dielektrischen Schicht 207 freigelegt.
Wieder mit Bezug auf 1 setzt das Verfahren 100 mit dem Schritt 105 fort. In dem Schritt 105 werden eine widerstandsvariable Schicht und ein zweites Elektrodenmaterial über der ersten Elektrode abgeschieden.
Die 2E ist eine Querschnittsansicht der Halbleiterstruktur 200 nach Durchführung des Schrittes 105. Eine widerstandsvariable Schicht 215 wird über der Oberseite 213A und den Seitenwandoberflächen 213B der ersten Elektrode 213 und der Oberseite 205A der dielektrischen Schicht 205 abgeschieden. Die widerstandsvariable Schicht 215 weist einen elektrischen Widerstand auf, der dazu in der Lage ist, zwischen einem Zustand hohen Widerstandes und einem Zustand niedrigen Widerstandes (oder einem leitfähigen Zustand) durch Anlegen einer elektrischen Spannung umzuschalten. Bei verschiedenen Ausführungsformen umfasst die widerstandsvariable Schicht 215 zumindest eines der nachfolgenden dielektrischen Materialien: ein dielektrisches Material mit hohem k-Wert, ein binäres Metalloxid und ein Übergangsmetalloxid. Bei manchen Ausführungsformen weist die widerstandsvariable Schicht 215 Nickeloxid, Titanoxid, Hafniumoxid, Zirkoniumoxid, Zinkoxid, Wolframoxid, Aluminiumoxid, Tantaloxid, Molybdänoxid oder Kupferoxid auf. Mögliche Ausbildungsverfahren umfassen die Laserablation (PLD) oder ALD, etwa ALD mit einem Precursor, der Zirkonium und Oxid enthält. Bei einem Beispiel weist die widerstandsvariable Schicht 215 eine Dicke zwischen ungefähr 1 nm und ungefähr 50 nm auf.
Ein zweites Elektrodenmaterial 217 wird über der widerstandsvariablen Schicht 215 abgeschieden. Das zweite Elektrodenmaterial 217 kann ein geeignetes leitfähiges Material aufweisen, um eine nachfolgend ausgebildete widerstandsvariable Speicherstruktur mit anderen Abschnitten einer Verbindungsstruktur für die elektrische Weiterleitung elektrisch zu verbinden. Das zweite Elektrodenmaterial 217 kann Pt, AlCu, TiN, Au, Ti, Ta, TaN, TaN, W, WN, Cu oder Kombinationen dieser aufweisen. Bei zumindest einer Ausführungsform weist das zweite Elektrodenmaterial 217 eine Dicke zwischen ungefähr 30 Å und ungefähr 3000 Å auf. Bei manchen Ausführungsformen weisen das erste Elektrodenmaterial 213 und das zweite Elektrodenmaterial 217 dieselbe Zusammensetzung auf. Bei manchen Ausführungsformen weisen das erste Elektrodenmaterial 213 und das zweite Elektrodenmaterial 217 unterschiedliche Zusammensetzungen auf. Mögliche Ausbildungsverfahren umfassen das stromlose Plattieren, die Sputter-Deposition, das Elektroplattieren, PVD, oder ALD.
Wieder mit Bezug auf 1 setzt das Verfahren 100 mit dem Schritt 106 fort, bei dem ein Abschnitt des zweiten Elektrodenmaterials und der widerstandsvariablen Schicht geätzt werden, um eine zweite Elektrode über einer Seitenwand der ersten Elektrode auszubilden.
Die 2F ist eine Querschnittsansicht der Halbleiterstruktur 200 nach Durchführung des Schrittes 106. Bei zumindest einer Ausführungsform werden ein Abschnitt des zweiten Elektrodenmaterials 217 und der widerstandsvariablen Schicht 215 anisotropisch geätzt, um einen Abstandshalter über der Seitenwand 213B der ersten Elektrode 213 ohne Durchführung eines Lithografie-Strukturierungsprozesses auszubilden. Der Abstandshalter umfasst einen vertikalen Abschnitt 215A einer verbleibenden widerstandsvariablen Schicht 215 über der Seitenwand 213B der ersten Elektrode 213 und einen horizontalen Abschnitt 215B der verbleibenden widerstandsvariablen Schicht 215 über der Oberseite 205A der dielektrischen Schicht 205. Der Abstandshalter weist weiterhin eine zweite Elektrode 217A auf, die über dem vertikalen Abschnitt 215A und dem horizontalen Abschnitt 215B der verbleibenden widerstandsvariablen Schicht 215 ausgebildet ist. Eine widerstandsvariable Speicherstruktur, welche die erste Elektrode 213, den vertikalen Abschnitt 215A und den horizontalen Abschnitt 215B der widerstandsvariablen Schicht 215 sowie die zweite Elektrode 217A aufweist, wird ausgebildet.
Bei manchen Beispielen umfasst die Halbleiterstruktur 200 weiterhin eine Abdeckschicht 216, die optional über dem vertikalen Abschnitt 215A und dem horizontalen Abschnitt 215B der widerstandsvariablen Schicht 215 ausgebildet ist und die unter der zweiten Elektrode 217A liegt, wie es in 2G gezeigt ist. Die Abdeckschicht 216 umfasst ein leitfähiges Material, welches unbeständig und in der Lage ist, der widerstandsvariablen Schicht 215 Sauerstoff zu entziehen, und welches Leerstellendefekte in der widerstandsvariablen Schicht 215 erzeugt. Die Abdeckschicht 216 weist bei manchen Ausführungsformen Titan, Tantal oder Hafnium auf.
Wieder mit Bezug auf 1 setzt das Verfahren 100 optional mit dem Schritt 107 fort, bei dem ein leitfähiger Stecker ausgebildet wird, der die zweite Elektrode kontaktiert.
Die 2H ist eine Querschnittsansicht der Halbleiterstruktur 200 nach Durchführung des Schrittes 107. Eine dielektrische Zwischenschicht (ILD) 219 kann die Form einer Abdeckung über der widerstandsvariablen Speicherstruktur aufweisen. Weiterhin wird ein chemisch-mechanischer Polierprozess (CMP) auf die Halbleiterstruktur 200 angewendet, um die ILD-Schicht 219 zu planarisieren. Die ILD-Schicht 219 kann mehrere dielektrische Schichten aufweisen. Die ILD-Schicht 219 kann Siliziumoxid, ﬂuoriertes Silikatglas (FSG), kohlenstoffdotiertes Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, TEOS-Oxid, Phosphosilikatglass (PSG), Borophosphosilikatglas (BPSG), Black Diamond, amorphen, fluorierten Kohlenstoff, dielektrisches Material mit niedrigem k-Wert oder Kombinationen dieser aufweisen. Eine Öffnung wird in die ILD-Schicht 219 geätzt, um einen Abschnitt der zweiten Elektrode 217A freizulegen. Ein leitfähiges Material des Kontaktsteckers 221 kann die Öffnung in der ILD-Schicht 219 überfüllen. Das leitfähige Material kann Kupfer, Kupferlegierungen, Aluminium oder Wolfram aufweisen. Die möglichen Ausbildungsverfahren umfassen stromloses Plattieren, Sputter-Deposition, Elektroplattieren oder chemische Dampfabscheidung (CVD). Das überflüssige leitfähige Material außerhalb der Öffnung wird mit Hilfe eines geeigneten Prozesses, wie chemisch-mechanischem Polieren (CMP), entfernt. Der Kontaktstecker 221, welcher das leitfähige Material aufweist, wird derart ausgebildet, dass er die zweite Elektrode 217A der widerstandsvariablen Speicherstruktur kontaktiert.
Die 2I ist eine Draufsicht der Halbleiterstruktur 200. Die 2H ist die Querschnittsansicht, welche über eine vertikale Ebene entlang der Linie A-A' in 2I erhalten wird. In 2I ist die erste Elektrode 213 von dem vertikalen Abschnitt 215A der widerstandsvariablen Schicht 215 umgeben. Der vertikale Abschnitt 215A der widerstandsvariablen Schicht 215 wird von der zweiten Elektrode 217A umgeben. Die zweite Elektrode 217A ist eine geschlossene Schleife, welche den vertikalen Abschnitt 215A der widerstandsvariablen Schicht 215 und die erste Elektrode 213 umgibt. Wenn die Halbleiterstruktur 200 entlang der Linie A-A' in 2I geschnitten wird, wird die zweite Elektrode 217A als zwei Abschnitte auf gegenüberliegenden Seiten der ersten Elektrode 213 in 2H dargestellt. Die leitfähige Struktur 209 in 2H und der horizontale Abschnitt 215B der widerstandsvariablen Schicht 215 in 2H liegen unterhalb der ersten Elektrode 213 bzw. der zweiten Elektrode 217A. Somit sind die leitfähige Struktur 209 und der horizontale Abschnitt 215B von 2H in 2I nicht dargestellt.
Die 2J ist eine Querschnittsansicht der Halbleiterstruktur 200, welche eine widerstandsvariable Speicherstruktur bei unterschiedlichen Operationen für die Datenspeicherung aufweist. Bei einem „Ausbildungs“-Schritt wird eine „Ausbildungs“-Spannung an die erste und die zweite Elektrode 213 und 217 der widerstandsvariablen Speicherstruktur angelegt. Die „Ausbildungs“-Spannung ist hoch genug, um einen leitfähigen Abschnitt in dem vertikalen Abschnitt 215A der widerstandsvariablen Schicht zu erzeugen. Bei einem Beispiel umfasst der leitfähige Abschnitt einen oder mehrere leitfähige Drähte 250, um einen leitfähigen Pfad derart bereitzustellen, dass der vertikale Abschnitt 215A der widerstandsvariablen Schicht einen „An“-Zustand oder einen Zustand mit niedrigem Widerstand darstellt. Der leitfähige Pfad kann auf die Aneinanderreihung von Defektleerstellen (z.B. Sauerstoff) in dem vertikalen Abschnitt 215A der widerstandsvariablen Schicht zurückgeführt werden. Bei manchen Ausführungsformen wird die „Ausbildungs“-Spannung lediglich einmalig angelegt. Wenn der leitfähige Pfad einmal ausgebildet ist, wird der leitfähige Pfad dauerhaft in der widerstandsvariablen Schicht 215A vorliegen. Andere Abläufe können den leitfähigen Pfad unter Verwendung kleinerer Spannung oder anderer Spannung trennen oder wieder verbinden.
Bei einem „Reset“-Schritt, wird eine „Reset“-Spannung, die groß genug ist, um den leitfähigen Pfad in der widerstandsvariablen Schicht 215 aufzubrechen, an die Halbleiterstruktur 200 angelegt, derart, dass die widerstandsvariable Schicht 215A einen „Aus“-Zustand oder einen Zustand mit hohem Widerstand darstellt.
Bei einem „Set“-Schritt wird eine „Set“-Spannung, die groß genug ist, um den leitfähigen Pfad in der widerstandsvariablen Schicht 215 wieder herzustellen, an die widerstandsvariable Speicherstruktur angelegt, derart, dass die widerstandsvariable Schicht 215A den „An“-Zustand oder den Zustand mit niedrigem Widerstand darstellt. Der „Set“-Schritt kehrt die widerstandsvariable Schicht 215A in den Zustand mit niedrigem Widerstand um. Durch Anlegen einer spezifischen Spannung zwischen den Elektroden 213 und 217A wird ein elektrischer Widerstand der widerstandsvariablen Schicht 215A verändert, nachdem die spezifische Spannung angelegt worden ist. Der niedrige und der hohe Widerstand werden dazu verwendet, ein digitales Signal „1“ oder „0“ darzustellen, wodurch die Datenspeicherung ermöglicht wird.
Die 3 ist ein Flussdiagramm eines Verfahrens 300 für die Ausbildung einer Halbleiterstruktur, welche eine widerstandsvariable Speicherstruktur gemäß einer oder mehreren Ausführungsformen dieser Offenbarung aufweist. Die 4A bis 4E sind Querschnittsansichten einer Halbleiterstruktur 400, die eine widerstandsvariable Speicherstruktur aufweist, bei verschiedenen Herstellungsstadien gemäß verschiedenen Ausführungsformen des Verfahrens 300 der 3. Zusätzliche Prozesse können vor, während oder nach dem Verfahren 300 der 3 ausgeführt werden. Einige der Strukturen in den 4A bis 4E können den in den 2A bis 2J offenbarten Ausführungsformen ähneln und die Beschreibung der gemeinsamen Strukturen wird hier nicht wiederholt, obwohl diese vollständig ebenso auf die nachfolgenden Ausführungsformen angewandt werden können.
Nun mit Bezug auf 3 beginnt das Flussdiagramm des Verfahrens 300 mit dem Schritt 301. Bei zumindest einer Ausführungsform wird eine dielektrische Schicht über einem Substrat ausgebildet. Zumindest eine leitfähige Struktur wird über dem Substrat und eingebettet in die dielektrische Schicht ausgebildet. Die zumindest eine leitfähige Struktur weist einen Abschnitt auf, der zu einer Oberseite der dielektrischen Schicht freigelegt ist. Ein erstes Elektrodenmaterial wird über der leitfähigen Struktur und der dielektrischen Schicht abgeschieden.
Die 4A ist eine Querschnittsansicht eines Abschnitts einer Halbleiterstruktur 400, die eine widerstandsvariable Speicherstruktur aufweist, nachdem der Schritt 301 durchgeführt worden ist. Die Halbleiterstruktur 400 umfasst ein Substrat (nicht dargestellt). Bei den in den 4A - 4E gezeigten Beispielen weist die Halbleiterstruktur 400 eine dielektrische Schicht 401 auf, die auf einer Oberseite des Substrates (nicht dargestellt) ausgebildet ist. Bei zumindest einer Ausführungsform weist die dielektrische Schicht 401 eine oder mehrere dielektrische Schichten auf. Einzelheiten der Materialien und der Herstellungsverfahren des Substrates und der dielektrischen Schicht 401 können in dem sich auf die dielektrische Schicht 201 in der Halbleiterstruktur 200 beziehenden Text gefunden werden und werden an dieser Stelle nicht wiederholt.
Eine leitfähige Struktur 409 wird eingebettet in die dielektrische Schicht 401 ausgebildet. Bei manchen Ausführungsformen umfasst die leitfähige Struktur 409 Al, Cu, Ti, Ta, W, Mo, TaN, NiSi, CoSi, TiN, WN, Silizium oder Kombinationen dieser. Bei dem veranschaulichten Beispiel der 4A kann die Halbleiterstruktur 400 mittels Lithografie-Strukturierung und Ätzen einer Öffnung in der dielektrischen Schicht 401 ausgebildet werden. Eine Materialschicht wird in der Öffnung abgeschieden und ein Planarisierungsprozess wird über der dielektrischen Schicht 401 durchgeführt, um die leitfähige Struktur 409 auszubilden. Eine Oberseite 409A der leitfähigen Struktur 409 wird freigelegt und ist im Wesentlichen koplanar mit einer Oberseite 401A der dielektrischen Schicht 401.
Ein erstes Elektrodenmaterial 413 wird über den Oberseiten (409A und 401A) der leitfähigen Struktur 409 und der dielektrischen Schicht 401 abgeschieden. Das erste Elektrodenmaterial 413 kann Pt, AlCu, TiN, Au, Ti, Ta, TaN, TaN, W, WN, Cu oder Kombinationen dieser aufweisen. Mögliche Ausbildungsverfahren umfassen das stromlose Plattieren, Sputter-Deposition, Elektroplattieren, PVD oder ALD. Das erste Elektrodenmaterial 413 wird mit einem darunterliegenden Transistor über die leitfähige Struktur 409 elektrisch verbunden.
Wieder mit Bezug auf 3 setzt das Verfahren 300 mit dem Schritt 302 fort. In dem Schritt 302 wird das erste Elektrodenmaterial strukturiert, um eine erste Elektrode auszubilden. Die erste Elektrode weist eine Oberseite und eine Seitenwand auf.
Mit Bezug auf die 4B zeigt diese eine Querschnittsansicht eines Abschnitts der Halbleiterstruktur 400, nachdem der Schritt 302 durchgeführt worden ist. Eine Maskierungsschicht 414, die eine Charakteristik aufweist, wird über dem ersten Elektrodenmaterial 413 und ebenso über der leitfähigen Struktur 409 ausgebildet. Die Charakteristik wird mit Hilfe eines geeigneten Prozesses, einschließlich Abscheidung, Lithografie-Strukturierung und/oder einem Ätzprozess ausgebildet. Ein Ätzprozess wird durchgeführt, um das erste Elektrodenmaterial 413, welches nicht unterhalb der Charakteristik der Maskenschicht 414 liegt, zu entfernen. Daraufhin wird die erste Elektrode 413A ausgebildet, welche die leitfähige Struktur 409 kontaktiert.
Die Maskenschicht 414 wird nach dem Ätzprozess von der Halbleiterstruktur 400 entfernt und eine Oberseite 413B der ersten Elektrode 413A wird freigelegt. Ebenso weist die erste Elektrode 413A einen Seitenwandoberfläche 413C auf, die mit der Oberseite 413B verbunden ist. Der Entfernungsprozess kann einen Trockenätzprozess, einen Nassätzprozess oder Kombinationen dieser aufweisen.
Wieder mit Bezug auf 3 setzt das Verfahren 300 mit dem Schritt 303 fort. In dem Schritt 303 werden eine widerstandsvariable Schicht und ein zweite Elektrodenmaterial über der Oberseite und der Seitenwandoberfläche der ersten Elektrode abgeschieden.
Die 4C ist eine Querschnittsansicht der Halbleiterstruktur 400 nach der Durchführung des Schrittes 303. Eine widerstandsvariable Schicht 415 wird über der Oberseite 413B und der Seitenwandoberfläche 413C der ersten Elektrode 413A sowie über der Oberseite 401A der dielektrischen Schicht 401 abgeschieden. Ein zweites Elektrodenmaterial 417 wird über der widerstandsvariablen Schicht 415 abgeschieden. Das zweite Elektrodenmaterial 417 kann ein geeignetes leitfähiges Material aufweisen, um eine nachfolgend ausgebildete widerstandsvariable Speicherstruktur mit anderen Abschnitten einer Verbindungsstruktur für die elektrische Weiterleitung elektrisch zu verbinden. Einzelheiten der Materialien und der Herstellungsverfahren für die widerstandsvariable Schicht 415 sowie das zweite Elektrodenmaterial 417 können in dem sich auf die widerstandsvariable Schicht 215 und das zweite Elektrodenmaterial 217 in der Halbleiterstruktur 200 beziehenden Text gefunden werden und werden an dieser Stelle nicht wiederholt.
Wieder mit Bezug auf 3 setzt das Verfahren 300 mit dem Schritt 304 fort, bei dem ein Abschnitt des zweiten Elektrodenmaterials und der widerstandsvariablen Schicht geätzt werden, um eine zweite Elektrode über einer Seitenwand der ersten Elektrode auszubilden.
Die 4D ist eine Querschnittsansicht der Halbleiterstruktur 400 nach Durchführung des Schrittes 304. Bei zumindest einer Ausführungsform werden ein Abschnitt des zweiten Elektrodenmaterials 417 sowie die widerstandsvariable Schicht 415 anisotrop geätzt, um einen Abstandshalter über der Seitenwand 413C der ersten Elektrode 413A ohne die Durchführung eines Lithografie-Strukturierungsprozesses ausgebildet. Der Abstandshalter weist einen vertikalen Abschnitt 415A einer verbleibenden widerstandsvariablen Schicht 415 über der Seitenwand 413C der ersten Elektrode 413A sowie einen horizontalen Abschnitt 415B der verbleibenden widerstandsvariablen Schicht 415 über der Oberseite 401A der dielektrischen Schicht 401 auf. Der Abstandshalter umfasst weiterhin eine zweite Elektrode 417A, die über dem vertikalen Abschnitt 415 und dem horizontalen Abschnitt 415B der verbleibenden widerstandsvariablen Schicht 415 ausgebildet ist. Es wird eine widerstandsvariable Speicherstruktur ausgebildet, welche die erste Elektrode 413A, den vertikalen Abschnitt 415A und den horizontalen Abschnitt 415B der widerstandsvariablen Schicht 415 sowie die zweite Elektrode 417A aufweist.
Bei manchen Beispielen weist die Halbleiterstruktur 400 weiterhin eine Abdeckschicht (nicht dargestellt) auf, welche optional über den vertikalen Abschnitt 415A und den horizontalen Abschnitt 415B der widerstandsvariablen Schicht 415 ausgebildet ist und unter der zweiten Elektrode 417A liegt. Die Abdeckschicht weist ein leitfähiges Material auf, das unbeständig und in der Lage ist, der widerstandsvariablen Schicht 415 Sauerstoff zu entziehen sowie Leerstellendefekte in der widerstandsvariablen Schicht 415 zu erzeugen. Die Abdeckschicht weist bei manchen Ausführungsformen Titan, Tantal oder Hafnium auf.
Wieder mit Bezug auf 3 setzt das Verfahren 300 optional mit dem Schritt 305 fort, bei dem ein leitfähiger Stecker ausgebildet wird, welcher die zweite Elektrode kontaktiert.
Die 4E ist eine Querschnittsansicht der Halbleiterstruktur 400 nach Durchführung des Schrittes 305. Eine dielektrische Zwischenschicht (ILD) 419 kann eine Abdeckung über der widerstandsvariablen Speicherstruktur ausbilden. Ein chemisch-mechanischer Polierprozess (CMP) wird weiterhin auf die Halbleiterstruktur 400 angewendet, um die ILD-Schicht 419 zu planarisieren. Eine Öffnung wird in die ILD-Schicht 419 geätzt, um einen Abschnitt der zweiten Elektrode 417A freizulegen. Ein leitfähiges Material eines Kontaktsteckers 421 kann die Öffnung in der ILD-Schicht 419 überfüllen. Das überschüssige leitfähige Material außerhalb der Öffnung wird mit Hilfe eines geeigneten Prozesses, wie mit Hilfe chemisch-mechanischen Polierens (CMP), entfernt. Der Kontaktstecker 421, welcher das leitfähige Material aufweist, wird derart ausgebildet, dass er die zweite Elektrode 417A der widerstandsvariablen Speicherstruktur kontaktiert. Einzelheiten der Materialien sowie der Herstellungsverfahren der ILD-Schicht 419 sowie des Kontaktsteckers 421 können in dem sich auf die ILD-Schicht 219 sowie den Kontalctstecker 221 in der Halbleiterstruktur 200 beziehenden Text gefunden werden und werden an dieser Stelle nicht wiederholt.
Verschiedene Ausführungsformen der vorliegenden Offenbarung können dazu verwendet werden, den Prozessablauf einer widerstandsvariablen Speicherstruktur zu verbessern. Beispielsweise wird die erste Elektrode 213 mit Hilfe eines Auffüllprozesses in der Öffnung 211 in dem Schritt 103 ausgebildet. Während der Ausbildung der ersten Elektrode 213 umfasst das offenbarte Verfahren 100 einen einzigen Lithografie-Strukturierungsprozess bei der Ausbildung der Öffnung 211 in dem Schritt 102. Die zweite Elektrode 217A wird mit Hilfe eines Abstandshalter-Ätzprozesses ausgebildet, ohne Zuhilfenahme eines Lithografie-Strukturierungsprozesses in dem Schritt 106. Das offenbarte Verfahren 100 umfasst einen einzigen Lithografie-Strukturierungsprozess (in dem Schritt 102), welcher dazu verwendet wird, die beiden Elektroden 213 und 217A auszubilden. Ebenso umfasst das offenbarte Verfahren 300 einen einzigen Lithografie-Strukturierungsprozess für die Ausbildung der ersten Elektrode 413A in dem Schritt 302. Die zweite Elektrode 417A wird mit Hilfe eines Abstandshalter-Ätzprozesses ohne Lithografie-Strukturierungsprozess in dem Schritt 304 ausgebildet. Das offenbarte Verfahren 300 umfasst einen einzigen Lithografie-Strukturierungsprozess (in dem Schritt 302), welcher dazu verwendet wird, beide Elektroden 413A und 417A auszubilden. Die Offenbarung beseitigt die Nachteile bei anderen Verfahren, welche mehrere Lithografie-Strulcturierungsprozessschritte bei der Strukturierung sowohl der ersten als auch der zweiten Elektrode verwenden. Der Herstellungsaufwand und die Kosten werden bei manchen Ausführungsformen verringert.
Bei einem anderen Beispiel wird eine Breite der ersten Elektrode 213 in dem Schritt 102 bestimmt. Die zweite Elektrode 217A wird mit Hilfe eines Abstandshalter-Ätzprozesses ohne die Verwendung eines Lithografie-Strukturierungsprozesses ausgebildet. Eine Größe der widerstandsvariablen Speicherstruktur der Halbleiterstruktur 200 wird durch die Fähigkeit der Lithografie-Strukturierung sowie der Ätzprozesse, Öffnungen 211 in dem Schritt 102 auszubilden, bestimmt. Im Hinblick auf die Lithografie-Strukturierung sowie die Ätzprozesse ist die Verringerung einer Größe der Abmessung einer Öffnung (oder eines geätzten Abschnittes) in einer Materialschicht einfacher als die Verringerung der Abmessung eines Elementes (oder eines verbleibenden Abschnitts) in einer Materialschicht. In dieser Offenbarung ist die Breite der ersten Elektrode 213 durch die Öffnung 211 vorgegeben. Diese Offenbarung stellt eine effektive Technologie zur Unterstützung der Verkleinerung der widerstandsvariablen Speicherstruktur bereit, da es möglich ist, die Verkleinerungsmöglichkeiten der Lithografie-Strukturierung weiter zu verbessern.
Gemäß einem Aspekt beschreibt die Offenbarung eine Halbleiterstruktur, welche eine widerstandsvariable Speicherstruktur aufweist. Die Halbleiterstruktur umfasst ebenso eine dielektrische Schicht. Die widerstandsvariable Speicherschicht ist über der dielektrischen Schicht angeordnet. Die widerstandsvariable Speicherschicht umfasst eine erste Elektrode, die über der dielektrischen Schicht angeordnet ist. Die erste Elektrode weist eine Seitenwandoberfläche auf. Eine widerstandsvariable Schicht weist einen ersten Abschnitt über der Seitenwandoberfläche der ersten Elektrode sowie einen zweiten Abschnitt auf, der sich von dem ersten Abschnitt der ersten Elektrode weg erstreckt. Eine zweite Elektrode ist über der widerstandsvariablen Schicht angeordnet.
Weitere Aspekte der Offenbarung beschreiben eine Halbleiterstruktur, welche eine widerstandsvariable Speicherstruktur aufweist. Die Halbleiterstruktur umfasst ebenso eine leitfähige Struktur. Die widerstandsvariable Speicherstruktur ist über der leitfähigen Struktur angeordnet. Die widerstandsvariable Speicherstruktur umfasst eine erste Elektrode, die über der leitfähigen Struktur angeordnet ist. Die erste Elektrode weist eine Seitenwandoberfläche auf. Eine widerstandsvariable Schicht weist einen vertikalen Abschnitt und einen horizontalen Abschnitt auf. Der vertikale Abschnitt umgibt die Seitenwandoberfläche der ersten Elektrode und der horizontale Abschnitt erstreckt sich von dem vertikalen Abschnitt der ersten Elektrode weg. Eine zweite Elektrode ist über der widerstandsvariablen Schicht angeordnet und umgibt den vertikalen Abschnitt der widerstandsvariablen Schicht.
Die vorliegende Offenbarung beschreibt ebenso einen Aspekt eines Verfahrens für die Ausbildung einer widerstandsvariablen Speicherstruktur. Das Verfahren umfasst das Ausbilden einer ersten Elektrode über einer dielektrischen Schicht. Die erste Elektrode weist eine Oberseite und eine Seitenwandoberfläche auf, welche sich von der Oberfläche nach unten und auf die dielektrische Schicht hinzu erstreckt. Ein widerstandsvariables Material und ein zweites Elektrodenmaterial werden über der Oberseite und der Seitenwandoberfläche der ersten Elektrode abgeschieden. Ein Anteil des widerstandsvariablen Materials und des zweiten Elektrodenmaterials werden geätzt, um eine widerstandsvariable Schicht und eine zweite Elektrode über der Seitenwandoberfläche der ersten Elektrode auszubilden.

Claims

Halbleiterstruktur, die aufweist: eine dielektrische Schicht (201); und eine widerstandsvariable Speicherstruktur über der dielektrischen Schicht (201), wobei die widerstandsvariable Speicherstruktur aufweist: eine erste Elektrode (213), die über der dielektrischen Schicht angeordnet ist, wobei die erste Elektrode eine Seitenwandoberfläche (213B) aufweist; eine widerstandsvariable Schicht (215), die einen ersten Abschnitt (215A) aufweist, der an der Seitenwandoberfläche (213B) der ersten Elektrode angeordnet ist, sowie einen zweiten Abschnitt (215B) aufweist, welcher sich von dem ersten Abschnitt (215A) und von der ersten Elektrode (213) weg erstreckt; und eine zweite Elektrode (217A), die über dem zweiten Abschnitt (215B) der widerstandsvariablen Schicht angeordnet ist, dadurch gekennzeichnet, dass die zweite Elektrode (217A) eine geschlossene Schleife ist, welche den ersten Abschnitt (215A) der widerstandsvariablen Schicht und die erste Elektrode (213) umgibt.
Halbleiterstruktur nach Anspruch 1, bei der der zweite Abschnitt (215B) der widerstandsvariablen Schicht zwischen der zweiten Elektrode (217A) und der dielektrischen Schicht (201) angeordnet ist.
Halbleiterstruktur nach Anspruch 2, bei der der erste Abschnitt (215A) wahlweise konfigurierbar ist, um zumindest einen leitfähigen Pfad (250) zwischen der ersten Elektrode (213) und der zweiten Elektrode (217A) auszubilden.
Halbleiterstruktur nach einem der vorangegangenen Ansprüche, die weiterhin eine leitfähige Struktur (209) aufweist, die in die dielektrische Schicht (201) eingebettet und mit der ersten Elektrode (213) elektrisch verbunden ist.
Halbleiterstruktur nach einem der vorangegangenen Ansprüche, bei der die widerstandsvariable Schicht (215) Nickeloxid, Titanoxid, Hafniumoxid, Zirkoniumoxid, Zinkoxid, Wolframoxid, Aluminiumoxid, Tantaloxid, Molybdänoxid oder Kupferoxid aufweist.
Halbleiterstruktur nach einem der vorangegangenen Ansprüche, die weiter eine leitfähige Struktur (209) aufweist, wobei die widerstandsvariable Speicherstruktur über der leitfähigen Struktur (209) angeordnet ist, die erste Elektrode (213) über der leitfähigen Struktur (209) angeordnet ist, der erste Abschnitt der widerstandsvariablen Schicht (215) ein vertikaler Abschnitt (215A) ist und der zweite Abschnitt der widerstandsvariablen Schicht (215) ein horizontaler Abschnitt (215B) ist, und wobei der vertikale Abschnitt (215A) die Seitenwandoberfläche (213B) der ersten Elektrode umgibt.
Halbleiterstruktur nach Anspruch 6, bei der der vertikale Abschnitt (215A) wahlweise konfigurierbar ist, um zumindest einen leitfähigen Pfad (250) zwischen der ersten Elektrode (213) und der zweiten Elektrode (217A) auszubilden.
Halbleiterstruktur nach einem der vorangegangenen Ansprüche, die weiterhin eine Abdeckschicht (216) zwischen der widerstandsvariablen Schicht (215) und der zweiten Elektrode (217A) aufweist.
Halbleiterstruktur nach Anspruch 8, bei der die Abdeckschicht (216) Titan, Tantal oder Hafnium aufweist.
Halbleiterstruktur nach einem der vorangegangenen Ansprüche, bei der die widerstandsvariable Schicht (215) ein dielektrisches Material mit hohem k-Wert, ein binäres Metalloxid oder ein Übergangsmetalloxid aufweist; und/oder bei der sowohl die erste als auch die zweite Elektrode (213, 217A) zumindest eines der Materialien Pt, AlCu, TiN, Au, Ti, Ta, TaN, TaN, W, WN und Cu aufweist.
Halbleiterstruktur nach einem der vorangegangenen Ansprüche, die weiterhin einen leitfähigen Stecker (221) aufweist, der über der zweiten Elektrode (217A) angeordnet ist und der die zweite Elektrode kontaktiert (217A).
Halbleiterstruktur nach einem der vorangegangenen Ansprüche, wobei die dielektrische Schicht (201) eine erste und eine zweite dielektrische Schicht umfasst, wobei die erste dielektrische Schicht (205) über der zweiten dielektrischen Schicht (203) angeordnet ist und eine höhere Ätzbeständigkeit als die zweite dielektrische Schicht (203) aufweist.
Verfahren für die Ausbildung einer widerstandsvariablen Speicherstruktur, wobei das Verfahren aufweist: Ausbilden einer ersten Elektrode (213) über einer dielektrischen Schicht (201), wobei die erste Elektrode eine Oberseite (213A) und eine Seitenwandoberfläche (213B) aufweist, welche sich von der Oberseite (213A) nach unten in Richtung der dielektrischen Schicht (201) erstreckt; Abscheiden eines widerstandsvariablen Materials über der Oberseite und der Seitenwandoberfläche der ersten Elektrode; Abscheiden eines zweiten Elektrodenmaterials (217) über dem widerstandsvariablen Material (215); und Ätzen eines Abschnitts des widerstandsvariablen Materials (215) und des zweiten Elektrodenmaterials (217), um eine widerstandsvariable Schicht (215A, 215B) und eine zweite Elektrode (217A) auszubilden, wobei die widerstandsvariable Schicht einen ersten Abschnitt (215A) aufweist, der an der Seitenwandoberfläche (213B) der ersten Elektrode angeordnet ist, sowie einen zweiten Abschnitt (215B) aufweist, welcher sich von dem ersten Abschnitt (215A) und von der ersten Elektrode (213) weg erstreckt, und wobei die zweite Elektrode (217A) über dem zweiten Abschnitt (215B) der widerstandsvariablen Schicht angeordnet ist, dadurch gekennzeichnet, dass die zweite Elektrode (217A) eine geschlossene Schleife ist, welche den ersten Abschnitt (215A) der widerstandsvariablen Schicht und die erste Elektrode (213) umgibt.
Verfahren nach Anspruch 13, bei dem das Ausbilden der ersten Elektrode aufweist: Ausbilden einer Öffnung (209A) in einer weiteren dielektrischen Schicht (207) auf der dielektrischen Schicht (201); Füllen der Öffnung mit einem ersten Elektrodenmaterial (213), um die erste Elektrode auszubilden; und Entfernen der weiteren dielektrischen Schicht (207), um die Oberfläche und zumindest einen oberen Abschnitt der Seitenwandoberfläche (213B) der ersten Elektrode freizulegen.