CN115867123A - 一种半导体器件及其制造方法 - Google Patents

Abstract

本发明公开了一种半导体器件及其制造方法，鳍片垂直于衬底的上表面，阻变结构位于鳍片的侧壁，由底电极的垂直部分、阻变层的垂直部分和顶电极的垂直部分组成，阻变区域即为底电极的垂直部分和顶电极的垂直部分重合的区域。该阻变区域的大小是按照垂直方向阻变区域的面积来计算，若要调整阻变结构的大小，则只需调整鳍片的高度即可。因此，基于鳍片的阻变结构其阻变区域的大小和其占用的衬底面积不相关，可以实现阻变结构微缩的同时又能调控阻变区域的大小。

Description

一种半导体器件及其制造方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制造方法。

背景技术

现有技术中，阻变式存储器(RRAM，Resistive Random Access Memory)是当前最具应用前景的下一代非易失性存储器之一，与传统浮栅闪存相比，在器件结构、速度、可缩性、三维集成潜力等方面都具有明显的优势。

RRAM的基本结构为金属-绝缘体-金属(MIM)结构，主要包括底电极、阻变层和顶电极。其中，阻变层为各种氧化薄膜材料制造而成，在外加电压、电流等电信号的作用下，可在不同电阻状态之间进行可逆的转变。而这种可逆的转变大多是通过导电细丝的形成和断裂来实现的。

目前，MIM结构的制造方式为依次沉积完所有的薄膜后使用光罩进行刻蚀得到阻变结构(R)，阻变结构的大小是由光罩定义，局限性较大。

发明内容

本发明提供了一种半导体器件及其制造方法，以至少解决以上技术问题。

本发明第一方面提供了一种半导体器件，包括：衬底、鳍片和阻变结构；

所述衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面；

所述鳍片垂直于所述衬底的上表面，所述鳍片的下表面与所述第一通孔的第二面的部分区域重合；

所述阻变结构包括：底电极、阻变层和顶电极，其中：

所述底电极的垂直部分包覆于所述鳍片的侧壁，所述底电极的第一平面部分覆盖于所述第一通孔的第二面，所述底电极的第二平面部分覆盖于所述鳍片的顶部，所述底电极的垂直部分的下端与其第一平面部分连通，上端与其第二平面部分连通；

所述阻变层的垂直部分包覆于所述底电极垂直部分的侧壁，所述阻变层的第一平面部分随型覆盖所述底电极的第一平面部分和所述衬底的上表面，所述阻变层的第二平面部分覆盖所述底电极的第二平面部分，所述阻变层垂直部分的下端与其第一平面部分连通，上端与其第二平面部分连通；

所述顶电极的垂直部分包覆于所述阻变层垂直部分的侧壁。

其中，所述顶电极的垂直部分通过第二通孔或线槽连接第二金属层。

其中，所述顶电极的平面部分覆盖所述阻变层的第一平面部分，所述顶电极的垂直部分的下端与其平面部分连通。

其中，所述顶电极连通的部分通过第二通孔或线槽连接第二金属层。

其中，所述顶电极垂直部分的上表面和所述阻变层的第二平面部分的上表面平齐。

本发明第二方面提供了一种半导体器件，包括：衬底、鳍片和阻变结构，其中：

所述衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面；

将所述衬底中的每两个第一通孔分为一组，在该组两个第一通孔之间的衬底上表面区域设置所述鳍片，所述鳍片垂直于所述衬底的上表面；

所述阻变结构包括：底电极、阻变层和顶电极，其中：

所述底电极的垂直部分包覆于所述鳍片的侧壁，所述底电极的平面部分覆盖于所述第一通孔的第二面，所述底电极的垂直部分和平面部分连通；

所述阻变层的垂直部分包覆于所述底电极垂直部分的侧壁，所述阻变层的平面部分随型覆盖所述底电极的平面部分和所述衬底的上表面；

所述顶电极的垂直部分包覆于所述阻变层垂直部分的侧壁，所述顶电极的平面部分随型覆盖所述阻变层的平面部分，以使相邻两个阻变结构的顶电极连通。

其中，所述顶电极连通的部分通过第二通孔或线槽连接第二金属层。

其中，所述顶电极垂直部分的顶部、所述阻变层垂直部分的顶部、所述底电极垂直部分的顶部和鳍片的顶部平齐。

本发明第三方面提供一种半导体器件的制造方法，衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面，该方法包括：

在所述衬底的上表面沉积功能层，并进行刻蚀，得到垂直于所述衬底的上表面的鳍片，所述鳍片的下表面与所述第一通孔的第二面的部分区域重合；

依次沉积底电极层和有机过渡层，通过曝光显影对底电极层进行刻蚀，并去除所述有机过渡层，得到覆盖于鳍片的底电极；

依次沉积阻变层和顶电极层，进行平坦化处理后，对顶电极层进行刻蚀，得到第一方面所述的半导体器件。

本发明第四方面提供一种半导体器件的制造方法，衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面，该方法包括：

在所述衬底的上表面沉积功能层，将所述衬底中的每两个第一通孔分为一组，在该组两个第一通孔之间的衬底上表面区域刻蚀出所述鳍片，所述鳍片垂直于所述衬底的上表面；

依次沉积底电极层和有机过渡层，通过曝光显影对底电极层进行刻蚀，并去除所述有机过渡层，得到覆盖于鳍片的底电极；

依次沉积阻变层和顶电极层，进行平坦化处理，得到第二方面所述的半导体器件。

上述基于鳍片的阻变结构是一种立体的结构，其阻变区域的大小是按照垂直方向阻变区域的面积来计算，若要调整阻变结构的大小，则只需调整鳍片的高度即可。因此，本公开立体的阻变结构其阻变区域的大小和其占用的衬底面积不相关，可以实现阻变结构微缩的同时又能调控阻变区域的大小。

附图说明

通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：

在附图中，相同或对应的标号表示相同或对应的部分。

图1示出了实施例一提供的第一种半导体器件的正切面示意图；

图2示出了实施例一提供的第一种半导体器件中第二通孔或线槽的示意图；

图3示出了实施例一提供的第二种半导体器件的正切面示意图；

图4示出了实施例一提供的第二种半导体器件中第二通孔或线槽的示意图；

图5示出了实施例一提供的半导体器件实现1T2R的示意图；

图6示出了实施例二提供的半导体器件的正切面示意图；

图7示出了实施例二提供的半导体器件的俯视示意图；

图8示出了实施例二提供的半导体器件中第二通孔或线槽的示意图；

图9示出了实施例二提供的半导体器件实现1T1R的示意图；

图10示出了实施例一提供的半导体器件的制造流程示意图；

图11示出了实施例二提供的半导体器件的制造流程示意图。

具体实施方式

为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

实施例一

本公开一示例提供了一种半导体器件，如图1所示，图1为半导体器件的正切面图，包括：衬底10、鳍片20和阻变结构，该阻变结构至少由底电极30、阻变层40和顶电极50组成。需要指出的是，本公开所有示例中的阻变结构中还可以根据需求增加更多的功能层，本公开对此不做限制。

衬底10中具有多个第一通孔11，作为示例，图1中仅示出了两个第一通孔，对于通孔的数量本公开不做限制。第一通孔11中填充有金属(例如铜)，其第一面位于衬底10的下表面，与第一金属层(M1)连接，第一通孔11的第二面位于衬底10的上表面。

鳍片20垂直于衬底10的上表面，且鳍片的下表面与第一通孔11的第二面的部分区域重合。鳍片20的设置用于支撑后续形成的阻变结构，为了向阻变结构通电，鳍片20不能完全覆盖第一通孔11的第二面，需要预留出第一通孔11第二面的部分区域与阻变结构的底电极30连通。鳍片20的材料可采用氮化硅(SiN)。

阻变结构包括：底电极30、阻变层40和顶电极50，其中：

底电极30随型覆盖鳍片20和第一通孔11的第二面，如图1所示，底电极30的垂直部分31包覆于鳍片20的侧壁，底电极30的第一平面部分32覆盖于所述第一通孔11的第二面，底电极30的第二平面部分33覆盖于鳍片20的顶部，垂直部分31的下端与其第一平面部分32连通，上端与其第二平面部分33连通。

阻变层40随型覆盖底电极30和衬底10的上表面，如图1所示，阻变层40的垂直部分41包覆于底电极30垂直部分31的侧壁，阻变层40的第一平面部分42随型覆盖底电极30的第一平面部分32和衬底10的上表面，阻变层40的第二平面部分43覆盖底电极30的第二平面部分33，垂直部分41的下端与其第一平面部分42连通，上端与其第二平面部分43连通。

顶电极50的垂直部分51包覆于阻变层40垂直部分41的侧壁。其中，顶电极50垂直部分51的上表面和阻变层40的第二平面部分43的上表面平齐。

基于上述的结构可知，底电极30、阻变层40和顶电极50均有一个部分是垂直于衬底10的，而这三个薄膜的垂直部分(即垂直部分31、垂直部分41和垂直部分51)形成了阻变结构。阻变区域即为底电极30的垂直部分31和顶电极50的垂直部分51在衬底10的垂直方向上重合的区域(阻变区域位于阻变层40)。

如图2所示，示例中的半导体器件，顶电极50的垂直部分51通过第二通孔12或者线槽13连接到第二金属层(M2)。

如图3所示，顶电极50还包括平面部分52，平面部分52覆盖阻变层40的第一平面部分42，顶电极50的垂直部分51的下端与其平面部分52连通，如此相邻两个阻变结构的顶电极50连通。

通过图1和图3所示的结构可知，一个第一通孔11上基于一个鳍片20可形成左右两个阻变结构。而前述提及的相邻的两个阻变结构并非指此处的左右两个阻变结构，而是指相邻两个鳍片20之间的两个阻变结构。

如图4所示，该示例中的半导体器件，顶电极50连通的部分通过第二通孔12或者线槽13连接到第二金属层(M2)。

需要指出的是，在形成顶电极50之后可沉积介质层对阻变结构进行包覆，为了方便说明，图1和图3中并未示出介质层。在形成介质层后，可在介质层中刻蚀出第二通孔12或者线槽13。

基于图1和图3所示的半导体器件，一个第一通孔11通过对应的第一金属层(M1)连接对应的晶体管，可实现1个晶体管(T)控制两个阻变结构(R)、即1T2R。图1和图3所示的半导体器件中，基于鳍片20形成的左右两个阻变结构的底电极30是连通的，且这两个阻变结构的底电极均通过一个第一通孔11连接至同一个晶体管，因此，不论是图1所示的顶电极50被切断的情形还是图3所示的顶电极50连通的情形，均是一个晶体管可以控制一个鳍片结构中的左右两个阻变结构。

如图5所示，以顶电极50连通的情形为例进行说明，其中，阻变结构包括R1至R4，晶体管14包括晶体管141和142，R1和R2通过第一通孔111连接至晶体管141，R3和R4通过第一通孔112连接至晶体管142，则通过控制晶体管141的开关可以同时使R1和R2实现高低阻态之间的转换，通过控制晶体管142的开关可以同时使R3和R4实现高低阻态之间的转换。

基于鳍片的阻变结构是一种立体的结构，现有的堆叠式阻变结构是一种平面结构，该堆叠式阻变结构的大小是按其平面大小计算，阻变结构越大，其占用的衬底面积越大，而本公开立体的阻变结构的大小则是按照垂直方向阻变区域的面积来计算，若要调整阻变结构的大小，则只需调整鳍片的高度即可，鳍片高度越高，阻变区域越大。因此，现有的堆叠式阻变结构不利于其微缩,调控阻变区域大小则直接影响集成度，而立体的阻变结构其阻变区域的大小和其占用的衬底面积不相关，可以实现阻变结构微缩的同时又能调控阻变区域的大小。

基于该示例的结构，可以做到1个晶体管控制2个阻变结构,集成度较高。

实施例二

本公开提供了一种半导体器件，如图6和图7所示。图6为半导体器件的正切面图，图7为半导体器件的俯视图。包括：衬底10、鳍片20和阻变结构，该阻变结构至少由底电极30、阻变层40和顶电极50组成。需要指出的是，本公开所有示例中的阻变结构中还可以根据需求增加更多的功能层，本公开对此不做限制。

下面结合图6和图7对该示例提供的半导体器件进行详细的说明。

衬底10包括多个第一通孔11，作为示例，图6中仅示出了四个第一通孔，对于通孔的数量本公开不做限制。第一通孔11中填充有金属(例如铜)，其第一面位于衬底10的下表面，与第一金属层(M1)连接，第一通孔11的第二面位于衬底10的上表面。

将衬底10中的每两个第一通孔11分为一组，在该组两个第一通孔11之间的衬底10的上表面区域设置鳍片20，鳍片20垂直于衬底10的上表面。鳍片20的设置用于支撑后续形成的阻变结构，鳍片20的材料可采用氮化硅(SiN)。

底电极30包括包覆于鳍片20侧壁的垂直部分31和覆盖于第一通孔11第二面的平面部分32，垂直部分31和平面部分32连通。其中，平面部分32与第一通孔11的第二面接触，从而可以通过第一通孔11为阻变结构供电。另外，平面部分32沿平行于衬底10上表面方向的尺寸可以尽量的大(只要保证相邻两个阻变结构的平面部分32不连通即可)，这样可以减小阻变结构的阻抗。

阻变层40的垂直部分41包覆于底电极30垂直部分31的侧壁，平面部分42随型覆盖底电极30的平面部分32和衬底10的上表面，平面部分42可隔绝相邻两个阻变结构的底电极30的平面部分32。

顶电极50的垂直部分51包覆于阻变层40垂直部分41的侧壁，平面部分52随型覆盖阻变层40的平面部分42，如此可使相邻两个阻变结构的顶电极50连通。

其中，鳍片20的顶部、底电极30垂直部分31的顶部、阻变层40垂直部分41的顶部和顶电极50垂直部分51的顶部平齐，如图6所示。

在上述的结构中，底电极30的垂直部分31、阻变层40的垂直部分41和顶电极50的垂直部分51组成了阻变结构，阻变区域即为底电极30的垂直部分31和顶电极50的垂直部分51在衬底10的垂直方向上重合的区域(阻变区域位于阻变层40)。

通过图6和图7所示的结构可知，一组的两个第一通孔11之间基于一个鳍片20可形成左右两个阻变结构，鳍片20用于隔绝左右两个阻变结构。而前述提及的相邻的两个阻变结构并非指此处的左右两个阻变结构，而是指相邻两个鳍片20之间的两个阻变结构。

如图8所示，该示例中的半导体器件，顶电极50连通的部分通过第二通孔12或者线槽13连接到第二金属层(M2)。

需要指出的是，在形成顶电极50之后可沉积介质层对阻变结构进行包覆，为了方便说明，图6和图7中并未示出介质层。在形成介质层后，可在介质层中刻蚀出第二通孔12或者线槽13。

基于图6和图7所示的半导体器件，本公开中一组的两个第一通孔11分别通过各自对应的第一金属层(M1)连接对应的晶体管14，可实现1个晶体管(T)控制一个阻变结构(R)、即1T1R。参见图9所示，第一通孔111连接至晶体管141、第一通孔112连接至晶体管142、第一通孔113连接至晶体管143，通过控制晶体管141的开关可以使R1实现高低阻态之间的转换，通过控制晶体管142的开关可以使R2实现高低阻态之间的转换，通过控制晶体管143的开关可以使R3实现高低阻态之间的转换。

实施例二提供的方案中，基于鳍片的阻变结构是一种立体的结构，现有的堆叠式阻变结构是一种平面结构，该堆叠式阻变结构的大小是按其平面大小计算，阻变结构越大，其占用的衬底面积越大，而本公开立体的阻变结构的大小则是按照垂直方向阻变区域的面积来计算，若要调整阻变结构的大小，则只需调整鳍片的高度即可，鳍片高度越高，阻变区域越大。因此，现有的堆叠式阻变结构不利于其微缩,调控阻变区域大小则直接影响集成度，而立体的阻变结构其阻变区域的大小和其占用的衬底面积不相关，可以实现阻变结构微缩的同时又能调控阻变区域的大小。

结合图9，底电极在鳍片顶部的部分被刻蚀掉，那么鳍片也就变成了阻变结构之间的绝缘层、即space，例如R1和R2之间的space。所以鳍片越薄，R1和R2之间的space就越小。而传统的堆叠式阻变结构则是先形成R，在R之间预留足够的空间再填充介电层形成R之间的space，如此制造出的space体积较大。而本公开的方案则是做出space(即鳍片)再做出R，因此，可以使space做到最小，如此可以极大地提高集成度。

为了实现实施例一所示的半导体器件，本公开还提供了一种半导体器件的制造方法，如图10所示，包括：

该示例的工艺起点为：对衬底上的第一通孔进行平坦化处理，之后执行如下的步骤：

1、在衬底的上表面沉积功能层，可采用氮化硅(SiN)。

2、对功能层进行刻蚀，得到垂直于衬底的上表面的鳍片，鳍片的下表面与第一通孔的第二面的部分区域重合，即一个第一通孔上设置有一个鳍片。可采用黄光工艺曝光显影刻蚀出鳍片。

3、依次沉积底电极层和有机过渡层。采用ALD生长底电极层，使底电极层随型覆盖在第2步的结构上，如此底电极可以作为鳍片的强支撑，防止鳍片倒塌；在底电极层上沉积有机过渡层。

4、通过曝光显影对底电极层进行刻蚀，然后去除剩余的有机过渡层，得到覆盖于鳍片的底电极。底电极的垂直部分包覆于所述鳍片的侧壁，所述底电极的第一平面部分覆盖于所述第一通孔的第二面，所述底电极的第二平面部分覆盖于所述鳍片的顶部，所述底电极的垂直部分的下端与其第一平面部分连通，上端与其第二平面部分连通。

5、依次沉积阻变层和顶电极层，进行平坦化处理，将鳍片顶部对应的顶电极部分去除，得到的阻变结构如图3所示，此处不再赘述。需要指出的是，在沉积完顶电极层后，还需要沉积介质层，再进行平坦化处理，最后对介质层进行刻蚀，得到第二通孔或者线槽，如图4所示。

进行平坦化处理，将鳍片顶部对应的顶电极部分去除后，还可对顶电极层进行刻蚀，将相邻两个阻变结构之间顶电极连通的部分刻蚀掉，得到的阻变结构如图1所示，然后再沉积介质层后，对介质层进行刻蚀，得到第二通孔或者线槽，如图2所示。

为了实现实施例二所示的半导体器件，本公开还提供了一种半导体器件的制造方法，如图11所示，包括：

该示例的工艺起点为：对衬底上的第一通孔进行平坦化处理，之后执行如下的步骤：

1、在衬底的上表面沉积功能层，可采用氮化硅(SiN)。

2、将衬底中的每两个第一通孔分为一组，在该组两个第一通孔之间的衬底上表面区域刻蚀出鳍片，鳍片垂直于衬底的上表面。可采用黄光工艺曝光显影刻蚀出鳍片。

3、依次沉积底电极层和有机过渡层。其中，可采用ALD生长底电极层，使底电极层随型覆盖在第2步的结构上，如此底电极可以作为鳍片的强支撑，防止鳍片倒塌；在底电极层上沉积有机过渡层。

4、通过曝光显影对底电极层进行刻蚀，然后去除剩余的有机过渡层，得到覆盖于鳍片的底电极。

5、依次沉积阻变层和顶电极层，其中，阻变层的沉积可采用ALD生长法。

6、进行平坦化处理，得到阻变结构。其该结构如图6所示，此处不再赘述。需要指出的是，在沉积完顶电极层后，还需要沉积介质层，再进行该步骤的平坦化处理，得到图6所示的阻变结构之后可再沉积一层介质层，最后对介质层进行刻蚀，得到第二通孔或者线槽，如图8所示。

在本公开提供的上述两种制造方法相比现有的堆叠阻变结构的制造方法有如下的优点：

1、在堆叠式阻变结构的制造工艺中，将阻变结构隔开后填充介质层，容易产生空隙(void),不利于阻变结构之间的隔绝，而本公开的上述制造方法用鳍片隔绝阻变结构，可以完全避免void的产生。

2、堆叠式阻变结构的制造工艺中，阻变结构的平坦度依赖于第一通孔的平坦化处理(即CMP)，而CMP工艺的控制不够精细，平坦度越来越难以符合器件尺寸缩小带来的挑战。本公开上述的方法中，底电极的形成采用ALD生长法沉积到鳍片的侧壁，而鳍片侧壁的垂直度和平坦度可以在第2步中通过蚀刻的方法来精细控制，使得依赖于鳍片侧壁的阻变结构的平整性得到保障。

3、堆叠式阻变结构之间的切断需要通过蚀刻实现，会对阻变层(TMO)带来损伤(plasma damage)。通过上述制造方法可知，鳍片式的阻变结构之间无需切断，即不需要对TMO进行刻蚀，避免了由此造成的损伤。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

前述描述旨在使得任何本领域的技术人员能够实现和使用本公开内容，并且在特定应用及其要求的上下文中提供。此外，仅出于例证和描述的目的，给出本公开的实施例的前述描述。它们并非旨在为详尽的或将本公开限制于所公开的形式。因此，许多修改和变型对于本领域熟练的从业者将显而易见，并且本文所定义的一般性原理可在不脱离本公开的实质和范围的前提下应用于其他实施例和应用。此外，前述实施例的论述并非旨在限制本公开。因此，本公开并非旨在限于所示出的实施例，而是将被赋予与本文所公开的原理和特征一致的最宽范围。

Claims (10)

1.一种半导体器件，其特征在于，包括：衬底、鳍片和阻变结构；

所述衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面；

所述鳍片垂直于所述衬底的上表面，所述鳍片的下表面与所述第一通孔的第二面的部分区域重合；

所述阻变结构包括：底电极、阻变层和顶电极，其中：

所述底电极的垂直部分包覆于所述鳍片的侧壁，所述底电极的第一平面部分覆盖于所述第一通孔的第二面，所述底电极的第二平面部分覆盖于所述鳍片的顶部，所述底电极的垂直部分的下端与其第一平面部分连通，上端与其第二平面部分连通；

所述阻变层的垂直部分包覆于所述底电极垂直部分的侧壁，所述阻变层的第一平面部分随型覆盖所述底电极的第一平面部分和所述衬底的上表面，所述阻变层的第二平面部分覆盖所述底电极的第二平面部分，所述阻变层垂直部分的下端与其第一平面部分连通，上端与其第二平面部分连通；

所述顶电极的垂直部分包覆于所述阻变层垂直部分的侧壁。

2.根据权利要求1所述的半导体器件，其特征在于，所述顶电极的垂直部分通过第二通孔或线槽连接第二金属层。

3.根据权利要求1所述的半导体器件，其特征在于，所述顶电极的平面部分覆盖所述阻变层的第一平面部分，所述顶电极的垂直部分的下端与其平面部分连通。

4.根据权利要求3所述的半导体器件，其特征在于，所述顶电极连通的部分通过第二通孔或线槽连接第二金属层。

5.根据权利要求1所述的半导体器件，其特征在于，所述顶电极垂直部分的上表面和所述阻变层的第二平面部分的上表面平齐。

6.一种半导体器件，其特征在于，包括：衬底、鳍片和阻变结构，其中：

所述衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面；

将所述衬底中的每两个第一通孔分为一组，在该组两个第一通孔之间的衬底上表面区域设置所述鳍片，所述鳍片垂直于所述衬底的上表面；

所述阻变结构包括：底电极、阻变层和顶电极，其中：

所述底电极的垂直部分包覆于所述鳍片的侧壁，所述底电极的平面部分覆盖于所述第一通孔的第二面，所述底电极的垂直部分和平面部分连通；

所述阻变层的垂直部分包覆于所述底电极垂直部分的侧壁，所述阻变层的平面部分随型覆盖所述底电极的平面部分和所述衬底的上表面；

所述顶电极的垂直部分包覆于所述阻变层垂直部分的侧壁，所述顶电极的平面部分随型覆盖所述阻变层的平面部分，以使相邻两个阻变结构的顶电极连通。

7.根据权利要求6所述的半导体器件，其特征在于，所述顶电极连通的部分通过第二通孔或线槽连接第二金属层。

8.根据权利要求6所述的半导体器件，其特征在于，所述顶电极垂直部分的顶部、所述阻变层垂直部分的顶部、所述底电极垂直部分的顶部和鳍片的顶部平齐。

9.一种半导体器件的制造方法，其特征在于，衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面，该方法包括：

在所述衬底的上表面沉积功能层，并进行刻蚀，得到垂直于所述衬底的上表面的鳍片，所述鳍片的下表面与所述第一通孔的第二面的部分区域重合；

依次沉积底电极层和有机过渡层，通过曝光显影对底电极层进行刻蚀，并去除所述有机过渡层，得到覆盖于鳍片的底电极；

依次沉积阻变层和顶电极层，进行平坦化处理后，对顶电极层进行刻蚀，得到权利要求1至5任一所述的半导体器件。

10.一种半导体器件的制造方法，其特征在于，衬底中具有多个第一通孔，所述第一通孔的第一面位于所述衬底的下表面，用于连接第一金属层，所述第一通孔的第二面位于所述衬底的上表面，该方法包括：

在所述衬底的上表面沉积功能层，将所述衬底中的每两个第一通孔分为一组，在该组两个第一通孔之间的衬底上表面区域刻蚀出所述鳍片，所述鳍片垂直于所述衬底的上表面；

依次沉积底电极层和有机过渡层，通过曝光显影对底电极层进行刻蚀，并去除所述有机过渡层，得到覆盖于鳍片的底电极；

依次沉积阻变层和顶电极层，进行平坦化处理，得到权利要求6至8任一所述的半导体器件。

Images