TWI727459B - 三維記憶裝置以及用於形成三維記憶裝置的方法 - Google Patents

三維記憶裝置以及用於形成三維記憶裝置的方法 Download PDF

Info

Publication number
TWI727459B
TWI727459B TW108137054A TW108137054A TWI727459B TW I727459 B TWI727459 B TW I727459B TW 108137054 A TW108137054 A TW 108137054A TW 108137054 A TW108137054 A TW 108137054A TW I727459 B TWI727459 B TW I727459B
Authority
TW
Taiwan
Prior art keywords
hole
layer
forming
support
channel
Prior art date
Application number
TW108137054A
Other languages
English (en)
Other versions
TW202101668A (zh
Inventor
霍宗亮
楊號號
徐偉
嚴萍
黃攀
周文斌
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202101668A publication Critical patent/TW202101668A/zh
Application granted granted Critical
Publication of TWI727459B publication Critical patent/TWI727459B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了用於形成三維(3D)記憶裝置的結構和方法的實施例。在一個示例中，3D記憶裝置包括堆疊層結構和至少一個源極結構，該至少一個源極結構在縱向和橫向上延伸，並且將該堆疊層結構劃分成複數個儲存塊區域。該堆疊層結構可以包括被交織在襯底上的複數個導體層和複數個絕緣層。該至少一個源極結構包括沿該縱向方向延伸到該襯底的至少一個支撐結構，該至少一個支撐結構與該相應的源極結構的至少側壁接觸。

Description

三維記憶裝置以及用於形成三維記憶裝置的方法
本公開內容的實施例關於具有位於閘縫隙(GLS)中的支撐結構的三維(3D)記憶裝置和用於形成所述3D記憶裝置的方法。
通過改進製程技術、電路設計、編程演算法和製造過程將平面儲存單元縮放到了更小的大小。然而，隨著儲存單元的特徵大小逼近下限，平面製程和製造技術變得富有挑戰並且昂貴。因此，平面儲存單元的儲存密度逼近上限。
3D儲存架構可以解決平面儲存單元中的密度限制。3D儲存架構包括儲存陣列和用於控制去往和來自儲存陣列的信號的外圍裝置。
提供了3D記憶裝置和用於形成所述3D記憶裝置的方法的實施例。
在一個示例中，一種3D記憶裝置包括堆疊層結構和至少一個源極結構，所述至少一個源極結構在縱向和橫向上延伸，並且將所述堆疊層結構劃分成複數個儲存塊區域。所述堆疊層結構可以包括被交織在襯底上的複數個導體層和複數個絕緣層。所述至少一個源極結構包括沿所述縱向方向延伸到所述襯 底的至少一個支撐結構，所述至少一個支撐結構與所述相應的源極結構的至少側壁接觸。
在另一個示例中，一種用於形成3D記憶裝置的方法包括：形成介電堆疊層，所述介電堆疊層包括位於襯底上的交織的複數個初始絕緣層和複數個初始犧牲層；形成在縱向和橫向上在所述介電堆疊層中延伸的至少一個縫隙結構，所述至少一個縫隙結構將所述介電堆疊層劃分成複數個儲存塊區域，其中，所述至少一個縫隙結構包括沿所述縱向方向延伸到所述襯底並且與至少一個相鄰的儲存塊區域接觸的至少一個支撐結構；以及，在所述至少一個縫隙結構中的每個縫隙結構中形成源極結構。
在仍然另一個示例中，一種用於形成3D記憶裝置的方法包括：形成介電堆疊層，所述介電堆疊層包括位於襯底上的交織的複數個初始絕緣層和複數個初始犧牲層；在複數個源極區域中的每個源極區域中形成沿所述縱向方向延伸到所述襯底的至少一個支撐結構；形成在縱向和橫向上在所述介電堆疊層中延伸的複數個縫隙結構，所述複數個縫隙結構將所述介電堆疊層劃分成複數個儲存塊區域，其中，所述複數個縫隙結構包括所述至少一個支撐結構，並且其中，所述至少一個支撐結構與至少一個相鄰的儲存塊區域接觸；以及，在所述至少一個縫隙結構中的每個縫隙結構中形成源極結構。
21:儲存塊區域
22:源極區域
100:襯底
101:緩衝氧化物層
103i:初始犧牲層
104:絕緣層
104i:初始絕緣層
105:通道孔
106:柱孔
106i:頂部初始犧牲層
107:支撐孔
110:犧牲結構
111:堆疊層結構
112:支撐結構
113:支撐柱
115:磊晶部分
116:儲存薄膜
117:半導體層
118:介電核
119:半導體通道
120:汲極結構
122:縫隙結構
123:源極觸點
131:頂部導體層
132:底部導體層
133:控制導體層
137:絕緣結構
140:通道結構
145i:底部初始犧牲層
150:3D記憶裝置
155:介電覆蓋層
200:結構
205:第一通道孔
205-1:通道孔
206:第一柱孔
206-1:柱孔
207:第一支撐孔
207-1:支撐孔
211:第一堆疊層結構
212:第二堆疊層結構
220:犧牲結構
221:犧牲結構
300:結構
305:第二通道孔
306:第二柱孔
307:第二支撐孔
400:結構
500:結構
600:結構
700:結構
800:製造過程
900:放大平面圖
1000:方法
1002:操作
1004:操作
1006:操作
1008:操作
1010:操作
1012:操作
1014:操作
1050:流程圖
1052:操作
1054:操作
1056:操作
1058:操作
1060:操作
1062:操作
1064:操作
1066:操作
d1:寬度
d2:寬度
L:長度
W:寬度
被併入本文並且構成本說明書的一部分的圖式說明了本公開內容的實施例，並且與描述內容一起進一步用於闡述本公開內容的原理和使相關領域的技術人員能夠製作和使用本公開內容。
第1A圖說明了根據本公開內容的一些實施例的具有縫隙結構中的支撐結構 的一個示例性的3D記憶裝置的平面圖。
第1B圖說明了根據本公開內容的一些實施例的沿C-D方向的第1A圖中所說明的3D記憶裝置的橫截面圖。
第1C圖說明了根據本公開內容的一些實施例的沿A-B方向的第1A圖中所說明的3D記憶裝置的橫截面圖。
第2A圖說明了根據本公開內容的一些實施例的處在製造過程的一個階段處的一個示例性的3D記憶裝置的平面圖。
第2B圖說明了根據本公開內容的一些實施例的沿C-D方向的第2A圖中所說明的3D記憶裝置的橫截面圖。
第2C圖說明了根據本公開內容的一些實施例的沿A-B方向的第2A圖中所說明的3D記憶裝置的橫截面圖。
第3A圖說明了根據本公開內容的一些實施例的處在製造過程的另一個階段處的示例性的3D記憶裝置的平面圖。
第3B圖說明了根據本公開內容的一些實施例的沿C-D方向的第3A圖中所說明的3D記憶裝置的橫截面圖。
第3C圖說明了根據本公開內容的一些實施例的沿A-B方向的第3A圖中所說明的3D記憶裝置的橫截面圖。
第4A圖說明了根據本公開內容的一些實施例的處在製造過程的另一個階段處的示例性的3D記憶裝置的平面圖。
第4B圖說明了根據本公開內容的一些實施例的沿C-D方向的第4A圖中所說明的3D記憶裝置的橫截面圖。
第4C圖說明了根據本公開內容的一些實施例的沿A-B方向的第4A圖中所說明的3D記憶裝置的橫截面圖。
第5A圖在根據本公開內容的一些實施例的第4B圖中所說明的3D記憶裝置 的橫截面圖中說明了製造過程的另一個階段。
第5B圖在根據本公開內容的一些實施例的第5A圖中所說明的3D記憶裝置的橫截面圖中說明了製造過程的另一個階段。
第5C圖說明了根據本公開內容的一些實施例的處在製造過程的另一個階段處的示例性的3D記憶裝置的平面圖。
第5D圖說明了根據本公開內容的一些實施例的沿C-D方向的第5A圖中所說明的3D記憶裝置的橫截面圖。
第6圖說明了根據本公開內容的一些實施例的處在製造過程的另一個階段處的示例性的3D記憶裝置的平面圖。
第7A圖說明了根據本公開內容的一些實施例的處在製造過程的另一個階段處的沿C-D方向的第6圖中所說明的3D記憶裝置的橫截面圖。
第7B圖說明了根據本公開內容的一些實施例的處在製造過程的另一個階段處的沿A-B方向的第6圖中所說明的3D記憶裝置的橫截面圖。
第7C圖說明了根據本公開內容的一些實施例的處在製造過程的另一個階段處的示例性的3D記憶裝置的平面圖。
第7D圖說明了根據本公開內容的一些實施例的沿C-D方向的第7C圖中所說明的3D記憶裝置的橫截面圖。
第7E圖說明了根據本公開內容的一些實施例的沿A-B方向的第7C圖中所說明的3D記憶裝置的橫截面圖。
第8A圖說明了根據本公開內容的一些實施例的具有GLS中的支撐結構的另一個示例性3D記憶裝置的平面圖。
第8B圖說明了根據本公開內容的一些實施例的沿C-D方向的第8A圖中所說明的3D記憶裝置的橫截面圖。
第8C圖在根據本公開內容的一些實施例的沿A-B方向的第8A圖中所說明的 3D記憶裝置的橫截面圖中說明了製造過程的另一個階段。
第8D圖在根據本公開內容的一些實施例的沿C-D方向的第8A圖中所說明的3D記憶裝置的橫截面圖中說明了製造過程的另一個階段。
第8E圖在根據本公開內容的一些實施例的沿C-D方向的第8A圖中所說明的3D記憶裝置的橫截面圖中說明了製造過程的另一個階段。
第8F圖在根據本公開內容的一些實施例的沿C-D方向的第8A圖中所說明的3D記憶裝置的橫截面圖中說明了製造過程的另一個階段。
第9圖說明了根據本公開內容的一些實施例的一個示例性支撐結構的放大圖。
第10A圖說明了根據本公開內容的一些實施例的用於形成具有縫隙結構中的支撐結構的3D記憶裝置的一種示例性製造過程的流程圖。
第10B圖說明了根據本公開內容的一些實施例的用於形成具有縫隙結構中的支撐結構的3D記憶裝置的另一種示例性製造過程的流程圖。
將參考圖式描述本公開內容的實施例。
儘管討論了具體的配置和佈置，但應當理解這僅是出於說明的目的被完成的。相關領域的技術人員應當認識到，可以使用其它的配置和佈置，而不脫離本公開內容的精神和範圍。對於相關領域的技術人員應當顯而易見，還可以在許多其它的應用中使用本公開內容。
應當指出，本說明書中的對“一個實施例”、“一實施例”、“一個示例實施例”、“一些實施例”等的引用指示所描述的實施例可以包括一個具體的特徵、結構或者特性，但每個實施例可以不必然地包括該具體的特徵、結構或者特性。此外，這樣的短語不必然地指同一個實施例。進一步地，在結 合一個實施例描述一個具體的特徵、結構或者特性時，相關領域的技術人員應當知道結合其它的實施例影響這樣的特徵、結構或者特性，不論是否明確地描述了其它的實施例。
概括地說，可以至少部分地根據在上下文中的使用來理解術語。例如，至少部分地取決於上下文，如本文中使用的術語“一個或複數個”可以被用於描述任何單數意義上的特徵、結構或者特性，或者可以被用於描述複數意義上的特徵、結構或者特性的組合。類似地，至少部分地取決於上下文，諸如是“一”、“一個”或者“那個”這樣的術語再次可以被理解為傳達單數用法或者傳達複數用法。另外，再次至少部分地取決於上下文，術語“基於”可以被理解為不必然地旨在傳達因素的排他的集合，而作為代替，可以允許存在並非必然地被明確描述的額外的因素。
如本文中使用的，術語“標稱的/標稱地”指在產品或者製程的設計階段期間設置的用於部件或者製程操作的特性或者參數的期望或者目標值，以及期望值以上或/及以下的值的範圍。值的範圍可以是由於製造過程中的少量變化或者公差引起的。如本文中使用的，術語“大約”指示可以基於與主題半導體裝置相關聯的具體的技術節點改變的給定的量的值。基於該具體的技術節點，術語“大約”可以指示在例如值的10-30%(例如，值的±10%、±20%或者±30%)內改變的給定的量的值。
如本文中使用的，階梯結構指表面的集合，表面的集合包括至少兩個橫向表面(例如，沿x-y平面)和至少兩個(例如，第一和第二)縱向表面(例如，沿z軸)以使得每個橫向表面與從該橫向表面的第一邊緣向上延伸的第一縱向表面鄰接，並且與從該橫向表面的第二邊緣向下延伸的第二縱向表面鄰接。“臺階”或者“階梯”指鄰接的表面的集合的高度的縱向移位。在本公開內容中，術語“階梯”和術語“臺階”指階梯結構的一級，並且被可互換地使用。 在本公開內容中，橫向方向可以指與襯底(例如，提供用於在其上形成結構的製造平臺的襯底)的頂面平行的方向(例如，x軸或者y軸)，並且縱向方向可以指與結構的頂面垂直的方向(例如，z軸)。
被廣泛地用在各種電子產品中的NAND快閃記憶體裝置是具有低功耗和良好性能的非揮發性、羽量級記憶裝置。當前，平面NAND快閃記憶體裝置已經到達其儲存限制。為了進一步提高儲存容量和減少每位元的儲存成本，已經提出3D NAND記憶裝置。用於形成現有的3D NAND記憶裝置的製程通常包括以下操作。首先，在襯底上形成具有複數個交織的犧牲層和絕緣層的堆疊層結構。形成在堆疊層結構中延伸的通道孔。對通道孔的底部進行蝕刻以在襯底中形成凹陷。通過有選擇的磊晶生長在通道孔的底部處形成磊晶部分。在通道孔中形成被導電地連接到磊晶部分的半導體通道。可以移除並且用導體層代替犧牲層。導體層充當3D NAND記憶裝置中的字線。
現有的3D NAND記憶裝置通常包括複數個儲存塊。相鄰的儲存塊通常被閘縫隙(GLS)隔開，其中，在GLS中形成陣列共源極(ACS)。在用於形成現有的3D NAND記憶裝置的製造方法中，GLS的特徵大小易受波動的影響，潛在地影響3D NAND記憶裝置的性能。
本公開內容提供具有縫隙結構(例如，GLS)中的支撐結構的3D記憶裝置(例如，3D NAND記憶裝置)和用於形成3D記憶裝置的方法。3D記憶裝置使用與縫隙結構的至少側壁接觸的一個或複數個支撐結構。例如，支撐結構的寬度等於或者大於縫隙結構的寬度。因此，支撐結構在形成導體層/部分和源極觸點期間為3D儲存期間的整個結構提供支撐。3D記憶裝置因此在製造過程期間較不易受變形或者損壞的影響。在一些實施例中，利用包括與犧牲層不同的材料的絕緣材料(諸如，二氧化矽或者多晶矽)填充支撐結構，以使得支撐結構在閘極替換製程期間幾乎沒有損壞或者沒有任何損壞，其中，在閘極替換製 程中，犧牲層被蝕刻掉。通過應用本公開內容的結構和方法，相鄰的儲存塊在形成縫隙結構和源極觸點期間通過支撐結構與彼此接觸，3D記憶裝置因此較不可能在製造過程期間變形。縫隙結構的特徵大小是較不易受波動的影響的。
第1A圖說明了根據一些實施例的一個示例性3D記憶裝置150的平面圖。第1B圖說明了沿C-D方向的第1A圖中所示的3D記憶裝置150的橫截面圖。第1C圖說明了沿A-B方向的第1A圖中所示的3D記憶裝置150的橫截面圖。如第1A圖中所示，3D記憶裝置150可以例如沿y方向被劃分成核心區域和階梯區域(未示出)。可以在核心區域中形成通道結構和支撐柱。可以在階梯區域中形成導體層與外部電路(例如，觸點插塞)之間的階梯和電氣連接。核心區域可以包括沿x方向延伸的一個或複數個源極區域22和儲存塊區域21。可以在每個源極區域22中形成一個源極結構。可以在每個儲存塊區域21中形成一個通道結構。
如第1A圖至第1C圖中所示，3D記憶裝置150可以包括襯底100、緩衝氧化物層101和位於緩衝氧化物層101之上的堆疊層結構111。在儲存塊區域21中，堆疊層結構111可以包括被交織在緩衝氧化物層101上的複數個導體層和複數個絕緣層104。在一些實施例中，複數個導體層可以包括具有複數個頂部選擇導體層的頂部導體層131、具有複數個底部選擇導體層的底部導體層132和位於頂部導體層131與底部導體層132之間的控制導體層133。堆疊層結構111可以還包括覆蓋複數個導體層(即，頂部導體層131、底部導體層132與控制導體層133)和絕緣層104的介電覆蓋層155。在儲存塊區域21中，3D記憶裝置150可以還包括沿縱向方向(例如，z方向)從介電覆蓋層155的頂面延伸到襯底100中的複數個通道結構140和沿縱向方向(例如，z方向)從介電覆蓋層155的頂面延伸到襯底100的支撐柱113。每個通道結構140可以包括位於底部部分處的磊晶部分115、位於頂部部分處的汲極結構120和位於磊晶部分115與汲極結構120之間的半導體通道119。半導體通道119可以包括儲存薄膜116、半導體層117和介電核118。 磊晶部分115可以與襯底100接觸和導電地連接，並且，半導體通道119可以與汲極結構120和磊晶部分115接觸和導電地連接。可以由半導體通道119和控制導體層133形成複數個儲存單元。
可以在源極區域22中形成源極結構以便沿x方向在核心區域和階梯區域中延伸(未示出)。源極結構可以包括位於絕緣結構137中的源極觸點123。源極結構可以在縱向上貫穿堆疊層結構111地延伸，並且接觸襯底100，貫穿襯底100地對儲存單元施加源極電壓。3D記憶裝置150可以包括沿x方向被對準並且與相應的源極結構的至少側壁接觸的一個或複數個支撐結構112。在一些實施例中，支撐結構112通過其與源極結構的側壁的接觸/連接與至少一個相鄰的儲存塊區域21接觸。例如，支撐結構112中的每個支撐結構112與相應的源極區域22的全部兩個側壁接觸。在一些實施例中，每個支撐結構112通過其與源極結構的接觸/連接與相鄰的儲存塊區域21接觸。支撐結構112可以在形成源極結構和導體層(例如，頂部導體層131、底部導體層132與控制導體層133)期間為3D記憶裝置150提供支撐。3D記憶裝置因此在製造過程期間較不可能變形。縫隙結構的特徵大小較不易受波動的影響。
襯底100可以包括矽(例如，單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣層上有矽(SOI)、絕緣層上有鍺(GOI)或者任何其它合適的材料。在一些實施例中，襯底100是薄化襯底(例如，半導體層)，薄化襯底是通過磨削、蝕刻、化學機械研磨(CMP)或者其任意組合薄化的。在一些實施例中，襯底100包括矽。
通道結構140可以形成陣列，並且可以各自在縱向上延伸到襯底100以上。通道結構140可以貫穿複數個各自包括導體層(例如，頂部導體層131、底部導體層132或者控制導體層133)和絕緣層104的對(在本文中被稱為“導體/絕緣層對”)地延伸。在一些實施例中，在襯底100與堆疊層結構111之間形成 緩衝氧化物層101。至少在沿橫向方向的一邊(例如，x方向或/及y方向)上，堆疊層結構111可以包括例如位於階梯區域(未示出)中的階梯結構。堆疊層結構111中的導體/絕緣層對的數量(例如，32、64、96或者128)確定3D記憶裝置150中的儲存單元的數量。在一些實施例中，在儲存塊區域21中沿縱向方向交替地佈置堆疊層結構111中的導體層(例如，頂部導體層131、底部導體層132與控制導體層133)和絕緣層104。導體層(例如，頂部導體層131、底部導體層132與控制導體層133)可以包括導體材料，這樣的材料包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶矽、摻雜矽、矽化物或者其任意組合。絕緣層104可以包括介電材料，這樣的材料包括但不限於二氧化矽、氮化矽、氮氧化矽或者其任意組合。在一些實施例中，緩衝氧化物層101和介電覆蓋層155各自包括諸如是二氧化矽這樣的介電材料。在一些實施例中，頂部導體層131包括複數個充當頂部選擇閘極電極的頂部選擇導體層。控制導體層133可以充當選擇閘極電極，並且與相交的通道結構140形成儲存單元。在一些實施例中，底部導體層132包括複數個充當底部選擇閘極電極的底部選擇導體層。頂部選擇閘極電極和底部選擇閘極電極可以分別被施加以期望的電壓以選擇期望的塊/指/頁儲存區。
如第1B圖中所示，通道結構140可以包括在縱向上貫穿堆疊層結構111地延伸的半導體通道119。半導體通道119可以包括被填充了例如是半導體材料(例如，作為半導體層117)和介電材料(例如，作為儲存薄膜116)這樣的通道形成結構的通道孔。在一些實施例中，半導體層117包括矽(諸如，非晶矽、多晶矽或者單晶矽)。在一些實施例中，儲存薄膜116是包括隧穿層、儲存層(也被稱為“電荷捕捉層”)和阻隔層的複合層。半導體通道119的通道孔的剩餘空間可以被部分地或者全部地填充以包括介電材料(諸如，二氧化矽)的介電核118。半導體通道119可以具有圓柱形(例如，立柱形)。根據一些實施例，在徑向上從立柱的中心向外表面按照次序佈置介電核118、半導體層117、隧穿層、 儲存層和阻隔層。隧穿層可以包括二氧化矽、氮氧化矽或者其任意組合。儲存層可以包括氮化矽、氮氧化矽、矽或者其任意組合。阻隔層可以包括二氧化矽、氮氧化矽、高介電常數(高k)介電材料或者其任意組合。在一個示例中，儲存層可以包括二氧化矽/氮氧化矽(或者氮化矽)/二氧化矽(ONO)的複合層。
在一些實施例中，通道結構140進一步包括位於通道結構140的較低部分(例如，底部的下端處)中的磊晶部分115(例如，半導體插塞)。如本文中使用的，在襯底100被定位在3D記憶裝置150的最低的平面中時，元件(例如，通道結構140)的“上端”是在縱向方向上更遠離襯底100的端，並且元件(例如，通道結構140)的“下端”是在縱向方向上更靠近襯底100的端。磊晶部分115可以包括從襯底100開始在任何合適的方向上磊晶地生長的半導體材料(諸如，矽)。應當理解，在一些實施例中，磊晶部分115包括單晶矽--與襯底100相同的材料。換句話說，磊晶部分115可以包括從襯底100開始生長的被磊晶地生長的半導體層。磊晶部分115還可以包括與襯底100不同的材料。在一些實施例中，磊晶部分115包括矽、鍺和矽鍺中的至少一項。在一些實施例中，磊晶部分115的部分位於襯底100的頂面以上，並且與半導體通道119接觸。磊晶部分115可以被導電地連接到半導體通道119。在一些實施例中，磊晶部分115的頂面被放置在底部絕緣層104(例如，位於堆疊層結構111的底部處的絕緣層)的頂面與底面之間。
在一些實施例中，通道結構140進一步包括位於通道結構140的較高部分(例如，上端處)中的汲極結構120(例如，通道插塞)。汲極結構120可以與半導體通道119的上端接觸，並且可以被導電地連接到半導體通道119。汲極結構120可以包括半導體材料(例如，多晶矽)或者導體材料(例如，金屬)。在一些實施例中，汲極結構包括被填充了作為黏附層的Ti/TiN或者Ta/TaN和作為導體材料的鎢的缺口。通過在製造3D記憶裝置150期間覆蓋半導體通道119的上 端，汲極結構120可以充當用於防止對被填充在半導體通道119中的介電材料(諸如，二氧化矽和氮化矽)的蝕刻的蝕刻停止層。
如第1A圖中所示，源極區域22可以分隔不同的儲存塊區域21。可以在每個儲存塊區域21中形成複數個通道結構140(例如，儲存單元)。在一些實施例中，源極區域22可以沿x方向延伸。源極區域22和儲存塊區域21(即，儲存塊)的數量的範圍可以是從0到n的，n為正整數。n的數量應當基於3D記憶裝置150的設計或/及製造來確定，而不應當受本公開內容的實施例的限制。出於說明的目的，在本公開內容中，n等於2。
在一些實施例中，源極結構包括位於絕緣結構137中、沿x方向在相應的源極區域22中延伸的源極觸點123。源極觸點123可以與襯底100接觸並且形成與襯底100的導電的連接以便對儲存單元施加源極電壓。在一些實施例中，源極觸點123包括多晶矽、矽化物、鍺、矽鍺、銅、鋁、鈷和鎢中的一項或多項。在一些實施例中，絕緣結構137包括二氧化矽、氮化矽和氮氧化矽中的一項或多項。
可以形成沿y方向與源極結構的一個或者全部兩個側壁接觸的至少一個支撐結構112。如第1A圖中所示，支撐結構112可以通過其與源極結構的接觸/連接與一個或者全部兩個儲存塊區域21接觸。在一些實施例中，支撐結構112可以與相應的源極結構的全部兩個側壁接觸，並且因此與全部兩個相鄰的儲存塊區域21接觸。如第1B圖和第1C圖中所示，支撐結構112可以沿z方向延伸到襯底100。支撐結構112可以包括單層結構或者多層結構。例如，支撐結構112可以包括單一的材料或者多於一種材料。在一些實施例中，在支撐結構112包括多於一種材料時，不同的材料可以被沉積為支撐孔107中的堆疊層，形成堆疊層結構。支撐結構112的材料的具體數量和層的數量應當基於3D記憶裝置150的設計或/及製造來確定，而不應當受本公開內容的實施例的限制。
如第1A圖至第1C圖中所示，複數個支撐結構112可以沿x方向將源極結構劃分成複數個源極觸點123和絕緣結構137。如果源極觸點123(例如，和相應的絕緣結構137)和相鄰的源極觸點123(例如，和相應的相鄰絕緣結構137)之間的支撐結構112和與源極結構相鄰的僅一個儲存塊區域接觸，則源極觸點123和相鄰的源極觸點123可以是與彼此接觸的，以及，如果其間的支撐結構112和與源極結構相鄰的全部兩個儲存塊區域接觸則可以是與彼此斷開的。在一些實施例中，支撐結構112的側壁各自例如沿x方向與相應的源極結構接觸。
在一些實施例中，支撐結構112包括具有足夠的硬度和強度的合適的支撐材料，並且可以為形成導體層(例如，頂部導體層131、底部導體層132與控制導體層133)和導體部分(例如，頂部導體層131和底部導體層132)支撐閘極替換製程。支撐材料可以包括與犧牲材料(例如，多晶矽或者矽化物)不同的材料，以使得支撐結構112和支撐柱113在犧牲層在其中被蝕刻掉的閘極替換製程期間幾乎沒有損壞或者沒有任何損壞。在一些實施例中，支撐結構112和支撐柱113可以包括相同的材料(例如，二氧化矽)。在一些實施例中，支撐結構112和支撐柱113的深度可以是沿z軸相同的，例如，從襯底100的頂面到介電覆蓋層155的頂面。
沿y方向的支撐結構112的寬度可以小於、等於或者大於沿y方向的源極結構的寬度。在一些實施例中，支撐結構112的寬度等於或者大於沿y方向的源極結構的寬度。第9圖說明了支撐結構112、相鄰的源極觸點123和相鄰的絕緣結構137的放大平面圖900。如第9圖中所示，沿y方向的支撐結構112的寬度d2小於、等於或者大於沿y方向的相應的源極結構的寬度d1。支撐結構112可以在縫隙結構和源極結構的製造過程期間與至少一個相鄰的儲存塊區域21接觸，支撐整個3D記憶裝置150，並且防止堆疊層結構111塌陷。在一些實施例中，寬度d2大於或者等於寬度d1，並且支撐結構112與全部兩個相鄰的儲存塊區域21接觸。 沿x-y平面的支撐柱的橫截面形狀可以包括任何可以在製造過程中被形成的合適形狀。例如，橫截面形狀可以包括圓形、三角形、矩形、五角形、六角形、任意形狀或者其組合。為了易於說明，支撐結構112具有沿x-y平面的圓形橫截面。取決於3D記憶裝置150的結構和製造過程，支撐結構112的尺寸(例如，直徑)可以或者可以不沿z方向改變。
3D記憶裝置150可以是單片3D記憶裝置的部分。術語“單片”表示3D記憶裝置的元件(例如，外圍裝置和儲存陣列裝置)是在單個襯底上被形成的。對於單片3D記憶裝置，由於外圍裝置處理和儲存陣列裝置處理的捲繞，製造遭遇額外的限制。例如，儲存陣列裝置(例如，NAND通道結構)的製造受限於與已經或者將要在同一個襯底上被形成的外圍裝置相關聯的熱預算。
替換地，3D記憶裝置150可以是非單片3D記憶裝置的部分，其中，可以在不同的襯底上單獨地形成並且然後例如以面對面的方式鍵合元件(例如，外圍裝置和儲存陣列裝置)。在一些實施例中，儲存陣列裝置襯底(例如，襯底100)仍然作為被鍵合的非單片3D記憶裝置的襯底，並且外圍裝置(例如，包括諸如是頁緩衝器、解碼器和鎖存器這樣的任何合適的被用於促進3D記憶裝置150的操作的數位、類比或/及混合信號外圍電路；未示出)被翻轉並且朝下面向儲存陣列裝置(例如，NAND儲存串)以便進行混合鍵合。應當理解，在一些實施例中，儲存陣列裝置襯底(例如，襯底100)被翻轉並且朝向面向外圍裝置(未示出)以便進行混合鍵合，以使得在被鍵合的非單片3D記憶裝置中，儲存陣列裝置位於外圍裝置之上。儲存陣列裝置襯底(例如，襯底100)可以是薄化襯底(其不是被鍵合的非單片3D記憶裝置的襯底)，並且可以在薄化儲存陣列裝置襯底的背側上形成非單片3D記憶裝置的後段制程(BEOL)互連。
第2圖至第7圖說明了用於形成第1A圖至第1C圖中所示的3D記憶裝置150的製造過程。第10A圖是第2圖至第7圖中所說明的方法1000的流程圖。為 了易於說明，相同或者相似的部分被標記了與本公開內容的第1圖至第7圖中相同的圖式標記。
在製程的起始處，形成具有交織的複數個初始絕緣層和複數個初始犧牲層的堆疊層結構(操作1002)。第2A圖至第2C圖說明了相對應的結構200。
如第2A圖至第2C圖中所示，在襯底100上形成具有介電堆疊層的堆疊層結構111，介電堆疊層具有交織的初始絕緣層104i和初始犧牲層103i。初始犧牲層103i可以被用於隨後形成導體層133。堆疊層結構111可以還包括分別用於隨後形成頂部導體層131和底部導體層132的頂部初始犧牲層106i和底部初始犧牲層145i。在一些實施例中，堆疊層結構111包括位於初始犧牲層(例如，103i、145i和106i)和初始絕緣層104i之上的介電覆蓋層155。3D記憶裝置150可以包括用於形成通道結構140和支撐柱113的核心區域和用於形成階梯和位於階梯上的接觸插塞的階梯區域(未示出)。核心區域可以包括用於形成通道結構140的儲存塊區域21。在一些實施例中，儲存塊區域21可以是位於一對源極區域22之間的。
堆疊層結構111可以具有階梯結構。可以通過使用蝕刻遮罩(例如，位於材料堆疊層之上的圖案化PR層)重複地蝕刻材料堆疊層來形成階梯結構，所述材料堆疊層包括複數個交織的犧牲材料層和絕緣材料層。可以通過在緩衝氧化物層101上交替地沉積犧牲材料的層和絕緣材料的層直到達到期望的層數來形成交織的犧牲材料層和絕緣材料層。在一些實施例中，犧牲材料層被沉積在緩衝氧化物層101上，以及，絕緣材料層被沉積在犧牲材料層上，如此等等。犧牲材料層和絕緣材料層可以具有相同的或者不同的厚度。在一些實施例中，犧牲材料層和底層的絕緣材料層被稱為介電材料對。在一些實施例中，一個或複數個介電材料對可以形成一個級別/階梯。在形成階梯結構期間，PR層被修剪(例如，被遞增地並且從材料堆疊層的邊界開始向內地(通常從全部方向上) 蝕刻)，並且被用作用於蝕刻材料堆疊層的被暴露的部分的蝕刻遮罩。被修剪的PR的量可以是與階梯的尺寸直接相關的(例如，決定性的)。可以使用合適的蝕刻(例如，諸如是濕式蝕刻這樣的等向性乾式蝕刻)獲得對PR層的修剪。為了形成階梯結構，可以相繼地形成和修剪一個或複數個PR層。在修剪PR層之後，可以使用合適的蝕刻劑對每個介電材料對進行蝕刻，以移除犧牲材料層和底層的絕緣材料層兩者的部分。經蝕刻的犧牲材料層和絕緣材料層可以形成初始犧牲層(例如，103i、106i和145i)和初始絕緣層104i。然後可以移除PR層。
絕緣材料層和犧牲材料層在隨後的閘極替換製程期間可以具有不同的蝕刻選擇性。在一些實施例中，絕緣材料層和犧牲材料層包括不同的材料。在一些實施例中，絕緣材料層包括二氧化矽，並且對絕緣材料層進行的沉積包括化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)和濺鍍中的一項或多項。在一些實施例中，犧牲材料層包括氮化矽，並且對絕緣材料層進行的沉積包括CVD、PVD、ALD和濺鍍中的一項或多項。在一些實施例中，對犧牲材料層和絕緣材料層進行的蝕刻包括一個或複數個合適的非等向性蝕刻製程(例如，乾式蝕刻)。
回頭參考第10A圖，形成至少一個支撐孔、至少一個通道孔和至少一個柱孔。在一些實施例中，至少一個通道孔和至少一個柱孔是通過與形成至少一個支撐孔相同的操作被形成的(操作1004)。第3A圖至第3C圖說明了相對應的結構300。如第3A圖至第3C圖中所示，在源極區域22中形成支撐孔107中的至少一個支撐孔107。在一些實施例中，沿x方向與彼此隔開地在每個源極區域22中形成支撐孔107中的至少一個支撐孔107。沿x方向，支撐孔107的長度可以小於將被形成的源極結構的長度L(第6圖中的)(或者，源極區域22或者在其中形成源極結構的縫隙結構的長度)。支撐孔107中的至少一個支撐孔107可以具有相同的或者不同的尺寸。在一些實施例中，支撐孔107中的至少一個支撐孔107可以 具有沿x-y平面的相同的形狀(例如，諸如是立柱形這樣的圓柱形或者立方體形)和尺寸，以及，沿z方向的相同的深度。沿y方向，支撐孔107的寬度可以小於、大於或者等於將被形成的源極結構的寬度。在一些實施例中，沿y方向，支撐孔107的寬度等於或者大於源極區域22的寬度W。在一些實施例中，支撐孔107暴露襯底100。
在一些實施例中，在複數個儲存塊區域21中形成至少一個通道孔105，並且在階梯區域或/及複數個儲存塊區域21中形成至少一個柱孔106。在一些實施例中，沿x方向與彼此隔開地在每個儲存塊區域21中形成至少一個通道孔105和至少一個柱孔106。在一些實施例中，通道孔105的底面和柱孔106的底面各自暴露襯底100。本公開內容的圖式中示出的佈局是僅出於說明的目的的，而非按比例的。
可以通過合適的圖案化製程形成支撐孔107中的至少一個支撐孔107、至少一個通道孔105和至少一個柱孔106。例如，可以在堆疊層結構111上使用例如是圖案化PR層這樣的蝕刻遮罩來暴露與支撐孔107、通道孔105和柱孔106相對應的區域，以及，可以執行諸如是乾式蝕刻或/及濕式蝕刻這樣的蝕刻製程來移除堆疊層結構111的部分，並且形成支撐孔107中的至少一個支撐孔107、至少一個通道孔105和至少一個柱孔106。然後可以移除PR層。
回頭參考第10A圖，可以形成用於填充在至少一個通道孔105中的犧牲結構110(操作1006)。第4A圖至第4C圖說明了相對應的結構400。如第4A圖至第4C圖中所示，可以利用犧牲結構110來填充通道孔105，以便例如防止在利用支撐材料填充支撐孔107和柱孔106時由沉積支撐材料引起的污染。犧牲結構110包括犧牲材料，犧牲材料具有二氧化矽、氮化矽和多晶矽中的一項或多項，並且沉積製程包括CVD、PVD、濺鍍和ALD中的一項或多項。可選地，執行平坦化製程(例如，CMP或/及凹陷蝕刻)以移除堆疊層結構111上的任何過多的材 料(例如，犧牲材料)。
回頭參考第10A圖，分別在支撐孔和柱孔中形成支撐結構和支撐柱(操作1008)。可以分別通過向支撐孔和柱孔沉積支撐材料來形成支撐結構和支撐柱。第4A圖至第4C圖說明了相對應的結構400。如第4A圖至第4C圖中所示，支撐孔107和柱孔106可以各自被填充以支撐材料以形成支撐結構112和支撐柱113。支撐材料可以包括與初始犧牲層(例如，103i、106i和145i)和犧牲結構110的材料不同的材料，以使得支撐結構112和支撐柱113在犧牲層在其中被蝕刻掉的閘極替換製程期間和在犧牲結構110在其中被蝕刻掉的製程期間幾乎沒有損壞或者沒有任何損壞。在一些實施例中，支撐孔107和柱孔106可以被填充以單層的支撐材料。例如，可以通過向支撐孔107和柱孔106中沉積支撐材料來形成支撐材料。可選地，可以執行平坦化製程(例如，乾式/濕式蝕刻或/及CMP)以移除堆疊層結構111的頂面上的任何過多的材料。在一些其它的實施例中，可以在支撐孔107和柱孔106中形成多層的支撐材料。例如，可以順序地沉積不同材料的層以填滿支撐孔107和柱孔106。
回頭參考第10A圖，移除通道孔中的犧牲材料，並且在至少一個通道孔中形成通道結構(操作1010)。第5A圖至第5D圖說明了相對應的結構500。如第5A圖至第5D圖中所示，可以在通道孔105中的每個通道孔105中形成複數個通道結構140。在一些實施例中，移除通道孔105中的犧牲結構110，並且重新形成複數個通道孔105。在移除犧牲結構110之後，在通道孔105中暴露襯底100。可以通過與初始在襯底100上形成通道孔105相同的蝕刻製程或/及通過單獨的凹陷蝕刻製程在每個通道孔105的底部處形成凹陷區域以暴露襯底100的頂部部分。在一些實施例中，在每個通道孔的底部處(例如，在凹陷區域上)形成半導體插塞。可以通過磊晶生長製程或/及沉積製程形成半導體插塞。在一些實施例中，半導體插塞是通過磊晶生長形成的，並且被稱為磊晶部分115。可選地，可以執 行凹陷蝕刻(例如，乾式蝕刻或/及濕式蝕刻)以移除通道孔105的側壁上的過多的半導體材料或/及將磊晶部分115的頂面控制在期望的位置處。在一些實施例中，磊晶部分115的頂面被定位在底部初始絕緣層104i的頂面和底面之間。
在一些實施例中，磊晶部分115包括通過從襯底100開始的磊晶的生長所形成的單晶矽。在一些實施例中，磊晶部分115包括通過沉積製程形成的多晶矽。經磊晶生長的磊晶部分115的形成可以包括但不限於氣相磊晶(VPE)、液相磊晶(LPE)、分子束磊晶(MPE)或者其任意組合。經沉積的磊晶部分115的形成可以包括但不限於通過CVD、PVD或/及ALD。
在一些實施例中，在通道孔105中的磊晶部分115之上形成半導體通道119，並且半導體通道119與通道孔105中的磊晶部分115接觸。半導體通道可以包括通道形成結構，通道形成結構具有儲存薄膜116(例如，包括阻隔層、儲存層和隧穿層)、被形成在磊晶部分115之上並且連接磊晶部分115的半導體層117和填滿通道孔的剩餘部分的介電核118。在一些實施例中，首先沉積儲存薄膜116以覆蓋通道孔的側壁和磊晶部分115的頂面，以及，然後在儲存薄膜116和磊晶部分115上沉積半導體層117。可以隨後使用一個或複數個薄膜沉積製程(諸如，ALD、CVD、PVD、任何其它合適的製程或者其任意組合)按照次序沉積阻隔層、儲存層和隧穿層以形成儲存薄膜116。然後可以使用一個或複數個薄膜沉積製程(諸如，ALD、CVD、PVD、任何其它合適的製程或者其任意組合)在隧穿層上沉積半導體層117。在一些實施例中，通過在沉積半導體層117之後沉積介電材料(諸如，二氧化矽)在通道孔的剩餘空間中填充介電核118。
在一些實施例中，在每個通道孔的上部部分中形成汲極結構120。在一些實施例中，可以通過CMP、磨削、濕式蝕刻或/及乾式蝕刻移除位於堆疊層結構11的頂面上和每個通道孔的上部部分中的儲存薄膜116、半導體層117和介電核118的部分，以在通道孔的上部部分中形成凹陷，以使得半導體通道的頂面可 以是位於介電覆蓋層155的頂面和底面之間的。然後可以經由通過一個或複數個薄膜沉積製程(諸如，CVD、PVD、ALD、電鍍、無電鍍或者其任意組合)向凹陷中沉積導體材料(諸如，金屬)形成汲極結構120。因此形成通道結構140。可以隨後通過半導體通道119與控制導體層133的相交形成複數個儲存單元。可選地，執行平坦化製程(例如，乾式/濕式蝕刻或/及CMP)以移除堆疊層結構111的頂面上的任何過多的材料。
在一些實施例中，可以按照不同的次序執行操作1008和操作1010。例如，可以在操作1008之前執行操作1010。例如，可以在形成支撐結構和支撐柱之前形成至少一個通道孔中的每個通道孔中的通道結構。例如，在1006處，可以在至少一個支撐孔107和至少一個柱孔106中的每個支撐孔107和柱孔106中形成犧牲結構。在形成至少一個通道孔105中的每個通道孔105中的通道結構140之後，可以分別通過移除至少一個支撐孔107和至少一個柱孔106中的每個支撐孔107和柱孔106中的犧牲結構在至少一個支撐孔107和至少一個柱孔106中的每個支撐孔107和柱孔106中形成支撐結構112和支撐柱113。
回頭參考第10A圖，可以移除源極區域中的堆疊層結構的部分以形成在橫向和縱向上延伸的至少一個縫隙結構(操作1012)。第6圖說明了相對應的結構600。如第6圖中所示，可以在源極區域22中形成在橫向上沿x方向延伸的縫隙結構122。可以在每個儲存塊區域21中形成複數個交織的犧牲層和絕緣層104。縫隙結構122可以在縱向上沿z方向延伸，暴露襯底100。可以沿x方向在源極區域22中分佈一個或複數個支撐結構112，將相應的縫隙結構122劃分成複數個縫隙缺口。支撐結構112的側壁可以例如沿x方向與縫隙結構122接觸。支撐結構112可以與縫隙結構122的至少一個側壁(即，堆疊層結構111的至少一個相鄰的儲存塊區域21)接觸。在一些實施例中，支撐結構112與縫隙結構122的全部兩個側壁接觸。即，支撐結構112可以沿y方向與全部兩個相鄰的儲存塊區域21 接觸。沿y方向的支撐結構112的寬度可以小於、等於或者大於沿y方向的相應的縫隙結構122的寬度。第9圖說明了支撐結構112和縫隙結構122的放大平面圖900。如第9圖中所示，沿y方向的支撐結構112的寬度d2等於或者大於沿y方向的縫隙結構122的寬度d1。在一些實施例中，寬度d2大於寬度d1。在一些實施例中，支撐結構112在形成縫隙結構122期間與至少一個相鄰的儲存塊區域21接觸。即，支撐結構112可以在形成縫隙結構122和隨後形成源極結構期間為相鄰的儲存塊區域21提供支撐，以防止縫隙結構122(例如，儲存塊區域21)變形。在一些實施例中，寬度d2等於或者大於寬度d1，並且支撐結構112在形成縫隙結構122和源極結構期間與全部兩個相鄰的儲存塊區域21接觸，為堆疊層結構111提供支撐。在一些實施例中，支撐結構112被用作蝕刻遮罩，並且執行非等向性蝕刻製程(例如，乾式蝕刻)以移除源極區域22中的堆疊層結構111的部分，以便形成縫隙結構122。可以移除圍繞(例如，鄰近)每個支撐結構112的堆疊層結構111的部分以暴露襯底100，形成縫隙結構122。可以執行非等向性蝕刻製程(例如，乾式蝕刻)以形成縫隙結構122。
回頭參考第10A圖，在每個縫隙結構中形成源極結構，並且形成複數個導體層和複數個儲存塊(操作1014)。第7A圖至第7E圖說明了相對應的結構700。如第7A圖和第7B圖中所示，可以移除從形成縫隙結構122時被保留在儲存塊區域21中的犧牲層以形成複數個橫向凹陷。如第7C圖至第7E圖中所示，可以沉積合適的導體材料以填滿儲存塊區域21中的橫向凹陷，以便形成複數個導體層(例如，頂部導體層131、底部導體層132與控制導體層133)，以及，可以沉積另一種合適的導體材料以填滿源極區域22中的橫向凹陷，以便形成複數個源極結構。
在一些實施例中，移除儲存塊區域21中的初始犧牲層(例如，103i、106i和145i)以形成複數個橫向凹陷，並且沉積合適的導體材料以填滿橫向凹 陷，在儲存塊區域21中形成複數個導體層(例如，頂部導體層131、底部導體層132與控制導體層133)。控制導體層133可以與半導體通道119相交，並且在儲存塊區域21中形成複數個儲存單元，儲存塊區域21形成儲存塊。在一些實施例中，儲存塊區域中的頂部犧牲層可以形成頂部導體層131，並且儲存塊區域中的底部犧牲層可以形成底部導體層132。
導體材料可以包括鎢、鋁、銅、鈷、矽化物和多晶矽中的一項或多項。可以執行合適的等向性蝕刻製程(例如，濕式蝕刻)以移除犧牲層和犧牲部分，並且形成複數個橫向凹陷。可以執行合適的沉積製程(諸如，CVD、PVD、ALD或/及濺鍍)以向橫向凹陷中沉積導體材料，以便形成導體層(例如，頂部導體層131、底部導體層132與控制導體層133)。
如第7C圖至第7E圖中所示，可以在每個縫隙結構122中形成絕緣結構137，並且可以在相應的絕緣結構中形成源極觸點123。每個源極區域22中的絕緣結構137和源極觸點123可以形成源極結構。可以沿x方向在支撐結構112的每一側上形成絕緣結構137和源極觸點123。支撐結構112可以分隔沿x方向的相鄰的源極觸點123和絕緣結構137，並且可以與沿y方向的至少一個相鄰的儲存塊接觸。在一些實施例中，絕緣結構137包括二氧化矽，並且是通過CVD、PVD、ALD和濺鍍中的一項或多項被沉積的。可以執行凹陷蝕刻以移除位於相應的縫隙結構122的底部處的絕緣結構137的部分以暴露襯底100。在一些實施例中，源極觸點123包括鎢、鋁、銅、鈷、矽化物和多晶矽中的一項或多項，並且執行合適的沉積製程(例如，CVD、PVD、ALD和濺鍍中的一項或多項)以向相應的縫隙結構122中沉積源極觸點123。
根據一些實施例，第8A圖至第8F圖說明了用於形成3D記憶裝置的另一種製造過程800，以及，第10B圖說明了該製造過程的流程圖1050。與第1圖至第7圖中說明的製造過程不同，形成具有交織的複數個初始絕緣層和複數個初始 犧牲層的兩個堆疊層結構。為了易於說明，未在描述內容中重複與第1圖至第7圖中說明的操作相同或者相似的操作。
在製程的起始處，形成具有交織的複數個初始絕緣層和複數個初始犧牲層的第一堆疊層結構211(操作1052)。該操作可以是與方法1000中的操作1002類似的。
在操作1054處，形成在縱向上在第一堆疊層結構211中延伸並且延伸到襯底100中的至少一個第一支撐孔207，並且通過與在第一介電堆疊層上形成至少一個第一支撐孔207相同的操作，在複數個儲存塊區域中形成至少一個第一通道孔205和至少一個第一柱孔206。該操作可以是與方法1000中的操作1004類似的。
在操作1056處，分別在至少一個第一支撐孔207、至少一個第一通道孔205和至少一個第一柱孔206中的每個中形成犧牲結構220。可以通過利用犧牲材料填充至少一個第一支撐孔207、至少一個第一通道孔205和至少一個第一柱孔206中的每個來形成犧牲結構220。犧牲結構220的形成可以被稱為方法1000中的操作1006。可選地，執行平坦化製程(例如，CMP或/及凹陷蝕刻)以便為將在第一堆疊層結構211上被形成的第二堆疊層結構212移除來自沉積製程的任何過多的介電材料。
在操作1058處，在第一堆疊層結構211上形成具有交織的複數個初始絕緣層和複數個初始犧牲層的第二堆疊層結構212。該操作可以是與方法1000中的操作1002類似的。
在操作1060處，形成在縱向上在第二堆疊層結構212中延伸的至少一個第二支撐孔307。可以通過與形成至少一個第二支撐孔307相同的操作在第二堆疊層結構212中形成至少一個第二通道孔305和至少一個第二柱孔306。在一些實施例中，每個第二支撐孔307是在縱向上沿z方向與第一堆疊層結構211中的相 對應的第一支撐孔207對準的。第二支撐孔307的底部可以暴露被形成在相對應的第一支撐孔207中的犧牲結構220。此外，每個第二通道孔305是在縱向上與相對應的第一通道孔205對準的，並且暴露被形成在相對應的第一通道孔中的相對應的犧牲結構220。每個第二柱孔306是在縱向上與相對應的第一柱孔206對準的，並且暴露被形成在相對應的第一柱孔206中的相對應的犧牲結構。
在操作1062處，在至少一個第二通道孔305中的每個第二通道孔305中形成犧牲結構221。該操作可以是與操作1006類似的。因此，在第二通道孔305和第一通道孔205中形成相同的犧牲結構。第二通道孔305和第一通道孔205可以形成通道孔205-1。
移除至少一個第一支撐孔207和至少一個第一柱孔206中的犧牲材料。因此，第二支撐孔307是與第一支撐孔207連接在一起，並且經連接的第二支撐孔307和第一支撐孔207可以形成支撐孔207-1。第二柱孔306是與第一柱孔206連接在一起的，並且經連接的第二柱孔306和第一柱孔206可以形成與方法1000中的柱孔106類似的柱孔206-1。
在操作1064處，在與操作1008和操作1010類似的操作中，可以分別在通道孔205-1、支撐孔207-1和柱孔206-1中形成通道結構140、至少一個支撐結構112和至少一個支撐柱113。
在操作1066處，在與操作1012和操作1014類似的操作中，形成至少一個縫隙結構、至少一個縫隙結構中的每個縫隙結構中的源極結構、複數個導體層和複數個儲存塊。
在一些實施例中，一種3D記憶裝置包括堆疊層結構和至少一個源極結構，所述至少一個源極結構在縱向和橫向上延伸，並且將堆疊層結構劃分成複數個儲存塊區域。堆疊層結構可以包括被交織在襯底上的複數個導體層和複數個絕緣層。所述至少一個源極結構包括沿縱向方向延伸到襯底的至少一個支 撐結構，所述至少一個支撐結構與相應的源極結構的至少側壁接觸。
在一些實施例中，所述至少一個支撐結構各自與全部兩個相鄰的儲存塊區域接觸。
在一些實施例中，所述至少一個源極結構中的每個源極結構包括沿縱向方向延伸到襯底的至少一個支撐結構。
在一些實施例中，所述至少一個支撐結構的側壁各自與相應的源極結構接觸。
在一些實施例中，沿與所述至少一個支撐結構沿其延伸的一個橫向方向垂直的另一個橫向方向，所述至少一個支撐結構中的每個支撐結構的寬度大於或者等於源極結構的寬度。
在一些實施例中，所述至少一個支撐結構包括二氧化矽或者多晶矽中的至少一項。
在一些實施例中，所述3D記憶裝置進一步包括位於複數個儲存塊區域中的至少一個儲存塊區域中的在縱向上在堆疊層結構中延伸的至少一個通道結構，其中，所述至少一個通道結構包括磊晶部分、半導體通道和汲極結構。磊晶部分與襯底接觸並且導電地連接，磊晶部分的頂面位於底部絕緣層的頂面和底面之間。半導體通道與磊晶部分接觸並且導電地連接，半導體通道包括在徑向上從半導體通道的側壁到半導體通道的中心佈置的阻隔層、儲存層、隧穿層、半導體層和介電核。汲極結構與半導體通道接觸並且導電地連接。
在一些實施例中，所述3D記憶裝置進一步包括位於複數個儲存塊區域中的至少一個儲存塊區域中的在縱向上在堆疊層結構中延伸的至少一個支撐柱，其中所述至少一個支撐柱包括與所述至少一個支撐結構相同的材料。
在一些實施例中，一種用於形成3D記憶裝置的方法包括：形成介電堆疊層，介電堆疊層包括位於襯底上的交織的複數個初始絕緣層和複數個初始 犧牲層；形成在縱向和橫向上在介電堆疊層中延伸的至少一個縫隙結構，所述至少一個縫隙結構將介電堆疊層劃分成複數個儲存塊區域，其中，所述至少一個縫隙結構包括沿縱向方向延伸到襯底並且與至少一個相鄰的儲存塊區域接觸的至少一個支撐結構；以及，在所述至少一個縫隙結構中的每個縫隙結構中形成源極結構。
在一些實施例中，形成所述至少一個縫隙結構包括：形成在縱向上在介電堆疊層中延伸並且延伸到襯底中的至少一個支撐孔；利用支撐材料填充所述至少一個支撐孔以形成至少一個支撐結構；以及，移除堆疊層結構的部分以形成在橫向上延伸的至少一個縫隙結構，沿與縫隙結構沿其延伸的一個橫向方向垂直的另一個橫向方向，所述至少一個支撐結構中的每個支撐結構的寬度大於或者等於相應的縫隙結構的寬度，所述至少一個縫隙結構的側壁與所述至少一個縫隙結構接觸。
在一些實施例中，形成源極結構包括：在所述至少一個縫隙結構中的每個縫隙結構中形成絕緣結構，絕緣結構暴露襯底；以及，在絕緣結構中形成源極觸點，源極觸點與襯底接觸並且導電地連接。
在一些實施例中，所述用於形成3D的方法進一步包括：通過與形成所述至少一個支撐孔相同的操作在所述複數個儲存塊區域中形成至少一個通道孔；以及，利用犧牲材料填充所述至少一個通道孔。
在一些實施例中，所述用於形成3D的方法進一步包括：通過與形成所述至少一個支撐孔相同的操作形成至少一個柱孔；以及，通過與填充所述至少一個支撐孔相同的操作利用支撐材料填充所述至少一個柱孔。
在一些實施例中，所述用於形成3D的方法進一步包括：形成介電堆疊層包括形成第一介電堆疊層和第二介電堆疊層；以及，形成至少一個支撐結構。形成至少一個支撐結構進一步包括：在形成第二介電堆疊之前，形成在縱 向上在第一介電堆疊層中延伸並且延伸到襯底中的至少一個第一支撐孔；利用犧牲材料填充所述至少一個第一支撐孔；在第一介電堆疊層上形成第二介電堆疊層；形成在縱向上在第二介電堆疊層中延伸並且暴露相應的第一支撐孔中的犧牲材料的至少一個第二支撐孔；移除犧牲材料以暴露襯底和形成至少一個支撐孔；以及，利用支撐材料填充所述至少一個支撐孔。
在一些實施例中，所述用於形成3D的方法進一步包括：通過與形成至少一個第一支撐孔相同的操作在複數個儲存塊區域中形成至少一個第一通道孔；通過與填充至少一個第一支撐孔相同的操作利用犧牲材料填充所述至少一個第一通道孔；形成在縱向上在第二介電堆疊層中延伸並且暴露相應的第一通道孔中的犧牲材料的至少一個第二通道孔；以及，利用另一種犧牲材料填充所述至少一個第二通道孔。
在一些實施例中，所述用於形成3D的方法進一步包括：通過與形成至少一個第一支撐孔相同的操作形成至少一個第一柱孔；通過與填充至少一個第一支撐孔相同的操作利用犧牲材料填充所述至少一個第一柱孔；形成在縱向上在第二介電堆疊層中延伸並且暴露相應的第一柱孔中的犧牲材料的至少一個第二柱孔；移除犧牲材料以暴露襯底和形成至少一個柱孔；以及，通過與填充至少一個支撐孔相同的操作利用支撐材料填充所述至少一個柱孔。
在一些實施例中，所述用於形成3D的方法進一步包括：移除所述至少一個第二通道孔中的所述另一種犧牲材料和所述至少一個第一通道孔中的犧牲材料以暴露襯底和形成至少一個通道孔；以及，在所述至少一個通道孔中的每個通道孔中形成通道結構。
在一些實施例中，所述用於形成3D的方法進一步包括：移除複數個儲存塊區域中的每個儲存塊區域中的複數個犧牲層以形成複數個橫向凹陷；以及，在所述複數個橫向凹陷中形成複數個導體層。
在一些實施例中，形成源極結構進一步包括：在所述至少一個縫隙結構中的每個縫隙結構中形成絕緣結構；以及，形成位於絕緣結構中並且與襯底接觸的源極觸點。
在一些實施例中，一種用於形成3D記憶裝置的方法包括：形成介電堆疊層，介電堆疊層包括位於襯底上的交織的複數個初始絕緣層和複數個初始犧牲層；在複數個源極區域中的每個源極區域中形成沿縱向方向延伸到襯底的至少一個支撐結構；形成在縱向和橫向上在介電堆疊層中延伸的複數個縫隙結構，所述複數個縫隙結構將介電堆疊層劃分成複數個儲存塊區域，其中，所述複數個縫隙結構包括所述至少一個支撐結構，並且其中，所述至少一個支撐結構與至少一個相鄰的儲存塊區域接觸；以及，在所述至少一個縫隙結構中的每個縫隙結構中形成源極結構。
在一些實施例中，形成至少一個支撐結構和形成複數個縫隙結構進一步包括：形成在縱向上在介電堆疊層中延伸並且延伸到襯底中的至少一個支撐孔；利用支撐材料填充所述至少一個支撐孔以形成所述至少一個支撐結構；以及，移除堆疊層結構的部分以形成在橫向上延伸的所述至少一個縫隙結構，沿與縫隙結構沿其延伸的一個橫向方向垂直的另一個橫向方向，所述至少一個支撐結構中的每個支撐結構的寬度大於或者等於相應的縫隙結構的寬度，所述至少一個支撐結構與所述至少一個相鄰的儲存塊區域接觸。
在一些實施例中，所述用於形成3D記憶裝置的方法進一步包括：在所述至少一個縫隙結構中的每個縫隙結構中形成絕緣結構，絕緣結構暴露襯底；以及，在絕緣結構中形成源極觸點，源極觸點與襯底接觸並且導電地連接。
在一些實施例中，所述用於形成3D記憶裝置的方法進一步包括：通過與形成所述至少一個支撐孔相同的操作在所述複數個儲存塊區域中形成至少一個通道孔；以及，利用犧牲材料填充所述至少一個通道孔。
在一些實施例中，所述用於形成3D記憶裝置的方法進一步包括：通過與形成所述至少一個支撐孔相同的操作形成至少一個柱孔；以及，通過與填充所述至少一個支撐孔相同的操作利用支撐材料填充所述至少一個柱孔。
在一些實施例中，所述用於形成3D記憶裝置的方法進一步包括：移除所述至少一個通道孔中的犧牲材料以暴露襯底；以及，在所述至少一個通道孔中的每個通道孔中形成通道結構。
在一些實施例中，所述用於形成3D記憶裝置的方法進一步包括：形成介電堆疊層包括形成第一介電堆疊層和第二介電堆疊層；以及，形成至少一個支撐結構。形成至少一個支撐結構進一步包括：在形成第二介電堆疊之前，形成在縱向上在第一介電堆疊層中延伸並且延伸到襯底中的至少一個第一支撐孔；利用犧牲材料填充所述至少一個第一支撐孔；在第一介電堆疊層上形成第二介電堆疊層；形成在縱向上在第二介電堆疊層中延伸並且暴露相應的第一支撐孔中的犧牲材料的至少一個第二支撐孔；移除犧牲材料以暴露襯底和形成至少一個支撐孔；以及，利用支撐材料填充所述至少一個支撐孔。
在一些實施例中，所述用於形成3D記憶裝置的方法進一步包括：通過與形成至少一個第一支撐孔相同的操作在複數個儲存塊區域中形成至少一個第一通道孔；通過與填充至少一個第一支撐孔相同的操作利用犧牲材料填充所述至少一個第一通道孔；形成在縱向上在第二介電堆疊層中延伸並且暴露相應的第一通道孔中的犧牲材料的至少一個第二通道孔；以及，利用另一種犧牲材料填充所述至少一個第二通道孔。
在一些實施例中，所述用於形成3D記憶裝置的方法進一步包括：通過與形成至少一個第一支撐孔相同的操作形成至少一個第一柱孔；通過與填充至少一個第一支撐孔相同的操作利用犧牲材料填充所述至少一個第一柱孔；形成在縱向上在第二介電堆疊層中延伸並且暴露相應的第一柱孔中的犧牲材料的 至少一個第二柱孔；移除犧牲材料以暴露襯底和形成至少一個柱孔；以及，通過與填充至少一個支撐孔相同的操作利用支撐材料填充所述至少一個柱孔。
在一些實施例中，所述用於形成3D記憶裝置的方法進一步包括：移除所述至少一個第二通道孔中的所述另一種犧牲材料和所述至少一個第一通道孔中的犧牲材料以暴露襯底和形成至少一個通道孔；以及，在所述至少一個通道孔中的每個通道孔中形成通道結構。
在一些實施例中，所述用於形成3D記憶裝置的方法進一步包括：移除複數個儲存塊區域中的每個儲存塊區域中的複數個犧牲層以形成複數個橫向凹陷；以及，在所述複數個橫向凹陷中形成複數個導體層。
在一些實施例中，所述用於形成3D記憶裝置的方法進一步包括：在所述至少一個縫隙結構中的每個縫隙結構中形成絕緣結構；以及，形成位於絕緣結構中並且與襯底接觸的源極觸點。
前述對具體實施例作出的描述將揭露本公開內容的一般本質，以使得其他人通過應用本領域內的知識可以在沒有過度的實驗的情況下針對各種應用輕鬆地修改或/及調整這樣的具體實施例，而不脫離本公開內容的一般概念。因此，這樣的調整和修改旨在落在基於本文中呈現的教導和指導所公開的實施例的等價項的意義和範圍內。應當理解，本文中的片語或者術語是出於描述而非限制的目的的，以使得本說明書的術語或者片語應當由技術人員根據教導和指導來解釋。
已經在上面借助於說明指定的功能及其關係的實現的功能構件方框描述了本公開內容的實施例。為了方便描述，已經在本文中任意地定義這些功能構件方框的邊界。可以定義替換的邊界，只要恰當地執行指定的功能及其關係即可。
摘要部分可以闡述如由發明人設想的本公開內容的一個或複數個而 非全部示例性實施例，並且因此，不旨在以任何方式限制本公開內容及所附發明申請專利範圍。
本公開內容的廣度和範圍不應當受上面描述的示例性實施例中的任一個實施例的限制，而應當僅根據以下發明申請專利範圍及其等價項來定義。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
21:儲存塊區域
22:源極區域
100:襯底
104:絕緣層
112:支撐結構
113:支撐柱
119:半導體通道
123:源極觸點
137:絕緣結構
150:3D記憶裝置
900:放大平面圖

Claims (14)

  1. 一種三維(3D)記憶裝置，包括：堆疊層結構，其包括被交織在襯底上的複數個導體層和複數個絕緣層；至少一個源極結構，其在縱向和橫向上延伸，並且將該堆疊層結構劃分成複數個儲存塊區域，其中，該至少一個源極結構包括沿該縱向方向延伸到該襯底的至少一個支撐結構，該至少一個支撐結構與至少一個相鄰的儲存塊區域接觸，且該至少一個支撐結構包括二氧化矽或者多晶矽中的至少一項；以及在縱向上在該堆疊層結構中延伸的位於該等儲存塊區域中的至少一個儲存塊區域中的至少一個通道結構，其中，該至少一個通道結構包括：與該襯底接觸並且導電地連接的磊晶部分，該磊晶部分的頂面位於底部絕緣層的頂面和底面之間；與該磊晶部分接觸並且導電地連接的半導體通道，該半導體通道包括從該半導體通道的側壁到該半導體通道的中心徑向地佈置的阻隔層、儲存層、隧穿層、半導體層和介電核；以及與該半導體通道接觸並且導電地連接的汲極結構。
  2. 如請求項1所述的3D記憶裝置，其中，該至少一個支撐結構各自與全部兩個相鄰的儲存塊區域接觸。
  3. 如請求項2所述的3D記憶裝置，其中，該至少一個源極結構中的每個源極結構包括沿該縱向方向延伸到該襯底的至少一個支撐結構。
  4. 如請求項3所述的3D記憶裝置，其中，該至少一個支撐結構的側壁各 自與相應的源極結構接觸。
  5. 如請求項4所述的3D記憶裝置，其中，沿與該至少一個支撐結構沿其延伸的一個橫向方向垂直的另一個橫向方向，該至少一個支撐結構中的每個支撐結構的寬度大於或者等於該源極結構的寬度。
  6. 如請求項1所述的3D記憶裝置，還包括在縱向上在該堆疊層結構中延伸的位於該等儲存塊區域中的該至少一個儲存塊區域中的至少一個支撐柱，其中，該至少一個支撐柱包括與該至少一個支撐結構相同的材料。
  7. 一種用於形成三維(3D)記憶裝置的方法，包括：形成介電堆疊層，該介電堆疊層包括位於襯底上的交織的複數個初始絕緣層和複數個初始犧牲層；形成在縱向和橫向上在該介電堆疊層中延伸的至少一個縫隙結構，該至少一個縫隙結構將該介電堆疊層劃分成複數個儲存塊區域，其中，該至少一個縫隙結構包括沿該縱向方向延伸到該襯底並且與至少一個相鄰的儲存塊區域接觸的至少一個支撐結構；以及在該至少一個縫隙結構中的每個縫隙結構中形成源極結構，其中形成該介電堆疊層包括：形成第一介電堆疊層和第二介電堆疊層；並且形成該至少一個支撐結構包括：在形成該第二介電堆疊之前，形成在縱向上在該第一介電堆疊層中延伸並且延伸到該襯底中的至少一個第一支撐孔；利用犧牲材料填充該至少一個第一支撐孔；在該第一介電堆疊層上形成該第二介電堆疊層； 形成在縱向上在該第二介電堆疊層中延伸並且暴露該相應的第一支撐孔中的該犧牲材料的至少一個第二支撐孔；移除該犧牲材料以暴露該襯底並且形成至少一個支撐孔；以及利用支撐材料填充該至少一個支撐孔。
  8. 如請求項7所述的方法，還包括：通過與形成該至少一個第一支撐孔相同的操作在該等儲存塊區域中形成至少一個第一通道孔；通過與填充該至少一個第一支撐孔相同的操作利用該犧牲材料填充該至少一個第一通道孔；形成在縱向上在該第二介電堆疊層中延伸並且暴露相應的第一通道孔中的該犧牲材料的至少一個第二通道孔；以及利用另一種犧牲材料填充該至少一個第二通道孔。
  9. 如請求項7或請求項8所述的方法，還包括：通過與形成該至少一個第一支撐孔相同的操作形成至少一個第一柱孔；通過與填充該至少一個第一支撐孔相同的操作利用該犧牲材料填充該至少一個第一柱孔；形成在縱向上在該第二介電堆疊層中延伸並且暴露該相應的第一柱孔中的該犧牲材料的至少一個第二柱孔；移除該犧牲材料以暴露該襯底並且形成至少一個柱孔；以及通過與填充該至少一個支撐孔相同的操作利用該支撐材料填充該至少一個柱孔。
  10. 如請求項9所述的方法，還包括：移除該至少一個第二通道孔中的該另一種犧牲材料和該至少一個第一通道孔中的該犧牲材料以暴露該襯底並且形成至少一個通道孔；以及在該至少一個通道孔中的每個通道孔中形成通道結構。
  11. 如請求項10所述的方法，還包括：移除該等儲存塊區域中的每個儲存塊區域中的複數個犧牲層以形成複數個橫向凹陷；以及在該等橫向凹陷中形成複數個導體層。
  12. 如請求項11所述的方法，其中，形成該源極結構包括：在該至少一個縫隙結構中的每個縫隙結構中形成絕緣結構；以及形成位於該絕緣結構中並且與該襯底接觸的源極觸點。
  13. 一種用於形成三維(3D)記憶裝置的方法，包括：形成介電堆疊層，該介電堆疊層包括位於襯底上的交織的複數個初始絕緣層和複數個初始犧牲層；在複數個源極區域中的每個源極區域中形成沿該縱向方向延伸到該襯底的至少一個支撐結構；形成在縱向和橫向上在該介電堆疊層中延伸的複數個縫隙結構，該等縫隙結構將該介電堆疊層劃分成複數個儲存塊區域，其中，該等縫隙結構包括該至少一個支撐結構，並且其中，該至少一個支撐結構與至少一個相鄰的儲存塊區域接觸；以及在該至少一個縫隙結構中的每個縫隙結構中形成源極結構。
  14. 如請求項13所述的方法，其中，形成該至少一個支撐結構和形成該等縫隙結構包括：形成在縱向上在該介電堆疊層中延伸並且延伸到該襯底中的至少一個支撐孔；利用支撐材料填充該至少一個支撐孔以形成該至少一個支撐結構；以及移除該堆疊層結構的部分以形成在橫向上延伸的該至少一個縫隙結構，沿與該縫隙結構沿其延伸的一個橫向方向垂直的另一個橫向方向，該至少一個支撐結構中的每個支撐結構的寬度大於或者等於相應的縫隙結構的寬度，該至少一個支撐結構與該至少一個相鄰的儲存塊區域接觸。
TW108137054A 2019-06-17 2019-10-15 三維記憶裝置以及用於形成三維記憶裝置的方法 TWI727459B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201910522875.0A CN110112134B (zh) 2019-06-17 2019-06-17 3d nand存储器及其形成方法
CN201910522875.0 2019-06-17
PCT/CN2019/102114 WO2020252892A1 (en) 2019-06-17 2019-08-23 Three-dimensional memory device with support structures in slit structures and method for forming the same
WOPCT/CN2019/102114 2019-08-23

Publications (2)

Publication Number Publication Date
TW202101668A TW202101668A (zh) 2021-01-01
TWI727459B true TWI727459B (zh) 2021-05-11

Family

ID=67495258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137054A TWI727459B (zh) 2019-06-17 2019-10-15 三維記憶裝置以及用於形成三維記憶裝置的方法

Country Status (4)

Country Link
EP (1) EP3909079A4 (zh)
CN (1) CN110112134B (zh)
TW (1) TWI727459B (zh)
WO (1) WO2020252892A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7427686B2 (ja) 2019-06-17 2024-02-05 長江存儲科技有限責任公司 ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
CN110914989B (zh) 2019-06-17 2021-09-14 长江存储科技有限责任公司 不具有栅极线缝隙的三维存储器件及用于形成其的方法
CN112736086B (zh) 2019-06-17 2023-01-13 长江存储科技有限责任公司 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件
CN110112134B (zh) * 2019-06-17 2020-05-19 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110896666B (zh) 2019-06-17 2021-08-27 长江存储科技有限责任公司 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法
WO2021026755A1 (en) 2019-08-13 2021-02-18 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with source structure and methods for forming the same
JP7286794B2 (ja) * 2019-08-13 2023-06-05 長江存儲科技有限責任公司 ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
KR20210154215A (ko) 2019-08-13 2021-12-20 양쯔 메모리 테크놀로지스 씨오., 엘티디. 소스 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법
US11075219B2 (en) 2019-08-20 2021-07-27 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195848B2 (en) 2019-08-25 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11563022B2 (en) 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11244955B2 (en) 2019-08-25 2022-02-08 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
WO2021035738A1 (en) * 2019-08-30 2021-03-04 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with source contacts connected by adhesion layer and methods for forming the same
CN115132735A (zh) * 2019-10-10 2022-09-30 长江存储科技有限责任公司 半导体结构及其制造方法
US11195850B2 (en) 2019-10-18 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11094627B2 (en) * 2019-10-25 2021-08-17 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US11444093B2 (en) * 2020-01-10 2022-09-13 Micron Technology, Inc. Memory arrays and methods of forming memory arrays
EP3966867A4 (en) * 2020-01-17 2022-10-12 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STORAGE DEVICES AND METHOD OF MANUFACTURE THEREOF
CN111403401B (zh) * 2020-03-02 2021-05-07 长江存储科技有限责任公司 存储结构及其制备方法
WO2021217359A1 (en) * 2020-04-27 2021-11-04 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and method for forming the same
JP7311646B2 (ja) 2020-04-27 2023-07-19 長江存儲科技有限責任公司 三次元メモリデバイスおよびその形成方法
CN111769117B (zh) * 2020-06-28 2021-04-27 长江存储科技有限责任公司 一种三维存储器及其制造方法
CN113889478A (zh) * 2020-09-29 2022-01-04 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN112259543A (zh) * 2020-10-13 2021-01-22 长江存储科技有限责任公司 一种三维存储器件及其制造方法
CN112234066B (zh) * 2020-10-15 2021-12-17 长江存储科技有限责任公司 三维存储器及其制造方法
CN112397521B (zh) * 2020-11-13 2022-01-11 长江存储科技有限责任公司 一种半导体器件及其制作方法
CN112420716B (zh) * 2020-11-17 2021-10-26 长江存储科技有限责任公司 一种半导体器件及其制备方法
CN112614850B (zh) * 2020-12-14 2024-04-16 长江存储科技有限责任公司 存储单元及其制造方法、3d nand存储器及其制造方法
CN112614839B (zh) * 2020-12-14 2024-02-23 长江存储科技有限责任公司 存储结构、三维存储器及其制造方法
CN112687693B (zh) * 2020-12-25 2022-07-19 长江存储科技有限责任公司 半导体器件及其制备方法
CN113437082B (zh) * 2021-06-21 2023-06-16 长江存储科技有限责任公司 一种三维存储器及其制造方法
TWI794988B (zh) * 2021-09-23 2023-03-01 旺宏電子股份有限公司 三維快閃記憶體及其形成方法
TWI845263B (zh) * 2023-04-19 2024-06-11 旺宏電子股份有限公司 記憶體元件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314118A (zh) * 2018-08-21 2019-02-05 长江存储科技有限责任公司 具有贯穿阵列触点的三维存储器件及其形成方法
US20190067314A1 (en) * 2017-03-08 2019-02-28 Yangtze Memory Technologies Co., Ltd. Interconnect structure of three-dimensional memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR101929785B1 (ko) * 2012-01-04 2019-03-14 삼성전자주식회사 반도체 소자
US9219070B2 (en) * 2013-02-05 2015-12-22 Micron Technology, Inc. 3-D memory arrays
US9812461B2 (en) * 2015-03-17 2017-11-07 Sandisk Technologies Llc Honeycomb cell structure three-dimensional non-volatile memory device
US9780112B2 (en) * 2015-10-26 2017-10-03 Sandisk Technologies Llc Methods and apparatus for three-dimensional NAND non-volatile memory devices with side source line and mechanical support
US9754963B1 (en) * 2016-08-22 2017-09-05 Sandisk Technologies Llc Multi-tier memory stack structure containing two types of support pillar structures
CN108538841B (zh) * 2017-03-06 2020-10-27 旺宏电子股份有限公司 半导体结构及其制造方法
KR102273416B1 (ko) * 2017-03-08 2021-07-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3 차원 메모리 디바이스의 조인트 개구부 구조 및 그 제조 방법
CN107658311B (zh) * 2017-08-28 2018-12-14 长江存储科技有限责任公司 三维存储器
CN108511358B (zh) * 2018-03-29 2019-03-29 长江存储科技有限责任公司 3d nand检测结构及其形成方法
KR102652896B1 (ko) * 2018-09-26 2024-03-28 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3d 메모리 장치 및 3d 메모리 장치 형성 방법
CN111916461B (zh) * 2018-10-18 2021-03-30 长江存储科技有限责任公司 具有z字形狭缝结构的三维存储器件及其形成方法
CN109524417B (zh) * 2018-11-27 2021-03-30 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110112134B (zh) * 2019-06-17 2020-05-19 长江存储科技有限责任公司 3d nand存储器及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190067314A1 (en) * 2017-03-08 2019-02-28 Yangtze Memory Technologies Co., Ltd. Interconnect structure of three-dimensional memory device
CN109314118A (zh) * 2018-08-21 2019-02-05 长江存储科技有限责任公司 具有贯穿阵列触点的三维存储器件及其形成方法

Also Published As

Publication number Publication date
CN110112134B (zh) 2020-05-19
TW202101668A (zh) 2021-01-01
CN110112134A (zh) 2019-08-09
EP3909079A4 (en) 2022-10-19
WO2020252892A1 (en) 2020-12-24
EP3909079A1 (en) 2021-11-17

Similar Documents

Publication Publication Date Title
TWI727459B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
TWI710059B (zh) 具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法
US11094712B2 (en) Three-dimensional memory device with support structures in slit structures and method for forming the same
TWI725633B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
US11716850B2 (en) Three-dimensional memory device with support structures in gate line slits and methods for forming the same
TWI704602B (zh) 具有源極結構的三維記憶體裝置和用於形成三維記憶體裝置的方法
JP7317995B2 (ja) ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法
TWI706544B (zh) 具有由黏合層連接的源極接觸的立體記憶體元件及其形成方法
TWI717861B (zh) 具有源極結構的立體記憶裝置和其形成方法
TWI791131B (zh) 不具有閘極線縫隙的三維記憶體裝置及用於形成其的方法
JP7325522B2 (ja) 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス
TWI722611B (zh) 具有源極結構的三維記憶體裝置和其形成方法
TWI706516B (zh) 三維記憶體元件及其形成方法
TWI726688B (zh) 具有源極結構的三維記憶體元件及其形成方法