JP7427686B2 - ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 - Google Patents
ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 Download PDFInfo
- Publication number
- JP7427686B2 JP7427686B2 JP2021551560A JP2021551560A JP7427686B2 JP 7427686 B2 JP7427686 B2 JP 7427686B2 JP 2021551560 A JP2021551560 A JP 2021551560A JP 2021551560 A JP2021551560 A JP 2021551560A JP 7427686 B2 JP7427686 B2 JP 7427686B2
- Authority
- JP
- Japan
- Prior art keywords
- slit
- insulating
- forming
- initial
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 96
- 239000004020 conductor Substances 0.000 claims description 102
- 239000000758 substrate Substances 0.000 claims description 78
- 238000005520 cutting process Methods 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 239000003989 dielectric material Substances 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 21
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910017052 cobalt Inorganic materials 0.000 claims description 8
- 239000010941 cobalt Substances 0.000 claims description 8
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 description 64
- 239000004065 semiconductor Substances 0.000 description 57
- 238000004519 manufacturing process Methods 0.000 description 31
- 230000015572 biosynthetic process Effects 0.000 description 20
- 239000011810 insulating material Substances 0.000 description 14
- 239000012212 insulator Substances 0.000 description 14
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 9
- 239000000872 buffer Substances 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- -1 amorphous silicon Chemical compound 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本出願は、2019年6月17日に出願された中国特許出願第201910522007.2号への優先権の便益を主張し、その内容は参照によりその全体において本明細書に組み込まれている。
21 ブロック領域
22 第2のソース領域
23 第1のソース領域
31 コア領域
32 階段領域
41 チャネル領域
100 基板
101 緩衝酸化層
102 基板
103i 初期犠牲層
104 絶縁層
104-0 絶縁部分
104i 初期絶縁層
105 誘電キャップ層
105i 最下位初期犠牲層
106i 最上位初期犠牲層
107 誘電体の対
108 切断開口
109、110 支持開口
111 切断構造
112 分割構造
113 初期分割構造
115 エピタキシャル部分
116 メモリ膜
117 半導体層
118 誘電コア
119 半導体チャネル
120 ドレイン構造
123、124 スリット構造
125、126 ソース接点
127 制御導体層
127-0、128-0 導体部分
128 最下位導体層
129 最上位導体層
130 絶縁体
131 接点プラグ
136、137 絶縁構造
140 チャネル構造
145 誘電キャップ層
150 3Dメモリデバイス
152 支持構造
200、300、400、500、600、700、800、900、1000、1100、1200 構造
1310 拡大した平面図
1320 拡大した平面図
1400 流れ図
1450 流れ図
d1 第2のソース構造の幅
d2 分割構造の幅
Claims (19)
- メモリスタックであって、前記メモリスタックにおいて横に延びる交互の複数の導体層および複数の絶縁層を備えるメモリスタックと、
前記メモリスタックを通じて基板へと鉛直に延びる複数のチャネル構造であって、前記複数のチャネル構造と前記複数の導体層とが互いと交差し、複数のメモリセルを形成する、複数のチャネル構造と、
前記メモリスタックにおいて鉛直および横に延び、前記複数のメモリセルを少なくとも1つのメモリブロックへと分割し、複数のスリット開口、および、隣接するスリット開口同士の間の支持構造を各々備える少なくとも1つのスリット構造であって、前記支持構造は、隣接するメモリブロックと接触しており、前記基板と接触する、少なくとも1つのスリット構造と、
前記複数のスリット開口の各々における絶縁スペーサ、および、それぞれの絶縁スペーサにおけるソース接点を備えるソース構造と
を備え、
前記支持構造は、交互の複数の導体部分および複数の絶縁部分にわたって分割構造を備え、
前記分割構造は、隣接する前記メモリブロックに連結するように横に延び、前記メモリスタックの第1の絶縁層へと鉛直に延び、
前記少なくとも1つのスリット構造が沿って延びる横方向に対して垂直な別の横方向に沿って、前記分割構造の幅が、隣接する前記スリット開口の各々の幅以上である、三次元(3D)メモリデバイス。 - 前記支持構造は、前記メモリスタックを通じて前記基板へと鉛直に延び、隣接するソース接点から、前記隣接するソース接点のそれぞれの絶縁スペーサによって絶縁される、請求項1に記載の3Dメモリデバイス。
- 前記交互の複数の導体部分および複数の絶縁部分は、隣接するメモリブロックから、同じ高度の対応する導体層および対応する絶縁層と各々接触している、請求項2に記載の3Dメモリデバイス。
- 前記分割構造は、酸化ケイ素、窒化ケイ素、または酸窒化ケイ素のうちの少なくとも1つを含む、請求項3に記載の3Dメモリデバイス。
- 前記複数の導体部分は、タングステン、アルミニウム、銅、コバルト、ケイ化物、またはポリシリコンのうちの少なくとも1つを含み、
前記複数の絶縁部分は、酸化ケイ素、窒化ケイ素、または酸窒化ケイ素のうちの少なくとも1つを含む、請求項3に記載の3Dメモリデバイス。 - 前記複数の導体部分と、隣接するメモリブロックの前記導体層とは同じ材料から作られ、
前記複数の絶縁部分と、隣接するメモリブロックの前記絶縁層とは同じ材料から作られる、請求項5に記載の3Dメモリデバイス。 - 前記少なくとも1つのメモリブロックにおける前記スリット構造と平行に横および鉛直に延び、前記少なくとも1つのメモリブロックを複数のメモリフィンガーへと分割する切断構造をさらに備え、前記切断構造は、前記メモリスタックの前記第1の絶縁層へと鉛直に延び、酸化ケイ素、窒化ケイ素、または酸窒化ケイ素のうちの少なくとも1つを含み、前記切断構造の深さは前記分割構造の深さと同じである、請求項4に記載の3Dメモリデバイス。
- 三次元(3D)メモリデバイスを形成するための方法であって、
交互の複数の初期絶縁層および複数の初期犠牲層を備える誘電スタックを基板にわたって形成するステップと、
前記誘電スタックにおいて鉛直および横に延び、前記誘電スタックを複数のブロック領域へと分割する少なくとも1つのスリット構造を形成するステップであって、前記少なくとも1つのスリット構造は、前記基板を露出させる複数のスリット開口と、隣接するスリット開口同士の間の初期支持構造とを各々備え、
前記複数のブロック領域の各々は、交互の複数の絶縁層および複数の犠牲層を備え、
前記初期支持構造は交互の複数の絶縁部分および複数の犠牲部分を備え、前記複数の絶縁部分および前記複数の犠牲部分の各々は、隣接するブロック領域から、同じ高度のそれぞれの絶縁層および犠牲層と接触している、
ステップと、
前記誘電スタックを通じて鉛直に延びる複数のチャネル構造を形成するステップと、
前記複数の犠牲層および前記複数の犠牲部分を、前記少なくとも1つのスリット構造を通じて、複数の導体層および複数の導体部分と置き換えるステップと、
ソース構造を各々のスリット構造に形成するステップであって、前記ソース構造は、前記複数のスリット開口の各々における絶縁スペーサ、および、それぞれの絶縁スペーサにおけるソース接点を備える、ステップと
を含む方法。 - 前記少なくとも1つのスリット構造を形成するステップは、
それぞれの前記スリット構造が延びる横方向に沿って支持開口を形成するために、前記誘電スタックをパターン形成するステップであって、前記支持開口の長さが、前記横方向に沿っての前記スリット構造の長さより小さく、前記支持開口の底が、前記誘電スタックの第1の初期絶縁層の上面と底面との間にある、ステップと、
前記支持開口を満たして分割構造を形成するために誘電材料を堆積させるステップと
を含む、請求項8に記載の方法。 - 前記少なくとも1つのスリット構造を形成するステップは、前記基板を露出させるスリット開口の対を形成するために、前記横方向に沿って前記分割構造に隣接する前記誘電スタックの一部分を除去するステップであって、前記スリット開口の対の各々の幅が、前記横方向に対して垂直な別の横方向に沿っての前記分割構造の幅以下である、ステップを含み、
前記分割構造と、前記分割構造の下の残りの交互の犠牲部分および絶縁部分とが、前記初期支持構造を形成する、請求項9に記載の方法。 - 前記誘電スタックの前記一部分を除去するステップは、前記分割構造に隣接する前記誘電スタックの前記一部分をエッチングし、前記分割構造の下の前記交互の犠牲部分および絶縁部分を保持するために、前記分割構造をエッチングマスクとして使用するステップを含む、請求項10に記載の方法。
- 前記少なくとも1つのスリット構造を形成するステップは、
それぞれの前記スリット構造が延びる横方向に沿って支持開口を形成するために、前記誘電スタックをパターン形成するステップであって、前記支持開口の長さが、前記横方向に沿っての前記スリット構造の長さと等しく、前記支持開口の底が、前記誘電スタックの第1の初期絶縁層の上面と底面との間にある、ステップと、
前記支持開口を満たして初期分割構造を形成するために誘電材料を堆積させるステップと
を含む、請求項8に記載の方法。 - 前記少なくとも1つのスリット構造を形成するステップは、
前記初期分割構造の前記横方向に沿って、第1の部分に隣接する第2の部分の対を、前記第2の部分の下の前記誘電スタックの一部分を露出させるために除去するステップと、
前記基板を露出させるために、および、スリット開口の対を形成するために、前記誘電スタックの前記露出された一部分を除去するステップであって、前記スリット開口の対の各々の幅が、前記横方向に対して垂直な別の横方向に沿っての前記初期分割構造の幅以下であり、前記初期分割構造の残りの第1の部分が分割構造を形成し、前記分割構造と、前記分割構造の下の残りの交互の犠牲部分および絶縁部分とが、前記初期支持構造を形成する、ステップと
をさらに含む、請求項12に記載の方法。 - 前記誘電スタックの前記露出された一部分を除去するステップは、前記分割構造に隣接する前記誘電スタックの前記一部分をエッチングし、前記分割構造の下の交互の導体部分および絶縁部分を保持するために、前記分割構造をエッチングマスクとして使用するステップを含む、請求項13に記載の方法。
- 前記複数のブロック領域のうちの少なくとも1つにおいて切断構造を形成するステップであって、前記切断構造は、前記少なくとも1つのスリット構造と平行に延びる、ステップをさらに含み、
前記切断構造を形成するステップは、
前記支持開口を形成するのと同じパターン形成工程において前記複数のブロック領域のうちの前記少なくとも1つにおいて切断開口を形成するステップであって、前記切断開口は前記少なくとも1つのスリット構造と平行に延び、前記切断開口の底面が前記第1の初期絶縁層の上面と底面との間にある、ステップと、
前記支持開口を満たすのと同じ堆積工程で前記切断開口を満たすために誘電材料を堆積させて、前記切断構造を形成するステップと
を含む、請求項9または12に記載の方法。 - 三次元(3D)メモリデバイスを形成するための方法であって、
交互の複数の初期絶縁層および複数の初期犠牲層の誘電スタックを基板にわたって形成するステップと、
前記誘電スタックにおいて横方向に沿って延びる誘電構造を形成するステップであって、前記誘電構造は第1の初期絶縁層へと鉛直に延びる、ステップと、
前記誘電スタックにおいて鉛直および横に延び、前記誘電スタックをブロック領域の対へと分割するスリット構造を形成するために、前記誘電構造をエッチングマスクとして使用して前記誘電スタックをパターン形成するステップであって、前記スリット構造は、前記基板を露出させる複数のスリット開口と、隣接するスリット開口同士の間の複数の初期支持構造とを備え、
前記複数のブロック領域の各々は、交互の複数の絶縁層および複数の犠牲層を備え、
前記複数の初期支持構造の各々は交互の複数の絶縁部分および複数の犠牲部分を備え、前記複数の絶縁部分および前記複数の犠牲部分の各々は、隣接するブロック領域から、同じ高度のそれぞれの絶縁層および犠牲層と接触している、
ステップと、
前記誘電スタックを通じて鉛直に延びる複数のチャネル構造を形成するステップと、
前記複数の犠牲層および前記複数の犠牲部分を、前記スリット構造を通じて、複数の導体層および複数の導体部分と置き換えるステップと、
ソース構造を各々のスリット構造に形成するステップであって、前記ソース構造は、前記複数のスリット開口の各々における絶縁スペーサ、および、それぞれの絶縁スペーサにおけるソース接点を備える、ステップと
を含む方法。 - 前記誘電構造は、互いから接続されない複数の分割構造を備え、前記誘電構造を形成するステップは、
前記横方向に沿って複数の支持開口を形成するために前記誘電スタックをパターン形成するステップであって、前記複数の支持開口の各々の長さが、前記横方向に沿っての前記スリット構造の長さより小さく、前記複数の支持開口は、各々が互いから接続されておらず、前記第1の初期絶縁層の上面と底面との間に底面を有する、ステップと、
前記複数の支持開口を満たして前記複数の分割構造を形成するために誘電材料を堆積させるステップと
を含む、請求項16に記載の方法。 - 前記スリット構造を形成するステップは、前記複数のスリット開口を形成するために、前記横方向に沿って前記複数の分割構造の各々に隣接する前記誘電スタックの一部分を除去するステップであって、前記複数のスリット開口の各々の幅が、前記横方向に対して垂直な別の横方向に沿っての前記分割構造の幅以下である、ステップを含み、
前記分割構造と、前記分割構造の下の残りの交互の犠牲部分および絶縁部分とが、前記初期支持構造を形成する、請求項17に記載の方法。 - 前記スリット構造を形成するステップは、
第1の部分に隣接する第2の部分の対を、前記第2の部分の下の前記誘電スタックの一部分を露出させるために除去するステップと、
前記基板を露出させるために、および、スリット開口の対を形成するために、前記誘電スタックの前記露出された一部分を除去するステップと
をさらに含む、請求項18に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024008135A JP2024045286A (ja) | 2019-06-17 | 2024-01-23 | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910522007.2A CN110176461B (zh) | 2019-06-17 | 2019-06-17 | 3d nand存储器及其形成方法 |
CN201910522007.2 | 2019-06-17 | ||
PCT/CN2019/102121 WO2020252894A1 (en) | 2019-06-17 | 2019-08-23 | Three-dimensional memory device with support structures in gate line slits and methods for forming the same |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024008135A Division JP2024045286A (ja) | 2019-06-17 | 2024-01-23 | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022537085A JP2022537085A (ja) | 2022-08-24 |
JP7427686B2 true JP7427686B2 (ja) | 2024-02-05 |
Family
ID=69814163
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021551560A Active JP7427686B2 (ja) | 2019-06-17 | 2019-08-23 | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 |
JP2024008135A Pending JP2024045286A (ja) | 2019-06-17 | 2024-01-23 | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024008135A Pending JP2024045286A (ja) | 2019-06-17 | 2024-01-23 | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US11114458B2 (ja) |
JP (2) | JP7427686B2 (ja) |
KR (1) | KR20240064757A (ja) |
CN (2) | CN113745235B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021237403A1 (en) | 2020-05-25 | 2021-12-02 | Yangtze Memory Technologies Co., Ltd. | Memory device and method for forming the same |
CN112071852B (zh) * | 2020-08-12 | 2023-12-08 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
CN112119497B (zh) * | 2020-08-17 | 2024-01-30 | 长江存储科技有限责任公司 | 在存储块之间具有稳定结构的三维存储器件以及用于形成其的方法 |
CN113889478A (zh) * | 2020-09-29 | 2022-01-04 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
WO2022073205A1 (en) * | 2020-10-09 | 2022-04-14 | Yangtze Memory Technologies Co., Ltd. | Memory device and fabrication method thereof |
CN112614850B (zh) * | 2020-12-14 | 2024-04-16 | 长江存储科技有限责任公司 | 存储单元及其制造方法、3d nand存储器及其制造方法 |
CN112670294B (zh) * | 2020-12-22 | 2024-04-09 | 长江存储科技有限责任公司 | 半导体器件及其制作方法 |
CN112885841B (zh) * | 2021-03-22 | 2022-08-26 | 长江存储科技有限责任公司 | 三维存储器及制造其的方法 |
CN112802852B (zh) * | 2021-03-24 | 2023-01-13 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
CN115000078A (zh) * | 2021-05-06 | 2022-09-02 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
US20230055230A1 (en) * | 2021-08-19 | 2023-02-23 | Sandisk Technologies Llc | Three-dimensional memory device with doped semiconductor bridge structures and methods for forming the same |
CN113892175A (zh) * | 2021-08-31 | 2022-01-04 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
CN116114395A (zh) * | 2021-09-06 | 2023-05-12 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
JP2023044175A (ja) * | 2021-09-17 | 2023-03-30 | キオクシア株式会社 | 半導体記憶装置、及び半導体記憶装置の製造方法 |
CN117651421A (zh) * | 2022-08-19 | 2024-03-05 | 华为技术有限公司 | 存储阵列及其制备方法、存储器、电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170047334A1 (en) | 2015-08-11 | 2017-02-16 | Sandisk Technologies Inc. | Three-dimensional memory devices containing memory block bridges |
US20170309339A1 (en) | 2016-04-23 | 2017-10-26 | Sandisk Technologies Llc | Architecture for cmos under array |
CN108538841A (zh) | 2017-03-06 | 2018-09-14 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
CN109698201A (zh) | 2018-11-27 | 2019-04-30 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN109786382A (zh) | 2019-01-24 | 2019-05-21 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
Family Cites Families (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8217423B2 (en) | 2007-01-04 | 2012-07-10 | International Business Machines Corporation | Structure and method for mobility enhanced MOSFETs with unalloyed silicide |
US8644046B2 (en) | 2009-02-10 | 2014-02-04 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including vertical NAND channels and methods of forming the same |
KR101755635B1 (ko) | 2010-10-14 | 2017-07-10 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR101812260B1 (ko) | 2010-10-20 | 2017-12-28 | 삼성전자주식회사 | 3차원 반도체 기억 소자 및 그 제조 방법 |
KR101929785B1 (ko) | 2012-01-04 | 2019-03-14 | 삼성전자주식회사 | 반도체 소자 |
US9219070B2 (en) | 2013-02-05 | 2015-12-22 | Micron Technology, Inc. | 3-D memory arrays |
US9515080B2 (en) | 2013-03-12 | 2016-12-06 | Sandisk Technologies Llc | Vertical NAND and method of making thereof using sequential stack etching and landing pad |
US9698153B2 (en) | 2013-03-12 | 2017-07-04 | Sandisk Technologies Llc | Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad |
KR20150029403A (ko) * | 2013-09-10 | 2015-03-18 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR102161814B1 (ko) | 2013-11-19 | 2020-10-06 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
KR20150116995A (ko) * | 2014-04-09 | 2015-10-19 | 삼성전자주식회사 | 수직형 메모리 장치 |
KR102190350B1 (ko) | 2014-05-02 | 2020-12-11 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
US9224750B1 (en) | 2014-06-04 | 2015-12-29 | Macronix International Co., Ltd. | Multi-layer memory array and manufacturing method of the same |
US9236392B1 (en) | 2014-08-26 | 2016-01-12 | Sandisk Technologies Inc. | Multiheight electrically conductive via contacts for a multilevel interconnect structure |
US9425205B2 (en) * | 2014-09-12 | 2016-08-23 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2016092044A (ja) | 2014-10-30 | 2016-05-23 | 株式会社東芝 | 半導体記憶装置の製造方法 |
US9508730B2 (en) * | 2015-03-11 | 2016-11-29 | SK Hynix Inc. | Semiconductor device and manufacturing method thereof |
US9812461B2 (en) | 2015-03-17 | 2017-11-07 | Sandisk Technologies Llc | Honeycomb cell structure three-dimensional non-volatile memory device |
US9601508B2 (en) * | 2015-04-27 | 2017-03-21 | Sandisk Technologies Llc | Blocking oxide in memory opening integration scheme for three-dimensional memory structure |
KR102307059B1 (ko) | 2015-05-13 | 2021-10-05 | 삼성전자주식회사 | 반도체 장치 |
US9941295B2 (en) | 2015-06-08 | 2018-04-10 | Sandisk Technologies Llc | Method of making a three-dimensional memory device having a heterostructure quantum well channel |
CN105097822B (zh) | 2015-09-12 | 2018-09-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US9780112B2 (en) | 2015-10-26 | 2017-10-03 | Sandisk Technologies Llc | Methods and apparatus for three-dimensional NAND non-volatile memory devices with side source line and mechanical support |
US9831266B2 (en) * | 2015-11-20 | 2017-11-28 | Sandisk Technologies Llc | Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same |
US9673213B1 (en) | 2016-02-15 | 2017-06-06 | Sandisk Technologies Llc | Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof |
US9859363B2 (en) | 2016-02-16 | 2018-01-02 | Sandisk Technologies Llc | Self-aligned isolation dielectric structures for a three-dimensional memory device |
US10355015B2 (en) | 2016-03-23 | 2019-07-16 | Sandisk Technologies Llc | Three-dimensional NAND memory device with common bit line for multiple NAND strings in each memory block |
US10249640B2 (en) * | 2016-06-08 | 2019-04-02 | Sandisk Technologies Llc | Within-array through-memory-level via structures and method of making thereof |
US9917093B2 (en) | 2016-06-28 | 2018-03-13 | Sandisk Technologies Llc | Inter-plane offset in backside contact via structures for a three-dimensional memory device |
US9754963B1 (en) | 2016-08-22 | 2017-09-05 | Sandisk Technologies Llc | Multi-tier memory stack structure containing two types of support pillar structures |
US10050054B2 (en) | 2016-10-05 | 2018-08-14 | Sandisk Technologies Llc | Three-dimensional memory device having drain select level isolation structure and method of making thereof |
KR102630954B1 (ko) * | 2016-11-08 | 2024-01-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
US9972641B1 (en) | 2016-11-17 | 2018-05-15 | Sandisk Technologies Llc | Three-dimensional memory device having a multilevel drain select gate electrode and method of making thereof |
US9853038B1 (en) * | 2017-01-20 | 2017-12-26 | Sandisk Technologies Llc | Three-dimensional memory device having integrated support and contact structures and method of making thereof |
CN106920796B (zh) | 2017-03-08 | 2019-02-15 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
JP6978643B2 (ja) | 2017-03-08 | 2021-12-08 | 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. | 3次元メモリデバイスのジョイント開口構造、およびそれを形成するための方法 |
KR102368932B1 (ko) | 2017-06-01 | 2022-03-02 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR20180137272A (ko) | 2017-06-16 | 2018-12-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR102369654B1 (ko) * | 2017-06-21 | 2022-03-03 | 삼성전자주식회사 | 반도체 장치 |
US10236300B2 (en) | 2017-07-25 | 2019-03-19 | Sandisk Technologies Llc | On-pitch drain select level isolation structure for three-dimensional memory device and method of making the same |
US10103169B1 (en) | 2017-08-21 | 2018-10-16 | Sandisk Technologies Llc | Method of making a three-dimensional memory device using a multi-step hot phosphoric acid wet etch process |
CN107658311B (zh) | 2017-08-28 | 2018-12-14 | 长江存储科技有限责任公司 | 三维存储器 |
JP2019067825A (ja) | 2017-09-28 | 2019-04-25 | 東芝メモリ株式会社 | 半導体装置 |
JP2019079885A (ja) | 2017-10-23 | 2019-05-23 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
US10290648B1 (en) | 2017-12-07 | 2019-05-14 | Sandisk Technologies Llc | Three-dimensional memory device containing air gap rails and method of making thereof |
US10256252B1 (en) | 2017-12-13 | 2019-04-09 | Sandisk Technologies Llc | Three-dimensional memory device containing structurally reinforced pedestal channel portions and methods of making the same |
US10290650B1 (en) | 2018-02-05 | 2019-05-14 | Sandisk Technologies Llc | Self-aligned tubular electrode portions inside memory openings for drain select gate electrodes in a three-dimensional memory device |
CN108511454B (zh) | 2018-03-30 | 2020-07-31 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制备方法 |
US10269820B1 (en) * | 2018-04-03 | 2019-04-23 | Sandisk Technologies Llc | Three-dimensional memory device containing different pedestal width support pillar structures and method of making the same |
CN108831887B (zh) | 2018-06-20 | 2020-11-13 | 长江存储科技有限责任公司 | 三维存储器的制备方法及半导体结构的制备方法 |
CN109314118B (zh) | 2018-08-21 | 2019-11-08 | 长江存储科技有限责任公司 | 具有贯穿阵列触点的三维存储器件及其形成方法 |
AU2018443831B2 (en) | 2018-09-27 | 2022-03-10 | Yangtze Memory Technologies Co., Ltd. | Semiconductor plug protected by protective dielectric layer in three-dimensional memory device and method for forming the same |
KR102613951B1 (ko) * | 2018-10-18 | 2023-12-13 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 지그재그 슬릿 구조를 갖는 3차원 메모리 장치 및 이를 형성하기 위한 방법 |
CN109346477A (zh) | 2018-11-08 | 2019-02-15 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
JP2022513730A (ja) | 2018-12-07 | 2022-02-09 | 長江存儲科技有限責任公司 | 新規の3d nandメモリデバイスおよびそれを形成する方法 |
CN109690775B (zh) * | 2018-12-07 | 2019-10-01 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
CN109727995A (zh) | 2019-02-28 | 2019-05-07 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
CN110112134B (zh) | 2019-06-17 | 2020-05-19 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
-
2019
- 2019-08-23 JP JP2021551560A patent/JP7427686B2/ja active Active
- 2019-08-23 CN CN202110842134.8A patent/CN113745235B/zh active Active
- 2019-08-23 CN CN201980001836.4A patent/CN110914990A/zh active Pending
- 2019-08-23 KR KR1020247014520A patent/KR20240064757A/ko active Application Filing
- 2019-10-31 US US16/670,594 patent/US11114458B2/en active Active
-
2021
- 2021-02-08 US US17/170,872 patent/US11716850B2/en active Active
-
2023
- 2023-05-18 US US18/199,333 patent/US20230292511A1/en active Pending
-
2024
- 2024-01-23 JP JP2024008135A patent/JP2024045286A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170047334A1 (en) | 2015-08-11 | 2017-02-16 | Sandisk Technologies Inc. | Three-dimensional memory devices containing memory block bridges |
US20170309339A1 (en) | 2016-04-23 | 2017-10-26 | Sandisk Technologies Llc | Architecture for cmos under array |
CN108538841A (zh) | 2017-03-06 | 2018-09-14 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
CN109698201A (zh) | 2018-11-27 | 2019-04-30 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN109786382A (zh) | 2019-01-24 | 2019-05-21 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113745235B (zh) | 2024-04-26 |
US20200395376A1 (en) | 2020-12-17 |
US20210167086A1 (en) | 2021-06-03 |
JP2022537085A (ja) | 2022-08-24 |
US20230292511A1 (en) | 2023-09-14 |
US11716850B2 (en) | 2023-08-01 |
JP2024045286A (ja) | 2024-04-02 |
KR20240064757A (ko) | 2024-05-13 |
CN110914990A (zh) | 2020-03-24 |
CN113745235A (zh) | 2021-12-03 |
US11114458B2 (en) | 2021-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7427686B2 (ja) | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
TWI710059B (zh) | 具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法 | |
JP7427685B2 (ja) | スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
JP7345568B2 (ja) | ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
JP7317995B2 (ja) | ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法 | |
JP7394878B2 (ja) | ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
TW202101668A (zh) | 三維記憶裝置以及用於形成三維記憶裝置的方法 | |
JP7279202B2 (ja) | ゲート線スリットがない3次元メモリデバイスおよびそれを形成するための方法 | |
JP7447152B2 (ja) | 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 | |
JP7325522B2 (ja) | 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス | |
JP7286794B2 (ja) | ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
TWI791131B (zh) | 不具有閘極線縫隙的三維記憶體裝置及用於形成其的方法 | |
KR20210143886A (ko) | 지지 구조체를 사용하여 3차원 메모리 장치를 형성하는 방법 및 결과적인 3차원 메모리 장치 | |
JP7330301B2 (ja) | 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210910 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7427686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |