CN112614850B - 存储单元及其制造方法、3d nand存储器及其制造方法 - Google Patents
存储单元及其制造方法、3d nand存储器及其制造方法 Download PDFInfo
- Publication number
- CN112614850B CN112614850B CN202011466331.6A CN202011466331A CN112614850B CN 112614850 B CN112614850 B CN 112614850B CN 202011466331 A CN202011466331 A CN 202011466331A CN 112614850 B CN112614850 B CN 112614850B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- memory
- stacked structure
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 160
- 238000002955 isolation Methods 0.000 claims abstract description 35
- 238000003860 storage Methods 0.000 claims description 26
- 230000000149 penetrating effect Effects 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 31
- 230000008569 process Effects 0.000 abstract description 17
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 238000013461 design Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 159
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种存储单元及其制造方法、3D NAND存储器及其制造方法，在堆叠结构中形成栅线缝隙，通过该栅线缝隙去除堆叠结构中的部分牺牲层，保留在第一方向上具有一定宽度的牺牲层，由这些保留的牺牲层及其对应的堆叠的绝缘层形成存储区块之间的隔离结构。保留的底部牺牲层，增加了对堆叠结构的支撑，增加了结构的稳定性，提高了后续产品的良率。本发明存储单元的存储块能够做得更小，增加了单位面积的存储容量。整个制程中，热过程减少，减少了衬底的翘曲，提高了成膜质量。基于上述存储单元形成3D NAND存储器时，存储单元衬底中阱区的拾取以及外接焊盘的形成可以有多种方式，增加了器件设计的灵活性。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种存储单元及其制造方法、3D NAND存储器及其制造方法。
背景技术
存储器是用于存储保存信息的记忆设备，随着集成电路中器件对集成度以及存储密度的需求的不断提高，3D存储技术越来越受到人们的青睐。在3D存储器的制造过程步骤繁杂，几乎所有步骤均涉及到加热、冷却等热过程，每一个热过程都会造成衬底内部应力的变化，衬底应力的变化会引起衬底不同程度的翘曲，从而影响其成膜质量，及后续器件的良率。
另外，在3D存储器的形成过程中，随着堆叠层数的增加，在器件制造过程中，会面临结构不稳定甚至坍塌的风险，严重影响成品率。对存储容量的需求以及处于成本的考虑，通常会增加堆叠层数，而层数增加就会面临结构不稳定以及衬底翘曲等问题，这就出现了存储容量与结构稳定及衬底翘曲之间的矛盾。
基于上述，有必要提供一种3D存储器的制造方法，以解决上述矛盾。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种存储单元及其制造方法、3D NAND存储器及其制造方法，该方法在堆叠结构中形成栅线缝隙，通过该栅线缝隙去除牺牲层形成字线层；同时在去除堆叠结构中的牺牲层形成字线层时，保留部分牺牲层，有该保留的牺牲层以及对应堆叠的绝缘层形成存储区块之间的隔离结构。由此省去了形成顶部选择栅沟槽的步骤，减少了衬底的热过程，有效缓解衬底翘曲问题，形成隔离结构时，保留的底部牺牲层能够增加制造过程中对堆叠结构的支撑，增加制造过程中堆叠结构的稳定性，避免出现坍塌等问题。
为实现上述目的及其它相关目的，本发明提供了一种存储单元制造方法，该方法包括以下步骤：
提供衬底，所述衬底在第一方向和第二方向上延伸形成衬底表面，在所述衬底表面上沿垂直与所述衬底表面的第三方向形成堆叠结构，所述堆叠结构包括交替层叠的绝缘层和牺牲层，所述堆叠结构包括核心区以及沿所述第一方向位于所述核心区两侧的台阶区；
在所述堆叠结构的所述核心区形成在所述第三方向上贯穿所述堆叠结构的沟道结构；
在所述堆叠结构中形成在所述第三方向上贯穿所述堆叠结构并沿所述第一方向排列的至少一条栅线缝隙；
经所述栅线缝隙去除所述堆叠结构中的部分所述牺牲层，保留在所述第二方向上具有一定宽度的牺牲层，保留的所述牺牲层以及保留的所述牺牲层之间的所述绝缘层形成隔离结构，所述隔离结构隔离相邻的存储区块；
经所述栅线缝隙在所述堆叠结构中形成字线层。
可选地，在所述堆叠结构中形成在所述第三方向上贯穿所述堆叠结构的沟道结构，还包括：
形成在所属第三方向贯穿所述堆叠结构的沟道孔；
自所述沟道孔的侧壁向内依次形成存储器层、沟道层。
可选地，沿所述栅线缝隙形成在第三方向上贯穿所述堆叠结构并在所述第二方向上延伸的隔离结构之前，还包括以下步骤：
经所述栅线缝隙去除所述堆叠结构中的底部牺牲层，保留在所述第二方向上具有一定宽度的所述底部牺牲层；
经所述栅线缝隙去除所述底部牺牲层所对应的所述沟道结构的存储器层，以暴露所述沟道层；
在去除所述底部牺牲层及所述底部牺牲层所对应的所述存储器层形成的空间内形成源极层。
可选地，经所述栅线缝隙在所述堆叠结构中形成字线层，还包括以下步骤：
经所述栅线缝隙去除所述堆叠结构中所述隔离结构之外的所述牺牲层，形成字线沟槽；
在所述字线沟槽的侧壁上形成介电层；
在所述字线沟槽中填充字线导电层。
可选地，该存储单元制造方法还包括：
在所述栅线缝隙的侧壁及底部形成介电层；
在所述栅线缝隙中填充绝缘材料形成绝缘柱，以将所述存储区块划分成不同的子区块。
可选地，该存储单元制造方法还包括：
所述堆叠结构的所述台阶区形成所述字线层的字线接触；
在所述核心区形成所述沟道结构的位线接触。
可选地，提供衬底还包括：
提供第一导电类型的衬底；
在所述第一导电类型的衬底中进行掺杂，在所述衬底中形成第二导电类型的阱区。
根据本发明的另一方面，提供一种3D NAND存储器制造方法，该方法包括以下步骤：
形成存储单元，采用本发明上述技术方案中的所述的存储单元制造方法在第一衬底的正面形成所述存储单元，所述存储单元上方形成有第一键合层，所述第一键合层中形成有多个第一键合接触部；
形成控制单元，所述控制单元包括第二衬底以及形成在所述第二衬底的正面上方的第二键合层，所述第二键合层中形成有多个第二键合接触部；
将所述第一键合层与所述第二键合层键合形成键合界面，在所述键合界面处所述第一键合接触部与所述第二键合接触部接触，形成所述控制单元与所述存储单元之间的电连接。
可选地，该3D NAND存储器件制造方法还包括：
对所述存储单元的所述第一衬底的背面进行减薄；
在所述第一衬底的背面形成焊盘引出层。
可选地，该3D NAND存储器件制造方法，还包括：
对所述控制单元的所述第二衬底的背面进行减薄；
在所述第二衬底的背面形成焊盘引出层。
可选地，该3D NAND存储器件制造方法，还包括：
在所述第一衬底的背面拾取所述第一衬底的阱区；
在所述第一衬底的背面形成所述存储器件的外接焊盘。
可选地，3D NAND存储器件制造方法，还包括：
在所述第一衬底的正面拾取所述第一衬底的阱区，并将所述阱区连接至所述控制单元；
在所述第一衬底的背面形成所述存储器件的外接焊盘。
可选地，该3D NAND存储器件制造方法，还包括：
在所述第一衬底的背面拾取所述第一衬底的阱区；
在所述控制单元的第二衬底的背面形成所述存储器件的外接焊盘。
可选地，该3D NAND存储器件制造方法，还包括：
在所述第一衬底的正面拾取所述第一衬底的阱区，并将所述阱区连接至所述控制单元；
在所述控制单元的所述第二衬底背面形成所述存储器件的外接焊盘。
根据本发明的又一方面，提供一种存储单元，包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括交替层叠的绝缘层和字线层，所述堆叠结构包括核心区以及沿第一方向位于所述核心区两侧的台阶区；
形成在所述堆叠结构中的隔离结构，所述隔离结构包括交替层叠的所述绝缘层以及牺牲层，所述隔离结构将所述核心区划分为不同的存储区块；
形成在所述存储区块内的沟道结构；以及
形成在所述沟道结构之间的绝缘柱，所述绝缘柱沿所述第一方向延伸以将所述存储区块分为不同的子区块。
可选地，所述衬底为第一导电类型的衬底，所述衬底中形成有第二导电类型的阱区。
可选地，所述存储单元还包括位于所述衬底和所述堆叠结构之间的源极层，所述源极层与所述沟道结构的沟道层连通。
根据本发明的再一方面，提供一种3D NAND存储器件，其包括：
存储单元，所述存储单元包括第一衬底，以及位于所述第一衬底上方的第一键合层，所述第一键合层中形成有多个第一键合接触部；
控制单元，所述控制单元包括第二衬底以及形成在所述第二衬底的正面上方的第二键合层，所述第二键合层中形成有多个第二键合接触部；
所述第一键合层及所述第二键合层之间的键合界面，所述第一键合接触部在所述键合截面处与所述第二键合接触部接触，形成所述控制单元与所述存储单元之间的电连接；
其中，所述存储单元还包括：
位于所述第一衬底上的堆叠结构，所述堆叠结构包括交替层叠的绝缘层和字线层，所述堆叠结构包括核心区以及沿第二方向位于所述核心区两侧的台阶区；
形成在所述堆叠结构中的隔离结构，所述隔离结构包括交替层叠的所述绝缘层以及牺牲层，所述隔离结构将所述核心区划分为不同的存储区块；
形成在所述存储区块内的沟道结构；以及
形成在所述沟道结构之间的绝缘柱，所述绝缘柱沿所述第一方向延伸以将所述存储区块分为不同的子区块。
可选地，所述存储单元还包括位于所述第一衬底和所述堆叠结构之间的源极层，所述源极层与所述沟道结构的沟道层连通。
可选地，该3D NAND存储器件还包括：
形成在所述第一衬底的背面的阱区拾取区，以及
形成在所述第一衬底的背面的所述存储器件的外接焊盘。
可选地，3D NAND存储器件还包括：
形成在所述第一衬底的背面的阱区拾取区，以及
形成在所述第二衬底的背面的所述存储器件的外接焊盘。
可选地，3D NAND存储器件还包括：
形成在所述第一衬底的正面的阱区拾取区，以及
形成在所述第二衬底的背面的所述存储器件的外接焊盘。
可选地，该3D NAND存储器件还包括：
形成在所述第一衬底的正面的阱区拾取区，以及
形成在所述第一衬底的背面的所述存储器件的外接焊盘。
如上所述，本发明提供的存储单元及其制造方法、3D NAND存储器及其制造方法，至少具备如下有益技术效果：
本发明在堆叠结构中形成栅线缝隙，首先通过该栅线缝隙部分牺牲多晶硅层，保留在Y方向上具有一定宽度的牺牲多晶硅层，保留的该部分牺牲多晶硅层形成堆叠结构的支撑结构，在存储单元的整个制造过程中，增加对堆叠结构的支撑，增加了结构的稳定性，提高了后续产品的良率。
通过栅线缝隙去除堆叠结构中的部分牺牲层，保留在第二方向上具有一定宽度的牺牲层，由这些保留的牺牲层及其对应的堆叠的绝缘层形成存储区块之间的隔离结构，并且直接在栅线缝隙中填充绝缘材料形成绝缘柱，经存储区块划分成多个子区块，省去了在栅线缝隙中形成共源极的步骤，由此可以将栅线缝隙做的更小，并且同时省去了顶部选择栅沟槽的形成，由此使得存储块能够做得更小，由此能够增加单位面积的存储容量，另外，由于省去了顶部选择栅沟槽和栅线缝隙中的共源极的形成，节省了制造步骤，减少了热过程，由此减少了衬底应力的改变，减少了衬底的翘曲，提高了成膜质量，提高了器件的良率。
基于上述存储单元形成3D NAND存储器时，存储单元衬底中阱区的拾取以及外接焊盘的形成可以有多种方式，增加了器件设计的灵活性。
附图说明
图1a显示为现有技术中3D NAND存储单元的平面示意图。
图1b显示为沿图1a所示线a-a的剖面示意图。
图2显示为本发明提供的存储单元制造方法的流程示意图。
图3显示为图2所示提供的衬底的示意图。
图4显示为在图3所示衬底的表面形成堆叠结构的示意图，其中堆叠结构中的台阶区为沿图3所示的X方向的剖面图，核心区为沿图3所示的Y方向的剖面图。
图5显示为在图4所示的堆叠结构中形成沟道结构的示意图。
图6显示为在图5所示的结构中形成栅线缝隙的结构示意图。
图7显示为图6所示的结构的平面示意图。
图8显示为通过所述栅线缝隙去除部分底部牺牲层及沟道结构的存储器层的结构示意图，其中堆叠结构中的台阶区为沿图6所示的X方向的剖面图，核心区为沿图6所示的Y方向的剖面图。
图9显示为形成底部选择栅的结构示意图。
图10显示为经图6所示的栅线缝隙去除部分牺牲层形成隔离结构的结构示意图。
图11显示为在图10所示结构中形成字线层的结构示意图。
图12显示为在图11所示结构中形成字线接触及位线接触的结构示意图。
图13显示为本发明另一实施例提供的3D NAND存储器制造方法的流程示意图。
图14显示为控制单元的结构示意图。
图15显示为将存储单元和控制单元键合的结构示意图。
图16显示为本发明一可选实施例中形成存储器的外接焊盘的结构示意图。
图17显示为本发明另一可选实施例中形成存储器的外接焊盘的结构示意图。
图18显示为本发明又一可选实施例中形成存储器的外接焊盘的结构示意图。
图19显示为本发明再一可选实施例中形成存储器的外接焊盘的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
如图1a和1b所示，目前，在3D NAND存储单元的制造过程中，通常采用形成栅线缝隙11的方式，去除堆叠结构中的牺牲层并形成字线层，然后在存储区块中形成顶部选择栅沟槽12，栅线缝隙最终形成存储区块的公共源极，并将存储单元划分成不同的存储区块，将存储区块划分成多个子区块，以分开不同子区块的电连接的。该方法首先由于需要形成多个顶部选择栅沟槽12，使得进一步缩小存储单元的面积受到限制，进而带来增加整个存储单元的存储容量的限制；另外，上述方法中形成栅线缝隙，通过栅线缝隙去除牺牲层的过程中，整个堆叠结构的支撑结构非常少，容易造成结构的坍塌、崩塌等现象，进而影响器件的良率；另外，形成顶部选择栅沟槽增加了整个制程的步骤，使得堆叠结构遭受更多的热过程，进而引起更多的应力问题，增加衬底的翘曲或弯曲程度，最终导衬底无法在机台中进行后续制程。
由此可见，现有技术中制造3D NAND的方法存在存储容量、结构稳定性以及衬底弯曲等各方面的矛盾。
为了解决上述矛盾，本申请提供一种新的方法，由此增加存储单元制造过程中结构的稳定性，使得存储单元能够做的更小，并且减少堆叠结构及衬底的热过程，减少弯曲。
现通过下面的具体实施例并结合附图详细描述本发明。
实施例一
本实施例提供一种存储单元制造方法，如图2所示，该方法包括如下步骤：
S101：提供衬底，所述衬底在第一方向和第二方向上延伸形成衬底表面，在所述衬底表面上沿垂直与所述衬底表面的第三方向形成堆叠结构，所述堆叠结构包括交替层叠的绝缘层和牺牲层，所述堆叠结构包括核心区以及沿所述第一方向位于所述核心区两侧的台阶区；
如图3所示，提供衬底100，该衬底100在第一方向和第二方向上延伸形成衬底表面，其中第一方向指图3所示的X方向，第二方向指图3所示的Y方向。该衬底可以是硅衬底，绝缘体上硅衬底等任意适合的衬底，衬底还形成有阱区。在本实施例中，衬底100为掺杂硼的硅衬底，并且在衬底中还形成有掺杂磷的掺杂区，该掺杂区形成为N型阱区。
如图4所示，在衬底100表面形成有堆叠结构101，该堆叠结构101在垂直与衬底表面的第三方向上堆叠，该第三方向为图3所示的Z方向。堆叠结构包括依次交叠在衬底上的牺牲层1011和绝缘层1012。在可选实施例中，堆叠结构最底部的牺牲层为牺牲多晶硅层1013，其余牺牲层1011为氮化硅层，绝缘层1012为氧化硅或者氮氧化硅层。当然也可以是其他蚀刻选择比差异较大的材料。堆叠结构中的底部牺牲层和衬底之间还形成有介电保护层102，该介电保护层可以是氧化硅等。在衬底上形成的堆叠结构101形成核心区以及在X方向上位于核心区两侧的台阶区。如图4所示，形成台阶区之后，台阶区的上方形成有覆盖该台阶区的绝缘材料，该绝缘材料可以是与堆叠结构中的绝缘层相同的材料，也可以是不同的材料。核心区用于形成存储串，台阶区用于形成接触。需要说明的是，如图4所示的台阶区SS及核心区，其中台阶区SS是沿图3所示的X方向的剖视图，核心区是沿图3所示的Y方向的剖视图。
S102：在所述堆叠结构的所述核心区形成在所述第三方向上贯穿所述堆叠结构的沟道结构；
如图5所示，形成上述堆叠结构之后，在堆叠结构上方经曝光、显影、刻蚀、沉积等步骤形成在Z方向上贯穿堆叠结构的沟道结构103，沟道结构形成为阵列式结构。具体地，首先经曝光、显影等步骤在堆叠结构上方形成掩膜版，经掩膜版对堆叠结构101进行刻蚀，形成在Z方向上贯穿堆叠结构101的沟道孔。在可选实施例中，刻蚀堆叠结构101及部分衬底100，形成在Z方向上贯穿堆叠结构101及部分衬底100的沟道孔。在沟道孔的侧壁及底部形成存储器层及沟道层，在沟道孔中填充介电材料。
S103：在所述堆叠结构中形成在所述第三方向上贯穿所述堆叠结构并沿所述第一方向延伸的至少一条栅线缝隙。
形成上述沟道结构之后，如图6所示，刻蚀堆叠结构101形成在Z方向是贯穿堆叠结构的至少一条栅线缝隙104，该栅线缝隙104同样可以部分贯穿衬底100。如图7所示，栅线缝隙104形成在沟道结构103阵列中，并且沿X方向延伸，沿Y方向间隔分布。该栅线缝隙的关键尺寸(例如在Y方向上的宽度)可以大于、小于或者等于沟道孔的直径。同时还可以根据该栅线缝隙104的关键尺寸的大小，相应调整沟道结构之间的距离，由此优化沟道结构的分布，减少沟道结构占用的面积，从而有利于提高单位面积上的存储容量。
同样如图7所示，栅线缝隙104形成在存储区块的中间位置，并且优选地，形成两条在X方向上延伸的栅线缝隙104，在栅线缝隙104的两侧形成牺牲层去除窗口130，通过栅线缝隙104去除牺牲层去除窗口130内的牺牲层。可以根据该牺牲层去除窗口130的宽度确定栅线缝隙104的关键尺寸例如宽度以及形成的深度，确保在后续过程中能够去除牺牲层去除窗口130区域内的牺牲层，同时保留存储区块之间的牺牲层。
在本实施例中示意性示出了在同一个存储区块内形成两条栅线缝隙104，应该理解的是，形成的栅线缝隙的数量可以根据实际需要作出调整。
S104：经所述栅线缝隙去除所述堆叠结构中的部分所述牺牲层，保留在所述第二方向上具有一定宽度的牺牲层，保留的所述牺牲层以及保留的所述牺牲层之间的所述绝缘层形成隔离结构，所述隔离结构隔离相邻的存储区块；
如图10所示，经栅线缝隙104去除堆叠结构101中的部分牺牲层1011，形成在Y方向上具有一定宽度的隔离结构120。该隔离结构120包括依次堆叠的绝缘层及牺牲层。
参照图8，在形成上述隔离结构120之前，还包括，首先通过栅线缝隙104刻蚀部分底部牺牲层，即牺牲多晶硅层1013及蚀刻阻挡层102，保留在Y方向上具有一定宽度的牺牲多晶硅层1013和蚀刻阻挡层，同时去除沟道结构中与底部牺牲层对应的存储器层，暴露出沟道层。形成图8所示的底部沟槽106’。然后如图9所示，在底部沟槽106’中填充导电材料，例如填充多晶硅等，形成源极层，该源极层与沟道结构的沟道层连接。
然后，如图10所示，同样经栅线缝隙104，对堆叠结构中的其余牺牲层1012进行部分刻蚀，保留在Z方向上与图9所示的底部的牺牲多晶硅层1013和刻阻挡层102相对应的牺牲层1012，形成隔离结构120。与此同时，在去除的牺牲层位置处形成字线沟槽105。
S105：经所述栅线缝隙在所述堆叠结构中形成字线层。
然后如图11所示，在所述栅极沟槽中填充导电材料形成字线层107。在可选实施例中，首先在字线沟槽105的侧壁上沉积一层高k介电层，然后在字线沟槽中填充导电层，例如通过沉积工艺在字线沟槽中沉积导电材料形成导电层，该导电材料包括但不限于钨(W)、钻(Co)、铜(Cu)、铝(A1)、多结晶硅(多晶硅)、掺杂硅、硅化物或其任何组合。
同样参照图11，字线层107形成之后，在栅线缝隙104中填充绝缘材料，例如氧化硅、氮化硅、氮氧化硅等。填充在栅线缝隙104中的绝缘材料形成沿X方向延伸的绝缘柱，该绝缘柱将存储区块划分成多个子区块。可以理解的是，在形成字线层107之前，在字线沟槽中沉积介电层时，该介电层同时形成在栅线缝隙104的侧壁和底部，此时，上述绝缘材料形成在该介电层上。
在本实施例的可选实施例中，还包括形成第一键合层108的步骤。如图12所示，在图11所示的结构上方形成一层绝缘保护层，该绝缘保护层覆盖整个结构，即覆盖核心区和台阶区。在所述绝缘保护层中，通过通孔工艺在核心区和台阶区形成接触孔，然后在接触孔中填充导电材料，在核心区形成与沟道结构103连通的位线接触1031，在台阶区形成与每一个字线层分别连通的字线接触1071。同时在台阶区之外还形成有阱区接触109或110。上述字线接触、位线接触以及阱区接触形成第一键合层108中的第一键合接触部。
本实施例同时提供由上述方法制造的存储单元。
如上所述，本实施例通过栅线缝隙104去除部分牺牲多晶硅层，保留在Y方向上具有一定宽度的牺牲多晶硅层，保留的该部分牺牲多晶硅层形成堆叠结构的支撑结构，增加了对堆叠结构的支撑，使得堆叠结构更加稳定，不易坍塌，增加了后续器件的良率。其次，本实施例的方法通过保留在第一方向上具有第一宽度的堆叠结构形成相邻存储块之间的隔离结构，并且直接在栅线缝隙中填充绝缘材料形成绝缘柱，经存储区块划分成多个子区块，省去了现有技术中在栅线缝隙的侧壁上形成相邻存储区块之间的隔离结构的步骤，同时省去了在存储区块内形成顶部选择栅切线的步骤，使得整个存储区块可以做的更小，使得整个存储单元实现更大的存储容量。同时减少了制造过程的热过程，进而减少了衬底的弯曲或者翘曲，也能够进一步提高器件良率。另外，步骤的省略以及良率的提供，必然带来成本的降低。
实施例二
本实施例提供一种3D NAND存储器制造方法，如图13所示，该方法包括以下步骤：
S201：形成存储单元，采用本发明上述实施例一所述的存储单元制造方法在第一衬底的正面形成所述存储单元，所述存储单元上方形成有第一键合层，所述第一键合层中形成有多个第一键合接触部；
同样参照图12，经上述实施例一所述的方法形成存储单元，该存储单元的形成过程可参照上述实施例一的描述，在此不再赘述。该存储单元的上方形成有第一键合层108，第一键合层中形成有第一键合接触部，该第一键合接触部包括字线接触1071、位线接触1031以及阱区接触109或110。
S202：形成控制单元，所述控制单元包括第二衬底以及形成在所述第二衬底的正面上方的第二键合层，所述第二键合层中形成有多个第二键合接触部；
如图14所示，提供控制单元200，在本实施例的可选实施例中，该控制单元可以包括任何适当的半导体器件，例如，金属氧化物半导体场效应晶体管(MOSFET)、双极结晶体管(BJT)、二极管、电阻器、电容器、电感器等。在半导体器件之中，p型和/或n型MOSFET(即，CMOS)广泛地在逻辑电路设计中实现是CMOS，本实施例以CMOS为例进行说明。
该CMOS包括衬底201以及形成在衬底上的栅极结构203，栅极结构上方形成有第二键合层202，该第二键合层汇总包括第二键合接触部2020。通过该第二键合接触部2020实现与CMOS的源极、漏极及栅极等的电连接。
S203：将所述第一键合层与所述第二键合层键合形成键合界面，在所述键合界面处所述第一键合接触部与所述第二键合接触部接触，形成所述控制单元与所述存储单元之间的电连接。
如图15所示，将存储单元和控制单元200进行键合。在可选实施例中，将CMOS放在上方，存储单元置于下方进行键合。在第一键合层108和第二键合层202之间形成键合界面204，在键合界面204处，经通孔工艺形成连通第一键合层和第二键合层的电连接。
参照图16，将存储单元和CMOS键合之后。对存储单元的第一衬底100背面进行减薄，然后在衬底背面进行阱区拾取，形成阱区拾取区303，然后，在第一衬底的背面形成与阱区拾取区303连通的阱区引出焊盘301，同时在第一衬底的背面引出外接焊盘302。在此之前，还包括在减薄后的衬底背面形成焊盘引出层111，可以采用通孔技术形成贯穿焊盘引出层111并贯通至第一衬底的阱区的通孔，然后在通孔中填充导电材料形成阱区拾取区，然后在焊盘引出层表面引出外接焊盘302。在第一衬底背面形成阱区拾取区够减少器件的整体体积，并且对第一衬底的应力也有改善作用
在本实施例的一可选实施例中，如图17所示，同样在存储单元的第一衬底的背面进行阱区拾取303，形成阱区拾取区引出焊盘301，然后在CMOS的第二衬底的背面形成外接焊盘302。
在另一可选实施例中，如图18所示，在存储单元的第一衬底的正面进行阱区拾取，然后在CMOS的第二衬底的背面形成外接焊盘302。
在又一可选实施例中，如图19所示，在存储单元的第一衬底的正面进行阱区拾取，然后在存储单元的第一衬底的背面形成外接焊盘302。
本实施例中，存储单元与实施例一的存储单元具有相同的结构，因此具有相同的技术效果。另外，本实施例形成3D NAND存储器时，存储单元衬底中阱区的拾取以及外接焊盘的形成可以有多种方式，增加了器件设计的灵活性。
如上所述，本发明提供的存储单元及其制造方法、3D NAND存储器及其制造方法，至少具备如下有益技术效果：
本发明在形成字线层时，在堆叠结构中形成栅线缝隙，通过该栅线缝隙去除堆叠结构中的部分牺牲层，保留在第一方向上具有一定宽度的牺牲层，由这些保留的牺牲层及其对应的堆叠的绝缘层形成存储区块之间的隔离结构。由于采用栅线缝隙形式，减少了堆叠结构的去除量，由此在存储单元的整个制造过程中，增加了对堆叠结构的支撑，增加了结构的稳定性，提高了后续产品的良率。
由保留的牺牲层及对应的堆叠结构中的绝缘层形成存储区块之间的隔离结构，省去了顶部选择栅沟槽的形成，由此使得存储块能够做得更小，由此能够增加单位面积的存储容量，另外，由于省去了顶部选择栅沟槽的形成，节省了制造步骤，减少了热过程，由此减少了衬底应力的改变，减少了衬底的翘曲，提高了成膜质量，提高了器件的良率。
基于上述存储单元形成3D NAND存储器时，存储单元衬底中阱区的拾取以及外接焊盘的形成可以有多种方式，增加了器件设计的灵活性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (22)
1.一种存储单元制造方法，其特征在于，包括以下步骤：
提供衬底，所述衬底在第一方向和第二方向上延伸形成衬底表面，在所述衬底表面上沿垂直与所述衬底表面的第三方向形成堆叠结构，所述堆叠结构包括交替层叠的绝缘层和牺牲层，所述堆叠结构包括核心区以及沿所述第一方向位于所述核心区两侧的台阶区；
在所述堆叠结构的所述核心区形成在所述第三方向上贯穿所述堆叠结构的沟道结构；
在所述堆叠结构中形成在所述第三方向上贯穿所述堆叠结构并沿所述第一方向延伸的至少一条栅线缝隙；
经所述栅线缝隙去除所述堆叠结构中的部分所述牺牲层，保留在所述第二方向上具有一定宽度的牺牲层，保留的所述牺牲层以及保留的所述牺牲层之间的所述绝缘层形成隔离结构，所述隔离结构隔离相邻的存储区块；
经所述栅线缝隙在所述堆叠结构中形成字线层；
在所述栅线缝隙中填充绝缘材料形成绝缘柱，以将所述存储区块划分成不同的子区块。
2.根据权利要求1所述存储单元制造方法，其特征在于，在所述堆叠结构中形成在所述第三方向上贯穿所述堆叠结构的沟道结构，还包括：
形成在所属第三方向贯穿所述堆叠结构的沟道孔；
自所述沟道孔的侧壁向内依次形成存储器层、沟道层。
3.根据权利要求2所述的存储单元制造方法，其特征在于，经所述栅线缝隙形成在第三方向上贯穿所述堆叠结构并在所述第二方向上延伸的隔离结构之前，还包括以下步骤：
经所述栅线缝隙去除所述堆叠结构中的底部牺牲层，保留在所述第二方向上具有一定宽度的所述底部牺牲层；
经所述栅线缝隙去除所述底部牺牲层所对应的所述沟道结构的存储器层，以暴露所述沟道层；
在去除所述底部牺牲层及所述底部牺牲层所对应的所述沟道结构的所述存储器层形成的空间内形成源极层。
4.根据权利要求1所述的存储单元制造方法，其特征在于，经所述栅线缝隙在所述堆叠结构中形成字线层，还包括以下步骤：
经所述栅线缝隙去除所述堆叠结构中所述隔离结构之外的所述牺牲层，形成字线沟槽；
在所述字线沟槽的侧壁上形成介电层；
在所述字线沟槽中填充字线导电层。
5.根据权利要求1所述的存储单元制造方法，其特征在于，在所述栅线缝隙中填充绝缘材料形成绝缘柱之前还包括：
在所述栅线缝隙的侧壁及底部形成介电层。
6.根据权利要求1所述的存储单元制造方法，其特征在于，还包括：
所述堆叠结构的所述台阶区形成所述字线层的字线接触；
在所述核心区形成所述沟道结构的位线接触。
7.根据权利要求1所述的存储单元制造方法，其特征在于，提供衬底还包括：
提供第一导电类型的衬底；
在所述第一导电类型的衬底中进行掺杂，在所述衬底中形成第二导电类型的阱区。
8. 一种3D NAND存储器制造方法，其特征在于，包括以下步骤：
形成存储单元，采用权利要求1-7中任意一项所述的存储单元制造方法在第一衬底的正面形成所述存储单元，所述存储单元上方形成有第一键合层，所述第一键合层中形成有多个第一键合接触部；
形成控制单元，所述控制单元包括第二衬底以及形成在所述第二衬底的正面上方的第二键合层，所述第二键合层中形成有多个第二键合接触部；
将所述第一键合层与所述第二键合层键合形成键合界面，在所述键合界面处所述第一键合接触部与所述第二键合接触部接触，形成所述控制单元与所述存储单元之间的电连接。
9. 根据权利要求8所述的3D NAND存储器制造方法，其特征在于，还包括：
对所述存储单元的所述第一衬底的背面进行减薄；
在所述第一衬底的背面形成焊盘引出层。
10. 根据权利要求8所述的3D NAND存储器制造方法，其特征在于，还包括：
对所述控制单元的所述第二衬底的背面进行减薄；
在所述第二衬底的背面形成焊盘引出层。
11. 根据权利要求9所述的3D NAND存储器制造方法，其特征在于，还包括：
在所述第一衬底的背面拾取所述第一衬底的阱区；
在所述第一衬底的背面形成所述存储器的外接焊盘。
12. 根据权利要求9所述的3D NAND存储器制造方法，其特征在于，还包括：
在所述第一衬底的正面拾取所述第一衬底的阱区，并将所述阱区连接至所述控制单元；
在所述第一衬底的背面形成所述存储器的外接焊盘。
13. 根据权利要求10所述的3D NAND存储器制造方法，其特征在于，还包括：
在所述第一衬底的背面拾取所述第一衬底的阱区；
在所述控制单元的第二衬底的背面形成所述存储器的外接焊盘。
14. 根据权利要求10所述的3D NAND存储器制造方法，其特征在于，还包括：
在所述第一衬底的正面拾取所述第一衬底的阱区，并将所述阱区连接至所述控制单元；
在所述控制单元的所述第二衬底背面形成所述存储器的外接焊盘。
15.一种存储单元，其特征在于，包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括交替层叠的绝缘层和字线层，所述堆叠结构包括核心区以及沿第一方向位于所述核心区两侧的台阶区；
形成在所述堆叠结构中的隔离结构，所述隔离结构包括交替层叠的所述绝缘层以及牺牲层，所述隔离结构将所述核心区划分为不同的存储区块；
形成在所述存储区块内的沟道结构；以及
形成在所述沟道结构之间的绝缘柱，所述绝缘柱沿所述第一方向延伸以将所述存储区块分为不同的子区块。
16.根据权利要求15所述的存储单元，其特征在于，所述衬底为第一导电类型的衬底，所述衬底中形成有第二导电类型的阱区。
17. 一种3D NAND存储器件，其特征在于，包括：
存储单元，所述存储单元包括第一衬底，以及位于所述第一衬底上方的第一键合层，所述第一键合层中形成有多个第一键合接触部；
控制单元，所述控制单元包括第二衬底以及形成在所述第二衬底的正面上方的第二键合层，所述第二键合层中形成有多个第二键合接触部；
所述第一键合层及所述第二键合层之间的键合界面，所述第一键合接触部在所述键合界面处与所述第二键合接触部接触，形成所述控制单元与所述存储单元之间的电连接；
其中，所述存储单元还包括：
位于所述第一衬底上的堆叠结构，所述堆叠结构包括交替层叠的绝缘层和字线层，所述堆叠结构包括核心区以及沿第一方向位于所述核心区两侧的台阶区；
形成在所述堆叠结构中的隔离结构，所述隔离结构包括交替层叠的所述绝缘层以及牺牲层，所述隔离结构将所述核心区划分为不同的存储区块；
形成在所述存储区块内的沟道结构；以及
形成在所述沟道结构之间的绝缘柱，所述绝缘柱沿所述第一方向延伸以将所述存储区块分为不同的子区块。
18. 根据权利要求17所述的3D NAND存储器件，其特征在于，所述存储单元还包括位于所述第一衬底和所述堆叠结构之间的源极层，所述源极层与所述沟道结构的沟道层连通。
19. 根据权利要求17所述的3D NAND存储器件，其特征在于，还包括：
形成在所述第一衬底的背面的阱区拾取区，以及
形成在所述第一衬底的背面的所述存储器件的外接焊盘。
20. 根据权利要求17所述的3D NAND存储器件，其特征在于，还包括：
形成在所述第一衬底的背面的阱区拾取区，以及
形成在所述第二衬底的背面的所述存储器件的外接焊盘。
21. 根据权利要求17所述的3D NAND存储器件，其特征在于，还包括：
形成在所述第一衬底的正面的阱区拾取区，以及
形成在所述第二衬底的背面的所述存储器件的外接焊盘。
22. 根据权利要求17所述的3D NAND存储器件，其特征在于，还包括：
形成在所述第一衬底的正面的阱区拾取区，以及
形成在所述第一衬底的背面的所述存储器件的外接焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011466331.6A CN112614850B (zh) | 2020-12-14 | 2020-12-14 | 存储单元及其制造方法、3d nand存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011466331.6A CN112614850B (zh) | 2020-12-14 | 2020-12-14 | 存储单元及其制造方法、3d nand存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112614850A CN112614850A (zh) | 2021-04-06 |
| CN112614850B true CN112614850B (zh) | 2024-04-16 |
Family
ID=75233658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011466331.6A Active CN112614850B (zh) | 2020-12-14 | 2020-12-14 | 存储单元及其制造方法、3d nand存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112614850B (zh) |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105374795A (zh) * | 2014-08-28 | 2016-03-02 | 爱思开海力士有限公司 | 具有稳定结构的半导体器件及其制造方法 |
| US9824966B1 (en) * | 2016-08-12 | 2017-11-21 | Sandisk Technologies Llc | Three-dimensional memory device containing a lateral source contact and method of making the same |
| US10192878B1 (en) * | 2017-09-14 | 2019-01-29 | Sandisk Technologies Llc | Three-dimensional memory device with self-aligned multi-level drain select gate electrodes |
| CN109920792A (zh) * | 2019-03-18 | 2019-06-21 | 长江存储科技有限责任公司 | 一种3d nand存储器件的制造方法 |
| CN110088905A (zh) * | 2016-11-03 | 2019-08-02 | 桑迪士克科技有限责任公司 | 用于三维存储器器件中直接源极接触的灯泡形存储器堆叠结构 |
| CN110112134A (zh) * | 2019-06-17 | 2019-08-09 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN110137175A (zh) * | 2018-02-08 | 2019-08-16 | 中芯国际集成电路制造(上海)有限公司 | 三维nand存储器及其形成方法 |
| CN110176461A (zh) * | 2019-06-17 | 2019-08-27 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN110211965A (zh) * | 2019-06-17 | 2019-09-06 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN110364536A (zh) * | 2019-07-23 | 2019-10-22 | 长江存储科技有限责任公司 | 三维存储器的制造方法以及三维存储器 |
| CN110537260A (zh) * | 2019-04-30 | 2019-12-03 | 长江存储科技有限责任公司 | 具有闪速存储器控制器的键合的存储设备及其制造和操作方法 |
| CN110707039A (zh) * | 2018-07-09 | 2020-01-17 | 三星电子株式会社 | 半导体装置和制造该半导体装置的方法 |
| CN110914990A (zh) * | 2019-06-17 | 2020-03-24 | 长江存储科技有限责任公司 | 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法 |
| CN111211134A (zh) * | 2020-01-14 | 2020-05-29 | 长江存储科技有限责任公司 | 一种3d存储器及其制造方法 |
| CN111223869A (zh) * | 2018-11-27 | 2020-06-02 | 三星电子株式会社 | 制造竖直存储器装置的方法 |
| CN111223872A (zh) * | 2020-01-17 | 2020-06-02 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
| CN111769114A (zh) * | 2020-06-11 | 2020-10-13 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102195112B1 (ko) * | 2013-11-19 | 2020-12-24 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| CN108878433B (zh) * | 2018-06-29 | 2020-11-20 | 上海华力微电子有限公司 | 一种半导体器件及其制造方法 |
| KR102634709B1 (ko) * | 2018-10-15 | 2024-02-08 | 에스케이하이닉스 주식회사 | 반도체장치 및 그 제조 방법 |
-
2020
- 2020-12-14 CN CN202011466331.6A patent/CN112614850B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105374795A (zh) * | 2014-08-28 | 2016-03-02 | 爱思开海力士有限公司 | 具有稳定结构的半导体器件及其制造方法 |
| US9824966B1 (en) * | 2016-08-12 | 2017-11-21 | Sandisk Technologies Llc | Three-dimensional memory device containing a lateral source contact and method of making the same |
| CN110088905A (zh) * | 2016-11-03 | 2019-08-02 | 桑迪士克科技有限责任公司 | 用于三维存储器器件中直接源极接触的灯泡形存储器堆叠结构 |
| US10192878B1 (en) * | 2017-09-14 | 2019-01-29 | Sandisk Technologies Llc | Three-dimensional memory device with self-aligned multi-level drain select gate electrodes |
| CN110137175A (zh) * | 2018-02-08 | 2019-08-16 | 中芯国际集成电路制造(上海)有限公司 | 三维nand存储器及其形成方法 |
| CN110707039A (zh) * | 2018-07-09 | 2020-01-17 | 三星电子株式会社 | 半导体装置和制造该半导体装置的方法 |
| CN111223869A (zh) * | 2018-11-27 | 2020-06-02 | 三星电子株式会社 | 制造竖直存储器装置的方法 |
| CN109920792A (zh) * | 2019-03-18 | 2019-06-21 | 长江存储科技有限责任公司 | 一种3d nand存储器件的制造方法 |
| CN110537260A (zh) * | 2019-04-30 | 2019-12-03 | 长江存储科技有限责任公司 | 具有闪速存储器控制器的键合的存储设备及其制造和操作方法 |
| CN110211965A (zh) * | 2019-06-17 | 2019-09-06 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN110176461A (zh) * | 2019-06-17 | 2019-08-27 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN110914990A (zh) * | 2019-06-17 | 2020-03-24 | 长江存储科技有限责任公司 | 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法 |
| CN110112134A (zh) * | 2019-06-17 | 2019-08-09 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN110364536A (zh) * | 2019-07-23 | 2019-10-22 | 长江存储科技有限责任公司 | 三维存储器的制造方法以及三维存储器 |
| CN111211134A (zh) * | 2020-01-14 | 2020-05-29 | 长江存储科技有限责任公司 | 一种3d存储器及其制造方法 |
| CN111223872A (zh) * | 2020-01-17 | 2020-06-02 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
| CN111769114A (zh) * | 2020-06-11 | 2020-10-13 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112614850A (zh) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109786387B (zh) | 存储器及其形成方法、存储器的存储单元的选择方法 | |
| CN113707665B (zh) | 存储器及其形成方法 | |
| KR102644525B1 (ko) | 수직형 반도체 소자 | |
| CN101996950A (zh) | 半导体器件及其制造方法 | |
| KR20110136298A (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조 방법 | |
| CN113644076B (zh) | 半导体结构及其制备方法 | |
| WO2019105398A1 (en) | Dynamic random access memory array, semiconductor layout structure and fabrication method thereof | |
| JP5697952B2 (ja) | 半導体装置、半導体装置の製造方法およびデータ処理システム | |
| CN115332251A (zh) | 半导体结构及其制造方法 | |
| CN111508963B (zh) | 一种外围电路、三维存储器及其制备方法 | |
| CN114334981A (zh) | 一种半导体器件及其制备方法和三维存储器 | |
| US11315945B2 (en) | Memory device with lateral offset | |
| CN210245506U (zh) | 半导体结构及存储器 | |
| CN210073860U (zh) | 半导体结构及存储器 | |
| CN112614850B (zh) | 存储单元及其制造方法、3d nand存储器及其制造方法 | |
| CN112542465B (zh) | 一种三维存储器及其制作方法 | |
| CN115101523A (zh) | 半导体结构及半导体结构的制备方法 | |
| CN210837712U (zh) | 半导体结构 | |
| CN111987100B (zh) | 半导体结构及其制造方法、存储器 | |
| CN116097919A (zh) | 三维存储器的制备方法 | |
| CN109727983B (zh) | Nor闪存及其制造方法 | |
| CN109390346B (zh) | 3d存储器件及其制造方法 | |
| CN112259539B (zh) | 三维存储器及其制造方法 | |
| US20230061535A1 (en) | Semiconductor device and manufacturing method thereof, nand memory device | |
| CN113471202B (zh) | 半导体存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |