CN112397521B - 一种半导体器件及其制作方法 - Google Patents

Abstract

本申请公开了一种半导体器件及其制作方法，半导体器件包括半导体结构、设置在半导体结构中且在第一方向上相邻设置的过渡沟道结构阵列和虚拟沟道结构阵列；过渡沟道结构阵列包括与虚拟沟道结构阵列相邻的边缘过渡沟道结构列，边缘过渡沟道结构列包括沿第二方向间隔排布的多个边缘过渡沟道结构，第二方向与第一方向垂直设置；虚拟沟道结构阵列包括与边缘过渡沟道结构列相邻的边缘虚拟沟道结构列，边缘虚拟沟道结构列包括沿第二方向间隔排布的多个边缘虚拟沟道结构；任意一个边缘虚拟沟道结构与相邻的边缘过渡沟道结构之间的最短距离连线方向偏离所述第一方向。本申请可以避免边缘虚拟沟道孔的尖角问题，从而避免三维存储器件漏电。

Description

一种半导体器件及其制作方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体器件及其制作方法。

背景技术

在三维存储器的制备过程中，除了设计器件沟道孔，往往还会设计过渡沟道孔和虚拟沟道孔，以实现相关功能，例如在后续氮化硅去除的过程中提供结构支撑等。虚拟沟道孔通常设计的是圆形的，但是，在制作虚拟沟道孔的过程中，容易出现尖角问题，在后续填充虚拟沟道孔时，尖角的地方可能会填充不充分而产生较大的空隙，从而导致后续填充钨形成栅极层时，上下两层栅极层相连，从而导致三维存储器件漏电，影响三维存储器件的正常使用。

因此，如何提供一种新的半导体器件，以解决现有技术中的上述问题实属必要。

发明内容

本申请提供一种半导体器件及其制作方法，在制作过渡沟道结构阵列和虚拟沟道结构阵列的过程中，增大了边缘虚拟沟道孔与边缘过渡沟道孔之间的间距，有利于削弱边缘虚拟沟道孔与边缘过渡沟道结构之间的应力作用或电子吸引力作用，从而有利于形成不带尖角的圆形边缘虚拟沟道孔。

本申请提供一种半导体器件，包括：

半导体结构，具有在第一方向上相邻设置的过渡沟道孔区和虚拟沟道孔区；

过渡沟道结构阵列，形成于所述半导体结构中且位于所述过渡沟道孔区，并包括在所述第一方向与垂直于所述第一方向的第二方向上呈多行多列排布的多个过渡沟道结构；

虚拟沟道结构阵列，形成于所述半导体结构中且位于所述虚拟沟道孔区，并包括在所述第一方向与所述第二方向上呈多行多列排布的多个虚拟沟道结构；

其中，所述过渡沟道结构阵列包括与所述虚拟沟道结构阵列相邻设置的边缘过渡沟道结构列，所述边缘过渡沟道结构列包括在所述第二方向上间隔排布的多个边缘过渡沟道结构；所述虚拟沟道结构阵列包括与所述边缘过渡沟道结构列相邻设置的边缘虚拟沟道结构列，所述边缘虚拟沟道结构列包括在所述第二方向上间隔排布的多个边缘虚拟沟道结构；

任意一个所述边缘虚拟沟道结构与相邻的所述边缘过渡沟道结构之间的最短距离连线方向偏离所述第一方向。

可选的，任意一个所述边缘过渡沟道结构位于相邻的两个所述边缘虚拟沟道结构的对称轴上。

可选的，所述过渡沟道结构阵列还包括位于所述边缘过渡沟道结构列远离所述虚拟沟道结构阵列一侧且在所述第一方向上间隔排布的多个非边缘过渡沟道结构列；每个所述非边缘过渡沟道结构列包括在所述第二方向上间隔排布的多个非边缘过渡沟道结构；

与所述边缘过渡沟道结构列相邻设置的所述非边缘过渡沟道结构列包括与所述多个边缘虚拟沟道结构在所述第一方向上一一对应设置的多个第一非边缘过渡沟道结构。

可选的，与所述边缘过渡沟道结构列相邻设置的所述非边缘过渡沟道结构列还包括与所述多个边缘过渡沟道结构在所述第一方向上一一对应设置的多个第二非边缘过渡沟道结构。

可选的，任意相邻的两个所述非边缘过渡沟道结构列中的所述多个非边缘过渡沟道结构在所述第一方向上一一对应设置。

可选的，任意相邻的两个所述非边缘过渡沟道结构列中的所述多个非边缘过渡沟道结构在所述第二方向上依次交错设置。

可选的，所述半导体结构包括衬底以及位于所述衬底上的堆叠结构，所述堆叠结构包括交替叠置的介质层及栅极层；

所述多个过渡沟道结构和所述多个虚拟沟道结构在垂直于所述衬底的方向上贯穿所述堆叠结构。

可选的，所述半导体器件还包括位于所述过渡沟道孔区且在垂直于所述衬底的方向上贯穿所述堆叠结构的多个过渡沟道孔，以及位于所述虚拟沟道孔区且在垂直于所述衬底的方向上贯穿所述堆叠结构的多个虚拟沟道孔；

所述多个过渡沟道结构分别填充在所述多个过渡沟道孔中；所述多个虚拟沟道结构分别填充在所述多个虚拟沟道孔中；

所述多个虚拟沟道孔的特征尺寸大于所述多个过渡沟道孔的特征尺寸。

可选的，每个所述虚拟沟道孔在垂直于所述衬底的方向上的投影为圆形，且每个所述过渡沟道孔在垂直于所述衬底的方向上的投影为圆形。

可选的，所述虚拟沟道结构阵列还包括位于所述边缘虚拟沟道结构列远离所述边缘过渡沟道结构列一侧且在所述第一方向上间隔排布的多个非边缘虚拟沟道结构列；每个所述非边缘虚拟沟道结构列包括在所述第二方向上间隔排布的多个非边缘虚拟沟道结构；

任意相邻的两个所述非边缘虚拟沟道结构列中的所述多个非边缘虚拟沟道结构在所述第一方向上一一对应设置；且所述非边缘虚拟沟道结构列中的所述多个非边缘虚拟沟道结构与所述边缘虚拟沟道结构列中的所述多个边缘虚拟沟道结构在所述第一方向上一一对应设置。

可选的，所述虚拟沟道结构阵列还包括位于所述边缘虚拟沟道结构列远离所述边缘过渡沟道结构列一侧且在所述第一方向上间隔排布的多个非边缘虚拟沟道结构列；每个所述非边缘虚拟沟道结构列包括在所述第二方向上间隔排布的多个非边缘虚拟沟道结构；

任意相邻的两个所述非边缘虚拟沟道结构列中的所述多个非边缘虚拟沟道结构在所述第二方向上依次交错设置，且靠近所述边缘虚拟沟道结构列的所述非边缘虚拟沟道结构列中的多个非边缘虚拟沟道结构与所述多个边缘虚拟沟道结构在所述第二方向上依次交错设置。

可选的，所述半导体结构还具有位于所述过渡沟道孔区远离所述虚拟沟道孔区一侧的器件沟道孔区；

所述半导体器件还包括形成于所述半导体结构中且位于所述器件沟道孔区的器件沟道结构阵列；所述器件沟道结构阵列包括呈阵列分布的多个器件沟道结构；

所述边缘过渡沟道结构的特征尺寸大于或等于所述器件沟道结构的特征尺寸。

可选的，所述半导体器件包括三维存储器件。

本申请还提供一种半导体器件的制作方法，包括以下步骤：

提供半导体结构；其中，所述半导体结构具有在第一方向上相邻设置的过渡沟道孔区和虚拟沟道孔区；

在所述半导体结构的所述过渡沟道孔区形成由多个过渡沟道结构构成的过渡沟道结构阵列；其中，所述多个过渡沟道结构在所述第一方向与垂直于所述第一方向的第二方向上呈多行多列排布，所述过渡沟道结构阵列包括与所述虚拟沟道孔区相邻设置的边缘过渡沟道结构列，所述边缘过渡沟道结构列包括在所述第二方向上间隔排布的多个边缘过渡沟道结构；

在所述半导体结构的所述虚拟沟道孔区形成由多个虚拟沟道结构构成的虚拟沟道结构阵列；其中，所述多个虚拟沟道结构在所述第一方向与所述第二方向上呈多行多列排布，所述虚拟沟道结构阵列包括与所述边缘过渡沟道结构列相邻设置的边缘虚拟沟道结构列，所述边缘虚拟沟道结构列包括在所述第二方向上间隔排布的多个边缘虚拟沟道结构，任意一个所述边缘虚拟沟道结构与相邻的所述边缘过渡沟道结构之间的最短距离连线方向偏离所述第一方向。

可选的，所述半导体结构包括衬底以及位于所述衬底上的堆叠结构，所述堆叠结构包括交替叠置的第一材料层及第二材料层；

所述在所述半导体结构的所述过渡沟道孔区形成由多个过渡沟道结构构成的过渡沟道结构阵列，包括以下步骤：

在垂直于所述衬底的方向上形成贯穿所述堆叠结构且位于所述过渡沟道孔区的多个过渡沟道孔；其中，所述多个过渡沟道孔在所述第一方向与所述第二方向上呈多行多列排布；

在所述多个过渡沟道孔中对应的形成多个过渡沟道结构；其中，所述多个过渡沟道结构构成过渡沟道结构阵列。

可选的，所述在所述半导体结构的所述虚拟沟道孔区形成由多个虚拟沟道结构构成的虚拟沟道结构阵列，包括以下步骤：

在垂直于所述衬底的方向上形成贯穿所述堆叠结构且位于所述虚拟沟道孔区的多个虚拟沟道孔；其中，所述多个虚拟沟道孔在所述第一方向与所述第二方向上呈多行多列排布；

在所述多个虚拟沟道孔中对应的形成多个虚拟沟道结构；其中，所述多个虚拟沟道结构构成虚拟沟道结构阵列。

可选的，每个所述虚拟沟道孔在垂直于所述衬底的方向上的投影为圆形，且每个所述过渡沟道孔在垂直于所述衬底的方向上的投影为圆形。

可选的，所述多个虚拟沟道孔的特征尺寸大于所述多个过渡沟道孔的特征尺寸。

可选的，任意一个所述边缘过渡沟道结构位于与所述边缘过渡沟道结构相邻的两个所述边缘虚拟沟道结构的对称轴上。

可选的，所述过渡沟道结构阵列还包括位于所述边缘过渡沟道结构列远离所述虚拟沟道结构阵列一侧且在所述第一方向上间隔排布的多个非边缘过渡沟道结构列；每个所述非边缘过渡沟道结构列包括在所述第二方向上间隔排布的多个非边缘过渡沟道结构；

与所述边缘过渡沟道结构列相邻设置的所述非边缘过渡沟道结构列中的所述多个非边缘过渡沟道结构至少与所述多个边缘虚拟沟道结构在所述第一方向上一一对应设置。

本申请提供的半导体器件及其制作方法，通过将边缘过渡沟道结构列中的多个边缘过渡沟道结构和边缘虚拟沟道结构列中的多个边缘虚拟沟道结构在第二方向上交错设置，避免了边缘过渡沟道结构与边缘虚拟沟道结构在第一方向上同行设置，有利于增大边缘过渡沟道结构与边缘虚拟沟道结构之间的间距，也就是说，在制作边缘虚拟沟道结构的过程中，形成的边缘虚拟沟道孔与边缘过渡沟道孔之间的间距增大了，有利于削弱边缘虚拟沟道孔与边缘过渡沟道结构以及边缘过渡沟道孔之间的应力作用或电子吸引力作用，从而有利于形成不带尖角的圆形边缘虚拟沟道孔，保证了边缘虚拟沟道孔可以完全填充，从而避免了后续填充钨形成栅极层时上下两层栅极层相连，进而避免了三维存储器件漏电。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请提供的半导体器件的制作方法的流程示意图。

图2为实施例一提供的一种半导体器件的制作方法中形成半导体结构的局部结构剖面图。

图3为实施例一提供的一种半导体器件的制作方法中形成过渡沟道孔阵列的局部结构俯视图。

图4为实施例一提供的一种半导体器件的制作方法中形成过渡沟道孔的局部结构剖面图。

图5为实施例一提供的一种半导体器件的制作方法中形成过渡沟道结构阵列的局部结构俯视图。

图6为实施例一提供的一种半导体器件的制作方法中形成过渡沟道结构的局部结构剖面图。

图7为实施例一提供的一种半导体器件的制作方法中形成虚拟沟道孔阵列的局部结构俯视图。

图8为实施例一提供的一种半导体器件的制作方法中形成虚拟沟道孔的局部结构剖面图。

图9为实施例一提供的一种半导体器件的制作方法中形成虚拟沟道结构阵列的局部结构俯视图。

图10为实施例一提供的一种半导体器件的制作方法中形成虚拟沟道结构的局部结构剖面图。

图11为实施例二提供的一种半导体器件的局部结构俯视图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

在一示例性的三维存储器件中，存储区内具有器件沟道孔阵列、过渡沟道孔阵列以及虚拟沟道孔(Dummy Hole)阵列，过渡沟道孔阵列位于器件沟道孔阵列和虚拟沟道孔阵列之间。其中，器件沟道孔阵列用于形成具有存储功能的NAND串，过渡沟道孔阵列和虚拟沟道孔阵列用于形成过渡沟道结构和虚拟沟道结构，并在后续氮化硅去除的过程中提供结构支撑等。在一示例性的三维存储器件的制作方法中，先形成器件沟道孔阵列和过渡沟道孔阵列，再形成虚拟沟道孔阵列。由于最靠近虚拟沟道孔阵列的一列过渡沟道孔中有部分过渡沟道孔与最靠近过渡沟道孔阵列的一列虚拟沟道孔并排设置，在形成虚拟沟道孔阵列时，由于过渡沟道孔及内部填充结构对虚拟沟道孔的应力作用或电子吸引力作用，最靠近过渡沟道孔阵列的一列虚拟沟道孔出现向过渡沟道孔阵列方向凸出的尖角。在后续填充虚拟沟道孔时，尖角的地方可能会填充不充分而产生较大的空隙，从而导致后续填充钨形成栅极层时，上下两层栅极层相连，从而导致三维存储器件漏电，影响三维存储器件的正常使用。

因此，本申请实施例提供了一种新的半导体器件及制作方法，可以有效的解决上述问题。

如图1所示，本申请实施例提供了一种半导体器件的制作方法，制作方法包括以下步骤：

S101：提供半导体结构；其中，半导体结构具有在第一方向上相邻设置的过渡沟道孔区和虚拟沟道孔区；

S102：在半导体结构的过渡沟道孔区形成由多个过渡沟道结构构成的过渡沟道结构阵列；其中，多个过渡沟道结构在第一方向与在平行于衬底且垂直于第一方向的第二方向上呈多行多列排布，过渡沟道结构阵列包括与虚拟沟道孔区相邻设置的边缘过渡沟道结构列，边缘过渡沟道结构列包括在第二方向上间隔排布的多个边缘过渡沟道结构；

S103：在半导体结构的虚拟沟道孔区形成由多个虚拟沟道结构构成的虚拟沟道结构阵列；其中，多个虚拟沟道结构在第一方向与第二方向上呈多行多列排布，虚拟沟道结构阵列包括与边缘过渡沟道结构列相邻设置的边缘虚拟沟道结构列，边缘虚拟沟道结构列包括在第二方向上间隔排布的多个边缘虚拟沟道结构，任意一个边缘虚拟沟道结构与相邻的边缘过渡沟道结构之间的最短距离连线方向偏离第一方向。

具体的，形成的半导体器件包括三维存储器件。

下面将结合附图详细说明本申请的半导体器件的结构及其制备方法。

实施例一

如图1中的S101、图2和图3所示，提供半导体结构120；其中，半导体结构120具有在第一方向上相邻设置的过渡沟道孔区121和虚拟沟道孔区122。

具体的，半导体结构120包括衬底110和位于衬底110上的堆叠结构123。本实施例中的第一方向为图示中的X方向，且第一方向与衬底110的上表面平行设置，衬底110的上表面为与堆叠结构123接触的一表面。

衬底110可以包括硅衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等等。在其它实施例中，衬底110还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等。衬底110还可以为叠层结构，例如硅/锗硅叠层等。另外，衬底110可以为进行离子掺杂后的衬底，可以进行P型掺杂，也可以进行N型掺杂，衬底110中还可以形成有多个外围器件，如场效应晶体管、电容、电感和/或pn结二极管等。衬底110中还可以具有外围电路。

堆叠结构123包括交替叠置的第一材料层124和第二材料层125。具体的，第一材料层124可以为介质层，第二材料层125可以为牺牲层，介质层的材料包括但不限于二氧化硅，牺牲层的材料包括但不限于氮化硅。可选地，介质层与牺牲层在同一刻蚀/腐蚀工艺中具有一定的选择比，以确保在去除牺牲层时介质层几乎不被去除。在后续工艺中，去除牺牲层后的空间将被填充金属材料以形成栅极层。可以理解的，本申请实施例中的半导体器件的堆叠结构最终由交替叠置的介质层和栅极层构成。

具体的，过渡沟道孔区121用于形成过渡沟道孔，后续会在过渡沟道孔内形成过渡沟道结构，例如形成虚拟NAND串，该虚拟NAND串不能进行数据存储。过渡沟道结构用于在后续牺牲层(氮化硅)去除的过程中提供结构支撑。半导体结构120还具有位于过渡沟道孔区121远离虚拟沟道孔区122一侧的器件沟道孔区(图中未示出)，器件沟道孔区用于形成器件沟道孔，后续会在器件沟道孔内形成器件沟道结构，例如形成NAND串，该NAND串能够进行数据的存储。过渡沟道孔的特征尺寸大于或等于器件沟道孔的特征尺寸，过渡沟道孔可以和器件沟道孔在同一制程中形成，且过渡沟道孔内的虚拟NAND串和器件沟道孔内的NAND串可以同制程形成。

虚拟沟道孔区122用于形成虚拟沟道孔，形成的虚拟沟道孔的特征尺寸大于过渡沟道孔的特征尺寸。后续在虚拟沟道孔内形成虚拟沟道结构，例如形成电介质填充结构，电介质填充结构的材料包括氧化硅，但不限于此，故该电介质填充结构不能进行数据的存储。该虚拟沟道结构也用于在后续牺牲层(氮化硅)去除的过程中提供结构支撑。

需要说明的是，本申请实施例所述的特征尺寸是指沟道孔的孔径。

如图1中的S102、图5和图6所示，在半导体结构120的过渡沟道孔区121形成由多个过渡沟道结构131构成的过渡沟道结构阵列130；其中，多个过渡沟道结构131在第一方向与垂直于第一方向的第二方向上呈多行多列排布，过渡沟道结构阵列130包括与虚拟沟道孔区122相邻设置的边缘过渡沟道结构列132，边缘过渡沟道结构列132包括在第二方向上间隔排布的多个边缘过渡沟道结构133。

本实施例中，第二方向为图示中的Y方向，且第二方向也与衬底110的上表面平行设置。需要说明的是，图6仅示出过渡沟道孔区内的一个过渡沟道结构作为示例，并不限定其具体位置。

具体的，在半导体结构的过渡沟道孔区形成由多个过渡沟道结构构成的过渡沟道结构阵列，包括以下步骤：

结合图3和图4所示，在垂直于衬底110的方向上形成贯穿堆叠结构123且位于过渡沟道孔区121的多个过渡沟道孔140；其中，多个过渡沟道孔140在第一方向与第二方向上呈多行多列排布；

结合图5和图6所示，在多个过渡沟道孔140中对应的形成多个过渡沟道结构131；其中，多个过渡沟道结构131构成过渡沟道结构阵列130。

需要说明的是，图4仅示出过渡沟道孔区内的一个过渡沟道孔作为示例，并不限定其具体位置。

具体的，多个过渡沟道孔140通过刻蚀工艺形成，如图3所示，每个过渡沟道孔140在垂直于衬底110的方向上的投影为圆形；形成的多个过渡沟道孔140在第一方向与第二方向上呈多行多列排布，构成过渡沟道孔阵列142。过渡沟道孔阵列142包括与虚拟沟道孔区122相邻设置的边缘过渡沟道孔列143，以及位于边缘过渡沟道孔列143远离虚拟沟道孔区122一侧且在第一方向上间隔排布的多个非边缘过渡沟道孔列144。边缘过渡沟道孔列143包括在第二方向上间隔排布的多个边缘过渡沟道孔145，每个非边缘过渡沟道孔列144包括在第二方向上间隔排布的多个非边缘过渡沟道孔146。多个边缘过渡沟道孔145和多个非边缘过渡沟道孔146的孔径和形状相同。可以理解的，任意一个边缘过渡沟道孔145为多个过渡沟道孔140中的一个，且任意一个非边缘过渡沟道孔146为多个过渡沟道孔140中的一个。

具体的，如图6所示，过渡沟道结构131包括虚拟NAND串，具体包括沿着过渡沟道孔140的侧壁由内至外依次形成的阻挡介质层、电荷存储层、隧穿介质层和沟道层。在形成多个过渡沟道孔140时，器件沟道孔区内同时形成有呈阵列分布的多个器件沟道孔，构成器件沟道孔阵列。过渡沟道孔140的特征尺寸大于或等于器件沟道孔的特征尺寸。在多个过渡沟道孔140中形成过渡沟道结构131时，多个器件沟道孔内同时形成具有存储功能的多个器件沟道结构，例如多个NAND串，NAND串与虚拟NAND串的结构组成相同。多个器件沟道结构呈阵列分布，构成器件沟道结构阵列。

形成的多个过渡沟道结构131在第一方向与第二方向上呈多行多列排布，构成过渡沟道结构阵列130。具体的，过渡沟道结构阵列130包括与虚拟沟道孔区122相邻设置的边缘过渡沟道结构列132，以及位于边缘过渡沟道结构列132远离虚拟沟道孔区122一侧且在第一方向上间隔排布的多个非边缘过渡沟道结构列134。边缘过渡沟道结构列132包括在第二方向上间隔排布的多个边缘过渡沟道结构133，每个非边缘过渡沟道结构列134包括在第二方向上间隔排布的多个非边缘过渡沟道结构135。其中，多个边缘过渡沟道结构133和多个非边缘过渡沟道结构135的特征尺寸和形状相同。多个过渡沟道结构131在去除牺牲层时起到支撑作用，避免堆叠结构123坍塌。可以理解的，任意一个边缘过渡沟道结构133为多个过渡沟道结构131中的一个，且任意一个非边缘过渡沟道结构135为多个过渡沟道结构131中的一个。

具体的，任意相邻的两个非边缘过渡沟道结构列134中的多个非边缘过渡沟道结构135在第一方向上一一对应设置。可以理解的，在第一方向上一一对应设置即在第一方向上同行设置。

可以理解的，由于多个过渡沟道结构131形成在多个过渡沟道孔140中，故多个过渡沟道结构131与多个过渡沟道孔140的特征尺寸相同，且排布方式相同。

如图1中的S103、图9和图10所示，在半导体结构120的虚拟沟道孔区122形成由多个虚拟沟道结构151构成的虚拟沟道结构阵列150；其中，多个虚拟沟道结构151在第一方向与第二方向上呈多行多列排布，虚拟沟道结构阵列150包括与边缘过渡沟道结构列132相邻设置的边缘虚拟沟道结构列152，边缘虚拟沟道结构列152包括在第二方向上间隔排布的多个边缘虚拟沟道结构153，任意一个边缘虚拟沟道结构153与对应的边缘过渡沟道结构133之间的最短距离连线方向偏离第一方向。

需要说明的是，图10仅示出过渡沟道孔区内的一个过渡沟道结构和虚拟沟道区内的一个虚拟沟道结构作为示例，不限定二者之间的具体位置关系。

具体的，在半导体结构120的虚拟沟道孔区122形成由多个虚拟沟道结构151构成的虚拟沟道结构阵列150，包括以下步骤：

结合图7和图8所示，在垂直于衬底110的方向上形成贯穿堆叠结构123且位于虚拟沟道孔区122的多个虚拟沟道孔160；其中，多个虚拟沟道孔160在第一方向与第二方向上呈多行多列排布；

结合图9和图10所示，在多个虚拟沟道孔160中形成多个虚拟沟道结构151；其中，多个虚拟沟道结构151构成虚拟沟道结构阵列150。

需要说明的是，图8仅示出过渡沟道孔区内的一个过渡沟道结构和虚拟沟道区内的一个虚拟沟道孔作为示例，不限定二者之间的具体位置关系。

具体的，多个虚拟沟道孔160通过刻蚀工艺形成，如图7所示，每个虚拟沟道孔160在垂直于衬底110的方向上的投影为圆形，且虚拟沟道孔160的特征尺寸大于过渡沟道孔140的特征尺寸。形成的多个虚拟沟道孔160在第一方向与第二方向上呈多行多列排布，构成虚拟沟道孔阵列162。虚拟沟道孔阵列162包括与过渡沟道孔区121相邻设置的边缘虚拟沟道孔列163，以及位于边缘虚拟沟道孔列163远离过渡沟道孔区121一侧且在第一方向上间隔排布的多个非边缘虚拟沟道孔列164。边缘虚拟沟道孔列163包括在第二方向上间隔排布的多个边缘虚拟沟道孔165，每个非边缘虚拟沟道孔列164包括在第二方向上间隔排布的多个非边缘虚拟沟道孔166。多个边缘虚拟沟道孔165和多个非边缘虚拟沟道孔166的孔径和形状相同。可以理解的，任意一个边缘虚拟沟道孔165为多个虚拟沟道孔160中的一个，且任意一个非边缘虚拟沟道孔166为多个虚拟沟道孔160中的一个。

具体的，任意一个边缘虚拟沟道孔165与相邻的边缘过渡沟道孔145之间的最短距离连线方向偏离第一方向。可以理解的，任意一个边缘虚拟沟道孔165与任意一个边缘过渡沟道孔145在第一方向上不同行设置，或者，多个边缘虚拟沟道孔165与多个边缘过渡沟道孔145在第二方向上依次交错设置。在一具体实施例中，任意一个边缘过渡沟道孔145位于与该边缘过渡沟道孔145相邻的两个边缘虚拟沟道孔165的对称轴上，使得任意一个边缘过渡沟道孔145与与该边缘过渡沟道孔145相邻的两个边缘虚拟沟道孔165之间的间距相等且非同行设置。需要说明的是，本申请实施例中所述的同行设置是指在第一方向上同行设置。

边缘虚拟沟道孔165与边缘过渡沟道孔145在第一方向上不同行设置可以增大边缘虚拟沟道孔165与边缘过渡沟道孔145之间的间距，有利于削弱边缘虚拟沟道孔165与边缘过渡沟道结构133以及边缘过渡沟道孔145之间的应力作用或电子吸引力作用，从而有利于形成不带尖角的圆形边缘虚拟沟道孔165，保证了边缘虚拟沟道孔165在后续填充时可以完全填充。

具体的，虚拟沟道结构151的材料为电介质材料，例如氧化硅，但不限于此。形成的多个虚拟沟道结构151在去除牺牲层时起到支撑作用，避免堆叠结构123坍塌。

可以理解的，由于多个虚拟沟道结构151形成在多个虚拟沟道孔160中，故多个虚拟沟道结构151与多个虚拟沟道孔160的排布方式相同。并且，由于多个边缘虚拟沟道孔165与多个边缘过渡沟道孔145不同行并列设置，使得形成的多个边缘虚拟沟道孔165以及多个非边缘虚拟沟道孔166在垂直于衬底110上的正投影形状均为不带尖角的圆形，从而使得多个虚拟沟道结构151完全填充在多个虚拟沟道孔160中，即虚拟沟道孔160中不存在未填充的空隙，故多个虚拟沟道结构151与多个虚拟沟道孔160的特征尺寸也相同。

具体的，多个虚拟沟道结构151在第一方向与第二方向上呈多行多列排布，构成虚拟沟道结构阵列150。虚拟沟道结构阵列150包括与边缘过渡沟道结构列132相邻设置的边缘虚拟沟道结构列152，以及位于边缘虚拟沟道结构列152远离边缘过渡沟道结构列132一侧且在第一方向上间隔排布的多个非边缘虚拟沟道结构列154。边缘虚拟沟道结构列152包括在第二方向上间隔排布的多个边缘虚拟沟道结构153，每个非边缘虚拟沟道结构列154包括在第二方向上间隔排布的多个非边缘虚拟沟道结构155；多个边缘虚拟沟道结构153与多个非边缘虚拟沟道结构155的特征尺寸和大小相同。可以理解的，任意一个边缘虚拟沟道结构153为多个虚拟沟道结构151中的一个，且任意一个非边缘虚拟沟道结构155为多个虚拟沟道结构151中的一个。

任意一个边缘虚拟沟道结构153与相邻的边缘过渡沟道结构133之间的最短距离连线方向偏离第一方向。在一具体实施方式中，任意一个边缘过渡沟道结构133位于与边缘过渡沟道结构133相邻的两个边缘虚拟沟道结构153的对称轴上。

与边缘过渡沟道结构列132相邻设置的非边缘过渡沟道结构列134中的多个非边缘过渡沟道结构135至少与多个边缘虚拟沟道结构153在第一方向上一一对应设置。例如，与边缘过渡沟道结构列132相邻设置的非边缘过渡沟道结构列134包括与多个边缘虚拟沟道结构153在第一方向上一一对应设置的多个第一非边缘过渡沟道结构136，以及与多个边缘过渡沟道结构133在第一方向上一一对应设置的多个第二非边缘过渡沟道结构137。多个第一非边缘过渡沟道结构136和多个第二非边缘过渡沟道结构137的特征尺寸和形状相同，且共同组成与边缘过渡沟道结构列132相邻设置的非边缘过渡沟道结构列134中的多个非边缘过渡沟道结构135。任意一个第一非边缘过渡沟道结构136与相邻设置的边缘过渡沟道结构133以及对应设置的边缘虚拟沟道结构153之间构成三角形稳定支撑结构，避免了过渡沟道结构131与虚拟沟道结构151之间的间距过大，且避免了相邻的两个过渡沟道结构131之间的间距过大，有利于保证后续牺牲层去除后堆叠结构不会坍塌。

具体的，任意相邻的两个非边缘虚拟沟道结构列154中的多个非边缘虚拟沟道结构155在第一方向上一一对应设置；且非边缘虚拟沟道结构列154中的多个非边缘虚拟沟道结构155与边缘虚拟沟道结构列152中的多个边缘虚拟沟道结构153在第一方向上一一对应设置。

本实施例中，边缘过渡沟道结构133与边缘虚拟沟道结构153不同行设置，有利于增大边缘过渡沟道结构133与边缘虚拟沟道结构153之间的间距，也就是说，在制作边缘虚拟沟道结构153的过程中，形成的边缘虚拟沟道孔165与边缘过渡沟道孔145之间的间距增大了，有利于削弱边缘虚拟沟道孔165与边缘过渡沟道结构133以及边缘过渡沟道孔145之间的应力作用或电子吸引力作用，从而有利于形成不带尖角的圆形边缘虚拟沟道孔165，保证了边缘虚拟沟道孔165可以完全填充，从而避免了后续填充钨形成栅极层时上下两层栅极层相连，进而避免了三维存储器件漏电。

并且，与边缘过渡沟道结构列132相邻设置的非边缘过渡沟道结构列134至少包括与多个边缘虚拟沟道结构153在第一方向上一一对应设置的多个第一非边缘过渡沟道结构136，使得任意一个非边缘过渡沟道结构136与相邻设置的边缘过渡沟道结构133以及对应设置的边缘虚拟沟道结构153之间构成三角形稳定支撑结构，避免了过渡沟道结构131与虚拟沟道结构151之间的间距过大，有利于保证牺牲层去除后堆叠结构不会坍塌，有利于提高三维存储器件的稳定性及良率。

实施例二

如图11所示，本申请实施例还提供一种半导体器件100’，与上述实施例一不同的在于，任意相邻的两个非边缘过渡沟道结构列134中的多个非边缘过渡沟道结构135在第二方向上依次交错设置。并且，任意相邻的两个非边缘虚拟沟道结构列154中的多个非边缘虚拟沟道结构155在第二方向上依次交错设置，且靠近边缘虚拟沟道结构列152的非边缘虚拟沟道结构列154中的多个非边缘虚拟沟道结构155与多个边缘虚拟沟道结构153在第二方向上依次交错设置。

由于本申请实施例中的半导体器件100’的其他结构以及相关结构的制作方法与实施一相同，此处不再赘述。

可以理解的，任意相邻设置的三个过渡沟道结构131之间可以形成稳定的三角形支撑结构，且任意相邻的三个虚拟沟道结构151之间可以形成稳定的三角形支撑结构，可以保证牺牲层去除后堆叠结构不会坍塌。且与实施例一相比，本申请实施例可以减少虚拟沟道孔160和过渡沟道孔140的数量，即减少了虚拟沟道结构151和过渡沟道结构131的数量，有利于简化工艺过程且节约生产原料。

因此，本实施例除了具有实施例一所具有的优点外，还可以减少过渡沟道结构131和虚拟沟道结构151的数量，且不影响其支撑作用，有利于简化工艺过程且节约生产原料。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种半导体器件及其制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (18)

1.一种半导体器件，其特征在于，包括：

半导体结构，具有在第一方向上相邻设置的过渡沟道孔区和虚拟沟道孔区；

过渡沟道结构阵列，形成于所述半导体结构中且位于所述过渡沟道孔区，并包括在所述第一方向与垂直于所述第一方向的第二方向上呈多行多列排布的多个过渡沟道结构；

虚拟沟道结构阵列，形成于所述半导体结构中且位于所述虚拟沟道孔区，并包括在所述第一方向与所述第二方向上呈多行多列排布的多个虚拟沟道结构；

其中，所述过渡沟道结构阵列包括与所述虚拟沟道结构阵列相邻设置的边缘过渡沟道结构列，所述边缘过渡沟道结构列包括在所述第二方向上间隔排布的多个边缘过渡沟道结构；所述虚拟沟道结构阵列包括与所述边缘过渡沟道结构列相邻设置的边缘虚拟沟道结构列，所述边缘虚拟沟道结构列包括在所述第二方向上间隔排布的多个边缘虚拟沟道结构；

任意一个所述边缘虚拟沟道结构与相邻的所述边缘过渡沟道结构之间的最短距离连线方向偏离所述第一方向；

任意一个所述边缘过渡沟道结构位于相邻的两个所述边缘虚拟沟道结构的对称轴上。

2.根据权利要求1所述的半导体器件，其特征在于，所述过渡沟道结构阵列还包括位于所述边缘过渡沟道结构列远离所述虚拟沟道结构阵列一侧且在所述第一方向上间隔排布的多个非边缘过渡沟道结构列；每个所述非边缘过渡沟道结构列包括在所述第二方向上间隔排布的多个非边缘过渡沟道结构；

与所述边缘过渡沟道结构列相邻设置的所述非边缘过渡沟道结构列包括与所述多个边缘虚拟沟道结构在所述第一方向上一一对应设置的多个第一非边缘过渡沟道结构。

3.根据权利要求2所述的半导体器件，其特征在于，与所述边缘过渡沟道结构列相邻设置的所述非边缘过渡沟道结构列还包括与所述多个边缘过渡沟道结构在所述第一方向上一一对应设置的多个第二非边缘过渡沟道结构。

4.根据权利要求2或3所述的半导体器件，其特征在于，任意相邻的两个所述非边缘过渡沟道结构列中的所述多个非边缘过渡沟道结构在所述第一方向上一一对应设置。

5.根据权利要求2或3所述的半导体器件，其特征在于，任意相邻的两个所述非边缘过渡沟道结构列中的所述多个非边缘过渡沟道结构在所述第二方向上依次交错设置。

6.根据权利要求1所述的半导体器件，其特征在于，所述半导体结构包括衬底以及位于所述衬底上的堆叠结构，所述堆叠结构包括交替叠置的介质层及栅极层；

所述多个过渡沟道结构和所述多个虚拟沟道结构在垂直于所述衬底的方向上贯穿所述堆叠结构。

7.根据权利要求6所述的半导体器件，其特征在于，所述半导体器件还包括位于所述过渡沟道孔区且在垂直于所述衬底的方向上贯穿所述堆叠结构的多个过渡沟道孔，以及位于所述虚拟沟道孔区且在垂直于所述衬底的方向上贯穿所述堆叠结构的多个虚拟沟道孔；

所述多个过渡沟道结构分别填充在所述多个过渡沟道孔中；所述多个虚拟沟道结构分别填充在所述多个虚拟沟道孔中；

所述多个虚拟沟道孔的特征尺寸大于所述多个过渡沟道孔的特征尺寸。

8.根据权利要求7所述的半导体器件，其特征在于，每个所述虚拟沟道孔在垂直于所述衬底的方向上的投影为圆形，且每个所述过渡沟道孔在垂直于所述衬底的方向上的投影为圆形。

9.根据权利要求1所述的半导体器件，其特征在于，所述虚拟沟道结构阵列还包括位于所述边缘虚拟沟道结构列远离所述边缘过渡沟道结构列一侧且在所述第一方向上间隔排布的多个非边缘虚拟沟道结构列；每个所述非边缘虚拟沟道结构列包括在所述第二方向上间隔排布的多个非边缘虚拟沟道结构；

任意相邻的两个所述非边缘虚拟沟道结构列中的所述多个非边缘虚拟沟道结构在所述第一方向上一一对应设置；且所述非边缘虚拟沟道结构列中的所述多个非边缘虚拟沟道结构与所述边缘虚拟沟道结构列中的所述多个边缘虚拟沟道结构在所述第一方向上一一对应设置。

10.根据权利要求1所述的半导体器件，其特征在于，所述虚拟沟道结构阵列还包括位于所述边缘虚拟沟道结构列远离所述边缘过渡沟道结构列一侧且在所述第一方向上间隔排布的多个非边缘虚拟沟道结构列；每个所述非边缘虚拟沟道结构列包括在所述第二方向上间隔排布的多个非边缘虚拟沟道结构；

任意相邻的两个所述非边缘虚拟沟道结构列中的所述多个非边缘虚拟沟道结构在所述第二方向上依次交错设置，且靠近所述边缘虚拟沟道结构列的所述非边缘虚拟沟道结构列中的多个非边缘虚拟沟道结构与所述多个边缘虚拟沟道结构在所述第二方向上依次交错设置。

11.根据权利要求1所述的半导体器件，其特征在于，所述半导体结构还具有位于所述过渡沟道孔区远离所述虚拟沟道孔区一侧的器件沟道孔区；

所述半导体器件还包括形成于所述半导体结构中且位于所述器件沟道孔区的器件沟道结构阵列；所述器件沟道结构阵列包括呈阵列分布的多个器件沟道结构；

所述边缘过渡沟道结构的特征尺寸大于或等于所述器件沟道结构的特征尺寸。

12.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括三维存储器件。

13.一种半导体器件的制作方法，其特征在于，包括以下步骤：

提供半导体结构；其中，所述半导体结构具有在第一方向上相邻设置的过渡沟道孔区和虚拟沟道孔区；

在所述半导体结构的所述过渡沟道孔区形成由多个过渡沟道结构构成的过渡沟道结构阵列；其中，所述多个过渡沟道结构在所述第一方向与垂直于所述第一方向的第二方向上呈多行多列排布，所述过渡沟道结构阵列包括与所述虚拟沟道孔区相邻设置的边缘过渡沟道结构列，所述边缘过渡沟道结构列包括在所述第二方向上间隔排布的多个边缘过渡沟道结构；

在所述半导体结构的所述虚拟沟道孔区形成由多个虚拟沟道结构构成的虚拟沟道结构阵列；其中，所述多个虚拟沟道结构在所述第一方向与所述第二方向上呈多行多列排布，所述虚拟沟道结构阵列包括与所述边缘过渡沟道结构列相邻设置的边缘虚拟沟道结构列，所述边缘虚拟沟道结构列包括在所述第二方向上间隔排布的多个边缘虚拟沟道结构，任意一个所述边缘虚拟沟道结构与相邻的所述边缘过渡沟道结构之间的最短距离连线方向偏离所述第一方向；任意一个所述边缘过渡沟道结构位于与所述边缘过渡沟道结构相邻的两个所述边缘虚拟沟道结构的对称轴上。

14.根据权利要求13所述的半导体器件的制作方法，其特征在于，所述半导体结构包括衬底以及位于所述衬底上的堆叠结构，所述堆叠结构包括交替叠置的第一材料层及第二材料层；

所述在所述半导体结构的所述过渡沟道孔区形成由多个过渡沟道结构构成的过渡沟道结构阵列，包括以下步骤：

在垂直于所述衬底的方向上形成贯穿所述堆叠结构且位于所述过渡沟道孔区的多个过渡沟道孔；其中，所述多个过渡沟道孔在所述第一方向与所述第二方向上呈多行多列排布；

在所述多个过渡沟道孔中对应的形成多个过渡沟道结构；其中，所述多个过渡沟道结构构成过渡沟道结构阵列。

15.根据权利要求14所述的半导体器件的制作方法，其特征在于，所述在所述半导体结构的所述虚拟沟道孔区形成由多个虚拟沟道结构构成的虚拟沟道结构阵列，包括以下步骤：

在垂直于所述衬底的方向上形成贯穿所述堆叠结构且位于所述虚拟沟道孔区的多个虚拟沟道孔；其中，所述多个虚拟沟道孔在所述第一方向与所述第二方向上呈多行多列排布；

在所述多个虚拟沟道孔中对应的形成多个虚拟沟道结构；其中，所述多个虚拟沟道结构构成虚拟沟道结构阵列。

16.根据权利要求15所述的半导体器件的制作方法，其特征在于，每个所述虚拟沟道孔在垂直于所述衬底的方向上的投影为圆形，且每个所述过渡沟道孔在垂直于所述衬底的方向上的投影为圆形。

17.根据权利要求15所述的半导体器件的制作方法，其特征在于，所述多个虚拟沟道孔的特征尺寸大于所述多个过渡沟道孔的特征尺寸。

18.根据权利要求13所述的半导体器件的制作方法，其特征在于，所述过渡沟道结构阵列还包括位于所述边缘过渡沟道结构列远离所述虚拟沟道结构阵列一侧且在所述第一方向上间隔排布的多个非边缘过渡沟道结构列；每个所述非边缘过渡沟道结构列包括在所述第二方向上间隔排布的多个非边缘过渡沟道结构；

与所述边缘过渡沟道结构列相邻设置的所述非边缘过渡沟道结构列中的所述多个非边缘过渡沟道结构至少与所述多个边缘虚拟沟道结构在所述第一方向上一一对应设置。

Images