TWI726688B - 具有源極結構的三維記憶體元件及其形成方法 - Google Patents

具有源極結構的三維記憶體元件及其形成方法 Download PDF

Info

Publication number
TWI726688B
TWI726688B TW109113019A TW109113019A TWI726688B TW I726688 B TWI726688 B TW I726688B TW 109113019 A TW109113019 A TW 109113019A TW 109113019 A TW109113019 A TW 109113019A TW I726688 B TWI726688 B TW I726688B
Authority
TW
Taiwan
Prior art keywords
source
layer
conductor
adjacent
memory device
Prior art date
Application number
TW109113019A
Other languages
English (en)
Other versions
TW202135301A (zh
Inventor
徐文祥
徐偉
黃攀
夏季
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI726688B publication Critical patent/TWI726688B/zh
Publication of TW202135301A publication Critical patent/TW202135301A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Semiconductor Memories (AREA)

Abstract

提供了用於形成三維記憶體元件的結構和方法的實施例。在示例中，一種3D記憶體元件包括位於基底之上的儲存堆疊體、多個溝道結構、源極結構和支撐結構。儲存堆疊體包括交替的多個導體層和多個絕緣層。多個溝道結構在儲存堆疊體中垂直地延伸。源極結構包括多個源極部份並且在儲存堆疊體中延伸。支撐結構位於源極部份中的相鄰源極部份之間並且具有多個交替的導體部份和絕緣部份。導體部份中的頂部導體部份與導體層中的頂部導體層接觸。源極部份中的相鄰源極部份相互導電連接。

Description

具有源極結構的三維記憶體元件及其形成方法
本發明的實施例涉及具有降低的電阻和改善的支撐的源極結構的三維(3D)記憶體元件以及用於形成所述3D記憶體元件的方法。
通過改進製程技術、電路設計、程式設計演算法和製作製程使平面儲存單元縮小到了更小的尺寸。但是，隨著儲存單元的特徵尺寸接近下限，平面製程和製作技術變得更加困難，而且成本更加高昂。因此，針對平面儲存單元的儲存密度接近上限。
3D儲存架構能夠解決平面儲存單元中的密度限制。3D儲存架構包括記憶體陣列以及用於控制往返於記憶體陣列的信號的週邊元件。
提供了3D記憶體元件和用於形成所述3D記憶體元件的方法的實施例。
在一個示例中，一種3D記憶體元件包括位於基底之上的儲存堆疊體、多個溝道結構、源極結構和支撐結構。儲存堆疊體包括交替的多個導體層 和多個絕緣層。多個溝道結構在儲存堆疊體中垂直地延伸。源極結構包括多個源極部份並且在儲存堆疊體中延伸。支撐結構在源極部份中的相鄰源極部份之間，並且具有多個交替的導體部份和絕緣部份。導體部份中的頂部導體部份與導體層中的頂部導體層接觸。源極部份中的相鄰源極部份相互導電連接。
在另一示例中，一種3D記憶體元件包括儲存堆疊體、多個溝道結構、源極結構和支撐結構。儲存堆疊體具有位於基底之上的多個儲存塊，儲存塊中的每個儲存塊具有交替的多個導體層和多個絕緣層。多個溝道結構在儲存塊中垂直地延伸。源極結構在相鄰儲存塊之間延伸。支撐結構與源極結構接觸並且具有多個交替的導體部份和絕緣部份。相鄰儲存塊通過支撐結構來相互接觸。導體部份中的頂部導體部份與相鄰儲存塊中的每個儲存塊中的導體層中的頂部導體層接觸。
在另一示例中，一種用於形成3D記憶體元件的方法包括以下操作。首先，在具有交替的多個犧牲材料層和多個絕緣材料層的堆疊體結構中形成縫隙結構和支撐結構，初始支撐結構位於縫隙結構的相鄰縫隙開口之間。將源極結構形成為包括在縫隙開口中的每個縫隙開口中的源極部份。形成連接層的一對第一部份，所述連接層的一對第一部份與源極部份接觸並且導電連接。形成連接層的第二部份，所述連接層的第二部份與連接層的一對第一部份接觸並且導電連接。
21:塊區
22:源極區
100:元件
102:基底
104:源極部份
108:連接層
108-1:第一部份
108-2:第二部份
110、111:結構
115:帽蓋層
120:支撐結構
123:導體部份
124:絕緣部份
125:間隔體層
133:導體層
134:絕緣層
202:基底
211、210:結構
223:材料層
224:絕緣材料層
306:開口
320:支撐結構
323:導體部份
324:絕緣部份
325:間隔體層
404:源極部份
408:連接層
408-1:第一部份
408-2:第二部份
515:帽蓋層
614:開口
800:圖案集
802、804、806:圖案
850:單元
900:元件
902:基底
904:結構
906-1、906-2:GLS
911:堆疊體
1000:流程圖
被併入本文並且形成說明書的部份的附圖例示了本發明的實施例並且與說明書一起進一步用以解釋本發明的原理，並且使相關領域的技術人員能夠實作和使用本發明。
圖1A示出了根據本發明的一些實施例的具有降低的電阻和改善的支撐的源極結構的示例性3D記憶體元件的平面圖。
圖1B示出了根據本發明的一些實施例的圖1A中所示的3D記憶體元件沿C-D方向的截面圖。
圖1C示出了根據本發明的一些實施例的圖1A中所示的3D記憶體元件沿A-B方向的截面圖。
圖2A示出了根據本發明的一些實施例的位於製作製程的一個階段的示例性3D記憶體元件的平面圖。
圖2B示出了根據本發明的一些實施例的圖2A中所示的3D記憶體元件沿C-D方向的截面圖。
圖3A示出了根據本發明的一些實施例的位於製作製程的另一階段的示例性3D記憶體元件的平面圖。
圖3B示出了根據本發明的一些實施例的圖3A中所示的3D記憶體元件沿C-D方向的截面圖。
圖4A示出了根據本發明的一些實施例的位於製作製程的另一階段的示例性3D記憶體元件的平面圖。
圖4B示出了根據本發明的一些實施例的圖4A中所示的3D記憶體元件沿C-D方向的截面圖。
圖5A示出了根據本發明的一些實施例的位於製作製程的另一階段的示例性3D記憶體元件的平面圖。
圖5B示出了根據本發明的一些實施例的圖5A中所示的3D記憶體元件沿C-D方向的截面圖。
圖6A示出了根據本發明的一些實施例的位於製作製程的另一階段的示例性3D記憶體元件的平面圖。
圖6B示出了根據本發明的一些實施例的圖6A中所示的3D記憶體元件沿C-D方向的截面圖。
圖7A示出了根據本發明的一些實施例的位於製作製程的另一階段的示例性3D記憶體元件的平面圖。
圖7B示出了根據本發明的一些實施例的圖6A中所示的3D記憶體元件沿C-D方向的截面圖。
圖8A示出了根據本發明的一些實施例的在用於形成3D記憶體元件的製作製程中用於形成各種結構的示例性圖案集的平面圖。
圖8B示出了根據本發明的一些實施例的圖8A中所示的圖案集的部份的放大圖。
圖9示出了具有變形的閘極線縫隙(GLS)的現有3D記憶體元件的截面圖。
圖10A和圖10B示出了根據本發明的一些實施例的用於形成具有降低的電阻和改善的支撐的的源極結構的3D記憶體元件的示例性製作製程的流程圖。
將參考附圖描述本發明的實施例。
儘管討論了具體配置和佈置，但是應當理解所述討論只是為了達到舉例說明的目的。本領域技術人員將認識到可以使用其他配置和佈置而不脫離本發明的實質和範圍。本領域技術人員顯然將認識到也可以將本發明用到各種各樣的其他應用當中。
應當指出，在說明書中提到“一個實施例”、“實施例”、“示例實施例”、“一些實施例”等表示所述的實施例可以包括特定的特徵、結構或特性，但未必每個實施例都包括該特定特徵、結構或特性。此外，這樣的短語未必是指同一實施例。此外，在結合實施例描述特定特徵、結構或特性時，結合明確或未明確 描述的其他實施例實現這樣的特徵、結構或特性位於本領域技術人員的知識範圍之內。
一般而言，可以至少部份地由語境下的使用來理解術語。例如，至少部份地根據語境，文中利用的詞語“一個或多個”可以用於從單數的意義上描述任何特徵、結構或特點，或者可以用於從複數的意義上描述特徵、結構或特點的組合。類似地，還可以將詞語“一(a)”、“一個(an)”或“該(the)”理解為傳達單數用法或者傳達複數用法，其至少部份地取決於語境。此外，可以將詞語“基於”理解為未必意在傳達排他的一組因素，並且相反可以允許存在其他的未必明確表述的因素，再一次，這至少部份地取決於語境。
文中所使用的詞語“標稱/標稱地”是指在產品或製程的設計階段期間設置的、針對部件或製程操作的特徵或參數的期望或目標值，連同高於及/或低於所述期望值的某一值範圍。所述值範圍可能歸因於製造製程或容限的略微變化。如文中所使用的，“大約”一詞是指既定量的值能夠基於與物件半導體器件相關聯的特定技術節點來變動。基於特定技術節點，“大約”一詞可以指示既定量的值在(例如)該值的10-30%(例如，該值的±10%、±20%或者30%)以內變動。
如本文所用，階梯結構是指一組表面，其包括至少兩個水準表面(例如，沿x-y平面)和至少兩個(例如，第一和第二)垂直表面(例如，沿z軸)，使得每一個水準表面鄰接至從該水準表面的第一邊緣向上延伸的第一垂直表面，並且鄰接至從所述水準表面的第二邊緣向下延伸的第二垂直表面。“臺階(step)”或“階梯(staircase)”是指一組鄰接表面在高度上的垂直轉變。在本發明中，“階梯”一詞和“臺階”一詞是指階梯結構的一個梯級，並且可互換使用。在本發明當中，水平方向可以指平行於基底(例如，提供用於形成位於其上的結構的製作平臺的基底)的頂表面的方向，並且垂直方向可以指垂直於所述結構的頂表面的方向(例如，z軸)。
在各種電子產品中廣泛使用的NAND快閃記憶體元件呈現非揮發性、低重量、低功耗和良好性能。當前，平面NAND快閃記憶體元件已經達到了其儲存極限。為了進一步提高儲存容量並且降低每位元的儲存成本，提出了3D NAND記憶體元件。現有的3D NAND記憶體元件往往包括多個儲存塊。相鄰的儲存塊往往被GLS隔開，陣列公共源極(ACS)形成於所述GLS內。在用於形成現有的3D NAND記憶體元件的製作方法當中，由於提高的級數(或者導體/絕緣體對)的原因，形成GLS的蝕刻製程變得存在挑戰性。例如，GLS可能更易於發生變形，例如，特徵尺寸的波動，從而引起與GLS相鄰的儲存塊發生變形，乃至塌陷。可能影響3D NAND記憶體元件的性能。
圖9示出了具有變形的GLS和變形的儲存塊的現有3D記憶體元件900。如圖9所示，儲存堆疊體911形成於基底902之上。多個GLS(例如，906-1和906-2)延伸穿過儲存堆疊體911，以暴露基底902。多個溝道結構904被佈置到GLS 906-1和GLS 906-2之間的儲存塊中。由於變形的原因，GLS(例如，906-1或906-2)的橫向尺寸(例如，直徑D)沿垂直方向(例如，z方向)變化，使得儲存塊和溝道結構904從它們期望位置/取向移動。這些變形可能在後續的用於在GLS中形成ACS的製作製程中引起微影對不準和漏電。
本發明提供了具有降低的電阻和改善的支撐的源極結構3D記憶體元件(例如，3D NAND記憶體元件)以及用於形成所述3D記憶體元件的方法。一種3D記憶體元件利用了一個或多個支撐結構，所述支撐結構將縫隙結構劃分成多個縫隙開口，源極部份形成於所述縫隙開口中。支撐結構均與相鄰儲存塊接觸，從而在導體層/部份和源極觸點的形成期間為該3D記憶體元件的整個結構提供支撐。因此，所述3D記憶體元件在製作製程期間不太易於遭受變形和損壞。
在3D記憶體元件中，至少兩個相鄰源極部份通過連接層來相互接觸並且相互導電連接，所述連接層包括導電材料，例如，鎢。源極結構中的一對 或多對相鄰源極部份能夠通過連接層來接觸並且導電連接到一起。不是使用相應的接觸插塞向多個源極部份中的每者上施加源極電壓，而是通過連接層將源極電壓施加到源極部份(例如，與連接層接觸的源極部份)上，從而減少或消除對接觸插塞的使用。可以降低源極結構的電阻。在連接層和源極部份之間的接觸面積可以足夠大，從而進一步降低源極結構的電阻。在一些實施例中，連接層與源極結構中的所有源極部份接觸並且導電連接，從而進一步降低了源極結構的電阻。此外，對支撐結構和源極結構的製作不需要額外的製作步驟或製作成本。
圖1A示出了根據一些實施例的示例性3D記憶體元件100的平面圖。圖1B示出了圖1A中所示的3D記憶體元件100沿C-D方向的截面圖。圖1C示出了圖1A中所示的3D記憶體元件100沿A-B方向的截面圖。如圖1A所示，3D記憶體元件100可以包括核心區，在該核心區中，一個或多個(例如，一對)源極區22沿x方向延伸。源極結構可以形成於每一個源極區22中。在其中形成多個儲存單元的一個或多個塊區21可以位於一對源極區22之間。儲存塊可以形成於每一個塊區21中。
如圖1A-圖1C所示，3D記憶體元件100可以包括基底102以及位於基底102之上的堆疊體結構111。在塊區21中，堆疊體結構111可以包括在基底102之上交替的多個導體層133和多個絕緣層134。在塊區21中，堆疊體結構111還可以包括沿垂直方向(例如，z方向)延伸穿過堆疊體結構111到基底102中的多個溝道結構110。每一個溝道結構110可以包括位於底部部份處的外延部份、位於頂部部份處的汲極結構、以及位於外延部份和汲極結構之間的半導體溝道。半導體溝道可以包括儲存膜、半導體層，並且在一些實施例中可以包括電介質核心。外延部份可以與基底102接觸並且導電連接。半導體溝道可以與汲極結構和外延部份接觸並且導電連接。可以通過半導體溝道和控制導體層來形成多個儲 存單元。
源極結構可以形成於源極區22中，以沿x方向延伸。源極結構可以包括多個源極部份104，每個源極部份104包括相應的絕緣結構和源極觸點(未詳細示出)。形成於一個源極區22中的源極部份104(例如，在同一源極結構內)可以沿x方向對齊。源極結構均可以垂直地延伸穿過堆疊體結構111並且接觸基底102。可以通過源極結構和基底102向儲存單元施加源極電壓。
3D記憶體元件100可以包括沿x方向對齊並且將源極結構劃分成多個源極部份104的一個或多個支撐結構120。在一些實施例中，支撐結構120包括位於基底102之上的交替的多個導體部份123和絕緣部份124。每一個支撐結構120可以沿y方向與相鄰儲存塊(或塊區21)接觸，並且沿x方向與相鄰源極部份104的絕緣結構接觸。在一些實施例中，支撐結構120包括位於導體部份123和絕緣部份124之上並且包圍(例如，覆蓋)導體部份123和絕緣部份124的間隔體層125。間隔體層125可以在導體部份123和相鄰的源極部份104之間提供進一步的絕緣。在一些實施例中，支撐結構120在對源極結構和導體層133的形成期間為3D記憶體元件100提供支撐。
3D記憶體元件100可以進一步包括：與至少兩個相鄰的源極部份104接觸並且導電連接的連接層108、以及部份地覆蓋連接層108的電介質帽蓋(cap)層115。電介質帽蓋層115可以覆蓋連接層108的與源極部份104接觸並且位於源極部份104之上的部份，並且暴露連接層108的位於相鄰源極部份104之間的部份。用於導電地施加源極電壓的接觸插塞(未示出)可以形成於連接層108的暴露部份上。在一些實施例中，連接層108位於源極結構中的所有源極部份104之上並且與所述所有源極部份104接觸，使得源極電壓能夠被通過連接層108施加到源極結構的所有源極部份104上。與使用相應的接觸插塞向每一個源極部份104上施加源極電壓相比，能夠降低源極結構的電阻。在一些實施例中，電介質 帽蓋層115還覆蓋塊區21的至少部份。在一些實施例中，電介質帽蓋層115覆蓋塊區21中的所有溝道結構110。用於導電地施加汲極電壓的接觸插塞(未示出)可以被形成為延伸穿過電介質帽蓋層115，並且與溝道結構110形成接觸。為了便於圖示，未示出塊區21中的電介質帽蓋層115的覆蓋。下文將描述圖1A-圖1C中所示的每一個結構的細節。
基底102可以包括矽(例如，單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣體上矽(SOI)、絕緣體上鍺(GOI)或者任何其他適當材料。在一些實施例中，基底102是通過研磨、蝕刻、化學機械研磨(CMP)或其任何組合來減薄的經減薄基底(例如，半導體層)。在一些實施例中，基底102包括矽。
溝道結構110可以形成陣列，並且均可以在基底102以上垂直延伸。溝道結構110可以延伸穿過多個對，每一個對包括導體層133和絕緣層134(本文稱為“導體/絕緣層對”)。至少在沿水平方向(例如，x方向及/或y方向)的一側上，堆疊體結構111可以包括階梯結構(未示出)。堆疊體結構111中的導體/絕緣層對的數量(例如，32、64、96或128個)確定了3D記憶體元件100中的儲存單元的數量。在一些實施例中，堆疊體結構111中的導體層133和絕緣層134在塊區21中沿垂直方向交替佈置。導體層133可以包括導電材料，所述導電材料包括但不限於：鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶矽、摻雜矽、矽化物或其任何組合。絕緣層134可以包括電介質材料，所述電介質材料包括但不限於：氧化矽、氮化矽、氮氧化矽或其任何組合。在一些實施例中，導體層133可以包括：具有多個頂部選擇導體層的頂部導體層、以及具有多個底部選擇導體層的底部導體層。頂部選擇導體層可以起到頂部選擇柵電極的作用，並且底部選擇導體層可以起到底部選擇柵電極的作用。在頂部導體層和底部導體層之間的導體層133可以起到選擇柵電極的作用，並且利用與溝道結構110相交來形成儲存單元。可以分別向頂部選擇柵電極和底部選擇柵電極施加期望電壓，以選擇期 望儲存塊/指/頁。
溝道結構110可以包括垂直地延伸穿過堆疊體結構111的半導體溝道。半導體溝道可以包括利用形成溝道的結構(例如，半導體材料(例如，作為半導體層)和電介質材料(例如，作為儲存膜))來填充的溝道孔。在一些實施例中，半導體層包括矽，例如非晶矽、多晶矽或單晶矽。在一些實施例中，儲存膜是包括穿隧層、儲存層(又稱為“電荷捕獲層”)和阻擋層的複合層。半導體溝道的溝道孔的其餘空間可以部份地或者全部利用包括電介質材料(例如，氧化矽)的電介質核心來填充。半導體溝道可以具有圓柱形狀(例如，柱形形狀)。根據一些實施例，電介質核心、半導體層、穿隧層、儲存層和阻擋層按照該順序，沿徑向從柱的中心朝柱的外表面佈置。穿隧層可以包括氧化矽、氮氧化矽或其任何組合。儲存層可以包括氮化矽、氮氧化矽、矽、或其任何組合。阻擋層可以包括氧化矽、氮氧化矽、高介電常數(高k)電介質或其任何組合。在一個示例中，儲存層可以包括氧化矽/氮氧化矽(或氮化矽)/氧化矽(ONO)複合層。
在一些實施例中，溝道結構110進一步包括位於溝道結構110的下部部份(例如，底部的下端處)的外延部份(例如，半導體插塞)。如文中所使用的，在基底102被置於3D記憶體元件100的最低平面中時，部件(例如，溝道結構110)的“上端”是在垂直方向上離基底102較遠的一端，並且部件(例如，溝道結構110)的“下端”是在垂直方向上離基底102較近的一端。外延部份可以包括從基底102在任何適當方向上磊晶生長的半導體材料，例如，矽。應當理解，在一些實施例中，外延部份包括單晶矽，即與基底102相同的材料。換言之，外延部份可以包括從基底102生長的磊晶生長的半導體層。外延部份還可以包括與基底102不同的材料。在一些實施例中，外延部份包括矽、鍺和矽鍺中的至少一者。在一些實施例中，外延部份的部份位於基底102的頂表面以上並且與半導體溝道 接觸。外延部份可以導電連接至半導體溝道。在一些實施例中，外延部份的頂表面位於底部絕緣層134(例如，位於堆疊體結構111的底部處的絕緣層)的頂表面和底表面之間。
在一些實施例中，溝道結構110還包括位於溝道結構110的上部部份中(例如，位於上端)的汲極結構(例如，溝道插塞)。汲極結構可以接觸半導體溝道的上端，並且可以導電連接至半導體溝道。汲極結構可以包括半導體材料(例如，多晶矽)或導電材料(例如，金屬)。在一些實施例中，汲極結構包括填充有作為黏合層的Ti/TiN或Ta/TaN以及作為導體材料的鎢的開口。通過在3D記憶體元件100的製作期間覆蓋半導體溝道的上端，汲極結構能夠起到蝕刻停止層的作用，以防止對半導體溝道中填充的電介質(諸如氧化矽和氮化矽)的蝕刻。
如圖1A-圖1C所示，可以在源極區22中形成源極結構。沿x方向對準的源極結構可以包括多個源極部份104，每個所述源極部份104包括位於相應的絕緣結構中的源極觸點(未示出)。每一個源極部份104可以與基底102接觸並且導電連接。絕緣結構可以使相應的源極部份104(或者相應的源極觸點)與相鄰塊區21中的導體層133絕緣。在一些實施例中，源極部份104中的源極觸點包括多晶矽、鋁、鈷、銅和矽化物中的至少一者。絕緣結構均可以包括適當的電介質材料，諸如氧化矽、氮化矽和氮氧化矽中的一者或多者。
一個或多個支撐結構120可以沿x方向分佈在相應的源極結構中。在一些實施例中，支撐結構120將相應的源極結構劃分成多個源極部份104。在一些實施例中，每一個源極部份104通過支撐結構120與另一源極部份104隔開。與相鄰塊區21中的堆疊體結構111的部份(例如，儲存塊)接觸的支撐結構120可以包括交替的多個導體部份123和多個絕緣部份124。在一些實施例中，每一個導體部份123分別與相鄰塊區21中(例如，相鄰儲存塊中)的同一級的對應導體 層133接觸，並且每一個絕緣部份124分別與相鄰塊區21中(例如，相鄰儲存塊中)的同一級的對應絕緣層134接觸。在一些實施例中，支撐結構120中的頂部導體部份123與相鄰塊區21中的頂部導體層133接觸(例如，與頂部導體層133共平面)。在一些實施例中，支撐結構120中的頂部絕緣部份124與相鄰塊區21中的頂部絕緣層134接觸。
在一些實施例中，支撐結構120包括覆蓋並且包圍導體部份123和絕緣部份124的間隔體層125。間隔體層125可以在導體部份123和相鄰的源極部份104之間提供進一步的絕緣。在一些實施方案中，間隔體層125(和頂部絕緣部份124，如果頂部導體部份123位於頂部絕緣部份124之下的話)在支撐結構120的頂部部份處(例如，在連接層108和頂部導體部份123之間)形成一層電介質材料。在一些實施例中，該層電介質材料沿z方向的厚度t大於零。在一些實施例中，源極部份104的頂表面沿z方向低於支撐結構120的頂表面。在一些實施例中，源極部份104的頂表面低於頂部導體部份123(例如，頂部導體部份123的頂表面和底表面)。在一些實施例中，在同一源極結構中，所有源極部份104的頂表面低於所有支撐結構120的頂表面。在一些實施例中，支撐結構120沿y方向的寬度可以在標稱上等於源極結構的寬度。
每一個源極結構可以進一步包括位於至少兩個相鄰源極部份104之上並且與所述至少兩個相鄰源極部份104接觸的連接層108。例如，連接層108可以與一對或多對相鄰源極部份104接觸並且導電連接。連接層108可以導電連接至連接層108與其接觸的源極部份104。在一些實施例中，連接層108可以部份地或者完全地覆蓋連接層108與其接觸的源極部份104。如圖1A-圖1C所示，連接層108可以位於兩個相鄰的源極部份104以及這兩個相鄰源極部份104之間的支撐結構120之上。例如，連接層108可以部份地或者完全地覆蓋兩個相鄰的源極部份104以及這兩個相鄰源極部份104之間的支撐結構120。連接層108的與源極部 份104接觸並且導電連接的部份可以被稱為連接層108的第一部份108-1。連接層108的與支撐結構120接觸的部份可以被稱為連接層108的第二部份108-2。在一些實施例中，連接層108的第二部份108-2可以與一對第一部份108-1(例如，沿x方向位於第二部份108-2的兩側的相鄰第一部份108-1)接觸並且導電連接。在一些實施例中，連接層108可以包括沿x方向相互接觸並且導電連接的多個第一部份108-1以及多個第二部份108-2。在一些實施例中，連接層108的第二部份108-2的頂表面可以高於連接層108的第一部份108-1的頂表面。
在一些實施例中，連接層108可以包括多於一個區段(segment)，每一個區段包括相互接觸的至少一個第二部份108-2和多個第一部份108-1。每一個區段可以位於源極結構的一對或多對相鄰源極部份104之上並且與所述一對或多對相鄰源極部份104接觸。例如，連接至連接層108的不同區段的一對或多對相鄰源極部份104可以通過不與連接層108接觸的一個或多個源極部份104來隔開。連接層108中的區段的具體數量應當是基於3D記憶體元件的設計及/或製作確定的，並且不應受本發明的實施例的限制。在一些實施例中，連接層108可以位於相應源極結構中的所有源極部份104之上並且與所有源極部份104接觸。源極電壓可以被施加到源極結構的第二部份108-2上，使得能夠對連接至該連接層108的所有源極部份104施加該源極電壓。
在一些實施例中，連接層108(或其區段，如果有的話)沿y方向的寬度可以變化，取決於3D記憶體元件的設計及/或製作製程。在一些實施例中，連接層108可以部份地覆蓋下面的源極部份104。也就是說，連接層108沿y方向的寬度等於或者小於源極結構沿y方向的寬度。在一些實施例中，電介質帽蓋層115可以覆蓋連接層108的第一部份108-1並且暴露連接層的第二部份108-2。沿y方向，連接層108的第二部份108-2的寬度d1可以小於或者等於電介質帽蓋層115的寬度d2。在一些實施例中，寬度d1小於寬度d2，使得電介質帽蓋層115能夠沿 橫向方向(例如，在x-y平面中)使第二部份108-2與周圍結構及/或器件絕緣。在一些實施例中，在第二部份108-2上形成導電插塞(現在示出，用於對連接層108施加源極電壓)。在一些實施例中，電介質帽蓋層115可以部份地位於塊區21中。在一些實施例中，電介質帽蓋層115覆蓋塊區21中的所有溝道結構110。接下來，用於導電施加汲極電壓的接觸插塞(未示出)可以被形成為延伸穿過電介質帽蓋層115，並且與溝道結構110形成接觸。
在一些實施例中，間隔體層125包括氧化矽、氮化物及/或氮氧化矽中的一者或多者。在一些實施例中，導體部份123包括與相鄰塊區21中的導體層133相同的材料，並且絕緣部份124包括與相鄰塊區21中的絕緣層134相同的材料。例如，導體部份123可以包括鎢、鋁、鈷、銅、多晶矽和矽化物中的一者或多者，並且絕緣部份124可以包括氧化矽、氮化矽和氮氧化矽中的一者或多者。在一些實施例中，連接層108包括鎢、鋁、鈷、銅、多晶矽和矽化物中的一者或多者。在一些實施例中，源極部份104包括多晶矽，並且連接層108包括鎢。在一些實施例中，電介質帽蓋層115包括氧化矽。在一些實施例中，3D記憶體元件100包括位於源極部份104(或者源極部份104的源極觸點)和連接層108之間的黏合層(未示出)(例如，TiN)，以提高在源極部份104和連接層108之間的黏合性及/或導電性。在一些實施例中，3D記憶體元件100包括位於源極部份104的相應絕緣結構和支撐結構120(例如，間隔體層125)之間的另一黏合層(未示出)(例如，TiN)，以提高在絕緣結構和支撐結構120之間的黏合性。
3D記憶體元件100可以是單片式3D記憶體元件的部份。“單片式”一詞是指3D記憶體元件的部件(例如，週邊元件和儲存陣列器件)形成在單個基底上。對於單片式3D記憶體元件而言，由於週邊元件加工和儲存陣列器件加工的捲繞(convolution)，造成製造面臨額外的限制。例如，儲存陣列器件(例如，NAND溝道結構)的製造受到已經形成到或者將要形成到同一基底上的週邊元件 的熱預算的限制。
或者，3D記憶體元件100可以是非單片式3D記憶體元件的部份，在非單片式3D記憶體元件中，部件(例如，週邊元件和儲存陣列器件)可以分別形成到不同基底上，並且然後按照例如面對面方式鍵合。在一些實施例中，儲存陣列器件基底(例如，基底102)作為經鍵合的非單片式3D記憶體元件的基底來保留，並且使週邊元件(例如，包括任何用於促進3D記憶體元件100的操作的數位、類比及/或混合信號週邊電路，例如，頁緩衝器、解碼器和鎖存器；未示出)翻轉，並且朝下面向儲存陣列器件(例如，NAND儲存串)，以用於混合鍵合。應當理解，在一些實施例中，儲存陣列器件基底(例如，基底102)被翻轉並且朝下面向週邊元件(未示出)以用於混合鍵合，使得在經鍵合的非單片式3D記憶體元件中，儲存陣列器件位於週邊元件以上。儲存陣列器件基底(例如，基底102)可以是減薄基底(其不是經鍵合的非單片式3D記憶體元件的基底)，並且可以在減薄的儲存陣列器件基底的背側上形成非單片式3D記憶體元件的後段製程(BEOL)互連。
圖8A示出了用於形成在製作製程中使用的蝕刻遮罩的示例性圖案集800。圖8B示出了該圖案集的單元850的放大圖。可以在用於形成3D記憶體元件100的製作製程的不同階段中使用圖案集800中的圖案。在各種實施例中，取決於圖案化製程中使用的光阻的類型，圖案集800中的圖案均可以是蝕刻遮罩的部份或者用於確定蝕刻遮罩的圖案。例如，如果利用負光阻進行圖案化，則圖案集800中的圖案可以被用作蝕刻遮罩的部份；如果利用正光阻進行圖案化，則圖案集800中的圖案可以是用於確定蝕刻遮罩的互補圖案。應當指出，圖8A和圖8B中所示的形狀、尺寸和比率是為了達到例示目的，而非按比例繪製。
如圖8A中所示，圖案集800包括圖案802、圖案804和圖案806。具體地，圖案802可以用於對縫隙結構的在其中形成源極結構的縫隙開口進行圖案 化。圖案804可以用於對連接層108或者連接層108的第二部份進行圖案化。圖案806可以用於形成與連接層108和週邊電路接觸並且導電連接的接觸插塞。圖案集800可以包括多個重複單元(例如，850)，以用於形成支撐結構120、縫隙開口和連接層108。圖案802、圖案集804和圖案集806的實際尺寸可以是基於製作製程確定的，並且不應受本發明的實施例限制。
圖8B示出了重複單元850，所述重複單元850示出每一個圖案的細節，例如，每一個圖案的覆蓋。在一些實施例中，利用對應於圖案802的蝕刻遮罩來形成縫隙開口和支撐結構120。沿y方向，圖案802的寬度W1可以在標稱上等於相應的縫隙開口和支撐結構120的橫向尺寸。沿x方向，在圖案802的相鄰部份之間的距離D1可以在標稱上等於支撐結構120的橫向尺寸。在一些實施例中，利用對應於圖案804的蝕刻遮罩來形成連接層的第二部份108-2。圖案804沿x方向的長度D2可以在標稱上等於連接層的第二部份108-2沿x方向的橫向尺寸，並且圖案804沿y方向的寬度W2可以在標稱上等於連接層的第二部份108-2沿y方向的橫向尺寸。長度D2可以等於或者大於距離D1，使得連接層的第二部份108-2可以與位於相鄰源極部份104之上的第一部份108-1接觸。在一些實施例中，W2<W1，並且D1<D2。可以在下文的用於形成3D記憶體元件100的製作製程中描述施加這些圖案的序列。
圖2-圖7示出了根據一些實施例的形成3D記憶體元件100的製作製程，並且圖10A和圖10B示出了該製作製程的流程圖1000。圖10B是圖10A的繼續。為了便於例示，將圖8A和圖8B與圖2-圖7一起示出，以描述該製作製程。
在製程開始處，在操作1002處，在堆疊體結構中形成多個溝道結構。圖2A和圖2B示出了對應的結構。
如圖2A和圖2B所示，在堆疊體結構211中形成多個溝道結構210。堆疊體結構211可以具有電介質堆疊體，所述電介質堆疊體具有形成於基底102之 上的交替的犧牲材料層223和絕緣材料層224。犧牲材料層223可以用於後續的對導體層和導體部份的形成。絕緣材料層224可以用於後續的對絕緣層和絕緣部份的形成。在一些實施例中，堆疊體結構211包括位於堆疊體結構211的頂表面上的第一電介質帽蓋層(未示出)。3D記憶體元件100可以包括用於形成溝道結構210的溝道區。溝道區可以包括多個源極區22和位於相鄰源極區22之間的塊區21。
堆疊體結構211可以具有階梯結構。階梯結構可以是通過以下操作形成的：使用蝕刻遮罩來反復地蝕刻包括多個交替的犧牲材料層和絕緣材料層的材料堆疊體，例如，所述蝕刻遮罩是位於材料堆疊體之上的圖案化的光阻層。交替的犧牲材料層和絕緣材料層可以通過以下操作來形成：在基底102之上交替地沉積犧牲材料的層和絕緣材料的層，直至達到期望的層數為止。犧牲材料層和絕緣材料層可以具有相同或不同的厚度。在一些實施例中，犧牲材料層和下面的絕緣材料層被稱為電介質對。在一些實施例中，一個或多個電介質對可以形成一個梯級/階梯。在對階梯結構的形成期間，對光阻層進行修整(例如，往往從所有方向，從材料堆疊體的邊緣遞增地並且向內進行蝕刻)，並且將光阻層用作對材料堆疊體的暴露部份進行蝕刻的蝕刻遮罩。經修整的光阻的量可以與階梯的尺寸直接相關(例如，通過階梯的尺寸來確定)。可以使用適當蝕刻(例如，比如濕蝕刻的各向同性乾蝕刻)獲得對光阻層的修整。可以形成一個或多個光阻層並且依次對該一個或多個光阻層進行修整，以用於對階梯結構的形成。在對光阻層進行修整之後，可以使用適當的蝕刻劑對每一個電介質對進行蝕刻，以去除犧牲材料層和下面的絕緣材料層兩者的部份。經蝕刻的犧牲材料層和絕緣材料層可以形成犧牲材料層223和絕緣材料層224。之後可以去除光阻層。
絕緣材料層和犧牲材料層可以在後續閘極替代製程期間具有不同的 蝕刻選擇性。在一些實施例中，絕緣材料層和犧牲材料層包括不同材料。在一些實施例中，絕緣材料層包括氧化矽，並且對絕緣材料層的沉積包括化學氣相沉積(CVD)、原子層沉積(ALD)和物理氣相沉積(PVD)中的一者或多者。在一些實施例中，犧牲材料層包括氮化矽並且對絕緣材料層的沉積包括CVD、PVD和ALD中的一者或多者。在一些實施例中，對犧牲材料層和絕緣材料層的蝕刻包括一種或多種適當蝕刻製程，例如，乾蝕刻及/或濕蝕刻。
可以在形成支撐結構之前或之後在塊區21中形成多個溝道結構210。出於例示的目的，在本發明的實施例中，在支撐結構之前形成溝道結構210。為了形成溝道結構210，可以形成垂直地延伸穿過堆疊體結構211的多個溝道孔。在一些實施例中，形成穿過交替的犧牲材料層223和絕緣材料層224的多個溝道孔。可以通過以下操作形成多個溝道孔：使用比如圖案化的光阻層的蝕刻遮罩來執行各向異性蝕刻製程，以去除堆疊體結構211的部份並且暴露基底202。在一些實施例中，在每一個塊區21中形成多個溝道孔。可以通過用於在基底202以上形成溝道孔的相同蝕刻製程及/或通過分別的凹槽蝕刻製程，來在每一個溝道孔的底部處形成凹槽區域，以暴露基底202的頂部部份。在一些實施例中，在每一個溝道孔的底部處，例如，在該凹槽區域之上，形成半導體插塞。半導體插塞可以是通過磊晶生長製程及/或沉積製程形成的。在一些實施例中，半導體插塞是通過磊晶生長形成的，並且被稱為外延部份。視情況需要，可以執行凹槽蝕刻(例如，乾蝕刻及/或濕蝕刻)來去除溝道孔的側壁上的多餘半導體材料，及/或將外延部份的頂表面控制到期望位置處。在一些實施例中，外延部份的頂表面位於底部絕緣材料層224的頂表面和底表面之間。
在一些實施例中，溝道孔是通過執行適當蝕刻製程，例如，各向異性蝕刻製程(例如，乾蝕刻)及/或各向同性蝕刻製程(濕蝕刻)來形成的。在一些實施例中，外延部份包括通過從基底202磊晶生長形成的單晶矽。在一些實 施例中，外延部份包括通過沉積製程形成的多晶矽。對磊晶生長的外延部份的形成可以包括但不限於：氣相磊晶(VPE)、液相磊晶(LPE)、分子束磊晶(MPE)或者它們的任何組合。對沉積的外延部份的形成可以包括但不限於CVD、PVD及/或ALD。
在一些實施例中，半導體溝道是在溝道孔中的外延部份之上形成並且與所述外延部份接觸的。半導體溝道可以包括溝道形成結構，所述溝道形成結構具有儲存膜(例如，包括阻擋層、儲存層和穿隧層)、形成於外延部份以上並且連接外延部份的半導體層以及用於填充溝道孔的其餘部份的電介質核心。在一些實施例中，首先沉積儲存膜，以覆蓋溝道孔的側壁和外延部份的頂表面，並且之後在儲存膜之上並且在外延部份以上沉積半導體層。接下來可以使用諸如ALD、CVD、PVD、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，按列舉順序沉積阻擋層、儲存層和穿隧層，以形成儲存膜。之後，可以使用諸如ALD、CVD、PVD、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，在穿隧層上沉積半導體層。在一些實施例中，通過在對半導體層的沉積之後沉積電介質材料(例如，氧化矽)，來在溝道孔的其餘空間中填充電介質核心。
在一些實施例中，在每一個溝道孔的上部部份中形成汲極結構。在一些實施例中，可以通過CMP、研磨、濕蝕刻及/或乾蝕刻，來去除在堆疊體結構211的頂表面上並且在每一個溝道孔的上部部份中的儲存膜、半導體層和電介質核心的部份，以在溝道孔的上部部份中形成凹槽，使得半導體溝道的頂表面可以位於第一電介質帽蓋層的頂表面和底表面之間。之後，可以通過諸如CVD、PVD、ALD、電鍍、無電鍍或其任何組合的一種或多種薄膜沉積製程，向凹槽中沉積比如金屬的導電材料，來形成汲極結構。由此形成了溝道結構210。接下來，可以通過半導體溝道和控制導體層的相交來形成多個儲存單元。視情況需 要，執行平坦化製程(例如，乾/濕蝕刻及/或CMP)來去除堆疊體結構211的頂表面上的任何多餘材料。
重新參考圖10A，在形成溝道結構之後，方法1000進行至操作1004，在操作1004中，去除堆疊體結構的部份，以形成縫隙結構以及將該縫隙結構劃分成多個縫隙開口的至少一個初始支撐結構(操作1004)。至少一個初始支撐結構均具有位於相鄰縫隙開口之間的交替的多個犧牲部份和多個絕緣部份。圖3A和圖3B示出了對應的結構。
如圖3A和圖3B所示，去除源極區22中的堆疊體結構211的部份，以形成具有多個縫隙開口306的縫隙結構以及至少一個初始支撐結構。縫隙結構可以暴露基底102。圖案802可以用於將堆疊體結構211圖案化，並且形成縫隙結構和初始支撐結構。也就是說，在源極區22中去除堆疊體結構211的部份，以形成縫隙開口306。源極區22中的堆疊體結構211的未經蝕刻的部份可以形成交替的犧牲部份和絕緣部份324，從而形成初始支撐結構。犧牲部份和絕緣部份324均可以與相鄰塊區21中的同一級的犧牲層和絕緣層接觸。在一些實施例中，縫隙開口306可以暴露基底202以及相鄰塊區21中的交替的犧牲層和絕緣層。在一些實施例中，沿y方向，初始支撐結構的寬度可以在標稱上等於縫隙結構的寬度。可以執行適當的各向異性蝕刻製程(例如，乾蝕刻)來形成縫隙開口306和初始支撐結構。
重新參考圖10A，在形成初始支撐結構和縫隙結構之後，方法1000進行至操作1006，在操作1006中，利用導體部份和導體層替代每一個初始支撐結構中的犧牲部份和每一個塊區中的犧牲層，從而形成至少一個支撐結構和多個儲存塊。圖3A和圖3B示出了對應的結構。
如圖3A和圖3B中所示，利用多個導體部份323代替每一個初始支撐結構中的犧牲部份。利用多個導體層代替每一個塊區21中的犧牲層(重新參考 圖1C中的導體層133)。可以通過縫隙結構(或者縫隙開口306)執行各向同性蝕刻製程(例如，濕蝕刻)，以去除犧牲部份和犧牲層。可以通過去除犧牲層來在每一個塊區21中形成多個橫向凹槽，並且可以通過去除犧牲部份來在每一個初始支撐結構中形成多個凹槽部份。之後，可以沉積導體材料，以填充橫向凹槽和凹槽部份，從而形成每一個塊區中的多個導體層和每一個初始支撐結構中的多個導體部份323。相應地，可以形成具有交替的導體部份323和絕緣部份324的支撐結構320。
重新參考圖10A，在形成導體部份和導體層之後，視情況需要，方法1000進行至操作1008，在該操作1008中，在交替的導體部份和絕緣部份之上形成間隔體層。圖3A和圖3B示出了對應的結構。
在一些實施例中，間隔體層325被形成為包圍交替的導體部份323和絕緣部份324。間隔體層325可以在頂表面上並且在與縫隙開口306接觸的側表面上覆蓋交替的導體部份323和絕緣部份324。在一些實施例中，間隔體層325是通過CVD、PVD和ALD中的至少一者來沉積的。在一些實施例中，間隔體層325經歷凹槽蝕刻，使得間隔體層325具有期望厚度。
參考圖10A，在形成支撐結構之後，方法1000進行至操作1010，在該操作1010中，具有多個源極部份的源極結構均形成於縫隙結構的相應縫隙開口中。圖4A和圖4B示出了對應的結構。
如圖4A和圖4B所示，源極結構形成於縫隙結構中。源極結構可以包括多個源極部份404，每個所述源極部份404具有位於縫隙結構的相應縫隙開口306中的絕緣結構和位於每一個絕緣結構中的源極觸點。視情況需要，在形成源極結構之前，在支撐結構320的頂表面及/或側壁之上沉積黏合層(未示出)。在一些實施例中，絕緣結構包括氧化矽，並且源極觸點包括多晶矽。絕緣結構和源極觸點均可以是通過CVD、PVD、ALD和濺射中的一者或多者來沉積的。可 以對絕緣結構執行凹槽蝕刻製程，以暴露基底202，使得相應的源極觸點能夠與基底202接觸。在一些實施例中，黏合層包括TiN，並且是通過CVD、PVD、ALD和電鍍中的一者或多者沉積的。在一些實施例中，源極部份104的頂表面可以低於支撐結構320的頂表面。視情況需要，可以執行凹槽蝕刻製程，以對源極部份404進行回蝕刻(etch back)，以在縫隙開口306中形成足以用於形成連接層的空間。
重新參考圖10B，在形成源極部份之後，方法1000進行至操作1012，在該操作1012中，將連接層的多個第一部份形成為均位於相應的源極部份之上。圖4A和圖4B示出了對應的結構。
如圖4A和圖4B所示，連接層408的第一部份408-1沉積於相應的源極部份404(或源極部份404的源極觸點)之上。第一部份408-1可以部份地或者完全地覆蓋相應的源極部份404。在一些實施例中，連接層408的第一部份408-1填充縫隙開口306。視情況需要，在形成連接層408的第一部份408-1之前，在源極部份404的頂表面之上沉積黏合層(未示出)。在一些實施例中，連接層408的第一部份408-1包括導電材料，導電材料包括鎢、鋁、銅、鈷、多晶矽和矽化物中的一者或多者。在一些實施例中，源極部份404包括多晶矽，並且連接層408的第一部份408-1包括鎢。視情況需要，執行平坦化製程(例如，CMP及/或凹槽蝕刻)來去除在連接層408的第一部份408-1和支撐結構320之上的任何多餘材料。在一些實施例中，支撐結構320的頂表面和連接層408的第一部份408-1的頂表面可以在x-y平面中共平面。
重新參考圖10B，在形成連接層的第一部份之後，方法1000進行至操作1014，在該操作1014中，形成位於連接層的第一部份之上並且暴露連接層的至少兩個相鄰的第一部份的電介質帽蓋層。圖5A、圖5B、圖6A和圖6B示出了對應的結構。
如圖5A和圖5B所示，在每一個源極結構之上形成電介質帽蓋層515。在一些實施例中，電介質帽蓋層515覆蓋連接層408的一對相鄰的第一部份408-1以及在所述對相鄰的第一部份408-1之間的支撐結構320。在一些實施例中，電介質帽蓋層515還覆蓋源極區22之外的區域，例如塊區21。被電介質帽蓋層515覆蓋的面積可以是基於接下來形成的連接層408的第二部份408-2的覆蓋來確定的。在一些實施例中，沿x-y平面，被電介質帽蓋層515覆蓋的面積可以大於連接層408的第二部份408-2的面積，以使連接層408與堆疊體結構211的除了源極部份404以外的其他部份絕緣。電介質帽蓋層515可以是通過以下操作形成的：對適當的電介質材料(例如，氧化矽)進行沉積以覆蓋第一部份408-1和支撐結構320。在一些實施例中，電介質帽蓋層515覆蓋塊區21中的所有溝道結構210。電介質帽蓋層515可以是通過CVD、PVD和ALD中的一者或多者來沉積的。
如圖6A和圖6B所示，電介質帽蓋層515被圖案化，以形成用於暴露連接層408的至少一對的兩個相鄰第一部份408-1的至少一個開口614。在一些實施例中，開口614還暴露位於該對的相鄰第一部份408-1之間的支撐結構320。在一些實施例中，支撐結構320(或者位於支撐結構320的頂部部份上的電介質材料)被部份地去除，以用於形成開口614。在一些實施例中，電介質帽蓋層515暴露所有支撐結構320以及連接層408的所有對的相鄰第一部份408-1。圖案804可以用於對開口614進行圖案化。對開口614的形成可以包括微影製程和適當的蝕刻製程，例如，乾蝕刻及/或濕蝕刻。在一些實施例中，沿y方向，電介質帽蓋層515的寬度d2大於連接層408的第一部份408-1的寬度d1(或者開口614的寬度)。
重新參考圖10B，在形成電介質帽蓋層之後，方法1000進行至操作1016，在該操作1016中，連接層的第二部份被形成在支撐結構之上，並且與連接層的一對相鄰的第一部份接觸並且導電連接。圖7A和圖7B示出了對應的結構。
如圖7A和圖7B所示，在電介質帽蓋層515中形成連接層408的第二部 份408-2。連接層408的第二部份408-2可以與連接層408的被暴露的一對兩個相鄰第一部份408-1接觸並且導電連接，從而形成連接層408。連接層408的該對兩個第一部份408-1可以位於支撐結構320的兩側，所述支撐結構320在連接層408的這兩個相鄰第一部份408-1之間。在一些實施例中，連接層408的多個第二部份408-2形成於多個開口614中，以與連接層的多對(例如，所有對)的相鄰第一部份408-1接觸並且導電連接。連接層408的第二部份408-2可以是通過對用於填充開口614的適當導電材料進行沉積來形成的。導電材料可以完全或部份地覆蓋支撐結構320以及連接層408的該對相鄰第一部份408-1的被暴露部份。導電材料可以包括鎢、鋁、銅、鈷、多晶矽和矽化物中的一者或多者。在一些實施例中，導電材料包括鎢，並且是通過CVD、PVD和ALD中的一者或多者沉積的。視情況需要，執行平坦化製程(例如，CMP及/或凹槽蝕刻)來去除在連接層408的第二部份408-2之上的任何多餘材料。
根據本發明的實施例，一種3D記憶體元件包括位於基底之上的儲存堆疊體、多個溝道結構、源極結構和支撐結構。儲存堆疊體包括交替的多個導體層和多個絕緣層。多個溝道結構在儲存堆疊體中垂直地延伸。源極結構包括多個源極部份並且在儲存堆疊體中延伸。支撐結構位於源極部份中的相鄰源極部份之間，並且具有多個交替的導體部份和絕緣部份。導體部份中的頂部導體部份與導體層中的頂部導體層接觸。源極部份中的相鄰源極部份相互導電連接。
在一些實施例中，源極結構還包括與源極部份中的相鄰源極部份接觸並且導電連接的連接層，連接層是導電層。
在一些實施例中，連接層包括鎢、鈷、鋁、銅、矽化物或多晶矽中的至少一者。
在一些實施例中，連接層位於源極部份中的相鄰源極部份中的每個源極部份之上。
在一些實施例中，連接層在支撐結構之上。
在一些實施例中，支撐結構與和源極結構相鄰的儲存塊接觸。
在一些實施例中，導體部份中的每個導體部份與儲存塊中的同一級的導體層接觸，並且絕緣部份中的每個絕緣部份與儲存塊中的同一級的絕緣層接觸。
在一些實施例中，導體部份和導體層包括相同材料，並且絕緣部份和絕緣層包括相同材料。
在一些實施例中，支撐結構的導體部份中的頂部導體部份高於源極部份中的相鄰源極部份的頂表面。
在一些實施例中，3D記憶體元件還包括在源極結構之上的帽蓋層。帽蓋層覆蓋連接層的位於源極部份中的相鄰源極部份之上的一對第一部份，並且暴露連接層的位於支撐結構之上的第二部份。
在一些實施例中，連接層的第二部份的頂表面高於連接層的一對第一部份的頂表面。
在一些實施例中，連接層位於多個源極觸點中的每個源極觸點之上並且與所述每個源極觸點接觸。
在一些實施例中，沿一橫向方向，連接層的寬度等於或者小於源極結構的寬度，所述橫向方向垂直於源極結構沿其延伸的另一橫向方向。
在一些實施例中，支撐結構包括接觸並且包圍交替的多個導體部份和絕緣部份的間隔體層。
在一些實施例中，3D記憶體元件還包括在源極部份中的每個源極部份和相鄰支撐結構之間的，以及在源極部份和與源極部份接觸的連接層之間的黏合層。
在一個實施例中，黏合層包括氮化鈦。
根據本發明的實施例，一種3D記憶體元件包括儲存堆疊體、多個溝道結構、源極結構和支撐結構。儲存堆疊體具有位於基底之上的多個儲存塊，儲存塊中的每個儲存塊包括交替的多個導體層和多個絕緣層。多個溝道結構在儲存塊中垂直地延伸。源極結構在相鄰儲存塊之間延伸。支撐結構與源極結構接觸並且具有多個交替的導體部份和絕緣部份。相鄰儲存塊通過支撐結構相互接觸。導體部份中的頂部導體部份與相鄰儲存塊中的每個儲存塊中的導體層中的頂部導體層接觸。
在一些實施例中，源極結構包括多個源極部份，源極部份中的相鄰源極部份相互導電連接。
在一些實施例中，源極結構還包括與源極部份中的相鄰源極部份接觸並且導電連接的連接層，連接層是導電層。
在一些實施例中，連接層包括鎢、鈷、鋁、銅、矽化物或多晶矽中的至少一項。
在一些實施例中，連接層位於源極部份中的相鄰源極部份中的每個源極部份和支撐結構之上。
在一些實施例中，導體部份中的每個導體部份與相鄰儲存塊中的同一級的導體層接觸，並且絕緣部份中的每個絕緣部份與相鄰儲存塊中的同一級的絕緣層接觸。
在一些實施例中，導體部份和導體層包括相同材料，並且絕緣部份和絕緣層包括相同材料。
在一些實施例中，支撐結構的導體部份中的頂部導體部份高於源極部份中的相鄰源極部份的頂表面。
在一些實施例中，3D記憶體元件還包括在源極結構之上的帽蓋層。帽蓋層覆蓋連接層的位於源極部份中的相鄰源極部份之上的一對第一部份，並 且暴露連接層的位於支撐結構之上的第二部份。
在一些實施例中，連接層的第二部份的頂表面高於連接層的一對第一部份的頂表面。
在一些實施例中，連接層位於多個源極觸點中的每個源極觸點之上並且與所述每個源極觸點接觸。
在一些實施例中，沿一橫向方向，連接層的寬度等於或者小於源極結構的寬度，所述橫向方向垂直於源極結構沿其延伸的另一橫向方向。
在一些實施例中，支撐結構包括接觸並且包圍交替的多個導體部份和絕緣部份的間隔體層。
在一些實施例中，3D記憶體元件還包括在源極部份中的每個源極部份和相鄰支撐結構之間的，以及在源極部份和與源極部份接觸的連接層之間的黏合層。
在一個實施例中，黏合層包括氮化鈦。
根據本發明的實施例，一種用於形成3D記憶體元件的方法包括以下步驟。首先，在具有交替的多個犧牲材料層和多個絕緣材料層的堆疊體結構中形成縫隙結構和支撐結構，初始支撐結構在縫隙結構的相鄰縫隙開口之間。將源極結構形成為包括在縫隙開口中的每個縫隙開口中的源極部份。形成連接層的一對第一部份，所述連接層的一對第一部份與源極部份接觸並且導電連接。形成連接層的第二部份，所述連接層的第二部份與連接層的一對第一部份接觸並且導電連接。
在一些實施例中，形成縫隙結構和支撐結構包括：去除堆疊體結構的部份，以形成多個縫隙開口以及在縫隙開口中的相鄰縫隙開口之間的初始支撐結構；以及通過縫隙結構在初始支撐結構中形成多個導體部份。
在一些實施例中，形成多個導體部份包括：通過多個縫隙開口去除 初始支撐結構中的多個犧牲部份，以形成多個凹槽部份。在一些實施例中，形成多個導體部份還包括：沉積半導體材料，以填充多個凹槽部份，以形成多個導體部份。
在一些實施例中，方法還包括：在形成多個導體部份的相同步驟中，形成堆疊體結構中的儲存塊中的多個導體層。多個導體層的是通過以下步驟形成的：通過多個縫隙開口去除塊中的多個犧牲層，以形成多個橫向凹槽。多個導體層的還是通過以下步驟形成的：沉積半導體材料，以填充多個橫向凹槽，以形成多個導體層。
在一些實施例中，形成支撐結構還包括在導體部份和絕緣部份之上形成間隔體層。
在一些實施例中，方法還包括：在連接層的一對第一部份之上形成帽蓋層；在帽蓋層中形成開口，以暴露連接層的一對第一部份；以及在開口中形成與一對第一部份接觸並且導電連接的第二部份。
在一些實施例中，方法還包括暴露開口中的支撐結構，使得連接層的第二部份在支撐結構之上。
在一些實施例中，形成連接層的一對第一部份包括在源極部份之上沉積導電材料。在一些實施例中，形成連接層的第二部份包括：沉積導電材料，以填充帽蓋層中的開口。
在一些實施例中，方法還包括在連接層的各對第一部份與帽蓋層之間沉積黏合層。
在一些實施例中，形成源極結構包括：在縫隙開口中沉積鈷、鋁、銅、矽化物或多晶矽中的至少一者。
在一些實施例中，方法還包括在源極結構和支撐結構之間沉積另一黏合層。
上文對具體實施例的描述將因此揭示本發明的概括實質，本領域技術人員不需要過多的試驗就能夠通過本領域的技能內的知識容易地針對各種應用修改及/或調整這樣的具體實施例，而不脫離本發明的一般原理。因此，基於文中提供的教導和指引，意在使這樣的調整和修改落在所公開的實施例的含義以及等價方案的範圍內。應當理解，文中的措辭或術語是為了達到描述而非限定目的，因此本領域技術人員應當根據教導和指引對本說明書的術語或措辭加以解釋。
上文借助於說明所指定的功能及其關係的實現方式的功能構建塊描述了本發明的實施例。為了描述的方便起見，任意地定義了這些功能構建塊的邊界。可以定義替代邊界，只要適當地執行指定功能及其關係即可。
發明內容部份和摘要部份可能闡述了本發明人設想的本發明的一個或多個示範性實施例，而非全部的示範性實施例，並且因此並非意在通過任何方式對本發明和所附請求項構成限制。
本發明的寬度和範圍不應由上述示範性實施例中的任何示範性實施例限制，而是應當僅根據所附請求項及其等價方案界定。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
900:元件
902:基底
904:結構
906-1、906-2:GLS
911:堆疊體

Claims (20)

  1. 一種三維(3D)記憶體元件，包括：位於基底之上的儲存堆疊體，所述儲存堆疊體包括交替的多個導體層和多個絕緣層；在所述儲存堆疊體中垂直地延伸的多個溝道結構；包括多個源極部份並且在所述儲存堆疊體中延伸的源極結構；以及位於所述源極部份中的相鄰源極部份之間並且包括多個交替的導體部份和絕緣部份的支撐結構，其中所述導體部份中的頂部導體部份與相鄰儲存塊中的所述導體層中的頂部導體層接觸，並且所述源極部份中的相鄰源極部份相互導電連接。
  2. 根據請求項1所述的三維(3D)記憶體元件，其中，所述源極結構還包括與所述源極部份中的所述相鄰源極部份接觸並且導電連接的連接層，所述連接層是導電層。
  3. 根據請求項2所述的三維(3D)記憶體元件，其中，所述連接層包括鎢、鈷、鋁、銅、矽化物或多晶矽中的至少一者。
  4. 根據請求項2或3所述的三維(3D)記憶體元件，其中，所述連接層位於所述源極部份中的所述相鄰源極部份中的每個源極部份之上。
  5. 根據請求項4所述的三維(3D)記憶體元件，其中，所述連接層在所述支撐結構之上。
  6. 根據請求項4所述的三維(3D)記憶體元件，其中，所述支撐結構與和所述源極結構相鄰的儲存塊接觸。
  7. 根據請求項6所述的三維(3D)記憶體元件，其中，所述導體部份中的每個導體部份與所述儲存塊中的同一級的導體層接觸，並且所述絕緣部份中的每個絕緣部份與所述儲存塊中的同一級的絕緣層接觸，導體部份和所述導體層包括相同材料，並且所述絕緣部份和所述絕緣層包括相同材料。
  8. 根據請求項1所述的三維(3D)記憶體元件，其中，所述支撐結構的所述導體部份中的所述頂部導體部份高於所述源極部份中的所述相鄰源極部份的頂表面。
  9. 根據請求項2所述的三維(3D)記憶體元件，還包括在所述源極結構之上的帽蓋層，其中，所述帽蓋層覆蓋所述連接層的位於所述源極部份中的所述相鄰源極部份之上的一對第一部份，並且暴露所述連接層的位於所述支撐結構之上的第二部份，所述連接層的所述第二部份的頂表面高於所述連接層的所述一對第一部份的頂表面。
  10. 根據請求項1所述的三維(3D)記憶體元件，其中，所述連接層位於多個源極觸點中的每個源極觸點之上並且與所述每個源極觸點接觸。
  11. 一種三維(3D)記憶體元件，包括：位於基底之上的包括多個儲存塊的儲存堆疊體，所述儲存塊中的每個儲存塊包括交替的多個導體層和多個絕緣層； 在所述儲存塊中垂直地延伸的多個溝道結構；在相鄰儲存塊之間延伸的源極結構；以及與所述源極結構接觸並且包括多個交替的導體部份和絕緣部份的支撐結構，其中相鄰儲存塊通過所述支撐結構來相互接觸，並且所述導體部份中的頂部導體部份與所述相鄰儲存塊中的每個儲存塊中的所述導體層中的頂部導體層接觸。
  12. 根據請求項11所述的三維(3D)記憶體元件，其中，所述源極結構包括多個源極部份，所述源極部份中的相鄰源極部份相互導電連接。
  13. 根據請求項12所述的三維(3D)記憶體元件，其中，所述源極結構還包括與所述源極部份中的所述相鄰源極部份接觸並且導電連接的連接層，所述連接層是導電層。
  14. 根據請求項13所述的三維(3D)記憶體元件，其中，所述連接層包括鎢、鈷、鋁、銅、矽化物或多晶矽中的至少一項。
  15. 根據請求項14所述的三維(3D)記憶體元件，其中，所述連接層位於所述源極部份中的所述相鄰源極部份中的每個源極部份和所述支撐結構之上。
  16. 根據請求項11所述的三維(3D)記憶體元件，其中，所述導體部份中的每個導體部份與所述相鄰儲存塊中的同一級的導體層接觸，並且所述絕緣部份中的每個絕緣部份與所述相鄰儲存塊中的同一級的絕緣層接觸，所述導 體部份和所述導體層包括相同材料，並且所述絕緣部份和所述絕緣層包括相同材料。
  17. 一種用於形成三維(3D)記憶體元件的方法，包括：在包括交替的多個犧牲材料層和多個絕緣材料層的堆疊體結構中形成縫隙結構和支撐結構，初始支撐結構在所述縫隙結構的相鄰縫隙開口之間；形成源極結構，所述源極結構包括在所述縫隙開口中的每個縫隙開口中的源極部份；形成連接層的一對第一部份，所述連接層的所述一對第一部份與所述源極部份接觸並且導電連接；形成所述連接層的第二部份，所述連接層的所述第二部份與所述連接層的所述一對第一部份接觸並且導電連接。
  18. 根據請求項17所述的方法，其中，形成所述縫隙結構和所述支撐結構包括：去除所述堆疊體結構的部份，以形成多個縫隙開口以及在所述縫隙開口中的相鄰縫隙開口之間的初始支撐結構；以及通過所述縫隙結構在所述初始支撐結構中形成多個導體部份。
  19. 根據請求項18所述的方法，其中，形成所述多個導體部份包括：通過所述多個縫隙開口去除所述初始支撐結構中的多個犧牲部份，以形成多個凹槽部份；以及沉積半導體材料，以填充所述多個凹槽部份，以形成所述多個導體部份。
  20. 根據請求項19所述的方法，還包括在形成所述多個導體部份的相同操作中，形成所述堆疊體結構中的儲存塊中的多個導體層，其中，所述多個導體層是通過以下操作形成的：通過所述多個縫隙開口去除所述塊中的多個犧牲層，以形成多個橫向凹槽；以及沉積所述半導體材料，以填充所述多個橫向凹槽，以形成所述多個導體層。
TW109113019A 2020-03-02 2020-04-17 具有源極結構的三維記憶體元件及其形成方法 TWI726688B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/077407 2020-03-02
PCT/CN2020/077407 WO2021174381A1 (en) 2020-03-02 2020-03-02 Three-dimensional memory device with source structure and methods for forming the same

Publications (2)

Publication Number Publication Date
TWI726688B true TWI726688B (zh) 2021-05-01
TW202135301A TW202135301A (zh) 2021-09-16

Family

ID=71655590

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113019A TWI726688B (zh) 2020-03-02 2020-04-17 具有源極結構的三維記憶體元件及其形成方法

Country Status (4)

Country Link
US (2) US11437398B2 (zh)
CN (1) CN111448660B (zh)
TW (1) TWI726688B (zh)
WO (1) WO2021174381A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952313A (zh) * 2020-08-25 2020-11-17 长江存储科技有限责任公司 三维存储器及其制造方法
CN112614839B (zh) * 2020-12-14 2024-02-23 长江存储科技有限责任公司 存储结构、三维存储器及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622312A (zh) * 2019-08-13 2019-12-27 长江存储科技有限责任公司 具有源极结构的三维存储设备和用于形成其的方法
CN110741474A (zh) * 2019-08-30 2020-01-31 长江存储科技有限责任公司 具有由粘合层连接的源极触点的三维存储器件及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033998A (ko) * 2013-09-25 2015-04-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9853043B2 (en) * 2015-08-25 2017-12-26 Sandisk Technologies Llc Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
KR20180137264A (ko) * 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102592882B1 (ko) * 2018-04-03 2023-10-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
WO2021026756A1 (en) * 2019-08-13 2021-02-18 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with source structure and methods for forming the same
WO2021026755A1 (en) * 2019-08-13 2021-02-18 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with source structure and methods for forming the same
WO2021035738A1 (en) * 2019-08-30 2021-03-04 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with source contacts connected by adhesion layer and methods for forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622312A (zh) * 2019-08-13 2019-12-27 长江存储科技有限责任公司 具有源极结构的三维存储设备和用于形成其的方法
CN110741474A (zh) * 2019-08-30 2020-01-31 长江存储科技有限责任公司 具有由粘合层连接的源极触点的三维存储器件及其形成方法

Also Published As

Publication number Publication date
CN111448660B (zh) 2021-03-23
US20220102377A1 (en) 2022-03-31
US11805650B2 (en) 2023-10-31
US11437398B2 (en) 2022-09-06
US20210272978A1 (en) 2021-09-02
WO2021174381A1 (en) 2021-09-10
CN111448660A (zh) 2020-07-24
TW202135301A (zh) 2021-09-16

Similar Documents

Publication Publication Date Title
TWI727459B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
TWI725633B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
TWI704602B (zh) 具有源極結構的三維記憶體裝置和用於形成三維記憶體裝置的方法
US11094712B2 (en) Three-dimensional memory device with support structures in slit structures and method for forming the same
JP7317995B2 (ja) ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法
TWI706544B (zh) 具有由黏合層連接的源極接觸的立體記憶體元件及其形成方法
TWI717861B (zh) 具有源極結構的立體記憶裝置和其形成方法
JP7325522B2 (ja) 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス
TWI722611B (zh) 具有源極結構的三維記憶體裝置和其形成方法
TWI706516B (zh) 三維記憶體元件及其形成方法
TWI726688B (zh) 具有源極結構的三維記憶體元件及其形成方法