CN110896666B - 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法 - Google Patents

具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法 Download PDF

Info

Publication number
CN110896666B
CN110896666B CN201980001834.5A CN201980001834A CN110896666B CN 110896666 B CN110896666 B CN 110896666B CN 201980001834 A CN201980001834 A CN 201980001834A CN 110896666 B CN110896666 B CN 110896666B
Authority
CN
China
Prior art keywords
forming
support
hole
channel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980001834.5A
Other languages
English (en)
Other versions
CN110896666A (zh
Inventor
霍宗亮
杨号号
徐伟
严萍
黄攀
周文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201910522875.0A external-priority patent/CN110112134B/zh
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN110896666A publication Critical patent/CN110896666A/zh
Application granted granted Critical
Publication of CN110896666B publication Critical patent/CN110896666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了用于形成三维(3D)存储器件的结构和方法的实施例。在一个示例中，3D存储器件包括堆叠层结构和至少一个源极结构，所述至少一个源极结构在纵向和横向上延伸，并且将所述堆叠层结构划分成多个存储块区域。所述堆叠层结构可以包括被交织在衬底上的多个导体层和多个绝缘层。所述至少一个源极结构包括沿所述纵向方向延伸到所述衬底的至少一个支撑结构，所述至少一个支撑结构与所述相应的源极结构的至少侧壁接触。

Description

具有位于缝隙结构中的支撑结构的三维存储器件和用于形成 其的方法
对相关申请的交叉引用
本申请要求于2019年6月17日递交的中国专利申请No.201910522875.0的优先权，以引用方式将所述申请的内容全部并入本文。
技术领域
本公开内容的实施例涉及具有位于栅缝隙(GLS)中的支撑结构的三维(3D)存储器件和用于形成所述3D存储器件的方法。
背景技术
通过改进工艺技术、电路设计、编程算法和制造过程将平面存储单元缩放到了更小的大小。然而，随着存储单元的特征大小逼近下限，平面工艺和制造技术变得富有挑战并且昂贵。因此，平面存储单元的存储密度逼近上限。
3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围器件。
发明内容
提供了3D存储器件和用于形成所述3D存储器件的方法的实施例。
在一个示例中，一种3D存储器件包括堆叠层结构和至少一个源极结构，所述至少一个源极结构在纵向和横向上延伸，并且将所述堆叠层结构划分成多个存储块区域。所述堆叠层结构可以包括被交织在衬底上的多个导体层和多个绝缘层。所述至少一个源极结构包括沿所述纵向方向延伸到所述衬底的至少一个支撑结构，所述至少一个支撑结构与所述相应的源极结构的至少侧壁接触。
在另一个示例中，一种用于形成3D存储器件的方法包括：形成电介质堆叠层，所述电介质堆叠层包括位于衬底上的交织的多个初始绝缘层和多个初始牺牲层；形成在纵向和横向上在所述电介质堆叠层中延伸的至少一个缝隙结构，所述至少一个缝隙结构将所述电介质堆叠层划分成多个存储块区域，其中，所述至少一个缝隙结构包括沿所述纵向方向延伸到所述衬底并且与至少一个相邻的存储块区域接触的至少一个支撑结构；以及，在所述至少一个缝隙结构中的每个缝隙结构中形成源极结构。
在仍然另一个示例中，一种用于形成3D存储器件的方法包括：形成电介质堆叠层，所述电介质堆叠层包括位于衬底上的交织的多个初始绝缘层和多个初始牺牲层；在多个源极区域中的每个源极区域中形成沿所述纵向方向延伸到所述衬底的至少一个支撑结构；形成在纵向和横向上在所述电介质堆叠层中延伸的多个缝隙结构，所述多个缝隙结构将所述电介质堆叠层划分成多个存储块区域，其中，所述多个缝隙结构包括所述至少一个支撑结构，并且其中，所述至少一个支撑结构与至少一个相邻的存储块区域接触；以及，在所述至少一个缝隙结构中的每个缝隙结构中形成源极结构。
附图说明
被并入本文并且构成本说明书的一部分的附图说明了本公开内容的实施例，并且与描述内容一起进一步用于阐述本公开内容的原理和使相关领域的技术人员能够制作和使用本公开内容。
图1A说明了根据本公开内容的一些实施例的具有缝隙结构中的支撑结构的一个示例性的3D存储器件的平面图。
图1B说明了根据本公开内容的一些实施例的沿C-D方向的图1A中所说明的3D存储器件的横截面图。
图1C说明了根据本公开内容的一些实施例的沿A-B方向的图1A中所说明的3D存储器件的横截面图。
图2A说明了根据本公开内容的一些实施例的处在制造过程的一个阶段处的一个示例性的3D存储器件的平面图。
图2B说明了根据本公开内容的一些实施例的沿C-D方向的图2A中所说明的3D存储器件的横截面图。
图2C说明了根据本公开内容的一些实施例的沿A-B方向的图2A中所说明的3D存储器件的横截面图。
图3A说明了根据本公开内容的一些实施例的处在制造过程的另一个阶段处的示例性的3D存储器件的平面图。
图3B说明了根据本公开内容的一些实施例的沿C-D方向的图3A中所说明的3D存储器件的横截面图。
图3C说明了根据本公开内容的一些实施例的沿A-B方向的图3A中所说明的3D存储器件的横截面图。
图4A说明了根据本公开内容的一些实施例的处在制造过程的另一个阶段处的示例性的3D存储器件的平面图。
图4B说明了根据本公开内容的一些实施例的沿C-D方向的图4A中所说明的3D存储器件的横截面图。
图4C说明了根据本公开内容的一些实施例的沿A-B方向的图4A中所说明的3D存储器件的横截面图。
图5A在根据本公开内容的一些实施例的图4B中所说明的3D存储器件的横截面图中说明了制造过程的另一个阶段。
图5B在根据本公开内容的一些实施例的图5A中所说明的3D存储器件的横截面图中说明了制造过程的另一个阶段。
图5C说明了根据本公开内容的一些实施例的处在制造过程的另一个阶段处的示例性的3D存储器件的平面图。
图5D说明了根据本公开内容的一些实施例的沿C-D方向的图5A中所说明的3D存储器件的横截面图。
图6说明了根据本公开内容的一些实施例的处在制造过程的另一个阶段处的示例性的3D存储器件的平面图。
图7A说明了根据本公开内容的一些实施例的处在制造过程的另一个阶段处的沿C-D方向的图6中所说明的3D存储器件的横截面图。
图7B说明了根据本公开内容的一些实施例的处在制造过程的另一个阶段处的沿A-B方向的图6中所说明的3D存储器件的横截面图。
图7C说明了根据本公开内容的一些实施例的处在制造过程的另一个阶段处的示例性的3D存储器件的平面图。
图7D说明了根据本公开内容的一些实施例的沿C-D方向的图7C中所说明的3D存储器件的横截面图。
图7E说明了根据本公开内容的一些实施例的沿A-B方向的图7C中所说明的3D存储器件的横截面图。
图8A说明了根据本公开内容的一些实施例的具有GLS中的支撑结构的另一个示例性3D存储器件的平面图。
图8B说明了根据本公开内容的一些实施例的沿C-D方向的图8A中所说明的3D存储器件的横截面图。
图8C在根据本公开内容的一些实施例的沿A-B方向的图8A中所说明的3D存储器件的横截面图中说明了制造过程的另一个阶段。
图8D在根据本公开内容的一些实施例的沿C-D方向的图8A中所说明的3D存储器件的横截面图中说明了制造过程的另一个阶段。
图8E在根据本公开内容的一些实施例的沿C-D方向的图8A中所说明的3D存储器件的横截面图中说明了制造过程的另一个阶段。
图8F在根据本公开内容的一些实施例的沿C-D方向的图8A中所说明的3D存储器件的横截面图中说明了制造过程的另一个阶段。
图9说明了根据本公开内容的一些实施例的一个示例性支撑结构的放大图。
图10A说明了根据本公开内容的一些实施例的用于形成具有缝隙结构中的支撑结构的3D存储器件的一种示例性制造过程的流程图。
图10B说明了根据本公开内容的一些实施例的用于形成具有缝隙结构中的支撑结构的3D存储器件的另一种示例性制造过程的流程图。
将参考附图描述本公开内容的实施例。
具体实施方式
尽管讨论了具体的配置和布置，但应当理解这仅是出于说明的目的被完成的。相关领域的技术人员应当认识到，可以使用其它的配置和布置，而不脱离本公开内容的精神和范围。对于相关领域的技术人员应当显而易见，还可以在许多其它的应用中使用本公开内容。
应当指出，本说明书中的对“一个实施例”、“一实施例”、“一个示例实施例”、“一些实施例”等的引用指示所描述的实施例可以包括一个具体的特征、结构或者特性，但每个实施例可以不必然地包括该具体的特征、结构或者特性。此外，这样的短语不必然地指同一个实施例。进一步地，在结合一个实施例描述一个具体的特征、结构或者特性时，相关领域的技术人员应当知道结合其它的实施例影响这样的特征、结构或者特性，不论是否明确地描述了其它的实施例。
概括地说，可以至少部分地根据在上下文中的使用来理解术语。例如，至少部分地取决于上下文，如本文中使用的术语“一个或多个”可以被用于描述任何单数意义上的特征、结构或者特性，或者可以被用于描述复数意义上的特征、结构或者特性的组合。类似地，至少部分地取决于上下文，诸如是“一”、“一个”或者“那个”这样的术语再次可以被理解为传达单数用法或者传达复数用法。另外，再次至少部分地取决于上下文，术语“基于”可以被理解为不必然地旨在传达因素的排他的集合，而作为代替，可以允许存在并非必然地被明确描述的额外的因素。
如本文中使用的，术语“标称的/标称地”指在产品或者过程的设计阶段期间设置的用于部件或者过程操作的特性或者参数的期望或者目标值，以及期望值以上和/或以下的值的范围。值的范围可以是由于制造过程中的少量变化或者公差引起的。如本文中使用的，术语“大约”指示可以基于与主题半导体器件相关联的具体的技术节点改变的给定的量的值。基于该具体的技术节点，术语“大约”可以指示在例如值的10-30％(例如，值的±10％、±20％或者±30％)内改变的给定的量的值。
如本文中使用的，阶梯结构指表面的集合，表面的集合包括至少两个横向表面(例如，沿x-y平面)和至少两个(例如，第一和第二)纵向表面(例如，沿z轴)以使得每个横向表面与从该横向表面的第一边缘向上延伸的第一纵向表面邻接，并且与从该横向表面的第二边缘向下延伸的第二纵向表面邻接。“台阶”或者“阶梯”指邻接的表面的集合的高度的纵向移位。在本公开内容中，术语“阶梯”和术语“台阶”指阶梯结构的一级，并且被可互换地使用。在本公开内容中，横向方向可以指与衬底(例如，提供用于在其上形成结构的制造平台的衬底)的顶面平行的方向(例如，x轴或者y轴)，并且纵向方向可以指与结构的顶面垂直的方向(例如，z轴)。
被广泛地用在各种电子产品中的NAND闪存器件是具有低功耗和良好性能的非易失性、轻量级存储器件。当前，平面NAND闪存器件已经到达其存储限制。为了进一步提高存储容量和减少每比特的存储成本，已经提出3D NAND存储器件。用于形成现有的3D NAND存储器件的过程通常包括以下操作。首先，在衬底上形成具有多个交织的牺牲层和绝缘层的堆叠层结构。形成在堆叠层结构中延伸的沟道孔。对沟道孔的底部进行蚀刻以在衬底中形成凹陷。通过有选择的外延生长在沟道孔的底部处形成外延部分。在沟道孔中形成被导电地连接到外延部分的半导体沟道。可以移除并且用导体层代替牺牲层。导体层充当3D NAND存储器件中的字线。
现有的3D NAND存储器件通常包括多个存储块。相邻的存储块通常被栅缝隙(GLS)隔开，其中，在GLS中形成阵列共源极(ACS)。在用于形成现有的3D NAND存储器件的制造方法中，GLS的特征大小易受波动的影响，潜在地影响3D NAND存储器件的性能。
本公开内容提供具有缝隙结构(例如，GLS)中的支撑结构的3D存储器件(例如，3DNAND存储器件)和用于形成3D存储器件的方法。3D存储器件使用与缝隙结构的至少侧壁接触的一个或多个支撑结构。例如，支撑结构的宽度等于或者大于缝隙结构的宽度。因此，支撑结构在形成导体层/部分和源极触点期间为3D存储期间的整个结构提供支撑。3D存储器件因此在制造过程期间较不易受变形或者损坏的影响。在一些实施例中，利用包括与牺牲层不同的材料的绝缘材料(诸如，二氧化硅或者多晶硅)填充支撑结构，以使得支撑结构在栅替换过程期间几乎没有损坏或者没有任何损坏，其中，在栅替换过程中，牺牲层被蚀刻掉。通过应用本公开内容的结构和方法，相邻的存储块在形成缝隙结构和源极触点期间通过支撑结构与彼此接触，3D存储器件因此较不可能在制造过程期间变形。缝隙结构的特征大小是较不易受波动的影响的。
图1A说明了根据一些实施例的一个示例性3D存储器件150的平面图。图1B说明了沿C-D方向的图1A中所示的3D存储器件150的横截面图。图1C说明了沿A-B方向的图1A中所示的3D存储器件150的横截面图。如图1A中所示，3D存储器件150可以例如沿y方向被划分成核心区域和阶梯区域(未示出)。可以在核心区域中形成沟道结构和支撑柱。可以在阶梯区域中形成导体层与外部电路(例如，触点插塞)之间的阶梯和电气连接。核心区域可以包括沿x方向延伸的一个或多个源极区域22和存储块区域21。可以在每个源极区域22中形成一个源极结构。可以在每个存储块区域21中形成一个沟道结构。
如图1A-1C中所示，3D存储器件150可以包括衬底100、缓冲氧化物层101和位于缓冲氧化物层101之上的堆叠层结构111。在存储块区域21中，堆叠层结构111可以包括被交织在缓冲氧化物层101上的多个导体层和多个绝缘层104。在一些实施例中，多个导体层可以包括具有多个顶部选择导体层的顶部导体层131、具有多个底部选择导体层的底部导体层132和位于顶部导体层131与底部导体层132之间的控制导体层133。堆叠层结构111可以还包括覆盖多个导体层(即，131-133)和绝缘层104的电介质覆盖层155。在存储块区域21中，3D存储器件150可以还包括沿纵向方向(例如，z方向)从电介质覆盖层155的顶面延伸到衬底100中的多个沟道结构140和沿纵向方向(例如，z方向)从电介质覆盖层155的顶面延伸到衬底100的支撑住113。每个沟道结构140可以包括位于底部部分处的外延部分115、位于顶部部分处的漏极结构120和位于外延部分115与漏极结构120之间的半导体沟道119。半导体沟道119可以包括存储薄膜116、半导体层117和电介质核118。外延部分115可以与衬底100接触和导电地连接，并且，半导体沟道119可以与漏极结构120和外延部分115接触和导电地连接。可以由半导体沟道119和控制导体层133形成多个存储单元。
可以在源极区域22中形成源极结构以便沿x方向在核心区域和阶梯区域中延伸(未示出)。源极结构可以包括位于绝缘结构137中的源极触点123。源极结构可以在纵向上贯穿堆叠层结构111地延伸，并且接触衬底100，贯穿衬底100地对存储单元施加源极电压。3D存储器件150可以包括沿x方向被对准并且与相应的源极结构的至少侧壁接触的一个或多个支撑结构112。在一些实施例中，支撑结构112通过其与源极结构的侧壁的接触/连接与至少一个相邻的存储块区域21接触。例如，支撑结构112中的每个支撑结构112与相应的源极区域22的全部两个侧壁接触。在一些实施例中，每个支撑结构112通过其与源极结构的接触/连接与相邻的存储块区域21接触。支撑结构112可以在形成源极结构和导体层(例如，131-133)期间为3D存储器件150提供支撑。3D存储器件因此在制造过程期间较不可能变形。缝隙结构的特征大小较不易受波动的影响。
衬底100可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘层上有硅(SOI)、绝缘层上有锗(GOI)或者任何其它合适的材料。在一些实施例中，衬底100是薄化衬底(例如，半导体层)，薄化衬底是通过磨削、蚀刻、化学机械抛光(CMP)或者其任意组合薄化的。在一些实施例中，衬底100包括硅。
沟道结构140可以形成阵列，并且可以各自在纵向上延伸到衬底100以上。沟道结构140可以贯穿多个各自包括导体层(例如，131、132或者133)和绝缘层104的对(在本文中被称为“导体/绝缘层对”)地延伸。在一些实施例中，在衬底100与堆叠层结构111之间形成缓冲氧化物层101。至少在沿横向方向的一边(例如，x方向和/或y方向)上，堆叠层结构111可以包括例如位于阶梯区域(未示出)中的阶梯结构。堆叠层结构111中的导体/绝缘层对的数量(例如，32、64、96或者128)确定3D存储器件150中的存储单元的数量。在一些实施例中，在存储块区域21中沿纵向方向交替地布置堆叠层结构111中的导体层(例如，131-133)和绝缘层104。导体层(例如，131-133)可以包括导体材料，这样的材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或者其任意组合。绝缘层104可以包括电介质材料，这样的材料包括但不限于二氧化硅、氮化硅、氮氧化硅或者其任意组合。在一些实施例中，缓冲氧化物层101和电介质覆盖层155各自包括诸如是二氧化硅这样的电介质材料。在一些实施例中，顶部导体层131包括多个充当顶部选择栅电极的顶部选择导体层。控制导体层133可以充当选择栅电极，并且与相交的沟道结构140形成存储单元。在一些实施例中，底部导体层132包括多个充当底部选择栅电极的底部选择导体层。顶部选择栅电极和底部选择栅电极可以分别被施加以期望的电压以选择期望的块/指/页存储区。
如图1B中所示，沟道结构140可以包括在纵向上贯穿堆叠层结构111地延伸的半导体沟道119。半导体沟道119可以包括被填充了例如是半导体材料(例如，作为半导体层117)和电介质材料(例如，作为存储薄膜116)这样的沟道形成结构的沟道孔。在一些实施例中，半导体层117包括硅(诸如，非晶硅、多晶硅或者单晶硅)。在一些实施例中，存储薄膜116是包括隧穿层、存储层(也被称为“电荷捕捉层”)和阻隔层的复合层。半导体沟道119的沟道孔的剩余空间可以被部分地或者全部地填充以包括电介质材料(诸如，二氧化硅)的电介质核118。半导体沟道119可以具有圆柱形(例如，立柱形)。根据一些实施例，在径向上从立柱的中心向外表面按照次序布置电介质核118、半导体层117、隧穿层、存储层和阻隔层。隧穿层可以包括二氧化硅、氮氧化硅或者其任意组合。存储层可以包括氮化硅、氮氧化硅、硅或者其任意组合。阻隔层可以包括二氧化硅、氮氧化硅、高介电常数(高k)电介质或者其任意组合。在一个示例中，存储层可以包括二氧化硅/氮氧化硅(或者氮化硅)/二氧化硅(ONO)的复合层。
在一些实施例中，沟道结构140进一步包括位于沟道结构140的较低部分(例如，底部的下端处)中的外延部分115(例如，半导体插塞)。如本文中使用的，在衬底100被定位在3D存储器件150的最低的平面中时，元件(例如，沟道结构140)的“上端”是在纵向方向上更远离衬底100的端，并且元件(例如，沟道结构140)的“下端”是在纵向方向上更靠近衬底100的端。外延部分115可以包括从衬底100开始在任何合适的方向上外延地生长的半导体材料(诸如，硅)。应当理解，在一些实施例中，外延部分115包括单晶硅——与衬底100相同的材料。换句话说，外延部分115可以包括从衬底100开始生长的被外延地生长的半导体层。外延部分115还可以包括与衬底100不同的材料。在一些实施例中，外延部分115包括硅、锗和硅锗中的至少一项。在一些实施例中，外延部分115的部分位于衬底100的顶面以上，并且与半导体沟道119接触。外延部分115可以被导电地连接到半导体沟道119。在一些实施例中，外延部分115的顶面被放置在底部绝缘层104(例如，位于堆叠层结构111的底部处的绝缘层)的顶面与底面之间。
在一些实施例中，沟道结构140进一步包括位于沟道结构140的较高部分(例如，上端处)中的漏极结构120(例如，沟道插塞)。漏极结构120可以与半导体沟道119的上端接触，并且可以被导电地连接到半导体沟道119。漏极结构120可以包括半导体材料(例如，多晶硅)或者导体材料(例如，金属)。在一些实施例中，漏极结构包括被填充了作为粘附层的Ti/TiN或者Ta/TaN和作为导体材料的钨的缺口。通过在制造3D存储器件150期间覆盖半导体沟道119的上端，漏极结构120可以充当用于防止对被填充在半导体沟道119中的电介质(诸如，二氧化硅和氮化硅)的蚀刻的蚀刻停止层。
如图1A中所示，源极区域22可以分隔不同的存储块区域21。可以在每个存储块区域21中形成多个沟道结构140(例如，存储单元)。在一些实施例中，源极区域22可以沿x方向延伸。源极区域22和存储块区域21(即，存储块)的数量的范围可以是从0到n的，n为正整数。n的数量应当基于3D存储器件150的设计和/或制造来确定，而不应当受本公开内容的实施例的限制。出于说明的目的，在本公开内容中，n等于2。
在一些实施例中，源极结构包括位于绝缘结构137中、沿x方向在相应的源极区域22中延伸的源极触点123。源极触点123可以与衬底100接触并且形成与衬底100的导电的连接以便对存储单元施加源极电压。在一些实施例中，源极触点123包括多晶硅、硅化物、锗、硅锗、铜、铝、钴和钨中的一项或多项。在一些实施例中，绝缘结构137包括二氧化硅、氮化硅和氮氧化硅中的一项或多项。
可以形成沿y方向与源极结构的一个或者全部两个侧壁接触的至少一个支撑结构112。如图1A中所示，支撑结构112可以通过其与源极结构的接触/连接与一个或者全部两个存储块区域21接触。在一些实施例中，支撑结构112可以与相应的源极结构的全部两个侧壁接触，并且因此与全部两个相邻的存储块区域21接触。如图1B和1C中所示，支撑结构112可以沿z方向延伸到衬底100。支撑结构112可以包括单层结构或者多层结构。例如，支撑结构112可以包括单一的材料或者多于一种材料。在一些实施例中，在支撑结构112包括多于一种材料时，不同的材料可以被沉积为支撑孔107中的堆叠层，形成堆叠层结构。支撑结构112的材料的具体数量和层的数量应当基于3D存储器件150的设计和/或制造来确定，而不应当受本公开内容的实施例的限制。
如图1A-1C中所示，多个支撑结构112可以沿x方向将源极结构划分成多个源极触点123和绝缘结构137。如果源极触点123(例如，和相应的绝缘结构137)和相邻的源极触点123(例如，和相应的相邻绝缘结构137)之间的支撑结构112和与源极结构相邻的仅一个存储块区域接触，则源极触点123和相邻的源极触点123可以是与彼此接触的，以及，如果其间的支撑结构112和与源极结构相邻的全部两个存储块区域接触则可以是与彼此断开的。在一些实施例中，支撑结构112的侧壁各自例如沿x方向与相应的源极结构接触。
在一些实施例中，支撑结构112包括具有足够的硬度和强度的合适的支撑材料，并且可以为形成导体层(例如，131-133)和导体部分(例如，131和132)支撑栅替换过程。支撑材料可以包括与牺牲材料(例如，多晶硅或者硅化物)不同的材料，以使得支撑结构112和支撑柱113在牺牲层在其中被蚀刻掉的栅替换过程期间几乎没有损坏或者没有任何损坏。在一些实施例中，支撑结构112和支撑柱113可以包括相同的材料(例如，二氧化硅)。在一些实施例中，支撑结构112和支撑柱113的深度可以是沿z轴相同的，例如，从衬底100的顶面到电介质覆盖层155的顶面。
沿y方向的支撑结构112的宽度可以小于、等于或者大于沿y方向的源极结构的宽度。在一些实施例中，支撑结构112的宽度等于或者大于沿y方向的源极结构的宽度。图9说明了支撑结构112、相邻的源极触点123和相邻的绝缘结构137的放大平面图900。如图9中所示，沿y方向的支撑结构112的宽度d2小于、等于或者大于沿y方向的相应的源极结构的宽度d1。支撑结构112可以在缝隙结构和源极结构的制造过程期间与至少一个相邻的存储块区域21接触，支撑整个3D存储器件150，并且防止堆叠层结构111塌陷。在一些实施例中，d2大于或者等于d1，并且支撑结构112与全部两个相邻的存储块区域21接触。沿x-y平面的支撑柱的横截面形状可以包括任何可以在制造过程中被形成的合适形状。例如，横截面形状可以包括圆形、三角形、矩形、五角形、六角形、任意形状或者其组合。为了易于说明，支撑结构112具有沿x-y平面的圆形横截面。取决于3D存储器件150的结构和制造过程，支撑结构112的尺寸(例如，直径)可以或者可以不沿z方向改变。
3D存储器件150可以是单片3D存储器件的部分。术语“单片”表示3D存储器件的元件(例如，外围器件和存储阵列器件)是在单个衬底上被形成的。对于单片3D存储器件，由于外围器件处理和存储阵列器件处理的卷绕，制造遭遇额外的限制。例如，存储阵列器件(例如，NAND沟道结构)的制造受限于与已经或者将要在同一个衬底上被形成的外围器件相关联的热预算。
替换地，3D存储器件150可以是非单片3D存储器件的部分，其中，可以在不同的衬底上单独地形成并且然后例如以面对面的方式键合元件(例如，外围器件和存储阵列器件)。在一些实施例中，存储阵列器件衬底(例如，衬底100)仍然作为被键合的非单片3D存储器件的衬底，并且外围器件(例如，包括诸如是页缓冲器、解码器和锁存器这样的任何合适的被用于促进3D存储器件150的操作的数字、模拟和/或混合信号外围电路；未示出)被翻转并且朝下面向存储阵列器件(例如，NAND存储串)以便进行混合键合。应当理解，在一些实施例中，存储阵列器件衬底(例如，衬底100)被翻转并且朝向面向外围器件(未示出)以便进行混合键合，以使得在被键合的非单片3D存储器件中，存储阵列器件位于外围器件之上。存储阵列器件衬底(例如，衬底100)可以是薄化衬底(其不是被键合的非单片3D存储器件的衬底)，并且可以在薄化存储阵列器件衬底的背侧上形成非单片3D存储器件的后段制程(BEOL)互连。
图2-7说明了用于形成图1A-1C中所示的3D存储器件150的制造过程。图10A是图2-7中所说明的方法1000的流程图。为了易于说明，相同或者相似的部分被标记了与本公开内容的图1-7中相同的附图标记。
在过程的起始处，形成具有交织的多个初始绝缘层和多个初始牺牲层的堆叠层结构(操作1002)。图2A-2C说明了相对应的结构200。
如图2A-2C中所示，在衬底100上形成具有电介质堆叠层的堆叠层结构111，电介质堆叠层具有交织的初始绝缘层104i和初始牺牲层103i。初始牺牲层103i可以被用于随后形成导体层133。堆叠层结构111可以还包括分别用于随后形成顶部导体层131和底部导体层132的顶部初始牺牲层106i和底部初始牺牲层145i。在一些实施例中，堆叠层结构111包括位于初始牺牲层(例如，103i、145i和106i)和初始绝缘层104i之上的电介质覆盖层155。3D存储器件150可以包括用于形成沟道结构140和支撑柱113的核心区域和用于形成阶梯和位于阶梯上的接触插塞的阶梯区域(未示出)。核心区域可以包括用于形成沟道结构140的存储块区域21。在一些实施例中，存储块区域21可以是位于一对源极区域22之间的。
堆叠层结构111可以具有阶梯结构。可以通过使用蚀刻掩模(例如，位于材料堆叠层之上的图案化PR层)重复地蚀刻材料堆叠层来形成阶梯结构，所述材料堆叠层包括多个交织的牺牲材料层和绝缘材料层。可以通过在缓冲氧化物层101上交替地沉积牺牲材料的层和绝缘材料的层直到达到期望的层数来形成交织的牺牲材料层和绝缘材料层。在一些实施例中，牺牲材料层被沉积在缓冲氧化物层101上，以及，绝缘材料层被沉积在牺牲材料层上，如此等等。牺牲材料层和绝缘材料层可以具有相同的或者不同的厚度。在一些实施例中，牺牲材料层和底层的绝缘材料层被称为电介质对。在一些实施例中，一个或多个电介质对可以形成一个级别/阶梯。在形成阶梯结构期间，PR层被修剪(例如，被递增地并且从材料堆叠层的边界开始向内地(通常从全部方向上)蚀刻)，并且被用作用于蚀刻材料堆叠层的被暴露的部分的蚀刻掩模。被修剪的PR的量可以是与阶梯的尺寸直接相关的(例如，决定性的)。可以使用合适的蚀刻(例如，诸如是湿式蚀刻这样的等向性干式蚀刻)获得对PR层的修剪。为了形成阶梯结构，可以相继地形成和修剪一个或多个PR层。在修剪PR层之后，可以使用合适的蚀刻剂对每个电介质对进行蚀刻，以移除牺牲材料层和底层的绝缘材料层两者的部分。经蚀刻的牺牲材料层和绝缘材料层可以形成初始牺牲层(例如，103i、106i和145i)和初始绝缘层104i。然后可以移除PR层。
绝缘材料层和牺牲材料层在随后的栅替换过程期间可以具有不同的蚀刻选择性。在一些实施例中，绝缘材料层和牺牲材料层包括不同的材料。在一些实施例中，绝缘材料层包括二氧化硅，并且对绝缘材料层进行的沉积包括化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)和溅镀中的一项或多项。在一些实施例中，牺牲材料层包括氮化硅，并且对绝缘材料层进行的沉积包括CVD、PVD、ALD和溅镀中的一项或多项。在一些实施例中，对牺牲材料层和绝缘材料层进行的蚀刻包括一个或多个合适的非等向性蚀刻过程(例如，干式蚀刻)。
回头参考图10A，形成至少一个支撑孔、至少一个沟道孔和至少一个柱孔。在一些实施例中，至少一个沟道孔和至少一个柱孔是通过与形成至少一个支撑孔相同的操作被形成的(操作1004)。图3A-3C说明了相对应的结构300。如图3A-3C中所示，在源极区域22中形成支撑孔107中的至少一个支撑孔107。在一些实施例中，沿x方向与彼此隔开地在每个源极区域22中形成支撑孔107中的至少一个支撑孔107。沿x方向，支撑孔107的长度可以小于将被形成的源极结构的长度L(图6中的)(或者，源极区域22或者在其中形成源极结构的缝隙结构的长度)。支撑孔107中的至少一个支撑孔107可以具有相同的或者不同的尺寸。在一些实施例中，支撑孔107中的至少一个支撑孔107可以具有沿x-y平面的相同的形状(例如，诸如是立柱形这样的圆柱形或者立方体形)和尺寸，以及，沿z方向的相同的深度。沿y方向，支撑孔107的宽度可以小于、大于或者等于将被形成的源极结构的宽度。在一些实施例中，沿y方向，支撑孔107的宽度等于或者大于源极区域22的宽度。在一些实施例中，支撑孔107暴露衬底100。
在一些实施例中，在多个存储块区域21中形成至少一个沟道孔105，并且在阶梯区域和/或多个存储块区域21中形成至少一个柱孔106。在一些实施例中，沿x方向与彼此隔开地在每个存储块区域21中形成至少一个沟道孔105和至少一个柱孔106。在一些实施例中，沟道孔105的底面和柱孔106的底面各自暴露衬底100。本公开内容的附图中示出的布局是仅出于说明的目的的，而非按比例的。
可以通过合适的图案化过程形成支撑孔107中的至少一个支撑孔107、至少一个沟道孔105和至少一个柱孔106。例如，可以在堆叠层结构111上使用例如是图案化PR层这样的蚀刻掩模来暴露与支撑孔107、沟道孔105和柱孔106相对应的区域，以及，可以执行诸如是干式蚀刻和/或湿式蚀刻这样的蚀刻过程来移除堆叠层结构111的部分，并且形成支撑孔107中的至少一个支撑孔107、至少一个沟道孔105和至少一个柱孔106。然后可以移除PR层。
回头参考图10A，可以形成用于填充在至少一个沟道孔105中的牺牲结构110(操作1006)。图4A-4C说明了相对应的结构400。如图4A-4C中所示，可以利用牺牲结构110来填充沟道孔105，以便例如防止在利用支撑材料填充支撑孔107和柱孔106时由沉积支撑材料引起的污染。牺牲结构110包括牺牲材料，牺牲材料具有二氧化硅、氮化硅和多晶硅中的一项或多项，并且沉积过程包括CVD、PVD、溅镀和ALD中的一项或多项。可选地，执行平坦化过程(例如，CMP和/或凹陷蚀刻)以移除堆叠层结构111上的任何过多的材料(例如，牺牲材料)。
回头参考图10A，分别在支撑孔和柱孔中形成支撑结构和支撑柱(操作1008)。可以分别通过向支撑孔和柱孔沉积支撑材料来形成支撑结构和支撑柱。图4A-4C说明了相对应的结构400。如图4A-4C中所示，支撑孔107和柱孔106可以各自被填充以支撑材料以形成支撑结构112和支撑柱113。支撑材料可以包括与初始牺牲层(例如，103i、106i和145i)和牺牲结构110的材料不同的材料，以使得支撑结构112和支撑柱113在牺牲层在其中被蚀刻掉的栅替换过程期间和在牺牲结构110在其中被蚀刻掉的过程期间几乎没有损坏或者没有任何损坏。在一些实施例中，支撑孔107和柱孔106可以被填充以单层的支撑材料。例如，可以通过向支撑孔107和柱孔106中沉积支撑材料来形成支撑材料。可选地，可以执行平坦化过程(例如，干式/湿式蚀刻和/或CMP)以移除堆叠层结构111的顶面上的任何过多的材料。在一些其它的实施例中，可以在支撑孔107和柱孔106中形成多层的支撑材料。例如，可以顺序地沉积不同材料的层以填满支撑孔107和柱孔106。
回头参考图10A，移除沟道孔中的牺牲材料，并且在至少一个沟道孔中形成沟道结构(操作1010)。图5A-5D说明了相对应的结构500。如图5A-5D中所示，可以在沟道孔105中的每个沟道孔105中形成多个沟道结构140。在一些实施例中，移除沟道孔105中的牺牲结构110，并且重新形成多个沟道孔105。在移除牺牲结构110之后，在沟道孔105中暴露衬底100。可以通过与初始在衬底100上形成沟道孔105相同的蚀刻过程和/或通过单独的凹陷蚀刻过程在每个沟道孔105的底部处形成凹陷区域以暴露衬底100的顶部部分。在一些实施例中，在每个沟道孔的底部处(例如，在凹陷区域上)形成半导体插塞。可以通过外延生长过程和/或沉积过程形成半导体插塞。在一些实施例中，半导体插塞是通过外延生长形成的，并且被称为外延部分115。可选地，可以执行凹陷蚀刻(例如，干式蚀刻和/或湿式蚀刻)以移除沟道孔105的侧壁上的过多的半导体材料和/或将外延部分115的顶面控制在期望的位置处。在一些实施例中，外延部分115的顶面被定位在底部初始绝缘层104i的顶面和底面之间。
在一些实施例中，外延部分115包括通过从衬底100开始的外延的生长所形成的单晶硅。在一些实施例中，外延部分115包括通过沉积过程形成的多晶硅。经外延生长的外延部分115的形成可以包括但不限于气相外延(VPE)、液相外延(LPE)、分子束外延(MPE)或者其任意组合。经沉积的外延部分115的形成可以包括但不限于通过CVD、PVD和/或ALD。
在一些实施例中，在沟道孔105中的外延部分115之上形成半导体沟道119，并且半导体沟道119与沟道孔105中的外延部分115接触。半导体沟道可以包括沟道形成结构，沟道形成结构具有存储薄膜116(例如，包括阻隔层、存储层和隧穿层)、被形成在外延部分115之上并且连接外延部分115的半导体层117和填满沟道孔的剩余部分的电介质核118。在一些实施例中，首先沉积存储薄膜116以覆盖沟道孔的侧壁和外延部分115的顶面，以及，然后在存储薄膜116和外延部分115上沉积半导体层117。可以随后使用一个或多个薄膜沉积过程(诸如，ALD、CVD、PVD、任何其它合适的过程或者其任意组合)按照次序沉积阻隔层、存储层和隧穿层以形成存储薄膜116。然后可以使用一个或多个薄膜沉积过程(诸如，ALD、CVD、PVD、任何其它合适的过程或者其任意组合)在隧穿层上沉积半导体层117。在一些实施例中，通过在沉积半导体层117之后沉积电介质材料(诸如，二氧化硅)在沟道孔的剩余空间中填充电介质核118。
在一些实施例中，在每个沟道孔的上部部分中形成漏极结构120。在一些实施例中，可以通过CMP、磨削、湿式蚀刻和/或干式蚀刻移除位于堆叠层结构11的顶面上和每个沟道孔的上部部分中的存储薄膜116、半导体层117和电介质核118的部分，以在沟道孔的上部部分中形成凹陷，以使得半导体沟道的顶面可以是位于电介质覆盖层155的顶面和底面之间的。然后可以经由通过一个或多个薄膜沉积过程(诸如，CVD、PVD、ALD、电镀、无电镀或者其任意组合)向凹陷中沉积导体材料(诸如，金属)形成漏极结构120。因此形成沟道结构140。可以随后通过半导体沟道119与控制导体层133的相交形成多个存储单元。可选地，执行平坦化过程(例如，干式/湿式蚀刻和/或CMP)以移除堆叠层结构111的顶面上的任何过多的材料。
在一些实施例中，可以按照不同的次序执行操作1008和操作1010。例如，可以在操作1008之前执行操作1010。例如，可以在形成支撑结构和支撑柱之前形成至少一个沟道孔中的每个沟道孔中的沟道结构。例如，在1006处，可以在至少一个支撑孔107和至少一个柱孔106中的每个支撑孔107和柱孔106中形成牺牲结构。在形成至少一个沟道孔105中的每个沟道孔105中的沟道结构140之后，可以分别通过移除至少一个支撑孔107和至少一个柱孔106中的每个支撑孔107和柱孔106中的牺牲结构在至少一个支撑孔107和至少一个柱孔106中的每个支撑孔107和柱孔106中形成支撑结构112和支撑柱113。
回头参考图10A，可以移除源极区域中的堆叠层结构的部分以形成在横向和纵向上延伸的至少一个缝隙结构(操作1012)。图6说明了相对应的结构600。如图6中所示，可以在源极区域22中形成在横向上沿x方向延伸的缝隙结构122。可以在每个存储块区域21中形成多个交织的牺牲层和绝缘层104。缝隙结构122可以在纵向上沿z方向延伸，暴露衬底100。可以沿x方向在源极区域22中分布一个或多个支撑结构112，将相应的缝隙结构122划分成多个缝隙缺口。支撑结构112的侧壁可以例如沿x方向与缝隙结构122接触。支撑结构112可以与缝隙结构122的至少一个侧壁(即，堆叠层结构111的至少一个相邻的存储块区域21)接触。在一些实施例中，支撑结构112与缝隙结构122的全部两个侧壁接触。即，支撑结构112可以沿y方向与全部两个相邻的存储块区域21接触。沿y方向的支撑结构112的宽度可以小于、等于或者大于沿y方向的相应的缝隙结构122的宽度。图9说明了支撑结构112和缝隙结构122的放大平面图900。如图9中所示，沿y方向的支撑结构112的宽度d2等于或者大于沿y方向的缝隙结构122的宽度d1。在一些实施例中，d2大于d1。在一些实施例中，支撑结构112在形成缝隙结构122期间与至少一个相邻的存储块区域21接触。即，支撑结构112可以在形成缝隙结构122和随后形成源极结构期间为相邻的存储块区域21提供支撑，以防止缝隙结构122(例如，存储块区域21)变形。在一些实施例中，d2等于或者大于d1，并且支撑结构112在形成缝隙结构122和源极结构期间与全部两个相邻的存储块区域21接触，为堆叠层结构111提供支撑。在一些实施例中，支撑结构112被用作蚀刻掩模，并且执行非等向性蚀刻过程(例如，干式蚀刻)以移除源极区域22中的堆叠层结构111的部分，以便形成缝隙结构122。可以移除围绕(例如，邻近)每个支撑结构112的堆叠层结构111的部分以暴露衬底100，形成缝隙结构122。可以执行非等向性蚀刻过程(例如，干式蚀刻)以形成缝隙结构122。
回头参考图10A，在每个缝隙结构中形成源极结构，并且形成多个导体层和多个存储块(操作1014)。图7A-7E说明了相对应的结构700。如图7A和7B中所示，可以移除从形成缝隙结构122时被保留在存储块区域21中的牺牲层以形成多个横向凹陷。如图7C-7E中所示，可以沉积合适的导体材料以填满存储块区域21中的横向凹陷，以便形成多个导体层(例如，131-133)，以及，可以沉积另一种合适的导体材料以填满源极区域22中的横向凹陷，以便形成多个源极结构。
在一些实施例中，移除存储块区域21中的初始牺牲层(例如，103i、106i和145i)以形成多个横向凹陷，并且沉积合适的导体材料以填满横向凹陷，在存储块区域21中形成多个导体层(例如，131-133)。控制导体层133可以与半导体沟道119相交，并且在存储块区域21中形成多个存储单元，存储块区域21形成存储块。在一些实施例中，存储块区域中的顶部牺牲层可以形成顶部导体层131，并且存储块区域中的底部牺牲层可以形成底部导体层132。
导体材料可以包括钨、铝、铜、钴、硅化物和多晶硅中的一项或多项。可以执行合适的等向性蚀刻过程(例如，湿式蚀刻)以移除牺牲层和牺牲部分，并且形成多个横向凹陷。可以执行合适的沉积过程(诸如，CVD、PVD、ALD和/或溅镀)以向横向凹陷中沉积导体材料，以便形成导体层(例如，131-133)。
如图7C-7E中所示，可以在每个缝隙结构122中形成绝缘结构137，并且可以在相应的绝缘结构中形成源极触点123。每个源极区域22中的绝缘结构137和源极触点123可以形成源极结构。可以沿x方向在支撑结构112的每一侧上形成绝缘结构137和源极触点123。支撑结构112可以分隔沿x方向的相邻的源极触点123和绝缘结构137，并且可以与沿y方向的至少一个相邻的存储块接触。在一些实施例中，绝缘结构137包括二氧化硅，并且是通过CVD、PVD、ALD和溅镀中的一项或多项被沉积的。可以执行凹陷蚀刻以移除位于相应的缝隙结构122的底部处的绝缘结构137的部分以暴露衬底100。在一些实施例中，源极触点123包括钨、铝、铜、钴、硅化物和多晶硅中的一项或多项，并且执行合适的沉积过程(例如，CVD、PVD、ALD和溅镀中的一项或多项)以向相应的缝隙结构122中沉积源极触点123。
根据一些实施例，图8A-8F说明了用于形成3D存储器件的另一种制造过程800，以及，图10B说明了该制造过程的流程图1050。与图1-7中说明的制造过程不同，形成具有交织的多个初始绝缘层和多个初始牺牲层的两个堆叠层结构。为了易于说明，未在描述内容中重复与图1-7中说明的操作相同或者相似的操作。
在过程的起始处，形成具有交织的多个初始绝缘层和多个初始牺牲层的第一堆叠层结构211(操作1052)。该操作可以是与方法1000中的操作1002类似的。
在操作1054处，形成在纵向上在第一堆叠层结构211中延伸并且延伸到衬底100中的至少一个第一支撑孔207，并且通过与在第一电介质堆叠层上形成至少一个第一支撑孔207相同的操作，在多个存储块区域中形成至少一个第一沟道孔205和至少一个第一柱孔206。该操作可以是与方法1000中的操作1004类似的。
在操作1056处，分别在至少一个第一支撑孔207、至少一个第一沟道孔205和至少一个第一柱孔206中的每个中形成牺牲结构220。可以通过利用牺牲材料填充至少一个第一支撑孔207、至少一个第一沟道孔205和至少一个第一柱孔206中的每个来形成牺牲结构220。牺牲结构220的形成可以被称为方法1000中的操作1006。可选地，执行平坦化过程(例如，CMP和/或凹陷蚀刻)以便为将在第一堆叠层结构211上被形成的第二堆叠层结构212移除来自沉积过程的任何过多的电介质材料。
在操作1058处，在第一堆叠层结构211上形成具有交织的多个初始绝缘层和多个初始牺牲层的第二堆叠层结构212。该操作可以是与方法1000中的操作1002类似的。
在操作1060处，形成在纵向上在堆叠层结构212中延伸的至少一个第二支撑孔307。可以通过与形成至少一个第二支撑孔307相同的操作在第二堆叠层结构212中形成至少一个第二沟道孔305和至少一个第二柱孔306。在一些实施例中，每个第二支撑孔307是在纵向上沿z方向与第一堆叠层结构211中的相对应的第一支撑孔207对准的。第二支撑孔307的底部可以暴露被形成在相对应的第一支撑孔207中的牺牲结构220。此外，每个第二沟道孔305是在纵向上与相对应的第一沟道孔205对准的，并且暴露被形成在相对应的第一沟道孔中的相对应的牺牲结构220。每个第二柱孔306是在纵向上与相对应的第一柱孔206对准的，并且暴露被形成在相对应的第一柱孔206中的相对应的牺牲结构。
在操作1062处，在至少一个第二沟道孔305中的每个第二沟道孔305中形成牺牲结构221。该操作可以是与操作1006类似的。因此，在第二沟道孔305和第一沟道孔205中形成相同的牺牲结构。第二沟道孔305和第一沟道孔205可以形成沟道孔205-1。
移除至少一个第一支撑孔207和至少一个第一柱孔206中的牺牲材料。因此，第二支撑孔307是与第一支撑孔207连接在一起，并且经连接的第二支撑孔307和第一支撑孔207可以形成支撑孔207-1。第二柱孔306是与第一柱孔206连接在一起的，并且经连接的第二柱孔306和第一柱孔206可以形成与方法1000中的柱孔106类似的柱孔206-1。
在操作1064处，在与操作1008和操作1010类似的操作中，可以分别在沟道孔205-1、支撑孔207-1和柱孔206-1中形成沟道结构140、至少一个支撑结构112和至少一个支撑柱113。
在操作1066处，在与操作1012和操作1014类似的操作中，形成至少一个缝隙结构、至少一个缝隙结构中的每个缝隙结构中的源极结构、多个导体层和多个存储块。
在一些实施例中，一种3D存储器件包括堆叠层结构和至少一个源极结构，所述至少一个源极结构在纵向和横向上延伸，并且将堆叠层结构划分成多个存储块区域。堆叠层结构可以包括被交织在衬底上的多个导体层和多个绝缘层。所述至少一个源极结构包括沿纵向方向延伸到衬底的至少一个支撑结构，所述至少一个支撑结构与相应的源极结构的至少侧壁接触。
在一些实施例中，所述至少一个支撑结构各自与全部两个相邻的存储块区域接触。
在一些实施例中，所述至少一个源极结构中的每个源极结构包括沿纵向方向延伸到衬底的至少一个支撑结构。
在一些实施例中，所述至少一个支撑结构的侧壁各自与相应的源极结构接触。
在一些实施例中，沿与所述至少一个支撑结构沿其延伸的一个横向方向垂直的另一个横向方向，所述至少一个支撑结构中的每个支撑结构的宽度大于或者等于源极结构的宽度。
在一些实施例中，所述至少一个支撑结构包括二氧化硅或者多晶硅中的至少一项。
在一些实施例中，所述3D存储器件进一步包括位于多个存储块区域中的至少一个存储块区域中的在纵向上在堆叠层结构中延伸的至少一个沟道结构，其中，所述至少一个沟道结构包括外延部分、半导体沟道和漏极结构。外延部分与衬底接触并且导电地连接，外延部分的顶面位于底部绝缘层的顶面和底面之间。半导体沟道与外延部分接触并且导电地连接，半导体沟道包括在径向上从半导体沟道的侧壁到半导体沟道的中心布置的阻隔层、存储层、隧穿层、半导体层和电介质核。漏极结构与半导体沟道接触并且导电地连接。
在一些实施例中，所述3D存储器件进一步包括位于多个存储块区域中的至少一个存储块区域中的在纵向上在堆叠层结构中延伸的至少一个支撑柱，其中所述至少一个支撑柱包括与所述至少一个支撑结构相同的材料。
在一些实施例中，一种用于形成3D存储器件的方法包括：形成电介质堆叠层，电介质堆叠层包括位于衬底上的交织的多个初始绝缘层和多个初始牺牲层；形成在纵向和横向上在电介质堆叠层中延伸的至少一个缝隙结构，所述至少一个缝隙结构将电介质堆叠层划分成多个存储块区域，其中，所述至少一个缝隙结构包括沿纵向方向延伸到衬底并且与至少一个相邻的存储块区域接触的至少一个支撑结构；以及，在所述至少一个缝隙结构中的每个缝隙结构中形成源极结构。
在一些实施例中，形成所述至少一个缝隙结构包括：形成在纵向上在电介质堆叠层中延伸并且延伸到衬底中的至少一个支撑孔；利用支撑材料填充所述至少一个支撑孔以形成至少一个支撑结构；以及，移除堆叠层结构的部分以形成在横向上延伸的至少一个缝隙结构，沿与缝隙结构沿其延伸的一个横向方向垂直的另一个横向方向，所述至少一个支撑结构中的每个支撑结构的宽度大于或者等于相应的缝隙结构的宽度，所述至少一个缝隙结构的侧壁与所述至少一个缝隙结构接触。
在一些实施例中，形成源极结构包括：在所述至少一个缝隙结构中的每个缝隙结构中形成绝缘结构，绝缘结构暴露衬底；以及，在绝缘结构中形成源极触点，源极触点与衬底接触并且导电地连接。
在一些实施例中，所述用于形成3D的方法进一步包括：通过与形成所述至少一个支撑孔相同的操作在所述多个存储块区域中形成至少一个沟道孔；以及，利用牺牲材料填充所述至少一个沟道孔。
在一些实施例中，所述用于形成3D的方法进一步包括：通过与形成所述至少一个支撑孔相同的操作形成至少一个柱孔；以及，通过与填充所述至少一个支撑孔相同的操作利用支撑材料填充所述至少一个柱孔。
在一些实施例中，所述用于形成3D的方法进一步包括：形成电介质堆叠层包括形成第一电介质堆叠层和第二电介质堆叠层；以及，形成至少一个支撑结构。形成至少一个支撑结构进一步包括：在形成第二电介质堆栈之前，形成在纵向上在第一电介质堆叠层中延伸并且延伸到衬底中的至少一个第一支撑孔；利用牺牲材料填充所述至少一个第一支撑孔；在第一电介质堆叠层上形成第二电介质堆叠层；形成在纵向上在第二电介质堆叠层中延伸并且暴露相应的第一支撑孔中的牺牲材料的至少一个第二支撑孔；移除牺牲材料以暴露衬底和形成至少一个支撑孔；以及，利用支撑材料填充所述至少一个支撑孔。
在一些实施例中，所述用于形成3D的方法进一步包括：通过与形成至少一个第一支撑孔相同的操作在多个存储块区域中形成至少一个第一沟道孔；通过与填充至少一个第一支撑孔相同的操作利用牺牲材料填充所述至少一个第一沟道孔；形成在纵向上在第二电介质堆叠层中延伸并且暴露相应的第一沟道孔中的牺牲材料的至少一个第二沟道孔；以及，利用另一种牺牲材料填充所述至少一个第二沟道孔。
在一些实施例中，所述用于形成3D的方法进一步包括：通过与形成至少一个第一支撑孔相同的操作形成至少一个第一柱孔；通过与填充至少一个第一支撑孔相同的操作利用牺牲材料填充所述至少一个第一柱孔；形成在纵向上在第二电介质堆叠层中延伸并且暴露相应的第一柱孔中的牺牲材料的至少一个第二柱孔；移除牺牲材料以暴露衬底和形成至少一个柱孔；以及，通过与填充至少一个支撑孔相同的操作利用支撑材料填充所述至少一个柱孔。
在一些实施例中，所述用于形成3D的方法进一步包括：移除所述至少一个第二沟道孔中的所述另一种牺牲材料和所述至少一个第一沟道孔中的牺牲材料以暴露衬底和形成至少一个沟道孔；以及，在所述至少一个沟道孔中的每个沟道孔中形成沟道结构。
在一些实施例中，所述用于形成3D的方法进一步包括：移除多个存储块区域中的每个存储块区域中的多个牺牲层以形成多个横向凹陷；以及，在所述多个横向凹陷中形成多个导体层。
在一些实施例中，形成源极结构进一步包括：在所述至少一个缝隙结构中的每个缝隙结构中形成绝缘结构；以及，形成位于绝缘结构中并且与衬底接触的源极触点。
在一些实施例中，一种用于形成3D存储器件的方法包括：形成电介质堆叠层，电介质堆叠层包括位于衬底上的交织的多个初始绝缘层和多个初始牺牲层；在多个源极区域中的每个源极区域中形成沿纵向方向延伸到衬底的至少一个支撑结构；形成在纵向和横向上在电介质堆叠层中延伸的多个缝隙结构，所述多个缝隙结构将电介质堆叠层划分成多个存储块区域，其中，所述多个缝隙结构包括所述至少一个支撑结构，并且其中，所述至少一个支撑结构与至少一个相邻的存储块区域接触；以及，在所述至少一个缝隙结构中的每个缝隙结构中形成源极结构。
在一些实施例中，形成至少一个支撑结构和形成多个缝隙结构进一步包括：形成在纵向上在电介质堆叠层中延伸并且延伸到衬底中的至少一个支撑孔；利用支撑材料填充所述至少一个支撑孔以形成所述至少一个支撑结构；以及，移除堆叠层结构的部分以形成在横向上延伸的所述至少一个缝隙结构，沿与缝隙结构沿其延伸的一个横向方向垂直的另一个横向方向，所述至少一个支撑结构中的每个支撑结构的宽度大于或者等于相应的缝隙结构的宽度，所述至少一个支撑结构与所述至少一个相邻的存储块区域接触。
在一些实施例中，所述用于形成3D存储器件的方法进一步包括：在所述至少一个缝隙结构中的每个缝隙结构中形成绝缘结构，绝缘结构暴露衬底；以及，在绝缘结构中形成源极触点，源极触点与衬底接触并且导电地连接。
在一些实施例中，所述用于形成3D存储器件的方法进一步包括：通过与形成所述至少一个支撑孔相同的操作在所述多个存储块区域中形成至少一个沟道孔；以及，利用牺牲材料填充所述至少一个沟道孔。
在一些实施例中，所述用于形成3D存储器件的方法进一步包括：通过与形成所述至少一个支撑孔相同的操作形成至少一个柱孔；以及，通过与填充所述至少一个支撑孔相同的操作利用支撑材料填充所述至少一个柱孔。
在一些实施例中，所述用于形成3D存储器件的方法进一步包括：移除所述至少一个沟道孔中的牺牲材料以暴露衬底；以及，在所述至少一个沟道孔中的每个沟道孔中形成沟道结构。
在一些实施例中，所述用于形成3D存储器件的方法进一步包括：形成电介质堆叠层包括形成第一电介质堆叠层和第二电介质堆叠层；以及，形成至少一个支撑结构。形成至少一个支撑结构进一步包括：在形成第二电介质堆栈之前，形成在纵向上在第一电介质堆叠层中延伸并且延伸到衬底中的至少一个第一支撑孔；利用牺牲材料填充所述至少一个第一支撑孔；在第一电介质堆叠层上形成第二电介质堆叠层；形成在纵向上在第二电介质堆叠层中延伸并且暴露相应的第一支撑孔中的牺牲材料的至少一个第二支撑孔；移除牺牲材料以暴露衬底和形成至少一个支撑孔；以及，利用支撑材料填充所述至少一个支撑孔。
在一些实施例中，所述用于形成3D存储器件的方法进一步包括：通过与形成至少一个第一支撑孔相同的操作在多个存储块区域中形成至少一个第一沟道孔；通过与填充至少一个第一支撑孔相同的操作利用牺牲材料填充所述至少一个第一沟道孔；形成在纵向上在第二电介质堆叠层中延伸并且暴露相应的第一沟道孔中的牺牲材料的至少一个第二沟道孔；以及，利用另一种牺牲材料填充所述至少一个第二沟道孔。
在一些实施例中，所述用于形成3D存储器件的方法进一步包括：通过与形成至少一个第一支撑孔相同的操作形成至少一个第一柱孔；通过与填充至少一个第一支撑孔相同的操作利用牺牲材料填充所述至少一个第一柱孔；形成在纵向上在第二电介质堆叠层中延伸并且暴露相应的第一柱孔中的牺牲材料的至少一个第二柱孔；移除牺牲材料以暴露衬底和形成至少一个柱孔；以及，通过与填充至少一个支撑孔相同的操作利用支撑材料填充所述至少一个柱孔。
在一些实施例中，所述用于形成3D存储器件的方法进一步包括：移除所述至少一个第二沟道孔中的所述另一种牺牲材料和所述至少一个第一沟道孔中的牺牲材料以暴露衬底和形成至少一个沟道孔；以及，在所述至少一个沟道孔中的每个沟道孔中形成沟道结构。
在一些实施例中，所述用于形成3D存储器件的方法进一步包括：移除多个存储块区域中的每个存储块区域中的多个牺牲层以形成多个横向凹陷；以及，在所述多个横向凹陷中形成多个导体层。
在一些实施例中，所述用于形成3D存储器件的方法进一步包括：在所述至少一个缝隙结构中的每个缝隙结构中形成绝缘结构；以及，形成位于绝缘结构中并且与衬底接触的源极触点。
前述对具体实施例作出的描述将揭露本公开内容的一般本质，以使得其他人通过应用本领域内的知识可以在没有过度的实验的情况下针对各种应用轻松地修改和/或调整这样的具体实施例，而不脱离本公开内容的一般概念。因此，这样的调整和修改旨在落在基于本文中呈现的教导和指导所公开的实施例的等价项的意义和范围内。应当理解，本文中的词组或者术语是出于描述而非限制的目的的，以使得本说明书的术语或者词组应当由技术人员根据教导和指导来解释。
已经在上面借助于说明指定的功能及其关系的实现的功能构件方框描述了本公开内容的实施例。为了方便描述，已经在本文中任意地定义这些功能构件方框的边界。可以定义替换的边界，只要恰当地执行指定的功能及其关系即可。
摘要部分可以阐述如由发明人设想的本公开内容的一个或多个而非全部示例性实施例，并且因此，不旨在以任何方式限制本公开内容及所附权利要求书。
本公开内容的广度和范围不应当受上面描述的示例性实施例中的任一个实施例的限制，而应当仅根据以下权利要求及其等价项来定义。

Claims (30)

1.一种3D存储器件，包括：
堆叠层结构，其包括被交织在衬底上的多个导体层和多个绝缘层；
至少一个源极结构，其在纵向和横向上延伸，并且将所述堆叠层结构划分成多个存储块区域；
至少一个支撑结构，其沿所述纵向方向延伸到所述衬底，所述至少一个支撑结构与至少一个相邻的存储块区域接触；以及
至少一个支撑柱，其在纵向上在所述堆叠层结构中延伸，并且位于所述多个存储块区域中的所述至少一个存储块区域中，其中，所述至少一个支撑柱包括与所述至少一个支撑结构相同的材料，
以及其中，沿与所述至少一个支撑结构沿其延伸的一个横向方向垂直的另一个横向方向，所述至少一个支撑结构中的每个支撑结构的宽度大于所述源极结构的宽度。
2.根据权利要求1所述的3D存储器件，其中，所述至少一个支撑结构各自与全部两个相邻的存储块区域接触。
3.根据权利要求2所述的3D存储器件，其中，所述至少一个源极结构中的每个源极结构对应于沿所述纵向方向延伸到所述衬底的至少一个支撑结构。
4.根据权利要求3所述的3D存储器件，其中，所述至少一个支撑结构的侧壁各自与相应的源极结构接触。
5.根据权利要求1-4中的任一项所述的3D存储器件，其中，所述至少一个支撑结构包括二氧化硅或者多晶硅中的至少一项。
6.根据权利要求5所述的3D存储器件，还包括在纵向上在所述堆叠层结构中延伸的位于所述多个存储块区域中的至少一个存储块区域中的至少一个沟道结构，其中，所述至少一个沟道结构包括：
与所述衬底接触并且导电地连接的外延部分，所述外延部分的顶面位于底部绝缘层的顶面和底面之间；
与所述外延部分接触并且导电地连接的半导体沟道，所述半导体沟道包括从所述半导体沟道的侧壁到所述半导体沟道的中心径向地布置的阻隔层、存储层、隧穿层、半导体层和电介质核；以及
与所述半导体沟道接触并且导电地连接的漏极结构。
7.一种用于形成三维（3D）存储器件的方法，包括：
形成电介质堆叠层，所述电介质堆叠层包括位于衬底上的交织的多个初始绝缘层和多个初始牺牲层；
形成在纵向和横向上在所述电介质堆叠层中延伸的至少一个缝隙结构，所述至少一个缝隙结构将所述电介质堆叠层划分成多个存储块区域，其中，所述至少一个缝隙结构包括沿所述纵向方向延伸到所述衬底并且与至少一个相邻的存储块区域接触的至少一个支撑结构；以及
在所述至少一个缝隙结构中的每个缝隙结构中形成源极结构，
其中，形成所述至少一个缝隙结构包括：
在源极区域中形成在纵向上在所述电介质堆叠层中延伸并且延伸到所述衬底中的至少一个支撑孔，以及在所述多个存储块区域中的至少一个存储块区域中形成在纵向上在所述电介质堆叠层中延伸并且延伸到所述衬底中的至少一个柱孔，形成所述支撑孔和形成所述柱孔是在相同操作中进行的；
分别利用相同支撑材料填充所述至少一个支撑孔和所述至少一个柱孔以分别形成所述至少一个支撑结构和所述至少一个支撑柱，其中，填充所述支撑孔和填充所述柱孔是在相同操作中进行的，以及其中，沿与所述缝隙结构沿其延伸的一个横向方向垂直的另一个横向方向，所述至少一个支撑结构中的每个支撑结构的宽度大于相应的缝隙结构的宽度。
8.根据权利要求7所述的方法，其中，形成所述至少一个缝隙结构还包括：
移除所述电介质堆叠层的部分以形成在纵向上延伸的所述至少一个缝隙结构，所述至少一个缝隙结构的侧壁与所述至少一个缝隙结构接触。
9.根据权利要求8所述的方法，其中，形成所述源极结构包括：
在所述至少一个缝隙结构中的每个缝隙结构中形成绝缘结构，所述绝缘结构暴露所述衬底；以及
在所述绝缘结构中形成源极触点，所述源极触点与所述衬底接触并且导电地连接。
10.根据权利要求8或者9所述的方法，还包括：
通过与形成所述至少一个支撑孔相同的操作在所述多个存储块区域中形成至少一个沟道孔；以及
利用牺牲材料填充所述至少一个沟道孔。
11.根据权利要求10所述的方法，还包括：
通过与形成所述至少一个支撑孔相同的操作形成至少一个柱孔；以及
通过与填充所述至少一个支撑孔相同的操作利用所述支撑材料填充所述至少一个柱孔。
12.根据权利要求11所述的方法，还包括：
移除所述至少一个沟道孔中的所述牺牲材料以暴露所述衬底；以及
在所述至少一个沟道孔中的每个沟道孔中形成沟道结构。
13.根据权利要求7所述的方法，其中
形成所述电介质堆叠层包括：形成第一电介质堆叠层和第二电介质堆叠层；并且
形成所述至少一个支撑结构包括：
在形成所述第二电介质堆叠层之前，形成在纵向上在所述第一电介质堆叠层中延伸并且延伸到所述衬底中的至少一个第一支撑孔；
利用牺牲材料填充所述至少一个第一支撑孔；
在所述第一电介质堆叠层上形成所述第二电介质堆叠层；
形成在纵向上在所述第二电介质堆叠层中延伸并且暴露所述相应的第一支撑孔中的所述牺牲材料的至少一个第二支撑孔；
移除所述牺牲材料以暴露所述衬底并且形成至少一个支撑孔；以及
利用支撑材料填充所述至少一个支撑孔。
14.根据权利要求13所述的方法，还包括：
通过与形成所述至少一个第一支撑孔相同的操作在所述多个存储块区域中形成至少一个第一沟道孔；
通过与填充所述至少一个第一支撑孔相同的操作利用所述牺牲材料填充所述至少一个第一沟道孔；
形成在纵向上在所述第二电介质堆叠层中延伸并且暴露相应的第一沟道孔中的所述牺牲材料的至少一个第二沟道孔；以及
利用另一种牺牲材料填充所述至少一个第二沟道孔。
15.根据权利要求13或者14所述的方法，形成所述至少一个柱孔还包括：
通过与形成所述至少一个第一支撑孔相同的操作形成至少一个第一柱孔；
通过与填充所述至少一个第一支撑孔相同的操作利用所述牺牲材料填充所述至少一个第一柱孔；
形成在纵向上在所述第二电介质堆叠层中延伸并且暴露所述相应的第一柱孔中的所述牺牲材料的至少一个第二柱孔；
移除所述牺牲材料以暴露所述衬底并且形成至少一个柱孔。
16.根据权利要求15所述的方法，还包括：
移除所述至少一个第二沟道孔中的所述另一种牺牲材料和所述至少一个第一沟道孔中的所述牺牲材料以暴露所述衬底并且形成至少一个沟道孔；以及
在所述至少一个沟道孔中的每个沟道孔中形成沟道结构。
17.根据权利要求12或者16所述的方法，还包括：
移除所述多个存储块区域中的每个存储块区域中的多个牺牲层以形成多个横向凹陷；以及
在所述多个横向凹陷中形成多个导体层。
18.根据权利要求17所述的方法，其中，形成所述源极结构包括：
在所述至少一个缝隙结构中的每个缝隙结构中形成绝缘结构；以及
形成位于所述绝缘结构中并且与所述衬底接触的源极触点。
19.一种用于形成三维（3D）存储器件的方法，包括：
形成电介质堆叠层，所述电介质堆叠层包括位于衬底上的交织的多个初始绝缘层和多个初始牺牲层；
在多个源极区域中的每个源极区域中形成沿所述纵向方向延伸到所述衬底的至少一个支撑结构，以及在多个存储块区域中的至少一个存储块区域中形成沿所述纵向方向延伸到所述衬底的至少一个支撑柱，其中，形成所述至少一个支撑结构和形成所述至少一个支撑柱是在相同操作中进行的，以及其中，所述至少一个支撑柱包括与所述至少一个支撑结构相同的支撑材料；
形成在纵向和横向上在所述电介质堆叠层中延伸的多个缝隙结构，所述多个缝隙结构将所述电介质堆叠层划分成多个存储块区域，其中，所述多个缝隙结构包括所述至少一个支撑结构，并且其中，所述至少一个支撑结构与至少一个相邻的存储块区域接触；以及
在所述至少一个缝隙结构中的每个缝隙结构中形成源极结构，
其中，沿与所述缝隙结构沿其延伸的一个横向方向垂直的另一个横向方向，所述至少一个支撑结构中的每个支撑结构的宽度大于相应的缝隙结构的宽度。
20.根据权利要求19所述的方法，其中，形成所述至少一个支撑结构和形成所述多个缝隙结构包括：
形成在纵向上在所述电介质堆叠层中延伸并且延伸到所述衬底中的至少一个支撑孔；
利用支撑材料填充所述至少一个支撑孔以形成所述至少一个支撑结构，所述至少一个支撑结构与所述至少一个相邻的存储块区域接触；以及
移除所述电介质堆叠层的部分以形成在横向上延伸的所述至少一个缝隙结构。
21.根据权利要求20所述的方法，其中，形成所述源极结构包括：
在所述至少一个缝隙结构中的每个缝隙结构中形成绝缘结构，所述绝缘结构暴露所述衬底；以及
在所述绝缘结构中形成源极触点，所述源极触点与所述衬底接触并且导电地连接。
22.根据权利要求20或者21所述的方法，还包括：
通过与形成所述至少一个支撑孔相同的操作在所述多个存储块区域中形成至少一个沟道孔；以及
利用牺牲材料填充所述至少一个沟道孔。
23.根据权利要求22所述的方法，其中，形成所述至少一个支撑柱包括：
形成在纵向上在所述电介质堆叠层中延伸并且延伸到所述衬底中的至少一个柱孔；以及
通过所述与填充所述至少一个支撑孔相同的操作利用所述支撑材料填充所述至少一个柱孔。
24.根据权利要求23所述的方法，还包括：
移除所述至少一个沟道孔中的所述牺牲材料以暴露所述衬底；以及
在所述至少一个沟道孔中的每个沟道孔中形成沟道结构。
25.根据权利要求19所述的方法，其中
形成所述电介质堆叠层包括：形成第一电介质堆叠层和第二电介质堆叠层；并且
形成所述至少一个支撑结构包括：
在形成所述第二电介质堆叠层之前，形成在纵向上在所述第一电介质堆叠层中延伸并且延伸到所述衬底中的至少一个第一支撑孔；
利用牺牲材料填充所述至少一个第一支撑孔；
在所述第一电介质堆叠层上形成所述第二电介质堆叠层；
形成在纵向上在所述第二电介质堆叠层中延伸并且暴露相应的第一支撑孔中的所述牺牲材料的至少一个第二支撑孔；
移除所述牺牲材料以暴露所述衬底并且形成至少一个支撑孔；以及
利用支撑材料填充所述至少一个支撑孔。
26.根据权利要求25所述的方法，还包括：
通过与形成所述至少一个支撑孔相同的操作在所述多个存储块区域中形成至少一个第一沟道孔；
通过与填充所述至少一个第一支撑孔相同的操作利用所述牺牲材料填充所述至少一个第一沟道孔；
形成在纵向上在所述第二电介质堆叠层中延伸并且暴露相应的第一沟道孔中的所述牺牲材料的至少一个第二沟道孔；以及
利用另一种牺牲材料填充所述至少一个第二沟道孔。
27.根据权利要求25或者26所述的方法，还包括：
通过所述与形成所述至少一个第一支撑孔相同的操作形成至少一个第一柱孔；
通过所述与填充所述至少一个第一支撑孔相同的操作利用所述牺牲材料填充所述至少一个第一柱孔；
形成在纵向上在所述第二电介质堆叠层中延伸并且暴露相应的第一柱孔中的所述牺牲材料的至少一个第二柱孔；
移除所述牺牲材料以暴露所述衬底并且形成至少一个柱孔；以及
通过所述与填充所述至少一个支撑孔相同的操作利用所述支撑材料填充所述至少一个柱孔。
28.根据权利要求27所述的方法，还包括：
移除所述至少一个第二沟道孔中的所述另一种牺牲材料和所述至少一个第一沟道孔中的所述牺牲材料，以暴露所述衬底并且形成至少一个沟道孔；以及
在所述至少一个沟道孔中的每个沟道孔中形成沟道结构。
29.根据权利要求24或者28所述的方法，还包括：
移除所述多个存储块区域中的每个存储块区域中的多个牺牲层以形成多个横向凹陷；以及
在所述多个横向凹陷中形成多个导体层。
30.根据权利要求29所述的方法，其中，形成所述源极结构包括：
在所述至少一个缝隙结构中的每个缝隙结构中形成绝缘结构；以及
形成位于所述绝缘结构中并且与所述衬底接触的源极触点。
CN201980001834.5A 2019-06-17 2019-08-23 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法 Active CN110896666B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910522875.0A CN110112134B (zh) 2019-06-17 2019-06-17 3d nand存储器及其形成方法
CN2019105228750 2019-06-17
PCT/CN2019/102114 WO2020252892A1 (en) 2019-06-17 2019-08-23 Three-dimensional memory device with support structures in slit structures and method for forming the same

Publications (2)

Publication Number Publication Date
CN110896666A CN110896666A (zh) 2020-03-20
CN110896666B true CN110896666B (zh) 2021-08-27

Family

ID=69789324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980001834.5A Active CN110896666B (zh) 2019-06-17 2019-08-23 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法

Country Status (4)

Country Link
US (1) US11094712B2 (zh)
JP (1) JP7427685B2 (zh)
KR (1) KR20210145246A (zh)
CN (1) CN110896666B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094627B2 (en) * 2019-10-25 2021-08-17 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
EP3931869B1 (en) * 2020-04-24 2023-12-06 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with drain-select-gate cut structures and methods for forming the same
CN111968986A (zh) * 2020-08-11 2020-11-20 长江存储科技有限责任公司 三维存储器及其制造方法
US11514953B2 (en) * 2020-08-27 2022-11-29 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
CN112687693B (zh) * 2020-12-25 2022-07-19 长江存储科技有限责任公司 半导体器件及其制备方法
CN112768467B (zh) * 2021-01-20 2024-04-05 长江存储科技有限责任公司 一种三维存储器及其制作方法
US11362175B1 (en) * 2021-03-05 2022-06-14 Micron Technology, Inc. Select gate gate-induced-drain-leakage enhancement
US20220352197A1 (en) * 2021-04-29 2022-11-03 Sandisk Technologies Llc Three-dimensional memory device with multiple types of support pillar structures and method of forming the same
US11887667B2 (en) 2021-08-09 2024-01-30 Micron Technology, Inc. Select gate transistor with segmented channel fin
US20230413569A1 (en) * 2022-05-18 2023-12-21 Applied Materials, Inc. Epitaxial silicon channel growth
WO2023225199A1 (en) * 2022-05-18 2023-11-23 Applied Materials, Inc. Epitaxial silicon channel growth

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217423B2 (en) 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
KR101755635B1 (ko) 2010-10-14 2017-07-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101812260B1 (ko) 2010-10-20 2017-12-28 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR101929785B1 (ko) * 2012-01-04 2019-03-14 삼성전자주식회사 반도체 소자
US9219070B2 (en) * 2013-02-05 2015-12-22 Micron Technology, Inc. 3-D memory arrays
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
KR102161814B1 (ko) 2013-11-19 2020-10-06 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102190350B1 (ko) 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9224750B1 (en) 2014-06-04 2015-12-29 Macronix International Co., Ltd. Multi-layer memory array and manufacturing method of the same
JP2016092044A (ja) 2014-10-30 2016-05-23 株式会社東芝 半導体記憶装置の製造方法
KR102307059B1 (ko) 2015-05-13 2021-10-05 삼성전자주식회사 반도체 장치
US9941295B2 (en) 2015-06-08 2018-04-10 Sandisk Technologies Llc Method of making a three-dimensional memory device having a heterostructure quantum well channel
US9679906B2 (en) 2015-08-11 2017-06-13 Sandisk Technologies Llc Three-dimensional memory devices containing memory block bridges
CN105097822B (zh) 2015-09-12 2018-09-18 中国科学院微电子研究所 半导体器件及其制造方法
US9780112B2 (en) 2015-10-26 2017-10-03 Sandisk Technologies Llc Methods and apparatus for three-dimensional NAND non-volatile memory devices with side source line and mechanical support
US10355015B2 (en) 2016-03-23 2019-07-16 Sandisk Technologies Llc Three-dimensional NAND memory device with common bit line for multiple NAND strings in each memory block
US9922716B2 (en) 2016-04-23 2018-03-20 Sandisk Technologies Llc Architecture for CMOS under array
US9754963B1 (en) * 2016-08-22 2017-09-05 Sandisk Technologies Llc Multi-tier memory stack structure containing two types of support pillar structures
US10050054B2 (en) * 2016-10-05 2018-08-14 Sandisk Technologies Llc Three-dimensional memory device having drain select level isolation structure and method of making thereof
CN108538841B (zh) * 2017-03-06 2020-10-27 旺宏电子股份有限公司 半导体结构及其制造方法
CN106920796B (zh) 2017-03-08 2019-02-15 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR102368932B1 (ko) 2017-06-01 2022-03-02 삼성전자주식회사 반도체 메모리 장치
KR20180137272A (ko) 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10236300B2 (en) 2017-07-25 2019-03-19 Sandisk Technologies Llc On-pitch drain select level isolation structure for three-dimensional memory device and method of making the same
JP2019067825A (ja) 2017-09-28 2019-04-25 東芝メモリ株式会社 半導体装置
CN108511454B (zh) 2018-03-30 2020-07-31 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
US10269820B1 (en) 2018-04-03 2019-04-23 Sandisk Technologies Llc Three-dimensional memory device containing different pedestal width support pillar structures and method of making the same
CN108831887B (zh) 2018-06-20 2020-11-13 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法
WO2020037489A1 (en) 2018-08-21 2020-02-27 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices having through array contacts and methods for forming the same
CN109346477A (zh) 2018-11-08 2019-02-15 长江存储科技有限责任公司 3d存储器件及其制造方法
CN113206101B (zh) 2018-11-27 2022-07-29 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111276486B (zh) 2018-12-07 2021-03-12 长江存储科技有限责任公司 新型3d nand存储器件及其形成方法
CN109727995A (zh) 2019-02-28 2019-05-07 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN109786382A (zh) 2019-01-24 2019-05-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN110112134B (zh) 2019-06-17 2020-05-19 长江存储科技有限责任公司 3d nand存储器及其形成方法

Also Published As

Publication number Publication date
CN110896666A (zh) 2020-03-20
JP2022537237A (ja) 2022-08-25
US11094712B2 (en) 2021-08-17
US20200395374A1 (en) 2020-12-17
KR20210145246A (ko) 2021-12-01
JP7427685B2 (ja) 2024-02-05

Similar Documents

Publication Publication Date Title
CN110896666B (zh) 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法
TWI727459B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
CN113745235B (zh) 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法
WO2020252894A1 (en) Three-dimensional memory device with support structures in gate line slits and methods for forming the same
CN110741474B (zh) 具有由粘合层连接的源极触点的三维存储器件及其形成方法
CN110896673B (zh) 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件
CN110622309A (zh) 具有源极结构的三维存储设备和用于形成其的方法
CN110914989B (zh) 不具有栅极线缝隙的三维存储器件及用于形成其的方法
CN110622310B (zh) 具有源极结构的三维存储设备和用于形成其的方法
EP3921868B1 (en) Three-dimensional memory device with source structure and methods for forming the same
CN110770904B (zh) 具有由粘合层连接的源极触点的三维存储器件及其形成方法
CN111448660B (zh) 具有源极结构的三维存储器件及其形成方法
KR102663503B1 (ko) 게이트 라인 슬릿에 지지 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법
KR20240064757A (ko) 게이트 라인 슬릿에 지지 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant