CN108831887B - 三维存储器的制备方法及半导体结构的制备方法 - Google Patents
三维存储器的制备方法及半导体结构的制备方法 Download PDFInfo
- Publication number
- CN108831887B CN108831887B CN201810638986.3A CN201810638986A CN108831887B CN 108831887 B CN108831887 B CN 108831887B CN 201810638986 A CN201810638986 A CN 201810638986A CN 108831887 B CN108831887 B CN 108831887B
- Authority
- CN
- China
- Prior art keywords
- channel hole
- layer
- forming
- inner layer
- dimensional memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种三维存储器的制备方法,包括:在衬底上形成第一叠层;形成垂直贯穿该第一叠层且到达该衬底的第一沟道孔;在该第一沟道孔内形成第一沟道孔内层;在该第一沟道孔内层内形成牺牲部;在该第一叠层上形成第二叠层;形成垂直贯穿该第二叠层且到达该牺牲部的第二沟道孔;去除该牺牲部和该第一沟道孔内层。本发明提供的三维存储器的制备方法,由于设置了牺牲部,因而可以使得在制作第二沟道孔时能够在牺牲层较好的停止,因此可以使得第一沟道孔和第二沟道孔组成深度较大且外形较好的沟道孔。
Description
技术领域
本发明主要涉及存储器技术领域,尤其涉及一种三维存储器的制备方法及半导体结构的制备方法。
背景技术
随着对高度集成电子装置的持续重视,对以更高的速度和更低的功率运行并具有增大的器件密度的半导体存储器件存在持续的需求。为达到这一目的,已经发展了具有更小尺寸的器件和具有以水平和垂直阵列布置的晶体管单元的多层器件。3D NAND等三维存储器是业界所研发的一种新兴的闪存类型,通过垂直堆叠多层数据存储单元来解决2D或者平面NAND闪存带来的限制,其具备卓越的精度,支持在更小的空间内容纳更高的存储容量,可打造出存储容量比同类技术高达数倍的存储设备,进而有效降低成本和能耗,能全面满足众多消费类移动设备和要求最严苛的企业部署的需求。
三维存储器在制造过程中,需要制作较深的沟道孔,然而刻蚀出较深的沟道孔不但容易导致沟道孔的整体形状不佳,还容易损失存储器的顶部。现有的以设置牺牲层来制作较深的沟道孔的方法存在界面金属污染、应力较大等问题。
因此有必要提供一种新的三维存储器的制备方法及半导体结构的制备方法,使得能够在三维存储器等半导体结构上制作出深度较大且外形较好的沟道孔或其他凹陷结构。
发明内容
本发明要解决的技术问题包括提供一种三维存储器的制备方法及半导体结构的制备方法,能够在三维存储器等半导体结构上制作出深度较大且外形较好的沟道孔或其他凹陷结构。
为解决本发明的至少一部分技术问题,本发明的至少一个实施例提供了一种三维存储器的制备方法,包括以下步骤:在衬底上形成由第一层和第二层交替堆叠形成的第一叠层;
形成垂直贯穿该第一叠层且到达该衬底的第一沟道孔;
在该第一沟道孔内形成第一沟道孔内层;
在该第一沟道孔内层内形成牺牲部;
在该第一叠层上形成由第三层和第四层交替堆叠形成的第二叠层;
形成垂直贯穿该第二叠层且到达该牺牲部的第二沟道孔;
去除该牺牲部和该第一沟道孔内层。
在本发明的至少一个实施例中,在该第一沟道孔内层内形成牺牲部时,使该牺牲部的顶部位于该第一沟道孔的顶部。
在本发明的至少一个实施例中,以湿法刻蚀方式去除该牺牲部和该第一沟道孔内层。
在本发明的至少一个实施例中,在该第一沟道孔内以多晶硅、无定形硅或氧化铝形成该第一沟道孔内层。
在本发明的至少一个实施例中,在该第一沟道孔内以多晶硅或无定形硅形成该第一沟道孔内层;
在该第一沟道孔内以炉管工艺形成该第一沟道孔内层。
在本发明的至少一个实施例中,在该第一沟道孔内以多晶硅或无定形硅形成该第一沟道孔内层;
以盐酸和四甲基氢氧化铵中的至少一种进行湿法刻蚀以去除该第一沟道孔内层。
在本发明的至少一个实施例中,在该第一沟道孔内以氧化铝形成该第一沟道孔内层;
在该第一沟道孔内以化学气相沉积或原子层沉积工艺形成该第一沟道孔内层。
在本发明的至少一个实施例中,在该第一沟道孔内以氧化铝形成第一沟道孔内层;
以食人鱼溶液、APM溶液和氢氧化钾溶液中的至少一种进行湿法刻蚀以去除该第一沟道孔内层。
在本发明的至少一个实施例中,该第一沟道孔内层的厚度为5纳米至30纳米。
在本发明的至少一个实施例中,在该第一沟道孔内层内形成牺牲部的方法包括以下步骤:
在该第一沟道孔内层内形成附着层;
在该附着层的内部形成钨层,其中该附着层适于将该钨层附着到该第一沟道孔内层内。
在本发明的至少一个实施例中,该附着层的材料是氮化钛。
在本发明的至少一个实施例中,以食人鱼溶液去除该附着层和钨层。
在本发明的至少一个实施例中,在该第一沟道孔内以多晶硅或无定形硅形成该第一沟道孔内层;
在该第一沟道孔内层内形成牺牲部的方法包括以下步骤:
在该第一沟道孔内层的内部形成填充层;
在位于该填充层上方的该第一沟道孔内层内形成附着层;
在该附着层的内部且位于该填充层上方的区域填充钨。
在本发明的至少一个实施例中,填充钨形成的钨层的厚度的范围是200埃米至600埃米。
在本发明的至少一个实施例中,在该第一沟道孔内以多晶硅或无定形硅形成该第一沟道孔内层;
在该第一沟道孔内层内形成牺牲部的方法包括以下步骤:
在该第一沟道孔内层的内部形成填充层;
在位于该填充层上方的该第一沟道孔内层内填充氧化铝。
在本发明的至少一个实施例中,该填充层的材料是以旋涂方式制作的低密度二氧化硅。
在本发明的至少一个实施例中,该第一叠层和该第二叠层的厚度比的范围是1:2至2:1。
为解决本发明的至少一部分技术问题,本发明还提供一种三维存储器的制备方法,包括以下步骤:
在衬底上形成由第一层和第二层交替堆叠形成的第一叠层;
形成垂直贯穿该第一叠层且到达该衬底的第一沟道孔;
在该第一沟道孔内形成牺牲部,该牺牲部的材质是无定型硅或氧化铝;
在该第一叠层上形成由第三层和第四层交替堆叠形成的第二叠层;
形成垂直贯穿该第二叠层且到达该牺牲部的第二沟道孔;
去除该牺牲部。
为解决本发明的至少一部分技术问题,本发明还提供一种三维存储器的制备方法,包括以下步骤:
在衬底上形成第一结构;
在该第一结构上形成第一凹陷结构;
在该第一凹陷结构内形成第一凹陷结构内层;
在该第一凹陷结构内层内形成牺牲部;
在该第一结构上形成第二结构;
在该第二结构上形成到达该牺牲部的第二凹陷结构;
去除该牺牲部和该第一凹陷结构内层。
为解决本发明的至少一部分技术问题,本发明还提供一种三维存储器的制备方法,包括以下步骤:
在衬底上形成第一结构;
在该第一结构上形成第一凹陷结构;
在该第一凹陷结构内形成牺牲部,该牺牲部的材质是无定型硅或氧化铝;
在该第一结构上形成第二结构;
在该第二结构上形成到达该牺牲部的第二凹陷结构;
去除该牺牲部。
本发明提供的三维存储器的制备方法及半导体结构的制备方法,通过设置牺牲部的办法,使得在制作第二沟道孔时能够在牺牲层较好的停止,因此可以使得第一沟道孔和第二沟道孔组成深度较大且外形较好的沟道孔。同时,由于牺牲部是以在第一沟道孔内先后形成第一沟道孔内层和牺牲部的方式设置的,因此本发明提供的三维存储器的制备方法及半导体结构的制备方法能够较好的避免,传统方法中存在的界面金属污染、应力较大等问题。
附图说明
图1是本发明的一实施例中三维存储器的制备方法的流程图;
图2A-2G是本发明的一实施例的三维存储器的制备工艺步骤示意图;
图3是本发明另一实施例的三维存储器的制备工艺步骤示意图;
图4是以本发明又一实施例的三维存储器的制备方法制备的3D NAND存储器的剖面结构示意图。
图5是本发明实施例的三维存储器的制备方法中的牺牲层的剖面结构示意图。
附图标记说明
1-衬底;
2-第一层;
3-第二层
10-第一叠层;
4-第一沟道孔;
5-第一沟道孔内层;
6-牺牲部;
7-第三层;
8-第四层;
9-第二沟道孔;
62-钨层;
61-填充层;
1000-三维存储器;
100-存储阵列;
101-控制栅;
103-沟道孔;
110-核心区;
120-阶梯区;
200-周边区。
具体实施方式
为了让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其它不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般说来,术语“包括”与“包含”仅提示包括已明确标识的步骤和元素,而这些步骤和元素不构成一个排它性的罗列,方法或者设备也可能包含其他的步骤或元素。
首先参考图1和图2A至图2G,对本发明提供的三维存储器的制备方法的一个实施例进行说明。在当前的实施例中,本发明提供的三维存储器的制备方法至少包括以下步骤:
步骤100,参考图2A,在衬底1上形成由第一层2和第二层3交替堆叠形成的第一叠层10。在当前的实施例中,衬底1由单晶硅制成。但是在其他的实施例中,衬底1也可由其他合适的材料制成,例如,在一些实施例中,衬底1的材质为硅(单晶硅或多晶硅)、锗、绝缘体上硅薄膜(Silicon on insulator,SOI)等。
另一方面,该第一层2和第二层3可以都是绝缘层,也可以分别是绝缘层和导体层。当第一层2和第二层3都是绝缘层时,例如,第一层2为第一绝缘层,第二层3为第二绝缘层,在一些实施例中,第一绝缘层和第二绝缘层材料包括但不限于氧化硅、氮化硅或氮氧化硅,或多种以上材料的组合。在一些实施例中,绝缘体叠层中存在具有不同厚度第一绝缘层。在一些实施例中,绝缘体叠层中存在具有不同厚度第二绝缘层。在一些实施例中,绝缘体叠层还包括第一绝缘层和第二绝缘层之外的一层或多层绝缘层,该绝缘层与第一绝缘层和第二绝缘层由不同的材料制成和/或具有不同的厚度。
步骤200,参考图2B,形成垂直贯穿该第一叠层10且到达衬底1的第一沟道孔4。在一些实施例中,通过干法/湿法刻蚀工艺形成第一沟道孔4。在一些实施例中,第一沟道孔4是以单次刻蚀的方法制成的,在一些其他的实施例中第一沟道孔4是以多次刻蚀的方法制成的。
步骤300,参考图2C在第一沟道孔4内形成第一沟道孔内层5。第一沟道孔内层5的材料可以是多样的。例如,在一些实施例中,以无定形硅或者多晶硅在第一沟道孔4内形成第一沟道孔内层5。进一步的,以无定形硅或者多晶硅形成第一沟道孔内层5的具体方式可以是多样的,例如在该些实施例中的一些中,以炉管工艺在第一沟道孔4内形成无定形硅材质或者多晶硅材质的第一沟道孔内层4。
又例如,一些其他的实施例中,以氧化铝在第一沟道孔4内形成第一沟道孔内层5。进一步的,以氧化铝形成第一沟道孔内层5的具体方式可以是多样的,例如在该些实施例中的一些中,以化学气相沉积(CVD)或原子层沉积(ALD)工艺在第一沟道孔4内形成氧化铝材质的第一沟道孔内层4。
该第一沟道孔内层5的作用在于,将牺牲部6与第一沟道孔4的内壁隔离。若牺牲部6与第一沟道孔4的内壁直接接触往往会带来一些不利的后果。会产生这些不利后果的原因在于,在选择牺牲部6的材质时需要满足多个方面的要求。而满足这些要求的材质,往往会带来金属污染、应力问题等不利情形。通过设置第一沟道孔内层5将牺牲部6与第一沟道孔4的内壁隔离能够较好的规避该些不利情形。
该第一沟道孔内层5的厚度可以根据实际情况进行设置。一般而言可以在5纳米至30纳米的范围内设定第一沟道孔内层5的厚度。过薄的第一沟道孔内层5往往不能将牺牲部6与第一沟道孔4的内壁充分隔离,难以起到规避上述不利情形的作用。另一方面,第一沟道孔内层5本身不是为了实现牺牲部6的功能而设置的,因而往往不具有牺牲部6的功能。所以过厚的第一沟道孔内层5会导致牺牲部6的尺寸过小。不能起到停止刻蚀和保护第一叠层10等功能。(牺牲部6如何起到停止刻蚀和保护第一叠层10等功能将会在下文中进行描述)
步骤400,参考图2D在第一沟道孔内层5的内部形成牺牲部6。一方面,牺牲层6能在后续步骤中在第一叠层10上形成更多的结构时,维持住第一沟道孔4。另一方面,牺牲层6在后续步骤中暴露出来时,能够被去除,从而使得第一沟道孔4重新出现,并与其它结构配合形成最终的结构。值得注意的是,在这一步骤中形成牺牲部6的具体方式并未被详细描述,这是因为根据材质、高度等因素的不同,形成牺牲部6的具体方法可以是多样的。例如,可以选择使用钨等金属材质作为牺牲部6,也可以选择使用无定型硅等非金属材质作为牺牲部6,还可以选择氧化铝等金属氧化物作为牺牲部6。另一方面,形成牺牲部6的具体方法可以是沉积、溅射等。而且该牺牲部6的形成过程可以是包含多个步骤的。
另一方面,形成该牺牲部6的具体方法可以是多样的。在一些实施例中,形成该牺牲部的方法是,在第一沟道孔4内层的内部形成填充层61。然后在该填充层61上方,第一沟道孔内层5的内部进行氧化铝填充。该氧化铝填充形成的氧化铝结构即为牺牲部6。
在另外一些实施例中,在形成第一沟道孔内层5和填充层61后,先进行钨沉积,在第一叠层10上形成一钨层并且填充第一沟道孔内层5的内部,然后通过化学机械研磨(CMP)等平坦化工艺去除第一叠层10上形成的钨层,在这些实施例中,形成的钨层即为牺牲层6。可选的,还可以利用这一平坦化工艺,同时将在形成第一沟道孔内层5的过程中形成的位于第一叠层10上的结构去除。
步骤500,参考图2E,在第一叠层10上形成由第三层7和第四层8交替堆叠形成的第二叠层20。其中,该第三层7与第一层2由相同的材质构成,第四层8与第二层3由相同的材质构成。可选地,第三层7也可以与第一层2由不同的材质构成,第四层8也可以与第二层3由不同的材质构成。该第三层7可以与对应位置的第一层2的厚度相同或不同,第四层8可以与对应位置的第二层3的厚度相同或不同。
步骤600,参考图2F,形成垂直贯穿第二叠20且到达牺牲部6的第二沟道孔9。在这一步骤中,形成的第二沟道孔9的尺寸和形状可以与第一沟道孔4的尺寸和形状相同或者不同。此外,与第一沟道孔4类似的,可以通过干法/湿法刻蚀工艺形成第二沟道孔9。形成第二沟道孔9的刻蚀工艺可以与形成第一沟道孔4的刻蚀工艺相同或者不同。在一些实施例中,第二沟道孔9的是以单次刻蚀的方法制成的,在一些其他的实施例中第二沟道孔9的是以多次刻蚀的方法制成的。
由于在之前的步骤中,设置了牺牲部6,所以在本步骤中进行形成第二沟道孔9的刻蚀工艺时,牺牲部6能够较好的发挥刻蚀停止作用,防止形成第二沟道孔9的刻蚀工艺对第一叠层10等结构的伤害。
此外,此处的“到达牺牲部6”应为广义理解。即,即使在形成的第二沟道孔9的过程中出现了偏差,使得第二沟道孔9的位置发生了偏移,进而使得第二沟道孔9的下端并不完全与牺牲部6的顶部对准,这样的第二沟道孔9也应当被理解为是“到达牺牲部6”的。
步骤700,参考图2G,去除牺牲部6和第一沟道孔内层5。经过这一步骤,第一沟道孔4重新出现。由于在前述形成第二沟道孔9的步骤中,第二沟道孔9被设置为到达牺牲部6,因此在将牺牲部6和第一沟道孔内层5去除后,重新出现的第一沟道孔4与第二沟道孔9相互连接,组成三维存储器的制作者所想要的结构。
在这一步骤中,去除牺牲部6和第一沟道孔内层5的具体方式可以是多样的。例如可以通过选择性刻蚀的方式去除牺牲部6和第一沟道孔内层5。进一步的,在本发明的一些实施例中,以湿法刻蚀方式去除牺牲部6和第一沟道孔内层5。这样设置的好处在于在湿法刻蚀中,刻蚀速率的差异可以被设置得很大,因此去除牺牲部6和第一沟道孔内层5的湿法刻蚀过程对已经形成了的三维存储器的其他结构,例如第一叠层10和第二叠层20,的损害较小。
进一步的,在本发明的一些实施例中,以湿法刻蚀方式去除牺牲部6和第一沟道孔内层5的具体方法可以是多样的。一方面,湿法刻蚀使用的溶液的种类可以是多样的。例如,若第一沟道孔内层5是以无定形硅在第一沟道孔4内形成的,则可以采用盐酸(HCl)和四甲基氢氧化铵(Tetramethylammonium Hydroxide,TMAH)中的至少一种进行湿法刻蚀的方法去除第一沟道孔内层5。又例如,若第一沟道孔内层5是以氧化铝在在第一沟道孔4内形成的,则可以采用食人鱼溶液(Pirahna Solution)、APM溶液(一种包括一定比例的NH4OH和H2O2的溶液)和氢氧化钾(KOH)溶液中的至少一种进行湿法刻蚀的方法去除第一沟道孔内层5。另一方面,以湿法刻蚀方式去除牺牲部6和第一沟道孔内层5的具体方法可以是多样的具体步骤也可以是多样的。例如,可以以两次湿法刻蚀分别去除牺牲部6和第一沟道孔内层5,也可以采用多次湿法刻蚀的方法去除牺牲部6和第一沟道孔内层5中的一项。当然也可以采用一次湿法刻蚀的方法同时去除牺牲部6和第一沟道孔内层5,例如,当第一沟道孔内层5的材料是氧化铝而牺牲部6的材料是钨时,可以以食人鱼溶液(Pirahna Solution)进行湿法刻蚀的方法一次性的去除牺牲部6和第一沟道孔内层5。
本实施例的三维存储器的制备方法,通过设置牺牲部6的办法,使得第一沟道孔4和第二沟道孔9能够组成深度较大且外形较好的沟道孔。传统的牺牲工艺,虽然也能够形成深度较大的沟道孔,但往往面临界面金属污染、应力较大等问题。这些问题往往是由牺牲部的材质带来的。具体的,一方面,为了使得牺牲部能够较好的被去除,往往需要选择能够在进行选择性刻蚀时,刻蚀速率与上述第一层2和第二层3的刻蚀速率都相差较大的材质。另一方面,牺牲部被希望具有较好的刻蚀停止作用,以便在对其他结构(例如前述实施例中的由第三层7和第四层8交替堆叠形成的第二叠层20)进行刻蚀并到达牺牲部的表面时,该刻蚀能够被停止,以避免损伤其他结构(例如前述实施例中的第一叠10)。为了满足上述多方面的要求选择出来的牺牲部的材质往往会造成界面污染(例如污染第一叠10),并产生应力(例如在牺牲部与第一叠10的界面产生较大应力)。
本实施例中的三维存储器的制备方法由于牺牲部是以在第一沟道孔内先后形成第一沟道孔内层和牺牲部的方式设置的,因此本发明提供的三维存储器的制备方法能够较好的避免,传统方法中存在的界面金属污染、应力较大等问题。
值得注意的是,虽然在上文中将本发明的三维存储器的制备方法的实施例描述为包括步骤100-700的步骤,但这样的描述只是为了说明本发明的三维存储器的制备方法可以以上述步骤100-700的方式实施。事实上,本发明的三维存储器的制备方法的顺序还可以具有许多变化,并且各步骤中的许多方面也可以有多样的变化。例如,第一叠层10和第二叠层20的厚度的比例可以根据需求进行设定的。由于上述实施例的三维存储器的制备方法在制作深度较大的沟道孔时具有明显的优势,为了进一步发挥此种优势,可以在1:2至2:1的范围内对第一叠层10和第二叠层20的厚度的比例进行设定。
下面以一些实施例对本发明的三维存储器的制备方法的变化的至少一部分进行说明。并且本公开中的一个或多个实施例中的全部或部分技术特征可以与本公开中的其他一个或多个实施例的全部或部分技术特征彼此置换和/或组合以衍生本公开的进一步的一个或多个实施例。
根据本发明的至少一个实施例,在第一沟道孔4内层内形成牺牲部6时,可以使牺牲部6的顶部位于第一沟道孔4的顶部。这样的设置使得在以刻蚀方法形成第二沟道孔9时,该刻蚀过程能够在到达牺牲部6的上表面时被停止,且由于该牺牲部6的顶部位于第一沟道孔4的顶部,所以该刻蚀过程将不会对第一叠层10造成损伤。
在本发明的一些实施例中,在第一沟道孔内层5的内部形成牺牲部6的方法为,先在第一沟道孔内层5的内部形成附着层(由于附着层的厚度较薄,且在形成钨层后并不一定需要保持完整且独立的外形,因而在图中未标示出),然后在附着层的内部形成钨层。这样设置的原因在于,为了起到隔离牺牲部6和其他结构的作用,第一沟道孔内层5的材质往往需要满足一定的限制,在这样的限制之下,钨层等较为适于作为牺牲部6的材料和第一沟道孔内层5之间会存在结合问题。直接将钨层作为牺牲部6设置在第一沟道孔内层5之内会导致牺牲部6和第一沟道孔内层5之间的附着力较差,进而带来三维存储器的风险。通过设置附着层,就能够较好的将钨层附着到第一沟道孔内层内6之上。例如当选择氮化钛(TiN)作为附着层的材料时,由于氮化钛和钨之间的附着效果较好,而氮化钛和适于作为第一沟道孔内层5的材料(例如氧化铝、无定型硅等)之间的附着效果也较好,所以能够较好的将钨层附着到第一沟道孔内层5之上。值得注意的是,虽然附着层和钨层以及第一沟道孔内层5之间的形成顺序以及位置关系如上所述,但并不代表附着层和钨层以及第一沟道孔内层5之间不能具有一个或者多个其他的层。
值得注意的是,在对附着层的材料进行选择时,可以尽量选择能够和钨被同一种溶液去除的材料。例如,钨层可以被食人鱼溶液(Pirahna solution)去除,而且食人鱼溶液能够去除相对较多的材料。因此若选择一种能够被食人鱼溶液去除的材料(例如氮化钛)作为附着层时,在去除牺牲部6的湿法刻蚀过程中,则能够用一种溶液一次性地去除牺牲部6。进一步,结合前文可知,通过对第一沟道孔内层5的材料的选择,可以使得第一沟道孔内层5和牺牲部6能够被同一种溶液去除,进而在湿法刻蚀过程中能够一次性地去除第一沟道孔内层5和牺牲部6。所以,可以在湿法刻蚀过程中一次性地去除第一沟道孔内层5以及牺牲部6的钨层和附着层。例如,选择以氧化铝制作第一沟道孔内层5,以氮化钛制作附着层,然后在该氮化钛材质的附着层内部设置钨层形成牺牲部6时,就能够以食人鱼溶液在同一次湿法刻蚀过程中一次性地去除第一沟道孔内层5,以及牺牲部6的钨层和附着层。
虽然在上文中牺牲部6被描述为包括附着层和钨层,但是事实牺牲部6还可以包括上述部分以外的更多部分。参考图3,在本发明的一些实施例中牺牲部6进一部包括填充层61和钨层62。其中,该两者的位置关系为,填充层61位于第一沟道孔内层5的内部,形成的钨层62则位于附着层(根据与前一实施例类似的原因,附着层在图3中也不单独标示出)的内部,位于填充层61的上方。其中附着层的和填充层61之间的位置关系可以是多样的,可以先形成附着层,然后再形成填充层61(即填充层61和第一沟道孔内层5之间存在附着层),也可以先形成填充层61,然后在填充层61的上方以此形成附着层和钨层(即填充层61和第一沟道孔内层5之间不存在附着层)。
这样设置的好处在于,可以使用较少的钨材料来形成牺牲层6。钨材料对于刻蚀具有较好的停止作用,但牺牲层6的污染问题和/或应力问题往往也是由于使用钨材料导致的。因此较少的钨材料可以从源头上减少这些问题的严重性,再配合以第一沟道孔内层5等其他结构,本实施例的三维存储器的制备方法可以更好地控制牺牲层6的污染问题和/或应力问题。
值得注意的是,在上述实施例及本文的其他部分中叙述某一第一材料层设置于某一第二材料层上、之上或上方时,其含义包括第一材料层与第二材料层直接接触的情形以及第一材料层与第二材料层间隔有一个或更多其它材料层的情形,在此情形中,第一材料层与第二材料层之间可能不直接接触。换言之,虽然钨层62被描述为位于填充层61的上方,但两者之间可以具有一个或者更多的其他的层。
可选的,在本发明上述的一些实施例中的至少一部分中,钨层62的厚度可以根据实际需要在200埃米至600埃米的范围内进行设定。这一设定的原因在于,过薄的钨层62往往难以起到分的停止作用,并且对工艺缺陷的容忍度也较低。反之,由于设置填充层61往往需要一个单独的工艺步骤,过厚的钨层62则会导致污染问题和/或应力问题的加剧,使得设置填充层61失去意义。
在本发明上述的一些实施例中的至少一部分中填充层61的材料可以是多样的。例如,可以采用二氧化硅或者其他填充材料来制作填充层61。并且制作填充层61的具体方式也可以是多样的。以二氧化硅制作填充层61为例,可以采用旋涂(SOD)方式来制作该填充层61。进一步的,在采用旋涂(SOD)方式来制作该填充层61时,还能够不进行加热步骤,即制作欠密度旋涂(Underdensified SOD)二氧化硅。能够以此种方式制作填充层61的原因在于,该填充层61只起到填充作用,无需具有高致密度,对缺陷的容忍度也较高。
值得注意的是,前述内容描述的三维存储器的制备方法仅是对本发明的精神在三维存储器制备领域的应用的一些实施例。事实上,本发明还可以具有更多的实施例,且这些实施例可以是在三维存储器的制备这一技术领域下的任意细分领域的,也可以是三维存储器的制备领域以外的领域的。,下面对本发明在其他领域的至少一部分实施例进行说明。
参考图4,在本发明的一些实施例中,三维存储器的制备方法被用于制作一种3DNAND闪存存储器1000。该三维存储器1000包括存储阵列100和周边区200。其中存储阵列100可以进一步包括核心(core)区110和阶梯(Stair Step,SS)区120。阶梯区120用来供存储阵列100各层中的控制栅101引出接触部102。这些控制栅101作为存储阵列100的字线,执行编程、擦写、读取等操作。上述三维存储器的制备方法中的步骤被用于制作具有较大的深度的沟道孔103。
在本发明的一些实施例提供一种半导体结构的制备方法。为方便起见,仍以图2A至2G来对这些实施例中的至少一部分进行说明。但这仅是为了减少重复制图的工作量,任何在下列实施例中未被提及的结构,即使在附图中标示出,也不应当被视为是实施例中所必须的结构,更不应当被理解为是本发明的必要技术特征。
在这些实施例中,半导体结构的制备方法包括以下步骤:
步骤21,在衬底上形成第一结构。参考图2A,衬底1上形成的第一结构既可以是第一叠层10,也可以是第一叠层10以外的其他具有一定厚度的结构。
步骤22,在第一结构上形成第一凹陷结构。参考图2B,该第一凹陷结构可以是以垂直于衬底1的表面的第一沟道孔4,也可以是其他沟槽等凹陷结构,并且该凹陷结构也可以不是与衬底1的表面垂直的。
步骤23,在第一凹陷结构内形成第一凹陷结构内层。参考图2C,该第一凹陷结构内层可以是第一沟道孔内层5,也可以是其他的层该层可以具有隔离作用也可以具有其他的例如附着、支持或者保护作用。
步骤24,参考图2D,在第一凹陷结构内层内形成牺牲部6。
步骤25,在第一结构上形成第二结构。参考图2E,第二结构既可以是第二叠层20,也可以是第二叠层20以外的其他具有一定厚度的结构。
步骤26,在第二结构上形成到达牺牲部的第二凹陷结构。参考图2E,与第一凹陷结构类似的,第二凹陷结构可以是以垂直于衬底1的表面的第二沟道孔9,也可以是其他沟槽等凹陷结构,并且该凹陷结构也可以不是与衬底1的表面垂直的。
步骤27,去除牺牲部和第一凹陷结构内层。参考图2F,牺牲部6和第一沟道孔内层5。
在本发明的一些其他的实施例也提供一种三维存储器的制备方法。参考图5,在一这些的实施例的至少一部分中,本发明的三维存储器的制备方法,包括以下步骤:
步骤31,在衬底上形成由第一层2和第二层3交替堆叠形成的第一叠层10。在当前的实施例中,衬底1由单晶硅制成。但是在其他的实施例中,衬底1也可由其他合适的材料制成,例如,在一些实施例中,衬底1的材质为硅(单晶硅或多晶硅)、锗、绝缘体上硅薄膜(Silicon on insulator,SOI)等。
另一方面,该第一层2和第二层3可以都是绝缘层,也可以分别是绝缘层和导体层。当第一层2和第二层3都是绝缘层时,在一些实施例中,第一绝缘层和第二绝缘层材料包括但不限于氧化硅、氮化硅或氮氧化硅,或多种以上材料的组合。在一些实施例中,绝缘体叠层中存在具有不同厚度第一绝缘层。在一些实施例中,绝缘体叠层中存在具有不同厚度第二绝缘层。在一些实施例中,绝缘体叠层还包括第一绝缘层和第二绝缘层之外的一层或多层绝缘层,该绝缘层与第一绝缘层和第二绝缘层由不同的材料制成和/或具有不同的厚度。
步骤32,形成垂直贯穿第一叠层10且到达衬底1的第一沟道孔4;在一些实施例中,通过干法/湿法刻蚀工艺形成第一沟道孔4。在一些实施例中,第一沟道孔4是以单次刻蚀的方法制成的,在一些其他的实施例中第一沟道孔4是以多次刻蚀的方法制成的。
步骤33,在第一沟道孔4内形成牺牲部6,该牺牲部6的材质是无定型硅或氧化铝。在这一步骤完成后就能获得如图5所示的结构。该牺牲层6能在后续步骤中在第一叠层10上形成更多的结构时,维持住第一沟道孔4。另一方面,牺牲层6在后续步骤中暴露出来时,能够被去除,从而使得第一沟道孔4重新出现,并与其它结构配合形成最终的结构。此外,由于牺牲部6的材质是无定型硅或氧化铝,所以牺牲部6的应力问题和污染问题较小。
步骤34,在第一叠层上形成由第三层和第四层交替堆叠形成的第二叠层(图5中未示出)。这一步骤可以是与前述实施例中的步骤500类似的。即,该第三层和第四层可以与第一层2和第二层3由相同的材质构成,也可以由与第一层2和第二层3由不同的材质构成。该第三层和第四层可以与第一层2和第二层3的厚度相同,也可以由与第一层2和第二层3的厚度不同。
步骤35,形成垂直贯穿第二叠层且到达牺牲部的第二沟道孔。
步骤36,去除牺牲部6。
类似地,前述的内容描述的三维存储器的制备方法仅是对本发明的精神在三维存储器制备领域的应用的一些实施例。事实上,本发明还可以具有更多的实施例,且这些实施例可以是在三维存储器的制备这一技术领域下的任意细分领域的,也可以是三维存储器的制备领域以外的领域的。下面对本发明在其他领域的至少一部分实施例进行说明。
例如,本发明的至少一部分实施例提供一种半导体结构的制备方法,包括以下步骤:
步骤41,在衬底上形成由第一结构。该第一结构既可以是第一叠层,也可以是第一叠层以外的其他具有一定厚度的结构。
步骤42,在第一结构上形成第一凹陷结构。该第一凹陷结构可以是以垂直于衬底的表面的第一沟道孔,也可以是其他沟槽等凹陷结构,并且该凹陷结构也可以不是与衬底的表面垂直的。
步骤43,在第一凹陷结构内形成牺牲部,牺牲部的材质是无定型硅或氧化铝。
步骤44,在第一结构上形成第二结构。第二结构既可以是第二叠层,也可以是第二叠层以外的其他具有一定厚度的结构。
步骤45,在第二结构上形成到达牺牲部的第二凹陷结构。与第一凹陷结构类似的,第二凹陷结构可以是以垂直于衬底的表面的第二沟道孔,也可以是其他沟槽等凹陷结构,并且该凹陷结构也可以不是与衬底的表面垂直的。
步骤46,去除牺牲部。
虽然本发明已参照当前的具体实施例来描述,但是本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本发明,在没有脱离本发明精神的情况下还可做出各种等效的变化或替换,因此,只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (16)
1.一种三维存储器的制备方法,其特征在于,包括以下步骤:
在衬底上形成由第一层和第二层交替堆叠形成的第一叠层;
形成垂直贯穿所述第一叠层且到达所述衬底的第一沟道孔;
在所述第一沟道孔内形成第一沟道孔内层;
在所述第一沟道孔内层内形成牺牲部;
在所述第一叠层上形成由第三层和第四层交替堆叠形成的第二叠层;
形成垂直贯穿所述第二叠层且到达所述牺牲部的第二沟道孔;
在同一步骤中去除所述牺牲部和所述第一沟道孔内层;
其中,在所述第一沟道孔内层内形成牺牲部的方法包括以下步骤:
在所述第一沟道孔内层内形成附着层;
在所述附着层的内部形成钨层,其中所述附着层适于将所述钨层附着到所述第一沟道孔内层内;
或者,在所述第一沟道孔内层内形成牺牲部的方法包括以下步骤:
在所述第一沟道孔内层的内部形成填充层;
在位于所述填充层上方的所述第一沟道孔内层内形成附着层;
在所述附着层的内部且位于所述填充层上方的区域填充钨。
2.根据权利要求1所述的三维存储器的制备方法,其特征在于:在所述第一沟道孔内层内形成牺牲部时,使所述牺牲部的顶部位于所述第一沟道孔的顶部。
3.根据权利要求1所述的三维存储器的制备方法,其特征在于:以湿法刻蚀方式去除所述牺牲部和所述第一沟道孔内层。
4.根据权利要求1所述的三维存储器的制备方法,其特征在于:在所述第一沟道孔内以多晶硅、无定形硅或氧化铝形成所述第一沟道孔内层。
5.根据权利要求1所述的三维存储器的制备方法,其特征在于:在所述第一沟道孔内以多晶硅或无定形硅形成所述第一沟道孔内层;
在所述第一沟道孔内以炉管工艺形成所述第一沟道孔内层。
6.根据权利要求1所述的三维存储器的制备方法,其特征在于:在所述第一沟道孔内以多晶硅或无定形硅形成所述第一沟道孔内层;
以盐酸和四甲基氢氧化铵中的至少一种进行湿法刻蚀以去除所述第一沟道孔内层。
7.根据权利要求1所述的三维存储器的制备方法,其特征在于:在所述第一沟道孔内以氧化铝形成所述第一沟道孔内层;
在所述第一沟道孔内以化学气相沉积或原子层沉积工艺形成所述第一沟道孔内层。
8.根据权利要求1所述的三维存储器的制备方法,其特征在于:在所述第一沟道孔内以氧化铝形成第一沟道孔内层;
以食人鱼溶液、APM溶液和氢氧化钾溶液中的至少一种进行湿法刻蚀以去除所述第一沟道孔内层。
9.根据权利要求1所述的三维存储器的制备方法,其特征在于:所述第一沟道孔内层的厚度为5纳米至30纳米。
10.根据权利要求1所述的三维存储器的制备方法,其特征在于:所述附着层的材料是氮化钛。
11.根据权利要求10所述的三维存储器的制备方法,其特征在于:以食人鱼溶液去除所述附着层和钨层。
12.根据权利要求1所述的三维存储器的制备方法,其特征在于:在所述第一沟道孔内以多晶硅或无定形硅形成所述第一沟道孔内层。
13.根据权利要求12所述的三维存储器的制备方法,其特征在于:填充钨形成的钨层的厚度的范围是200埃米至600埃米。
14.根据权利要求1所述的三维存储器的制备方法,其特征在于:在所述第一沟道孔内以多晶硅或无定形硅形成所述第一沟道孔内层;
在所述第一沟道孔内层内形成牺牲部的方法包括以下步骤:
在所述第一沟道孔内层的内部形成填充层;
在位于所述填充层上方的所述第一沟道孔内层内填充氧化铝。
15.根据权利要求12至14中任一项所述的三维存储器的制备方法,其特征在于:所述填充层的材料是以旋涂方式制作的低密度二氧化硅。
16.根据权利要求1所述的三维存储器的制备方法,其特征在于:所述第一叠层和所述第二叠层的厚度比的范围是1:2至2:1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810638986.3A CN108831887B (zh) | 2018-06-20 | 2018-06-20 | 三维存储器的制备方法及半导体结构的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810638986.3A CN108831887B (zh) | 2018-06-20 | 2018-06-20 | 三维存储器的制备方法及半导体结构的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108831887A CN108831887A (zh) | 2018-11-16 |
CN108831887B true CN108831887B (zh) | 2020-11-13 |
Family
ID=64142981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810638986.3A Active CN108831887B (zh) | 2018-06-20 | 2018-06-20 | 三维存储器的制备方法及半导体结构的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108831887B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109087916B (zh) * | 2018-09-21 | 2019-12-13 | 长江存储科技有限责任公司 | 形成三维存储器的方法 |
CN109727981B (zh) * | 2019-01-31 | 2021-05-18 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
CN110137178B (zh) * | 2019-04-19 | 2022-04-01 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
JP7325522B2 (ja) | 2019-06-17 | 2023-08-14 | 長江存儲科技有限責任公司 | 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス |
CN113745235B (zh) | 2019-06-17 | 2024-04-26 | 长江存储科技有限责任公司 | 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法 |
KR102668616B1 (ko) | 2019-06-17 | 2024-05-24 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 게이트 라인 슬릿이 없는 3차원 메모리 디바이스 및 그 형성 방법 |
CN110211964B (zh) * | 2019-06-17 | 2022-03-18 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
KR20210145246A (ko) | 2019-06-17 | 2021-12-01 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 슬릿 구조물의 지지 구조물을 갖는 3차원 메모리 디바이스 및 그 형성 방법 |
CN110349964B (zh) * | 2019-06-19 | 2020-08-14 | 长江存储科技有限责任公司 | 三维存储器件及三维存储器件的制作方法 |
CN110349967B (zh) * | 2019-06-28 | 2020-09-11 | 长江存储科技有限责任公司 | 一种三维存储器的形成方法及三维存储器 |
CN110634883A (zh) * | 2019-08-22 | 2019-12-31 | 长江存储科技有限责任公司 | 三维存储器及其制备方法、电子设备 |
US11271006B2 (en) * | 2019-12-05 | 2022-03-08 | Micron Technology, Inc. | Methods of forming charge-blocking material, and integrated assemblies having charge-blocking material |
CN110707009A (zh) * | 2019-12-16 | 2020-01-17 | 长江存储科技有限责任公司 | 通孔结构的制备方法以及三维存储器的制备方法 |
CN111162079B (zh) * | 2020-01-02 | 2023-04-28 | 长江存储科技有限责任公司 | 选择性外延结构的形成方法及3d存储器件制造方法 |
CN111180455B (zh) * | 2020-01-02 | 2022-11-29 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN111106116B (zh) * | 2020-01-02 | 2022-09-09 | 长江存储科技有限责任公司 | 一种三维存储器的制备方法以及三维存储器 |
CN111403408B (zh) * | 2020-03-23 | 2023-06-30 | 长江存储科技有限责任公司 | 一种半导体器件制作方法和用该方法制成的半导体器件 |
CN111557049B (zh) * | 2020-03-31 | 2021-11-23 | 长江存储科技有限责任公司 | 三维存储设备及其形成方法 |
CN113192962B (zh) * | 2021-02-22 | 2022-05-06 | 长江存储科技有限责任公司 | 存储器件及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110312174A1 (en) * | 2010-06-22 | 2011-12-22 | Samsung Electronics Co., Ltd. | Methods Of Manufacturing Three-Dimensional Semiconductor Devices |
CN107863346A (zh) * | 2017-11-09 | 2018-03-30 | 长江存储科技有限责任公司 | 一种nand串结构及其制备方法 |
-
2018
- 2018-06-20 CN CN201810638986.3A patent/CN108831887B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110312174A1 (en) * | 2010-06-22 | 2011-12-22 | Samsung Electronics Co., Ltd. | Methods Of Manufacturing Three-Dimensional Semiconductor Devices |
CN107863346A (zh) * | 2017-11-09 | 2018-03-30 | 长江存储科技有限责任公司 | 一种nand串结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108831887A (zh) | 2018-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108831887B (zh) | 三维存储器的制备方法及半导体结构的制备方法 | |
US10381362B1 (en) | Three-dimensional memory device including inverted memory stack structures and methods of making the same | |
CN108682674B (zh) | 三维存储器的制备方法及半导体结构的制备方法 | |
CN109087916B (zh) | 形成三维存储器的方法 | |
CN109155313B (zh) | 用于形成三维存储器器件中的结构增强型半导体插塞的方法 | |
US8530955B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
TWI711154B (zh) | 三維記憶體元件及其製作方法 | |
TWI509746B (zh) | 用於三維裝置的鑲嵌式導體 | |
CN110088906B (zh) | 三维存储器件中的高k电介质层及其形成方法 | |
TW201913972A (zh) | 記憶體裝置的階梯結構 | |
WO2015196515A1 (zh) | 三维半导体器件及其制造方法 | |
KR102302231B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
TW202118021A (zh) | 具有位於記憶體串中的口袋結構的立體記憶體元件及其形成方法 | |
CN112236862B (zh) | 具有虚设沟道结构的三维存储器件及其形成方法 | |
KR20220079599A (ko) | 3차원 메모리 및 3차원 로직을 갖는 소자 및 형성 방법 | |
CN108831890B (zh) | 三维存储器的制备方法 | |
CN106972020B (zh) | 一种半导体器件及其制作方法、电子装置 | |
CN108598081B (zh) | 三维存储器件及其制造方法 | |
CN109801872B (zh) | 三维存储器及其形成方法 | |
TWI599021B (zh) | 記憶元件及其製造方法 | |
CN109166861B (zh) | 一种三维存储器及其制作方法 | |
TW202218110A (zh) | 帶有具有梅花形狀的通道結構的立體記憶體元件及用於形成其的方法 | |
CN108649030B (zh) | 半导体器件及其制作方法、电子装置 | |
CN104795396A (zh) | 快闪存储器及其制造方法 | |
CN112397519B (zh) | 一种半导体器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |